JP2012513128A - 端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法 - Google Patents

端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法 Download PDF

Info

Publication number
JP2012513128A
JP2012513128A JP2012512945A JP2012512945A JP2012513128A JP 2012513128 A JP2012513128 A JP 2012513128A JP 2012512945 A JP2012512945 A JP 2012512945A JP 2012512945 A JP2012512945 A JP 2012512945A JP 2012513128 A JP2012513128 A JP 2012513128A
Authority
JP
Japan
Prior art keywords
terminal
oxide layer
metal substrate
metal
package module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012512945A
Other languages
English (en)
Inventor
キョンミン キム
Original Assignee
ウエイブニクス インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウエイブニクス インク． filed Critical ウエイブニクス インク．
Publication of JP2012513128A publication Critical patent/JP2012513128A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】本発明は、外部回路との接続をワイヤボンディングなどを用いて行わないため、短絡や破損などを効果的に防止することが可能な金属ベースパッケージモジュールのための端子一体型パッケージ方法を提供する。
【解決手段】金属ベースパッケージモジュールのための端子一体型パッケージ方法は、導電性の金属材質で形成される金属基板を用意する基板用意ステップと、金属基板の上面を所定の深さまで酸化して酸化物層を形成する酸化ステップと、金属基板の下面で縁に沿って一定の幅で酸化物層まで絶縁溝を形成する絶縁溝形成ステップと、絶縁溝により中央部と断絶された金属基板の縁部分を間隔をおいて縁に沿って除去し、複数の外部接続端子を形成する端子形成ステップと、金属基板または酸化物層に電子部品を実装する実装ステップと、電子部品の電極と外部接続端子とを電気的に接続する端子接続ステップとを含む。
【選択図】図６

Description

本発明は、端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法に関し、より詳細には、金属基板の一部を外部回路と接続する外部接続端子として活用するため、実装が容易で、短絡や破損の危険が少ない金属ベースパッケージモジュールを容易に製造することが可能な端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法に関する。
半導体素子の製造工程において、パッケージング（ｐａｃｋａｇｉｎｇ）工程とは、半導体チップを外部環境から保護し、使用が容易となるように半導体チップを形状化させ、半導体チップに構成された動作機能を保護することにより、半導体素子の信頼性を向上させる作業である。
近年、半導体素子の集積度が向上し、半導体素子の機能が多様化するに伴い、パッケージング工程の傾向は、次第にパッケージピンの少ない工程からパッケージピンの多い工程の多ピン化工程へと移行しており、印刷回路基板（ＰＣＢ；Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）にパッケージを挿入する構造から、表面に実装する方式の表面実装型形態（Ｓｕｒｆａｃｅ Ｍｏｕｎｔｉｎｇ Ｄｅｖｉｃｅ）に転換されている。このような表面実装型形態のパッケージは、ＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＰＬＣＣ（Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ）、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、およびＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）など、多くの種類が紹介されている。
このような半導体パッケージに関連するチップキャリアまたは印刷回路基板に使用される基材（ｂａｓｅ）基板は、熱的、電気的および機械的に安定していなければならない。チップキャリアまたはＰＣＢ用基材基板として、従来は、高価なセラミック基板を使用するか、ポリイミド系樹脂、フッ素系樹脂、またはシリコン系樹脂などを素材とする樹脂基板が使用されてきた。セラミック基板や樹脂基板は、その素材が絶縁性であるため、スルーホール（ｔｈｒｏｕｇｈ ｈｏｌｅ）工程後、絶縁物質を塗布する必要がない。しかし、樹脂基板の場合、材料自体が高価なだけでなく、耐湿性および耐熱性などが不良なため、チップキャリア用基板としては使用することが困難であるという問題があった。また、セラミック基板は、樹脂基板に比べて、耐熱性がやや優れているのは事実であるが、樹脂基板と同様に高価であり、加工上の困難に加えて加工費が多くかかるという欠点があった。
このようなセラミックまたは樹脂基板の欠点を克服するために、金属素材基板の使用が提案された。金属素材基板は、価格が割安なだけでなく、加工が容易で、熱的信頼性が良好であるという利点を有する。しかし、このような金属素材基板は、前記樹脂またはセラミック基板では不要な絶縁処理を別途に実施しなければならず、基板に実装された部品（例えば、光素子、半導体チップ、受動素子またはパッド、ＰＡ、ＬＮＡ、位相シフタ（ｐｈａｓｅ ｓｈｉｆｔｅｒ）、ミキサ、オシレータ、ＶＣＯなど）と外部回路（例えば、駆動回路）との接続を、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）などを用いて行わなければならないという不便さがあった。特に、ワイヤボンディングを行う過程において、短絡が発生したり、破損または損傷が発生する可能性が高い。
近年、紹介および開発されている金属基板を用いたパッケージモジュール技術としては、大韓民国特許第１０−０６５６２９５号、第１０−０６５６３００号、第１０−０６２５１９６号などが公開されている。これらの技術は、低価格の金属基板に酸化膜を形成して半導体チップを含むモジュールを完成する技術であって、高い高周波特性、半導体工程の互換性および高い熱的信頼性と、ＥＭＩ、ＥＭＣ安定性を有するパッケージモジュールを提供する。
一般的なパッケージング方式は、完成した半導体チップを再びパッケージング専門会社を通して完成させる。通常のパッケージング過程は、半導体チップの再分配過程により、再びリードフレームなどにダイボンディング（ｄｉｅ ｂｏｎｄｉｎｇ）し、外部端子と半導体チップとをワイヤボンディングする基本過程が行われ、最終的な半導体チップの保護のために、ＥＭＣ（Ｅｎｃａｐｓｕｌａｔｅｄ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）などでリードフレームと半導体チップを覆って保護する方式を用いる。これを「後工程（Ｂａｃｋ−Ｅｎｄ Ｐｒｏｃｅｓｓ）」という。このような後工程は、完成した半導体パッケージの約３割以上のコストを占める高費用工程であり、リードフレームに半導体チップを再配置する装置とワイヤボンディング装置の使用が必須である。
近年は、後工程作業にかかる費用を節減し、半導体チップの大きさを減らすために、ウエハレベルパッケージング（ＷＬＰ；Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｉｎｇ）技術が開発されて使用されている。ほとんどのＷＬＰ方式は、電極パッドにボール（ｂａｌｌ）を形成してフリップチップ（ｆｌｉｐ ｃｈｉｐ）方式またはパッドを形成し、ワイヤボンディング方式により外部回路と接続して使用する。しかし、フリップチップ方式は、高価なパッケージ方式であり、高価な装置と素子の信頼性、スループット（ｔｈｒｏｕｇｈ ｐｕｔ）などの問題があるため、パッケージ製造業者が避けようとする方式である。
本発明の目的は、上記の問題を解決するためのものであって、金属基板の上面には酸化物層を形成して電子部品を実装し、金属基板の縁部分の一部を外部接続端子として活用することで外部回路との電気的接続を行うため、短絡や破損などを効果的に防止することが可能な端子一体型金属ベースパッケージモジュールを提供することである。
本発明の他の目的は、金属基板の上面には酸化物層を形成し、金属基板の縁部分の一部を内部と絶縁させて、外部接続端子として活用することで外部回路との電気的接続を行うため、半導体パッケージング工程で主に使用する後工程（ダイボンディング、リードフレーム作業、およびワイヤボンディング作業など）作業を別途に行うことなく、直ちに外部接続端子上に形成される形態により、製造コストを画期的に節減することが可能な金属ベースパッケージモジュールのための端子一体型パッケージ方法を提供することである。
本発明の他の目的は、ＷＬＰ方式で完成した素子がリードフレーム方式で形成される金属ベースパッケージモジュールを製造することが可能なため、システムオンリードフレーム（Ｓｙｓｔｅｍ ｏｎ Ｌｅａｄｆｒａｍｅ）構造を新たに提案する金属ベースパッケージモジュールのための端子一体型パッケージ方法を提供することである。
本発明のさらに他の目的は、ＷＬＰ方式で完成した素子がリードフレーム方式で形成される金属ベースパッケージモジュールを製造することにより、パッケージングされたチップの面積を画期的に減らし、従来最も多く使用していた表面実装技術を直ちに適用することにより、生産性を向上させることが可能な金属ベースパッケージモジュールのための端子一体型パッケージ方法を提供することである。
本発明の実施形態にかかる端子一体型金属ベースパッケージモジュールは、導電性の金属材質で形成される金属基板と、前記金属基板上に形成される酸化物層と、前記金属基板の外郭縁に沿って間隔をおいて導電性の金属材質が残留形成される複数の外部接続端子と、前記外部接続端子を前記金属基板の縁に沿って他の部分と絶縁させるとともに、外部接続端子同士の短絡を防止するように絶縁物質で形成される絶縁層とを含んで構成される。
前記金属基板または酸化物層に実装または製作される電子部品の電極と前記外部接続端子とは、ワイヤボンディングなどにより接続する。
そして、本発明の実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、導電性の金属材質で形成される金属基板を用意する基板用意ステップと、前記金属基板の一面（上面）を所定の深さまで酸化させて酸化物層を形成する酸化ステップと、前記金属基板の反対面（下面）で縁に沿って一定の幅で前記酸化物層まで絶縁溝を形成する絶縁溝形成ステップと、前記絶縁溝により中央部と断絶された金属基板の縁部分を縁に沿って間隔をおきながら除去し、複数の外部接続端子を形成する端子形成ステップと、前記金属基板または酸化物層に電子部品を実装または製作する実装ステップと、電子部品の電極と外部接続端子とを電気的に接続する端子接続ステップとを含んで構成される。
さらに、本発明の実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、前記端子形成ステップの後、前記絶縁溝と複数の外部接続端子との間を絶縁物質で満たす絶縁層形成ステップをさらに含むことも可能である。
また、本発明の実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、前記端子接続ステップの後、モールディング物質を用いてモールディング処理するモールディングステップをさらに含むことも可能である。
前記において、絶縁層形成ステップを別途に行うことなく、モールディングステップで絶縁層を形成するように構成することも可能である。
本発明の実施形態にかかる端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法によれば、金属基板の縁に沿って外部接続端子が形成されるため、ワイヤボンディングを行うことなく、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）またはＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などの方式により直接外部の回路（例えば、駆動回路など）と電気的に接続することが可能であり、モジュールの実装が非常に効率的になる。
そして、本発明の実施形態にかかる端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法によれば、金属基板を使用するため、優れた熱放出性能を維持することが可能である。
本発明の実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法によれば、大韓民国特許第１０−０６５６２９５号、第１０−０６５６３００号、第１０−０６２５１９６号などに公開された技術と結びつけた場合、金属基板の縁部分を外部接続端子として形成することにより、モジュールの形成と同時にパッケージが完成するため、製造工程が非常に効率的になる。
また、本発明の実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法によれば、ＷＬＰを介して外部接続端子（リードフレーム）が完成し、新たな概念のシステムオンリードフレーム（またはチップオンリードフレーム）技術が確立され、従来の方式である半導体工程によるチップ製作工程の後、他の場所で他の工程を用いた後工程（ダイボンディングおよびワイヤボンディングなど）作業によるパッケージ作業が要らなくなるため、製作工程時間を短縮し、一工程ラインでリードフレーム形態のパッケージングが完了し、製造コストを画期的に節減することが可能であり、安定した半導体工程により高いスループットを有するＢＧＡまたはＬＧＡ形態のＷＬＰが可能になる。
本発明の実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法によれば、ＷＬＰを介して完成したリードフレーム形態のパッケージモジュールは、製品の大きさを画期的に減らすことで標準テープ（ｔａｐｅ）とリール（ｒｅｅｌ）のサイズに合わせることができ、これにより、低価格の汎用表面実装機術（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）を直ちに適用することにより、製品製作の作業処理速度と工程コストを画期的に節減することができる。
そして、本発明の実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法によれば、半導体素子が基板の内部に実装されて直接接続される方式が開示されている大韓民国特許第１０−０６５６３００号などに結びつけた場合、ワイヤボンディングなしにモジュールが完成し、信頼性が増加し、非常に薄いモジュールの製作が可能になる。
本発明の第１実施形態にかかる端子一体型金属ベースパッケージモジュールを示す平面斜視図である。 本発明の第１実施形態にかかる端子一体型金属ベースパッケージモジュールを示す底面斜視図である。 図１のＡ−Ａ線断面図である。 図１のＢ−Ｂ線断面図である。 本発明の第２実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示すブロックフローチャートである。 本発明の第２実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第３実施形態にかかる端子一体型金属ベースパッケージモジュールを示す、図３に対応する断面図である。 本発明の第４実施形態にかかる端子一体型金属ベースパッケージモジュールを示す、図３に対応する断面図である。 本発明の第５実施形態にかかる端子一体型金属ベースパッケージモジュールを示す、図３に対応する断面図である。 本発明の第６実施形態にかかる端子一体型金属ベースパッケージモジュールを示す、図３に対応する断面図である。 本発明の第７実施形態にかかる端子一体型金属ベースパッケージモジュールを示す、図３に対応する断面図である。 本発明の第８実施形態にかかる端子一体型金属ベースパッケージモジュールを示す、図３に対応する断面図である。 本発明の第３実施形態にかかる端子一体型金属ベースパッケージモジュールを製造することのできる、本発明の第９実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第５実施形態にかかる端子一体型金属ベースパッケージモジュールを製造することのできる、本発明の第１０実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第４実施形態にかかる端子一体型金属ベースパッケージモジュールを製造することのできる、本発明の第１１実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法によって電子部品を実装した状態を示す、図３に対応する断面図である。 本発明の第７実施形態にかかる端子一体型金属ベースパッケージモジュールを製造することのできる、本発明の第１２実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第１３実施形態にかかる端子一体型金属ベースパッケージモジュールを示す、図３に対応する断面図である。 本発明の第１３実施形態にかかる端子一体型金属ベースパッケージモジュールを製造する過程で酸化物層を形成した状態を示す、図３に対応する断面図である。 本発明の第１４実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第１５実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第１６実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第１７実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第１８実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第１９実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第１７実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を適用して製造した端子一体型金属ベースパッケージモジュールの一実施形態を示す、図３に対応する断面図である。 本発明の第２０実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第２１実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。 本発明の第２２実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す工程図である。
以下、本発明にかかる端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法の好ましい実施形態を、図面を参照して詳細に説明する。
しかし、本発明の実施形態は、様々な多様な形態に変形可能であり、本発明の範囲は、下記に述べる実施形態に限定されるものと解釈されない。本発明の実施形態は、当該技術分野における通常の知識を有する者が本発明を理解できるように説明するものであり、図面に示す要素の形状などは例示にすぎない。そして、図面において、同一の構成は同一の符号で表し、重複的な詳細な説明は省略する。
本発明の第１実施形態にかかる端子一体型金属ベースパッケージモジュールは、図１〜図４に示すように、導電性の金属材質で形成される金属基板１０を用いてなる。
前記において、金属基板１０の材質としては、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）などが挙げられる。
前記金属基板１０は、優れた放熱性能を維持しつつ、十分な強度と軽薄短小化が可能な厚さに形成することが好ましい。
例えば、前記金属基板１０は、０．１〜５ｍｍ程度の厚さに形成し、好ましくは、０．１５〜１．０ｍｍ程度の薄い厚さに形成する。
前記金属基板１０は、板状およびウエハ状などの任意の形状に形成することが可能であり、印刷回路技術および半導体工程などを適用することができる。
前記金属基板１０上には酸化物層２０が形成される。
前記酸化物層２０は、電子部品６０が実装される区域を除いて前記金属基板１０の縁に沿って形成され、前記金属基板１０の縁端面角から一定幅の間隔をおいて形成される。
つまり、前記酸化物層２０は、電子部品６０が実装される部分を除いた残りの部分に形成し、絶縁溝１４と近接して位置する前記外部接続端子１８の一部まで位置するように酸化物層２０を形成する。
前記酸化物層２０は、陽極酸化などの方法を適用して形成することが可能である。
前記のように電子部品６０を金属基板１０上に直接実装すると、熱の放出がより効率的になるため、発熱量の多い電子部品６０の場合に非常に効果的である。
前記において、酸化物層２０は、選択酸化方式を用いて必要な箇所にのみ形成されるように制御することが可能である。
前記において、金属基板１０としてアルミニウムを使用すると、前記酸化物層２０としてはアルミニウム酸化物層が陽極酸化により形成される。
前記金属基板１０に実装される電子部品６０としては、光素子、半導体チップ、受動素子、ＰＡ、ＬＮＡ、位相シフタ、ミキサ、オシレータ、ＶＣＯなどが挙げられる。
前記電子部品６０には、銅（Ｃｕ）または金（Ａｕ）などの導電性金属からなる電極６４が上面に形成される。
前記において、電子部品６０を実装する方法は、一般的に、半導体工程などで使用する多様な方法を適用して実施することが可能なため、詳細な説明は省略する。
また、前記電子部品６０は、金属基板１０上に直接製作する方式で設けることも可能である。
本発明は、酸化物層２０を形成したり、電子部品６０を実装または製作する方式に技術的特徴があるのではなく、酸化物層２０の形成と電子部品６０の実装または製作は従来公知の多様な方式と構造で実施することが可能である。例えば、大韓民国特許第１０−０６５６２９５号、第１０−０６５６３００号、第１０−０６２５１９６号などに公開された技術を本発明の実施形態に適用することも可能である。
そして、前記金属基板１０の外郭縁に沿って間隔をおいて導電性の金属材質が残留するように、複数の外部接続端子１８を形成する。
つまり、前記外部接続端子１８は、金属基板１０の一部によって形成される。
前記外部接続端子１８は、絶縁層３０、４０により絶縁される。
例えば、前記金属基板１０の内部とは、縁に沿って全周にわたって形成される絶縁層３０により絶縁され、外部接続端子１８同士は、それらの間に形成される絶縁層４０により短絡が防止される。
前記絶縁層３０、４０は、電気が通じない不導体の絶縁物質を用いて形成する。
前記絶縁層３０、４０は、絶縁材質である合成樹脂や、シリコン、酸化物、セラミックなどを用いて形成する。
前記絶縁層３０、４０は、必要に応じて、絶縁物質を満たして形成するのではなく、空きスペースから成る空気層で構成することも可能である。しかし、絶縁層３０、４０を形成すると、機械的安定性がより増大するという効果を得ることができる。
前記絶縁層３０、４０は、金属基板１０の一定の範囲を特定して効果的に制御しながら、選択的に酸化物層を形成することが可能な場合には、酸化物層を金属基板１０に一体に形成することによって構成することも可能である。
そして、前記金属基板１０に実装される電子部品６０の電極６４と前記外部接続端子１８とをワイヤボンディング６６などにより接続する。
前記のように構成される本発明の実施形態にかかる端子一体型金属ベースパッケージモジュールの場合には、外部回路（例えば、駆動回路）と外部接続端子１８とを接続することによってモジュールの設置工程が完了するため、実装作業が非常に容易となる。特に、スロットや着脱式でパッケージモジュールを外部回路の実現された基板に装着するだけで、外部接続端子１８と外部回路との接続を完了することも可能なため、非常に便利である。
次に、本発明の第２実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を、図５および図６を参照して説明する。
まず、導電性の金属材質で形成される金属基板１０を用意する（Ｓ１０）。
前記において、金属基板１０としては、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、チタン（Ｔｉ）などが使用可能である。
このように用意された金属基板１０の一面（上面）を所定の深さまで酸化して酸化物層２０を形成する（Ｓ２０）。
前記金属基板１０の上面に酸化物層２０を形成する場合には、下面側では酸化が行われないように酸化防止マスキングパターンを形成するか、金属基板１０の下面部を他の機器や機構を用いて保護することが好ましい。
前記酸化物層２０は、前記金属基板１０に実装される電子部品６０の高さに対応する厚さに形成することも可能である。
前記酸化物層２０は、電子部品６０が実装される区域を除いて前記金属基板１０の縁に沿って形成され、前記金属基板１０の縁端面角から一定幅の間隔をおいて形成される。
前記酸化物層２０は、陽極酸化などの方法を適用して形成することが可能である。
前記において、金属基板１０としてアルミニウムを使用すると、前記酸化物層２０としてはアルミニウム酸化物層が陽極酸化により形成される。
前記金属基板１０の反対面（下面）で縁に沿って一定の幅で前記酸化物層２０まで絶縁溝１４を形成する（Ｓ３０）。
前記において、絶縁溝１４は、前記酸化物層２０を貫通しないように前記金属基板１０を十分に除去しながら、前記酸化物層２０の内面と接する部分までの深さに形成する。
前記絶縁溝１４は、絶縁物質が満たされる場合、十分に絶縁されるように幅を設定して形成することが好ましい。例えば、前記絶縁溝１４は、０．０５〜０．５ｍｍ程度の範囲の幅（厚さ）に形成することが可能である。
前記において、金属基板１０を接地（ｇｒｏｕｎｄ）電極として活用する場合には、少なくとも１つの外部接続端子１８が金属基板１０と接続するように絶縁溝１４を形成する。
つまり、絶縁溝１４を金属基板１０の縁に沿って全周にわたって閉曲線状に形成するのではなく、金属基板１０の縁の一部が内部と接続する一部断絶された開曲線状に絶縁溝１４を形成することも可能である。
そして、前記絶縁溝１４により中央部と断絶された金属基板１０の縁部分を、縁に沿って間隔をおきながら除去して分離溝１６を形成することにより、複数の外部接続端子１８を形成する（Ｓ４０）。
つまり、前記外部接続端子１８は、金属基板１０の縁の一部を切断して形成される分離溝１６を介して配列されて形成される。
前記では、絶縁溝１４と分離溝１６を２つのステップに分けて形成するものと説明したが、絶縁溝１４と分離溝１６を同時に併せて形成することも可能である。
例えば、前記絶縁溝１４と分離溝１６は、金属基板１０の底面にパターニングした後、１回のエッチング工程により同時に形成することも可能である。特に、金属体と金属酸化物との間の高い選択的化学エッチング特性を利用すると、パターニングされていない金属のみがエッチングされ、金属酸化物はエッチングされないため、容易に絶縁溝１４と分離溝１６を同時に形成することが可能である。
さらに、化学エッチング工程のほか、ドライエッチング工程や機械的加工方式などを用いて絶縁溝１４と分離溝１６を形成することも可能である。
前記絶縁溝１４および分離溝１６は、絶縁物質が満たされる場合、十分に絶縁されるように幅を設定して形成することが好ましい。例えば、前記絶縁溝１４および分離溝１６は、０．０５〜０．５ｍｍ程度の範囲の幅（厚さ）に形成することが可能である。
前記絶縁溝１４および分離溝１６は、必要に応じて、０．５ｍｍ以上の幅に形成することも可能である。例えば、十分な空間の確保や加工などの観点から必要な場合には、前記絶縁溝１４および分離溝１６の幅は、前記範囲に限定されず、多様な幅に形成することが可能である。さらに、前記絶縁溝１４および分離溝１６は、絶縁が可能であれば、前記範囲より小さい幅を有するように形成することも可能である。
そして、前記のように形成される絶縁溝１４と分離溝１６を絶縁物質で満たして絶縁層３０、４０を形成する（Ｓ５０）。
前記において、絶縁物質としては、電気が通じない不導体である合成樹脂や、シリコン、酸化物、セラミックなどが使用可能である。
前記絶縁層３０、４０は、必要に応じて、絶縁物質を満たして形成するのではなく、空きスペースから成る空気層で構成することも可能である。
前記酸化物層２０が形成されていない金属基板１０部分の該当区域に電子部品６０を実装する（Ｓ６０）。
前記電子部品６０の電極６４に、対応する外部接続端子１８を電気的に接続する（Ｓ７０）。
前記電子部品６０としては、光素子、半導体チップ、受動素子、ＰＡ、ＬＮＡ、位相シフタなどが使用可能である。
前記電子部品６０の上部に電極６４を設け、前記電極６４に、対応する外部接続端子１８をワイヤボンディング６６などを用いて電気的に接続する。
そして、本発明の第３実施形態にかかる端子一体型金属ベースパッケージモジュールは、図７に示すように、電子部品６０を金属基板１０上に直接実装し、酸化物層２０は、金属基板１０と外部接続端子１８とが互いに短絡するのを防止するために、絶縁溝１４の周囲に形成して絶縁するように構成し、電子部品６０の電極６４と外部接続端子１８とをワイヤボンディング６６で接続した後、モールディング材料（例えば、ＥＭＣ（Ｅｎｃａｐｓｕｌａｔｅｄ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）など）を用いて電子部品６０とワイヤボンディング６６を保護するためのモールディング層９０を形成する。
前記モールディング層９０は、金属基板１０の全面に対して形成することも可能であり、前記電子部品６０およびワイヤボンディング６６の部分を取り囲むように、一部にのみ形成することも可能である。
そして、必要に応じて、モールディング材料を用いて前記モールディング層９０を形成する代わりに、メタルキャップ、セラミックキャップ、プラスチックキャップなどをかぶせる方式などの多様な方法を用いて保護膜を形成することも可能である。例えば、ＬＥＤの場合、シリコンなどを用いて蛍光体の塗布と同時に回路を保護することも可能である。
また、前記外部接続端子１８には、ＢＧＡまたはＬＧＡなどを接合するための接合パッド８０を設ける。前記接合パッド８０は、外部接続端子１８の底面に形成し、導電性の接着物質を用いて形成する。
そして、本発明の第４実施形態にかかる端子一体型金属ベースパッケージモジュールは、図８に示すように、外部接続端子１８および酸化物層２０の上に外部配線８４を形成し、前記外部配線８４と電子部品６０の電極６４とをワイヤボンディング６６で接続するように構成する。
前記において、外部配線８４は、シルクスクリーンなどの方式を利用して形成することが可能である。
このように構成すると、電子部品６０は、外部配線８４を介して外部接続端子１８に電気的に接続される。
本発明の第５実施形態にかかる端子一体型金属ベースパッケージモジュールは、図９に示すように、内部配線８６や受動素子６８などを酸化物層２０上に形成し、電子部品６０の電極６４と内部配線８６とをワイヤボンディング６６で接続し、内部配線８６と接続するように酸化物層２０および外部接続端子１８の上に外部配線８４を形成してなる。
前記において、内部配線８６や受動素子６８は、シルクスクリーンなどの方式や薄膜フィルム工程などを利用して形成することが可能である。
前記受動素子６８は、表面実装部品（ＳＭＤ）などで構成することも可能である。
このように構成すると、電子部品６０は、内部配線８６および外部配線８４を介して外部接続端子１８に電気的に接続される。
前記のような本発明の実施形態にかかる端子一体型金属ベースパッケージモジュールの技術を適用することで多様な機能を果たすパッケージモジュールを、必要に応じて多様に構成することが可能である。
例えば、図１０〜図１２に示す本発明の第６実施形態〜第８実施形態にかかる端子一体型金属ベースパッケージモジュールのように、大韓民国特許第１０−０６５６２９５号、第１０−０６５６３００号、第１０−０６２５１９６号などに公開された技術であるパッケージモジュールに、本発明の実施形態にかかる端子一体型金属ベースパッケージモジュールの技術を適用して実現することも可能である。
前記第３実施形態〜第８実施形態においても、前記構成以外は、前記第１実施形態と同様の構成で実施することが可能なため、詳細な説明は省略する。
以下、このように構成される第３実施形態〜第８実施形態の製造過程である、本発明の実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を、図面を参照して説明する。
まず、本発明の第９実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、図１３に示すように、前記第３実施形態にかかる端子一体型金属ベースパッケージモジュールの場合において、導電性の金属材質で形成される金属基板１０を用意し（Ｓ１０）、前記金属基板１０の一面に酸化物層２０を形成し（Ｓ２０）、前記金属基板１０の反対面（下面）で縁に沿って一定の幅で前記酸化物層２０まで絶縁溝１４と分離溝１６を形成することにより、外部接続端子１８を形成し（Ｓ３０、Ｓ４０）、前記絶縁溝１４と分離溝１６を絶縁物質で満たして絶縁層３０、４０を形成し（Ｓ５０）、前記酸化物層２０に電子部品６０を実装し（Ｓ６０）、前記電子部品６０の電極６４に対応する外部接続端子１８をワイヤボンディング６６で接続し（Ｓ７０）、前記電子部品６０やワイヤボンディング６６などに対するモールディング処理を行うことにより、モールディング層９０を形成（Ｓ８０）する過程からなる。
前記において、絶縁層３０、４０を形成（Ｓ５０）した後、金属基板１０の底面を所望の高さに研磨（ｇｒｉｎｄｉｎｇ）およびラッピング（ｌａｐｐｉｎｇ）し（Ｓ５２）、ＢＧＡやＬＧＡなどを接合するための接合パッド８０を外部接続端子１８に形成（Ｓ５４）し、電子部品６０を実装（Ｓ６０）する過程で進行することも可能である。
前記において、ラッピングは、必要に応じて選択的に実施することが可能である。
前記のように金属基板１０の底面に対する研磨およびラッピングを行う時に、金属基板１０の側面に対しても併せて表面処理を行った方が、半田ボール（ｓｏｌｄｅｒ ｂａｌｌ）またはマザーボード（ｍｏｔｈｅｒ ｂｏａｒｄ）との付着のための半田付け（ｓｏｌｄｅｒｉｎｇ）が効果的に行われ、生産性が向上し、信頼性が増加するため好ましい。
前記酸化物層２０を形成するステップ（Ｓ２０）において、電子部品６０を設けるための部分には、酸化物層２０が形成されないように選択的陽極酸化を行う。
前記モールディング層９０を形成するステップ（Ｓ８０）では、モールディング材料を用いてモールディング層９０を形成する代わりに、キャップをかぶせる工程などにより上部を保護する保護膜を形成することも可能である。
そして、本発明の第１０実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、図１４に示すように、前記本発明の第５実施形態にかかる端子一体型金属ベースパッケージモジュールの場合（図９参照）において、外部接続端子１８にＢＧＡやＬＧＡなどを接合するための接合パッド８０を形成（Ｓ５４）した後、酸化物層２０および外部接続端子１８の上に、シルクスクリーンなどの方式により外部配線８４および内部配線８６を形成し（Ｓ６２）、電子部品６０と受動素子６８などを実装し（Ｓ６４）、電子部品６０の電極６４と内部配線８６とをワイヤボンディング６６で接続し（Ｓ７０）、電子部品６０と受動素子６８、ワイヤボンディング６６の部分をモールディング層９０でモールディング処理（Ｓ８０）する過程からなる。
前記モールディング層９０を形成するステップ（Ｓ８０）では、モールディング材料を用いてモールディング層９０を形成する代わりに、キャップをかぶせる工程などにより上部を保護する保護膜を形成することも可能である。以下の他の実施形態においても、モールディング層９０の代わりに、キャップをかぶせる保護膜を形成することが可能である。
そして、本発明の第１１実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、図１５に示すように、前記本発明の第４実施形態にかかる端子一体型金属ベースパッケージモジュールの場合（図８参照）において、電子部品６０を実装し（Ｓ６４）、電子部品６０の電極６４と外部配線８４とを直接ワイヤボンディング６６で接続（Ｓ７０）する過程を除いて、前記第１０実施形態と同様の過程からなる。
さらに、図１０〜図１２に示すように、特許第１０−０６５６２９５号および第１０−０６５６３００号、第１０−０６２５１９６号などに公開された技術であるパッケージモジュールの技術に、本発明の実施形態にかかる端子一体型金属ベースパッケージモジュールを適用する場合には、図１６に示すような本発明の第１２実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法による過程で製造することが可能である。
例えば、本発明の第１２実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、図１６に示すように、前記本発明の第７実施形態にかかる端子一体型金属ベースパッケージモジュールの場合において、導電性の金属材質で形成される金属基板１０を用意し（Ｓ１０）、前記金属基板１０の一面に酸化物層２０を形成し（Ｓ２０）、前記酸化物層２０にモジュールを構成する受動素子６８（例えば、レジスタ、インダクタ、キャパシタ、伝送線など）と外部配線８４および内部配線８６を半導体薄膜フィルム工程やシルクスクリーン方式などで形成した後、電子部品６０を実装し、電子部品６０の電極６４に対応する内部配線８６をワイヤボンディング６６で接続し（Ｓ９１）、前記電子部品６０とワイヤボンディング６６、外部配線８４、内部配線８６などに対するモールディング処理を行うことにより、モールディング層９０を形成し（Ｓ９２）、前記金属基板１０の反対面（下面）で縁に沿って一定の幅で前記酸化物層２０まで絶縁溝１４と分離溝１６を形成することにより、外部接続端子１８を形成し（Ｓ９３）、前記絶縁溝１４と分離溝１６を絶縁物質で満たして絶縁層３０、４０を形成し（Ｓ９４）、金属基板１０の底面を所望の高さに研磨およびラッピングし（Ｓ９５）、ＢＧＡやＬＧＡなどを接合するための接合パッド８０を外部接続端子１８に形成（Ｓ９６）する過程からなる。
前記モールディング層９０を形成するステップ（Ｓ９２）では、モールディング材料を用いてモールディング層９０を形成する代わりに、キャップをかぶせる工程などにより上部を保護する保護膜を形成するモールディング処理を行うことも可能である。
前記すべての工程は、半導体製造工程またはシルクスクリーン方式などにより実現することが可能である。
図９に示す前記本発明の第５実施形態にかかる端子一体型金属ベースパッケージモジュールにおいても、電子部品６０と受動素子６８（例えば、レジスタ、キャパシタ、インダクタ、伝送線など）などのシステムを金属基板１０上に形成および実装し、モールディング処理またはキャップでかぶせて上部を保護する保護膜を形成した後、外部接続端子１８を形成する工程を実施することも可能である。つまり、前記本発明の第１２実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法の工程を適用して実施することも可能である。この場合には、同じ工程上でパッケージが完成するため、外部接続端子を先に形成して実装することに比べて、工程効率が向上し、費用が節減する。
前記のような本発明の実施形態にかかる端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法によれば、システムを金属基板１０上に半導体工程により形成し、外部接続端子１８も半導体工程により形成することが可能なため、ウエハレベルパッケージング（ＷＬＰ）を従来のフリップチップ用ボールの形成方式ではない、リードフレーム形態で実現することが可能である。つまり、新たな概念のシステムオンリードフレーム方式で半導体チップがパッケージングされる技術の実現が可能である。
例えば、図１１に示すように、半導体工程によりワイヤボンディングなしにシステムが完成し、リードフレーム形態のパッケージモジュールが完成するため、非常に薄い形態のパッケージモジュールの製造が可能である。さらに、ワイヤボンディングがないため、信頼性が高く、工程コストを大きく節減することが可能である。また、パッケージの厚さをＳＭＤのような厚さまで実現することが可能なため、パッケージングされたチップの実装をＳＭＤ実装方式の装置を用いてマザーボード全体に組み立てることも可能である。
そして、本発明の第１３実施形態にかかる端子一体型金属ベースパッケージモジュールは、図１７に示すように、酸化物層２０上に電子部品６０を実装し、電子部品６０の電極６４と外部接続端子１８とをワイヤボンディング６６で接続した後、モールディング材料（例えば、ＥＭＣ（Ｅｎｃａｐｓｕｌａｔｅｄ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ）など）を用いて電子部品６０とワイヤボンディング６６を保護するためのモールディング層９０を形成する。
前記において、モールディング材料を用いたモールディング層９０を形成する代わりに、メタルキャップ、プラスチックキャップ、セラミックキャップなどを用いて上部を保護する保護膜を形成することも可能である。
前記第１３実施形態の場合には、図１８に示すように、酸化物層２０を形成するステップ（Ｓ２０）で電子部品６０を設けるための部分まで酸化物層２０を形成し、それ以外は、前記第３実施形態と同様の過程で製造することが可能である。
そして、本発明の第１４実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、図１９に示すように、導電性の金属材質で形成される金属基板１０を用意し（Ｓ１０）、前記金属基板１０の一面にマスキングパターン２２を形成した後、選択的陽極酸化を行って酸化物層２０を形成し（Ｓ２０）、前記酸化物層２０に化学的エッチングによりビアホール２７を形成し（Ｓ２２）、前記ビアホール２７に導電性物質を満たしてビア電極２８を形成し（Ｓ２３）、電子部品６０を実装し、電子部品６０の電極６４に対応するビア電極２８をワイヤボンディング６６で接続し（Ｓ９１）、前記電子部品６０とワイヤボンディング６６などに対するモールディング処理を行うことにより、モールディング層９０を形成し（Ｓ９２）、前記金属基板１０の反対面（下面）で縁に沿って一定の幅で前記酸化物層２０まで絶縁溝１４と分離溝１６を形成することにより、外部接続端子１８を形成し（Ｓ９３）、前記絶縁溝１４と分離溝１６を絶縁物質で満たして絶縁層３０、４０を形成し（Ｓ９４）、ＢＧＡやＬＧＡなどを接合するための接合パッド８０を外部接続端子１８に形成（Ｓ９６）する過程からなる。
前記において、工程順序を変更して、前記外部接続端子１８を形成する工程（Ｓ９３）と、絶縁層３０、４０を形成する工程（Ｓ９４）を先に行い、電子部品６０を実装し、ワイヤボンディング６６で接続する工程（Ｓ９１）と、モールディング層９０を形成する工程（Ｓ９２）をその後に行うことも可能である。
そして、前記絶縁層３０、４０は、不要な場合には形成しないことも可能である。
前記のように酸化物層２０にビア電極２８を形成し、これにより、外部接続端子１８と電子部品６０とを電気的に接続すると、外部配線８４を形成して接続する方式に比べて、全体的なモジュールの大きさをより小さく構成することが可能である。
図２０および図２１には、本発明の第１４実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を、大韓民国特許第１０−０６５６２９５号および第１０−０６５６３００号にそれぞれ適用してなる本発明の第１５実施形態および第１６実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を示す。
そして、図２２に示すように、本発明の第１７実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、酸化物層２０を形成するための選択的陽極酸化を行う工程（Ｓ２０）において、外部接続端子１８が形成される部分に位置する金属基板１０の一部を酸化させないことにより、酸化物層２０にビア電極２８が直ちに形成されるように構成し、ビア電極２８の上面に内部配線８６を形成して、電子部品６０の電極６４とワイヤボンディング６６で接続するように構成する。
このように構成すると、酸化物層２０の形成工程（Ｓ２０）で外部接続端子１８と接続するビア電極２８が同時に形成されるため、ビア電極２８を非常に簡単に構成することが可能であり、より低価格のパッケージモジュールを製造することが可能である。
図２３および図２４には、本発明の第１７実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を、大韓民国特許第１０−０６５６２９５号および第１０−０６５６３００号にそれぞれ適用してなる本発明にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法の第１８実施形態および第１９実施形態を示す。
また、図２５には、本発明の第１７実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法を、大韓民国特許出願第１０−２００７−００７６６７６号の技術に適用して製造した端子一体型金属ベースパッケージモジュールの一実施形態を示す。
そして、図２６に示すように、本発明の第２０実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、絶縁溝１４を形成する工程（Ｓ３０）で酸化物層２０に貫通ホール２５を形成し、絶縁層３０、４０およびモールディング層９０を形成する時に、貫通ホール２５を介して上面と下面に同時に満たされて形成されるように構成する。
前記において、貫通ホール２５の形成は、化学的エッチング方式や機械加工方式などを利用することが可能である。
前記のように貫通ホール２５を形成してモールディング層９０を形成しながら、貫通ホール２５を介して絶縁層３０、４０が同時に形成されるように構成すると、工程費用の節減が可能であり、モールディング層９０を構成するＥＭＣなどのモールディング物質の接着強度が増加（モールディング層９０と絶縁層３０、４０とが互いに釘のように打たれるようになって接着強度が増加）し、全体的なパッケージモジュールの耐久性が向上する。
前記第２０実施形態の方法は、前記第２実施形態、第９実施形態〜第１２実施形態、第１４実施形態〜第１９実施形態にすべて適用することが可能である。
そして、本発明の第１２実施形態、第１４実施形態〜第２０実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法において、図２７および図２８に示すように、ウエハレベルパッケージで製作したチップを各単位モジュールに切断する工程を、前記絶縁溝１４と分離溝１６を形成する過程（Ｓ９３）で併せて行うように構成することも可能である。
例えば、図２７に示すように、本発明の第２１実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、前記電子部品６０とワイヤボンディング６６、外部配線８４、内部配線８６などに対するモールディング処理を行うことにより、モールディング層９０を形成（Ｓ９２）した後、前記モールディング層９０の表面に変形や破損などを防止することができるように保護膜１００を付着し（Ｓ１００）、前記金属基板１０の下面で前記酸化物層２０まで絶縁溝１４と分離溝１６を形成しながら、各単位モジュールごとに分離する切断溝１１４を形成し（Ｓ９３）、前記保護膜１００を除去して各単位モジュールに分離（Ｓ１１０）する過程をさらに含んで構成することも可能である。
前記保護膜１００としては、例えば、テープ、ダミーウエハ（低価格の再使用ウエハ）、フィルムなどで構成することが可能である。
前記第２１実施形態においても、それぞれ分離された単位モジュールの場合には、必要に応じて、前記絶縁溝１４と分離溝１６を絶縁物質で満たして絶縁層３０、４０を形成（Ｓ９４）する過程などをさらに行うことも可能である。
一般的に、半導体製造工程によりウエハにチップが完成すると、それぞれのチップをいちいち切断するためにソーイング（ｓａｗｉｎｇ）工程を行う。ソーイング工程は、小さいダイヤモンドブレード（ｄｉａｍｏｎｄ ｂｌａｄｅ）を用いて切断する工程であり、アルミニウムウエハの場合にも、ソーカッティング（ｓａｗ ｃｕｔｔｉｎｇ）が可能である。
そして、ソーイング工程では、切断作業のためにモールドフレームを必要とするが、モールドフレームの製作時に非常に高い製作コストがかかり、各チップの大きさによりそれぞれ異なるモールドフレームの製作が必要なため、経済性の面で困難がある。
前記のような本発明によれば、外部接続端子１８を形成する過程で、容易に化学的エッチング工程により各単位モジュール（例えば、チップ）ごとに切断して分離することが可能なため、切断工程が非常に容易になり、生産性および経済性が大きく向上する。
そして、図２８に示すように、本発明の第２２実施形態にかかる金属ベースパッケージモジュールのための端子一体型パッケージ方法は、前記電子部品６０とワイヤボンディング６６、外部配線８４、内部配線８６などに対するモールディング処理を行うことにより、モールディング層９０を形成（Ｓ９２）した後、前記モールディング層９０の表面に変形や破損などを防止することができるように保護膜１００を付着し（Ｓ１００）、前記金属基板１０の下面で前記酸化物層２０まで絶縁溝１４と分離溝１６を形成しながら、各単位モジュールごとに分離する切断溝１１４を形成し（Ｓ９３）、前記切断溝１１４が形成された部分のモールディング層９０をソーカッティングして各単位モジュールごとに分離し（Ｓ１０５）、前記保護膜１００を除去（Ｓ１１０）する過程をさらに含んで構成することも可能である。
前記第２２実施形態においても、切断溝１１４を形成することにより、ソーカッティングを行うためのモールドフレームを必要としないため、生産性および経済性が従来の切断工程に比べて大きく向上する。
前記第２２実施形態においても、それぞれ分離された単位モジュールの場合には、必要に応じて、前記絶縁溝１４と分離溝１６を絶縁物質で満たして絶縁層３０、４０を形成する過程（Ｓ９４）などをさらに行うことも可能である。
前記第１２実施形態、第１４実施形態〜第２２実施形態において、モールディング処理時に、一般的な注入方式以外にも、スピンコーティング方式を用いることも可能であり、モールディング物質を半硬化して付着するか、モールディング用パウダーを直接上板に塗布した後、熱を加えてモールディング物質を溶かして全面に塗布することも可能である。
そして、前記第１２実施形態、第１４実施形態〜第２２実施形態において、モールディング処理時に、メタルキャップ、セラミックキャップ、プラスチックキャップなどを用いて上部を保護する保護膜を形成することも可能である。
以上、本発明にかかる端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法の好ましい実施形態について説明したが、本発明は、これに限定されるのではなく、特許請求の範囲と発明の詳細な説明および添付した図面の範囲内で様々に変形して実施することが可能であり、これもまた、本発明の範囲に属する。

Claims (27)

  1. 導電性の金属材質で形成される金属基板と、
    前記金属基板上に形成される酸化物層と、
    前記金属基板の外郭縁に沿って間隔をおいて導電性の金属材質が残留形成される複数の外部接続端子とを含むことを特徴とする端子一体型金属ベースパッケージモジュール。
  2. 前記外部接続端子を前記金属基板の縁に沿って他の部分と絶縁させるとともに、外部接続端子同士の短絡を防止するように絶縁物質で形成される絶縁層をさらに含むことを特徴とする請求項１に記載の端子一体型金属ベースパッケージモジュール。
  3. 前記金属基板または酸化物層に実装または製作される電子部品の電極に、対応する外部接続端子をワイヤボンディングにより電気的に接続することを特徴とする請求項１または２に記載の端子一体型金属ベースパッケージモジュール。
  4. キャップを用いて電子部品とワイヤボンディングを保護するために、酸化物層および金属基板の上に形成する保護膜をさらに含むことを特徴とする請求項３に記載の端子一体型金属ベースパッケージモジュール。
  5. モールディング材料を用いて電子部品とワイヤボンディングを保護するために、酸化物層および金属基板の上に形成するモールディング層をさらに含むことを特徴とする請求項３に記載の端子一体型金属ベースパッケージモジュール。
  6. 前記酸化物層に貫通ホールを形成し、
    前記モールディング層と絶縁層が貫通ホールを介して一体に接続することを特徴とする請求項５に記載の端子一体型金属ベースパッケージモジュール。
  7. 前記外部接続端子の底面に形成する接合パッドをさらに含むことを特徴とする請求項１または２に記載の端子一体型金属ベースパッケージモジュール。
  8. 前記電子部品を金属基板上に直接実装し、前記酸化物層は、電子部品の実装される部分を除いて形成されることを特徴とする請求項１または２に記載の端子一体型金属ベースパッケージモジュール。
  9. 前記外部接続端子および酸化物層の上に外部配線を形成し、前記外部配線と電子部品の電極とをワイヤボンディングで接続することを特徴とする請求項１または２に記載の端子一体型金属ベースパッケージモジュール。
  10. 前記酸化物層上に内部配線や受動素子を形成し、前記電子部品の電極と内部配線とをワイヤボンディングで接続し、前記内部配線と接続するように酸化物層および外部接続端子の上に外部配線を形成することを特徴とする請求項１または２に記載の端子一体型金属ベースパッケージモジュール。
  11. 前記酸化物層に外部接続端子と接続するビアホールを形成し、
    前記ビアホールに導電性物質を満たしてビア電極を形成し、
    前記外部接続端子および前記酸化物層の上に形成する内部配線または受動素子間の電気的接続を、ビア電極を介して行うことを特徴とする請求項１または２に記載の端子一体型金属ベースパッケージモジュール。
  12. 前記外部接続端子が形成される部分に位置する金属基板の一部を酸化させないことにより、酸化物層にビア電極を直ちに形成し、
    前記外部接続端子および前記酸化物層の上に形成する内部配線または受動素子間の電気的接続を、ビア電極を介して行うことを特徴とする請求項１または２に記載の端子一体型金属ベースパッケージモジュール。
  13. 導電性の金属材質で形成される金属基板を用意するステップと、
    前記金属基板の一面を所定の深さまで酸化させて酸化物層を形成するステップと、
    前記金属基板の反対面で縁に沿って一定の幅で前記酸化物層まで金属基板の一部を除去して絶縁溝を形成するステップと、
    前記絶縁溝により中央部と断絶された金属基板の縁部分を、縁に沿って間隔をおきながら除去して分離溝を形成することにより、複数の外部接続端子を形成するステップと、
    前記金属基板または酸化物層に電子部品を実装または製作するステップと、
    前記電子部品の電極と外部接続端子とを電気的に接続するステップとを含むことを特徴とする金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  14. 導電性の金属材質で形成される金属基板を用意するステップと、
    前記金属基板の一面を所定の深さまで酸化させて酸化物層を形成するステップと、
    前記金属基板または酸化物層に電子部品を実装または製作するステップと、
    前記金属基板の反対面で縁に沿って一定の幅で前記酸化物層まで金属基板の一部を除去して絶縁溝を形成するステップと、
    前記絶縁溝により中央部と断絶された金属基板の縁部分を、縁に沿って間隔をおきながら除去して分離溝を形成することにより、複数の外部接続端子を形成するステップと、
    前記電子部品の電極と外部接続端子とを電気的に接続するステップとを含むことを特徴とする金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  15. 前記電子部品と外部接続端子との接続部分を取り囲むようにモールディング処理を行うことにより、モールディング層を形成するステップをさらに含むことを特徴とする請求項１３または１４に記載の金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  16. 前記電子部品と外部接続端子との接続部分を保護するように、上部にキャップを設けて保護膜を形成するステップをさらに含むことを特徴とする請求項１３または１４に記載の金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  17. 前記絶縁溝と分離溝を絶縁物質で満たすステップをさらに含むことを特徴とする請求項１３または１４に記載の金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  18. 前記外部接続端子の底面に接合パッドを形成するステップをさらに含むことを特徴とする請求項１３または１４に記載の金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  19. 前記酸化物層および外部接続端子の上に外部配線および内部配線を形成し、前記電子部品の電極と内部配線とをワイヤボンディングで接続するステップをさらに含むことを特徴とする請求項１３または１４に記載の金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  20. 前記酸化物層に外部接続端子と接続するようにビア電極を形成し、
    前記電子部品とビア電極とを電気的に接続するステップをさらに含むことを特徴とする請求項１３または１４に記載の金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  21. 前記酸化物層を形成するための酸化を行う工程において、外部接続端子が形成される部分に位置する金属基板の一部を酸化させないことにより、酸化物層にビア電極を直ちに形成し、
    前記電子部品とビア電極とを電気的に接続するステップをさらに含むことを特徴とする請求項１３または１４に記載の金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  22. 前記酸化物層に絶縁溝と接続する貫通ホールを形成し、
    前記電子部品と外部接続端子との接続部分を取り囲むようにモールディング材料を用いてモールディング層を形成しながら、貫通ホールを介して前記絶縁溝と分離溝をモールディング材料で満たして絶縁層を形成するステップをさらに含むことを特徴とする請求項１３または１４に記載の金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  23. 導電性の金属材質で形成される金属基板を用意するステップと、
    前記金属基板の一面を所定の深さまで酸化させて酸化物層を形成するステップと、
    前記酸化物層に内部配線および外部配線を形成した後、電子部品を実装し、電子部品の電極に対応する内部配線をワイヤボンディングで接続するステップと、
    前記電子部品とワイヤボンディング、内部配線、外部配線に対するモールディング処理を行うことにより、モールディング層を形成するステップと、
    前記金属基板の反対面で縁に沿って一定の幅で前記酸化物層まで絶縁溝と分離溝を形成することにより、外部接続端子を形成するステップと、
    前記絶縁溝と分離溝を絶縁物質で満たして絶縁層を形成するステップと、
    前記外部接続端子の底面に接合パッドを形成するステップとを含むことを特徴とする金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  24. 導電性の金属材質で形成される金属基板を用意するステップと、
    前記金属基板の一面を所定の深さまで酸化させて酸化物層を形成するステップと、
    前記金属基板または酸化物層に電子部品を実装または製作するステップと、
    前記電子部品の電極と内部配線または外部配線とをワイヤボンディングで接続するステップと、
    前記電子部品とワイヤボンディング、内部配線、外部配線に対するモールディング処理を行うことにより、モールディング層を形成するステップと、
    前記モールディング層の表面に保護膜を付着するステップと、
    前記金属基板の反対面で前記酸化物層まで絶縁溝と分離溝を形成しながら、各単位モジュールごとに分離する切断溝を形成するステップと、
    前記保護膜を除去して各単位モジュールに分離するステップとを含むことを特徴とする金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  25. 導電性の金属材質で形成される金属基板を用意するステップと、
    前記金属基板の一面を所定の深さまで酸化させて酸化物層を形成するステップと、
    前記金属基板または酸化物層に電子部品を実装または製作するステップと、
    前記電子部品の電極と内部配線または外部配線とをワイヤボンディングで接続するステップと、
    前記電子部品とワイヤボンディング、内部配線、外部配線に対するモールディング処理を行うことにより、モールディング層を形成するステップと、
    前記モールディング層の表面に保護膜を付着するステップと、
    前記金属基板の反対面で前記酸化物層まで絶縁溝と分離溝を形成しながら、各単位モジュールごとに分離する切断溝を形成するステップと、
    前記切断溝が形成された部分のモールディング層をソーカッティングして各単位モジュールごとに分離するステップと、
    前記保護膜を除去するステップとを含むことを特徴とする金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  26. 前記保護膜は、テープ、ダミーウエハ、フィルムの中から選択して使用することを特徴とする請求項２４または２５に記載の金属ベースパッケージモジュールのための端子一体型パッケージ方法。
  27. 前記モールディング層を形成するステップでは、モールディング処理を、注入方式、スピンコーティング方式、モールディング物質を半硬化して付着する方式、モールディング用パウダーを塗布した後、熱を加えてモールディング物質を溶かして全面に塗布する方式の中から選択して行うことを特徴とする請求項２３〜２５のいずれか一項に記載の金属ベースパッケージモジュールのための端子一体型パッケージ方法。
JP2012512945A 2010-04-30 2010-04-30 端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法 Pending JP2012513128A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2010/002754 WO2011136417A1 (ko) 2010-04-30 2010-04-30 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법

Publications (1)

Publication Number Publication Date
JP2012513128A true JP2012513128A (ja) 2012-06-07

Family

ID=44861692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012512945A Pending JP2012513128A (ja) 2010-04-30 2010-04-30 端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法

Country Status (4)

Country Link
US (1) US8664538B2 (ja)
EP (1) EP2557593A1 (ja)
JP (1) JP2012513128A (ja)
WO (1) WO2011136417A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140085834A1 (en) * 2011-07-29 2014-03-27 Sanyo Electric Co., Ltd. Device mounting board and semiconductor power module

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
KR101253247B1 (ko) * 2011-07-14 2013-04-16 (주)포인트엔지니어링 광 디바이스용 기판
US10636735B2 (en) * 2011-10-14 2020-04-28 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
JP5902823B2 (ja) * 2011-11-17 2016-04-13 ルーメンス カンパニー リミテッド 発光素子パッケージ及びそれを備えるバックライトユニット
ITVI20120145A1 (it) * 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
CN103582291B (zh) * 2012-08-02 2017-07-14 中兴通讯股份有限公司 一种金属基印制电路板及电子设备
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9538636B1 (en) * 2013-03-14 2017-01-03 Macom Technology Solutions Holdings, Inc. Blind via edge castellation
WO2015087705A1 (ja) * 2013-12-10 2015-06-18 ソニー株式会社 半導体装置、固体撮像素子、撮像装置および電子機器、並びにそれらの製造方法
US10096958B2 (en) * 2015-09-24 2018-10-09 Spire Manufacturing Inc. Interface apparatus for semiconductor testing and method of manufacturing same
US10043761B2 (en) * 2015-10-19 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR102479946B1 (ko) * 2016-04-06 2022-12-22 해성디에스 주식회사 반도체 패키지 기판 및 그 제조방법
US10832991B1 (en) 2019-05-07 2020-11-10 Texas Instruments Incorporated Leadless packaged device with metal die attach
JP7236321B2 (ja) 2019-05-16 2023-03-09 日東電工株式会社 配線回路基板
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法
CN111878068B (zh) * 2020-05-11 2021-06-29 中国科学院地质与地球物理研究所 一种高温固态谐振陀螺仪及其组成的钻井测量系统
DE102021113302A1 (de) * 2021-05-21 2022-11-24 Infineon Technologies Ag Board mit Zinnen
TWI843121B (zh) * 2022-06-10 2024-05-21 旭德科技股份有限公司 散熱基板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
WO2006057480A1 (en) * 2004-11-29 2006-06-01 Wavenics, Inc. Package using selectively anodized metal and manufacturing method thereof
JP2007027654A (ja) * 2005-07-21 2007-02-01 Sanyo Electric Co Ltd 半導体装置
JP2007288050A (ja) * 2006-04-19 2007-11-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
WO2009017271A2 (en) * 2007-07-31 2009-02-05 Wavenics, Inc Metal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
JP2009152503A (ja) * 2007-12-21 2009-07-09 Spansion Llc 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091606B2 (en) * 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
TW594950B (en) * 2003-03-18 2004-06-21 United Epitaxy Co Ltd Light emitting diode and package scheme and method thereof
KR20050044178A (ko) * 2003-11-07 2005-05-12 엘지전자 주식회사 광 소자를 위한 방열판 서브 마운트 및 그 제조 방법
JP2006303335A (ja) * 2005-04-25 2006-11-02 Sony Corp 電子部品搭載用基板及びそれを用いた電子装置
KR100662844B1 (ko) * 2005-06-10 2007-01-02 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
KR100629521B1 (ko) * 2005-07-29 2006-09-28 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
US7504733B2 (en) * 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
KR100656300B1 (ko) 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
KR100703218B1 (ko) * 2006-03-14 2007-04-09 삼성전기주식회사 발광다이오드 패키지
KR100764432B1 (ko) * 2006-04-05 2007-10-05 삼성전기주식회사 아노다이징 절연 층을 갖는 엘이디 패키지 및 그 제조방법
KR100625196B1 (ko) 2006-07-19 2006-09-15 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
WO2006057480A1 (en) * 2004-11-29 2006-06-01 Wavenics, Inc. Package using selectively anodized metal and manufacturing method thereof
JP2007027654A (ja) * 2005-07-21 2007-02-01 Sanyo Electric Co Ltd 半導体装置
JP2007288050A (ja) * 2006-04-19 2007-11-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
WO2009017271A2 (en) * 2007-07-31 2009-02-05 Wavenics, Inc Metal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
JP2009152503A (ja) * 2007-12-21 2009-07-09 Spansion Llc 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140085834A1 (en) * 2011-07-29 2014-03-27 Sanyo Electric Co., Ltd. Device mounting board and semiconductor power module
US9439285B2 (en) * 2011-07-29 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Device mounting board and semiconductor power module

Also Published As

Publication number Publication date
US8664538B2 (en) 2014-03-04
US20130037309A1 (en) 2013-02-14
WO2011136417A1 (ko) 2011-11-03
EP2557593A1 (en) 2013-02-13

Similar Documents

Publication Publication Date Title
JP2012513128A (ja) 端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法
US11355449B2 (en) Semiconductor device having EMI shielding structure and related methods
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US6683795B1 (en) Shield cap and semiconductor package including shield cap
TWI385763B (zh) 四方扁平無引腳半導體封裝及其製作方法
US9691688B2 (en) Thin plastic leadless package with exposed metal die paddle
US9761569B2 (en) Leadframe-based system-in-packages having sidewall-mounted surface mount devices and methods for the production thereof
US9899208B2 (en) Molded leadframe substrate semiconductor package
US20070141761A1 (en) Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components
JP2007088453A (ja) スタックダイパッケージを製造する方法
US20070181997A1 (en) Semiconductor device package with heat sink leadframe and method for producing it
KR101077887B1 (ko) 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
US20090096097A1 (en) Semiconductor device and manufacturing method of the same
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
CN111048478A (zh) 半导体设备封装、电子组合件和其制造方法
US20020105077A1 (en) Semiconductor package having changed substrate design using special wire bonding
US20080083994A1 (en) Method for producing a semiconductor component and substrate for carrying out the method
KR100473336B1 (ko) 반도체패키지
KR200179419Y1 (ko) 반도체패키지
KR100922372B1 (ko) 반도체 패키지 제조 방법
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
KR100788340B1 (ko) 반도체 패키지
KR20040077817A (ko) 열방출 특성을 개선한 플라스틱 비. 지. 에이 패키지 및그 제조방법
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
KR20080085453A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423