WO2011136417A1 - 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법 - Google Patents

단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법 Download PDF

Info

Publication number
WO2011136417A1
WO2011136417A1 PCT/KR2010/002754 KR2010002754W WO2011136417A1 WO 2011136417 A1 WO2011136417 A1 WO 2011136417A1 KR 2010002754 W KR2010002754 W KR 2010002754W WO 2011136417 A1 WO2011136417 A1 WO 2011136417A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide layer
metal substrate
forming
electronic component
external connection
Prior art date
Application number
PCT/KR2010/002754
Other languages
English (en)
French (fr)
Inventor
김경민
Original Assignee
주식회사 웨이브닉스이에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 웨이브닉스이에스피 filed Critical 주식회사 웨이브닉스이에스피
Priority to US13/060,097 priority Critical patent/US8664538B2/en
Priority to JP2012512945A priority patent/JP2012513128A/ja
Priority to PCT/KR2010/002754 priority patent/WO2011136417A1/ko
Priority to EP10809220A priority patent/EP2557593A1/en
Publication of WO2011136417A1 publication Critical patent/WO2011136417A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Definitions

  • the present invention relates to a terminal-integrated metal base package module and a terminal-integrated package method for a metal base package module, and more particularly, because the metal substrate is used as an external connection terminal for connecting a part of the metal substrate to an external circuit.
  • a terminal integrated metal base package module and a terminal integrated package method for a metal base package module capable of easily manufacturing a metal base package module having a low risk of damage.
  • a packaging process is an operation of improving the reliability of a semiconductor device by protecting the semiconductor chip from an external environment, shaping the semiconductor chip for ease of use, and protecting an operation function configured in the semiconductor chip.
  • SOP Small Outline Package
  • PLCC Plastic Leaded Chip Carrier
  • QFP Quad Flat Package
  • BGA Ball Grid Array
  • CSP Chip Scale Package
  • Base substrates used in chip carriers or printed circuit boards associated with such semiconductor packages must be thermally, electrically and mechanically stable.
  • a chip carrier or a substrate substrate for a PCB an expensive ceramic substrate or a resin substrate made of polyimide resin, fluorine resin, silicone resin or the like has conventionally been used. Since the ceramic substrate and the resin substrate are insulative, there is no need to apply an insulating material after the through hole process.
  • the resin substrates not only the material itself is expensive, but also moisture resistance and heat resistance are poor, which makes it difficult to use the chip carrier substrate.
  • the ceramic substrate is somewhat superior in heat resistance as compared with the resin substrate.
  • the ceramic substrate is expensive as in the case of the resin substrate, and has a disadvantage in that processing costs are required as well as processing difficulties.
  • Metal substrates have the advantages of low cost, easy processing and good thermal reliability.
  • a metal substrate must be separately subjected to unnecessary insulation treatment in the above-described resin or ceramic substrate, and the components mounted on the substrate (for example, optical devices, semiconductor chips, passive devices or pads, PAs, LNAs, face shifters) phase shifter), a mixer, an oscillator, a VCO, etc.) and an external circuit (for example, a driving circuit) have to be connected using wire bonding or the like.
  • an external circuit for example, a driving circuit
  • Korean Patent Nos. 10-0656295, 10-0656300, and 10-0625196 are disclosed. These technologies form oxide films on low-cost metal substrates to complete modules including semiconductor chips, and provide package modules with high high frequency characteristics, semiconductor process compatibility, high thermal reliability, EMI, and EMC stability.
  • the general packaging method is to complete the completed semiconductor chip through a packaging company.
  • general packaging process the basic process of bonding the semiconductor chip to the lead frame through redistribution process again, and connecting the external terminal and the semiconductor chip (wire bonding) is performed.
  • Encapsulated Molding Compound is used to protect the leadframe and semiconductor chips. This is called a back-end process.
  • This post process is an expensive process that takes about 30% or more of the cost of the completed semiconductor package, and equipment and wire bonding equipment for relocating the semiconductor chip to the lead frame are indispensable.
  • WLP wafer level packaging
  • An object of the present invention is to solve the above problems, by forming an oxide layer on the upper surface of the metal substrate to mount the electronic component and to utilize the part of the edge of the metal substrate as an external connection terminal to provide electrical connection with the external circuit.
  • the present invention provides a terminal integrated metal base package module that can effectively prevent short circuit, damage, and the like.
  • Another object of the present invention is to form an oxide layer on the upper surface of the metal substrate and to insulate a part of the edge of the metal substrate from the inside to make an electrical connection with the external circuit by using as an external connection terminal, mainly used in the semiconductor packaging process
  • An object of the present invention is to provide an integrated terminal package method for a metal base package module that can increase productivity.
  • Terminal integrated metal base package module is a metal substrate formed of a conductive metal material, an oxide layer formed on the metal substrate, the conductive metal at intervals along the outer edge of the metal substrate Including a plurality of external connection terminals formed by leaving a material, and an insulating layer formed of an insulating material to insulate the external connection terminals with other parts along the edge of the metal substrate and to prevent a short circuit between the external connection terminals Is done.
  • Electrodes of the electronic component mounted or fabricated on the metal substrate or the oxide layer and the external connection terminals are connected through wire bonding or the like.
  • the terminal integrated package method for a metal base package module includes a substrate preparation step of preparing a metal substrate formed of a conductive metal material, and oxidation of one side (upper surface) of the metal substrate to a predetermined depth.
  • the terminal integrated package method for the metal base package module may further include an insulating layer forming step of filling the insulating groove and the plurality of external connection terminals with an insulating material after the terminal forming step. Do.
  • the terminal integrated package method for a metal base package module may further include a molding step of molding using a molding material after the terminal connection step.
  • the external connection terminal is formed along the edge of the metal substrate, the ball grid array without performing wire bonding ) Or LGA (Land Grid Array) or the like, it is possible to directly connect to an external circuit (for example, a drive circuit, etc.), and the module can be mounted very efficiently.
  • an external circuit for example, a drive circuit, etc.
  • the terminal integrated metal base package module and the terminal integrated package method for the metal base package module according to the embodiment of the present invention since the metal substrate is used, it is possible to maintain excellent heat dissipation performance.
  • a metal substrate when combined with the disclosed technology, such as Korean Patent Nos. 10-0656295, 10-0656300, 10-0625196 Since the package is completed at the same time the module is formed by forming the edge portion of the external connection terminal, the manufacturing process is made very efficiently.
  • the external connection terminal (lead frame) is completed through the WLP, a new concept of system on lead frame (or chip on lead frame) technology Since the chip manufacturing process through the semiconductor process, which is established and existing, is not necessary, the package work through post-processing (die bonding and wire bonding, etc.) using other processes is not required at other places, thus shortening the manufacturing process time and reducing Lead frame type packaging is completed, it is possible to significantly reduce the manufacturing cost, and a stable semiconductor process enables a BGA or LGA type WLP having a high throughput.
  • the lead frame-type package module completed through the WLP has significantly reduced the size of the product to standard tape and reel size In this way, the surface mount technology, which is used for low cost and general purpose, can be directly applied, thereby drastically reducing the processing speed and cost of manufacturing the product.
  • the terminal integrated package method for a metal base package module when the semiconductor device is applied to the Republic of Korea Patent No. 10-0656300 which is a method that is mounted and integrated connected to the inside of the substrate, the module without wire bonding It is completed to increase the reliability and enables the manufacture of very thin modules.
  • FIG. 1 is a plan perspective view showing a terminal integrated metal base package module according to a first embodiment of the present invention.
  • FIG. 2 is a bottom perspective view illustrating a terminal integrated metal base package module according to a first embodiment of the present invention.
  • FIG. 3 is a cross-sectional view taken along the line A-A of FIG.
  • FIG. 4 is a cross-sectional view taken along the line B-B in FIG.
  • FIG. 5 is a block flow diagram illustrating a terminal integrated package method for a metal base package module according to a second embodiment of the present invention.
  • FIG. 6 is a process flowchart illustrating a terminal integrated package method for a metal base package module according to a second embodiment of the present invention.
  • FIG. 7 is a cross-sectional view corresponding to FIG. 3 illustrating a terminal integrated metal base package module according to a third exemplary embodiment of the present invention.
  • FIG. 8 is a cross-sectional view corresponding to FIG. 3 illustrating a terminal integrated metal base package module according to a fourth embodiment of the present invention.
  • FIG. 9 is a cross-sectional view corresponding to FIG. 3 illustrating a terminal integrated metal base package module according to a fifth embodiment of the present invention.
  • FIG. 10 is a cross-sectional view corresponding to FIG. 3 illustrating a terminal integrated metal base package module according to a sixth embodiment of the present invention.
  • FIG. 11 is a cross-sectional view corresponding to FIG. 3 illustrating a terminal integrated metal base package module according to a seventh embodiment of the present invention.
  • FIG. 12 is a cross-sectional view corresponding to FIG. 3 illustrating a terminal integrated metal base package module according to an eighth embodiment of the present invention.
  • FIG. 13 is a process diagram illustrating a terminal integrated package method for a metal base package module according to a ninth embodiment of the present invention showing a process of manufacturing a terminal integrated metal base package module according to a third embodiment of the present invention.
  • FIG. 14 is a process diagram illustrating a terminal integrated package method for a metal base package module according to a tenth embodiment of the present invention showing a process of manufacturing a terminal integrated metal base package module according to a fifth embodiment of the present invention.
  • FIG. 15 is a view illustrating a process of manufacturing a terminal integrated metal base package module according to a fourth embodiment of the present invention, in which an electronic component is mounted in a terminal integrated package method for a metal base package module according to an eleventh embodiment of the present invention. It is sectional drawing corresponding to FIG. 3 which shows a state.
  • 16 is a process diagram illustrating a terminal integrated package method for a metal base package module according to a twelfth embodiment of the present invention showing a process of manufacturing a terminal integrated metal base package module according to a seventh embodiment of the present invention.
  • FIG. 17 is a cross-sectional view corresponding to FIG. 3 illustrating a terminal integrated metal base package module according to a thirteenth embodiment of the present invention.
  • FIG. 18 is a cross-sectional view corresponding to FIG. 3 illustrating a state in which an oxide layer is formed in a process of manufacturing a terminal integrated metal base package module according to a thirteenth embodiment of the present invention.
  • 19 is a flowchart illustrating a terminal integrated package method for a metal base package module according to a fourteenth embodiment of the present invention.
  • 20 is a flowchart illustrating a terminal integrated package method for a metal base package module according to a fifteenth embodiment of the present invention.
  • 21 is a flowchart illustrating a terminal integrated package method for a metal base package module according to a sixteenth embodiment of the present invention.
  • 22 is a flowchart illustrating a terminal integrated package method for a metal base package module according to a seventeenth embodiment of the present invention.
  • FIG. 23 is a flowchart illustrating a terminal integrated package method for a metal base package module according to an eighteenth embodiment of the present invention.
  • 24 is a flowchart illustrating a terminal integrated package method for a metal base package module according to a nineteenth embodiment of the present invention.
  • FIG. 25 is a cross-sectional view corresponding to FIG. 3 illustrating an embodiment of a terminal integrated metal base package module manufactured by applying the terminal integrated package method for the metal base package module according to the seventeenth embodiment.
  • 26 is a flowchart illustrating a terminal integrated package method for a metal base package module according to a twentieth embodiment of the present invention.
  • FIG. 27 is a flowchart illustrating a terminal integrated package method for a metal base package module according to a twenty-first embodiment of the present invention.
  • FIG. 28 is a flowchart illustrating a terminal integrated package method for a metal base package module according to a twenty-second embodiment of the present invention.
  • Terminal integrated metal base package module is made using a metal substrate 10 formed of a conductive metal material, as shown in FIGS.
  • Examples of the material of the metal substrate 10 include aluminum (Al), magnesium (Mg), titanium (Ti), and the like.
  • the metal substrate 10 is preferably formed to a sufficient strength and light and thin thickness while maintaining excellent heat dissipation performance.
  • the metal substrate 10 is formed to a thickness of about 0.1 to 5mm, preferably, a thin thickness of about 0.15 to 1.0mm.
  • the metal substrate 10 may be formed in any shape such as a plate shape and a wafer shape, and may be applied to a printed circuit technology and a semiconductor process.
  • An oxide layer 20 is formed on the metal substrate 10.
  • the oxide layer 20 is formed along the edge of the metal substrate 10 except for the region in which the electronic component 60 is to be mounted, and is formed at a predetermined width from the edge of the edge end surface of the metal substrate 10. do.
  • the oxide layer 20 is formed in the remaining portions except for the portion in which the electronic component 60 is mounted, and the oxide layer 20 is positioned to a part of the external connection terminal 18 located close to the insulating groove 14. 20).
  • the oxide layer 20 can be formed by applying a method such as anodization.
  • the oxide layer 20 may be controlled to be formed only where necessary by using a selective oxidation method.
  • an aluminum oxide layer is formed through the anodization as the oxide layer 20.
  • Examples of the electronic component 60 mounted on the metal substrate 10 include an optical device, a semiconductor chip, a passive device, a PA, an LNA, a phase shifter, a mixer, an oscillator, a VCO, and the like.
  • an electrode 64 made of a conductive metal such as copper (Cu) or gold (Au) is formed on an upper surface thereof.
  • the electronic component 60 may be installed on the metal substrate 10 in a manner that is directly manufactured.
  • the present invention does not have technical features in the method of forming the oxide layer 20 or mounting or fabricating the electronic component 60, the formation of the oxide layer 20 and the mounting or fabrication of the electronic component 60 are conventionally known. It is possible to implement in a variety of ways and structures, it is possible to apply these techniques to the present invention. For example, published techniques such as Korean Patent Nos. 10-0656295, 10-0656300, and 10-0625196 may be applied to embodiments of the present invention.
  • a plurality of external connection terminals 18 are formed such that conductive metal materials remain at intervals along the outer edge of the metal substrate 10.
  • the external connection terminal 18 is formed by a part of the metal substrate 10.
  • the external connection terminal 18 is insulated by the insulating layers 30 and 40.
  • the insulation layer 40 is insulated from the inside of the metal substrate 10 by an insulation layer 30 formed over the perimeter along an edge thereof, and is formed between the external connection terminals 18.
  • the short circuit is prevented by
  • the insulating layers 30 and 40 are formed using an insulating material that is a non-conductive non-conductive material.
  • the insulating layers 30 and 40 are formed using synthetic resin, silicon, oxide, ceramic, or the like, which are insulating materials.
  • the insulating layers 30 and 40 may be formed of an air layer placed in an empty space without forming an insulating material as necessary. However, when the insulating layers 30 and 40 are formed, the mechanical stability can be increased more.
  • the insulating layers 30 and 40 may be formed integrally with the metal substrate 10 when the oxide layer may be selectively formed while specifying and effectively controlling a certain range of the metal substrate 10. It is also possible to comprise.
  • the electrode 64 of the electronic component 60 mounted on the metal substrate 10 and the external connection terminal 18 are connected through a wire bonding 66 or the like.
  • a metal substrate 10 formed of a conductive metal material is prepared (S10).
  • metal substrate 10 aluminum (Al), magnesium (Mg), titanium (Ti), or the like may be used.
  • the oxide layer 20 is formed by oxidizing one side (upper surface) of the metal substrate 10 prepared as described above to a predetermined depth (S20).
  • an anti-oxidation masking pattern is formed on the lower surface so that oxidation is not performed, or another device or mechanism is used on the lower surface of the metal substrate 10. It is desirable to protect by.
  • the oxide layer 20 may be formed to a thickness corresponding to the height of the electronic component 60 mounted on the metal substrate 10.
  • the oxide layer 20 is formed along the edge of the metal substrate 10 except for the region in which the electronic component 60 is to be mounted, and is formed at a predetermined width from the edge of the edge end surface of the metal substrate 10. do.
  • the oxide layer 20 can be formed by applying a method such as anodization.
  • an aluminum oxide layer is formed through the anodization as the oxide layer 20.
  • Insulating grooves 14 are formed from the opposite surface (lower surface) of the metal substrate 10 to the oxide layer 20 in a predetermined width along an edge (S30).
  • Insulating grooves 14 are formed to a depth to a portion in contact with the inner surface of the oxide layer 20 while sufficiently removing the metal substrate 10 so as not to penetrate the oxide layer 20.
  • the insulating groove 14 is preferably formed by setting the width so that sufficient insulation is made when the insulating material is filled.
  • the insulating groove 14 can be formed in a width (thickness) in the range of about 0.05 ⁇ 0.5mm.
  • the insulating groove 14 is formed so that at least one external connection terminal 18 is connected to the metal substrate 10.
  • the insulating groove 14 is not formed in the shape of a closed curve along the entire circumference along the edge of the metal substrate 10, and the insulating groove is formed in the shape of a curved line in which a part of the edge of the metal substrate 10 is connected to the inside. It is also possible to form 14).
  • a plurality of external connection terminals 18 are formed by forming the separation grooves 16 by removing the edge portions of the metal substrate 10 disconnected from the center portion by the insulating grooves 14 at intervals. (S40).
  • the external connection terminal 18 is formed by being arranged with a separation groove 16 formed therein by cutting a part of the edge of the metal substrate 10.
  • the insulating grooves 14 and the separating grooves 16 have been described in two steps, but the insulating grooves 14 and the separating grooves 16 may be formed together at the same time.
  • the insulating grooves 14 and the separation grooves 16 may be formed simultaneously in a single etching process after patterning the bottom surface of the metal substrate 10.
  • the high selective chemical etching property between the metal body and the metal oxide is used, only the unpatterned metal is etched and the metal oxide is not etched, thereby easily forming the insulating groove 14 and the separation groove 16 simultaneously. It is possible to do
  • the insulating grooves 14 and the separation grooves 16 may be formed using a dry etching process or a mechanical processing method.
  • the insulating groove 14 and the separation groove 16 is preferably formed by setting the width so that sufficient insulation is made when the insulating material is filled.
  • the insulating groove 14 and the separation groove 16 can be formed in a width (thickness) in the range of about 0.05 ⁇ 0.5mm.
  • the insulating groove 14 and the separation groove 16 may be formed to a width of 0.5mm or more as necessary.
  • variety of the said insulating groove 14 and the separating groove 16 is not limited to the said range, It can be formed in various widths.
  • the insulating groove 14 and the separation groove 16 may be formed to have a width smaller than the above range if the insulation is possible.
  • the insulating grooves 14 and the separation grooves 16 formed as described above are filled with an insulating material to form the insulating layers 30 and 40 (S50).
  • the insulating material synthetic resin, silicon, oxide, ceramic, etc., which are non-conducting materials, may be used.
  • the insulating layers 30 and 40 may be formed of an air layer placed in an empty space without forming an insulating material as necessary.
  • the electronic component 60 is mounted in a corresponding region of the metal substrate 10 where the oxide layer 20 is not formed (S60).
  • the external connection terminal 18 corresponding to the electrode 64 of the electronic component 60 is electrically connected (S70).
  • an optical device As the electronic component 60, an optical device, a semiconductor chip, a passive device, a PA, an LNA, a phase shifter, or the like may be used.
  • An electrode 64 is installed on the electronic component 60, and an external connection terminal 18 corresponding to the electrode 64 is electrically connected using a wire bonding 66 or the like.
  • the electronic component 60 is directly mounted on the metal substrate 10, and the oxide layer 20 is disposed on the metal substrate 10.
  • the external connection terminal 18 are formed around the insulating groove 14 so as to prevent a short circuit to each other to insulate the electrode 64 and the external connection terminal 18 of the electronic component 60.
  • a molding layer 90 for protecting the electronic component 60 and the wire bonding 66 is formed using a molding material (eg, an encapsulated molding compound (EMC)).
  • EMC encapsulated molding compound
  • the molding layer 90 may be formed on the entire surface of the metal substrate 10, or may be formed only on a portion of the molding layer 90 so as to surround portions of the electronic component 60 and the wire bonding 66.
  • a protective film may be formed using various methods such as a metal cap, a ceramic cap, a plastic cap, and the like.
  • a metal cap for example, in the case of LED, it is also possible to protect a circuit simultaneously with fluorescent substance application using silicon etc.
  • the external connection terminal 18 is provided with a bonding pad 80 for bonding the BGA or LGA.
  • the bonding pad 80 is formed on the bottom surface of the external connection terminal 18 and is formed using a conductive adhesive material.
  • an external wiring 84 is formed on the external connection terminal 18 and the oxide layer 20, and the external wiring is formed.
  • the 84 and the electrode 64 of the electronic component 60 are configured to be connected by wire bonding 66.
  • the external wiring 84 can be formed using a method such as silk screen.
  • the electronic component 60 When configured as described above, the electronic component 60 is electrically connected to the external connection terminal 18 through the external wiring 84.
  • the internal wiring 86, the passive element 68, and the like are formed on the oxide layer 20, and the electronic component 60 is formed. Connecting the electrode 64 and the inner wiring 86 to the wire bonding 66, and forming an outer wiring 84 on the oxide layer 20 and the external connection terminal 18 to be connected to the inner wiring 86 Is done.
  • the internal wiring 86 or the passive element 68 may be formed using a silk screen or the like, or a thin film process.
  • the passive element 68 may be formed of a surface mount component (SMD) or the like.
  • SMD surface mount component
  • the electronic component 60 When configured as described above, the electronic component 60 is electrically connected to the external connection terminal 18 through the internal wiring 86 and the external wiring 84.
  • Korean Patent Nos. 10-0656295, 10-0656300, and 10 It is also possible to apply the technique of the terminal-integrated metal base package module according to an embodiment of the present invention to a package module, which is a disclosed technique such as -0625196.
  • the present invention can be implemented in the same configuration as the above-described first embodiment except for the above-described configuration, and thus detailed description thereof will be omitted.
  • the terminal integrated package method for the metal base package module according to the ninth embodiment of the present invention is a conductive metal in the case of the terminal integrated metal base package module according to the third embodiment as shown in FIG.
  • a metal substrate 10 formed of a material is prepared (S10), an oxide layer 20 is formed on one side of the metal substrate 10 (S20), and an opposite side (lower surface) of the metal substrate 10.
  • an external connection terminal 18 In order to form an external connection terminal 18 by forming an insulating groove 14 and a separation groove 16 to the oxide layer 20 in a predetermined width along the edge (S30), (S40), the insulating groove The insulating layers 30 and 40 are formed by filling the 14 and the separation grooves 16 with an insulating material (S50), and the electronic component 60 is mounted on the oxide layer 20 (S60).
  • the external connection terminal 18 corresponding to the electrode 64 of the electronic component 60 is connected by wire bonding 66 (S70), and the electronic component 60 and the Subjected to a molding process for the air bonding 66 comprises a process of forming (S80) a molding layer (90).
  • a bonding pad 80 for bonding LGA or the like may be formed on the external connection terminal 18 (S54), and the electronic component 60 may be mounted (S60).
  • step S20 of forming the oxide layer 20 selective anodization is performed to prevent the oxide layer 20 from being formed in the portion for installing the electronic component 60.
  • the molding layer 90 instead of forming the molding layer 90 by using the molding material, it is also possible to form a protective film for protecting the upper part through a capping process or the like.
  • the terminal integrated package method for the metal base package module according to the tenth embodiment of the present invention is the case of the terminal integrated metal base package module according to the fifth embodiment of the present invention as shown in FIG. (S54) after forming a bonding pad 80 for bonding the BGA or LGA to the external connection terminal 18, and then the silk screen or the like on the oxide layer 20 and the external connection terminal (18)
  • the external wiring 84 and the internal wiring 86 are formed (S62), the electronic component 60 and the passive element 68 are mounted (S64), and the electrodes 64 of the electronic component 60 are formed. Connecting the internal wiring 86 to the wire bonding 66 (S70), and molding the electronic component 60, the passive element 68, and the wire bonding 66 portion with the molding layer 90 (S80). The process takes place.
  • the molding layer 90 instead of forming the molding layer 90 by using the molding material, it is also possible to form a protective film for protecting the upper part through a capping process or the like. It is also possible to form the protective film which caps instead of the molding layer 90 also in the following other embodiment.
  • the terminal integrated package method for the metal base package module according to the eleventh embodiment of the present invention is the case of the terminal integrated metal base package module according to the fourth embodiment of the present invention as shown in FIG. Except that the electronic component 60 is mounted (S64), and the electrode 64 and the external wiring 84 of the electronic component 60 are directly connected by wire bonding 66 (S70). , The same procedure as in Example 10 of the formulation.
  • the terminal-integrated metal base package according to the embodiment of the present invention is disclosed in the technology of the package module, which is a disclosed technology such as Patent Nos. 10-0656295, 10-0656300, and 10-0625196.
  • the module is applied, it is possible to manufacture by the process of the terminal integrated package method for the metal base package module according to the eleventh embodiment of the present invention as shown in FIG.
  • the terminal integrated package method for the metal base package module according to the twelfth embodiment of the present invention is the terminal integrated metal base package module according to the seventh embodiment of the present invention as shown in FIG.
  • a metal substrate 10 formed of a conductive metal material is prepared (S10), an oxide layer 20 is formed on one side of the metal substrate 10 (S20), and the oxide layer 20 Passive elements 68 (for example, resistors, inductors, capacitors, transmission lines, etc.), external wirings 84, and internal wirings 86 constituting the module in the semiconductor thin film process or the silk screen method And the like, and then mount the electronic component 60 and connect the internal wiring 86 corresponding to the electrode 64 of the electronic component 60 with wire bonding 66 (S91), and the electronic component 60 And molding process for wire bonding 66, external wiring 84, internal wiring 86, and the like.
  • the bottom surface (bottom surface) of the metal substrate 10 is ground and polished to a desired height (S95), and a bonding pad 80 for bonding a BGA or LGA, etc., with an external connection terminal 18 Formed in the process (S96).
  • a molding process of forming a protective film to protect the upper portion may be performed through a capping process or the like. Do.
  • All of the above processes can be implemented through a semiconductor manufacturing process or a silk screen method.
  • the electronic component 60 and the passive element 68 for example, resistors, capacitors, inductors, transmission lines, etc.
  • the electronic component 60 and the passive element 68 it is also possible to form and mount the system on the metal substrate 10, to form a protective film to protect the upper portion by molding or capping, and then to form the external connection terminal 18. That is, it is also possible to apply the process of the terminal integrated package method for the metal base package module according to the twelfth embodiment of the present invention. In this case, since the package is completed in the same process, the process efficiency is improved and the cost is reduced compared to forming and mounting the external connection terminal first.
  • the system is formed on the metal substrate 10 through a semiconductor process, the external connection terminal Since 18 can be formed through a semiconductor process, it is possible to implement wafer level packaging (WLP) in a lead frame form instead of a conventional ball forming method for flip chips. In other words, it is possible to implement a technology in which semiconductor chips are packaged using a new concept of system-on-lead frame.
  • WLP wafer level packaging
  • a system is completed without wire bonding through a semiconductor process, and a package module in a leadframe form is completed, thus making it possible to manufacture a very thin package module. Furthermore, since there is no wire bonding, it is possible to have high reliability and greatly reduce the process cost. In addition, since the thickness of the package can be realized to the same thickness as the SMD, it is also possible to assemble the packaged chip on the entire motherboard using the SMD mounting method.
  • the electronic component 60 is mounted on the oxide layer 20, and the electrode 64 of the electronic component 60 is connected to the electrode 64.
  • the external connection terminal 18 is connected to the wire bonding 66, and then a molding for protecting the electronic component 60 and the wire bonding 66 using a molding material (e.g., an encapsulated molding compound (EMC)).
  • EMC encapsulated molding compound
  • a protective film for protecting the upper portion by using a metal cap, a plastic cap, a ceramic cap, or the like.
  • the oxide layer 20 is formed up to a portion for installing the electronic component 60 in the step S20 of forming the oxide layer 20. It is possible to manufacture in the same manner as in the third embodiment.
  • a metal substrate 10 formed of a conductive metal material is prepared (S10).
  • the masking pattern 22 is formed on one side of the surface 10 and then subjected to selective anodization to form the oxide layer 20 (S20), and the via hole 27 is formed in the oxide layer 20 through chemical etching.
  • the via hole 27 is filled with a conductive material to form a via electrode 28 (S23), the electronic component 60 is mounted, and the via electrode corresponding to the electrode 64 of the electronic component 60 is formed.
  • the insulating grooves 14 and the minute portions are formed to the oxide layer 20 in a constant width along the rim.
  • the external connection terminal 18 is formed (S93), and the insulating layers 30 and 40 are formed by filling the insulating groove 14 and the separation groove 16 with an insulating material. (S94), forming a bonding pad 80 for bonding the BGA or LGA to the external connection terminal 18 (S96).
  • the process order is changed to form the external connection terminal 18 (S93) and the insulating layers 30 and 40 (S94) are formed first, and then the electronic component 60 is mounted. It is also possible to perform a step (S91) of connecting the wire bonding 66 and a step (S92) of forming the molding layer 90 later.
  • the insulating layers 30 and 40 may not be formed if unnecessary.
  • an external wiring 84 is formed and connected to the via electrode 28. In comparison, it is possible to configure the overall module size smaller.
  • 20 and 21 are a fifteenth embodiment of the present invention made by applying the terminal integrated package method for the metal base package module according to the fourteenth embodiment of the present invention to Korean Patent Nos. 10-0656295 and 10-0656300, respectively.
  • An example and a terminal integrated package method for a metal base package module according to the sixteenth embodiment are shown.
  • the terminal integrated package method for a metal base package module according to the seventeenth embodiment of the present invention, the external connection terminal in the step (S20) for the selective anodic oxidation to form the oxide layer 20
  • the via electrode 29 is formed directly on the oxide layer 20 by not oxidizing a part of the metal substrate 10 positioned at the portion where the 18 is to be formed, and is formed on the upper surface of the via electrode 29.
  • the wiring 86 is formed to connect the electrode of the electronic component 60 to the wire bonding 66.
  • the via electrode 29 connected to the external connection terminal 18 is simultaneously formed in the step S20 of forming the oxide layer 20, the via electrode 29 is very simple. It is possible to manufacture a lower cost package module.
  • the metal base according to the present invention made by applying the terminal integrated package method for the metal base package module according to the seventeenth embodiment of the present invention to Korean Patent Nos. 10-0656295 and 10-0656300, respectively.
  • An eighteenth and a nineteenth embodiment of a terminal integrated package method for a package module is shown.
  • 25 is an embodiment of a terminal-integrated metal base package module manufactured by applying the integrated terminal package method for a metal base package module according to the seventeenth embodiment of the present invention to the technology of Korean Patent Application No. 10-2007-0076676 Indicates.
  • the terminal integrated package method for the metal base package module according to the twentieth embodiment of the present invention includes a through hole in the oxide layer 20 in a step S30 of forming an insulating groove 14. 25 is formed, and when the insulating layers 30, 40 and the molding layer 90 are formed, the upper and lower surfaces are simultaneously filled and formed through the through holes 25.
  • the through hole 25 may be formed using a chemical etching method or a machining method.
  • the insulating layers 30 and 40 are formed at the same time through the through holes 25, thereby reducing the process cost.
  • the adhesive strength of molding materials such as EMC constituting the molding layer 90 is increased (the molding layer 90 and the insulating layers 30 and 40 are nailed to each other, thereby increasing the adhesive strength), Durability is improved.
  • the above-described method of the twentieth embodiment can be applied to all of the second, ninth to twelfth embodiments, and the fourteenth to nineteenth embodiments described above.
  • a wafer level package is provided. It is also possible to be configured to perform the step of cutting the chip formed in each unit module in the step (S93) of forming the insulating groove 14 and the separation groove 16.
  • the terminal integrated package method for the metal base package module includes the electronic component 60, the wire bonding 66, the external wiring 84, After molding the internal wiring 86 or the like to form a molding layer 90 (S92), the protective film 100 is attached to the surface of the molding layer 90 so as to prevent deformation or breakage ( S100, while forming an insulating groove 14 and a separation groove 16 from the lower surface of the metal substrate 10 to the oxide layer 20, a cutting groove 114 is formed to separate each unit module (S93). It is also possible to further include the step of removing the protective film 100 to be separated into each unit module (S110).
  • the protective film 100 may be formed of a tape, a dummy wafer (a low-cost reused wafer), a film, or the like.
  • insulating layers 30 and 40 are formed by filling the insulating grooves 14 and the separating grooves 16 with an insulating material as necessary (S94). It is also possible to perform a process such as).
  • a sawing process is performed to cut each chip one by one.
  • the sawing process is a process of cutting using a small diamond blade, and in the case of an aluminum wafer, saw cutting is possible.
  • the process of forming the external connection terminal 18 can be easily cut and separated for each unit module (for example, chip) through a chemical etching process, cutting process This is done very easily and productivity and economics are greatly improved.
  • the terminal integrated package method for the metal base package module includes the electronic component 60, the wire bonding 66, the external wiring 84, and the internal wiring. (86) and the like to form a molding layer 90 (S92), and then attach a protective film 100 on the surface of the molding layer 90 to prevent deformation or damage (S100).
  • the insulating groove 14 and the separation groove 16 are formed from the lower surface of the metal substrate 10 to the oxide layer 20 to form a cutting groove 114 for separating each unit module (S93). Saw cutting the molding layer 90 of the portion where the cutting groove 114 is formed by saw cutting (separation) for each unit module (S105), and further comprising the step of removing the protective film 100 (S110) It is also possible.
  • the insulating grooves 14 and the isolation grooves 16 are filled with an insulating material to form the insulating layers 30 and 40 as necessary. It is also possible to perform (S94) and the like.
  • the spin coating method may be used in addition to the general injection method in the molding process, and the molding material may be semi-cured and attached or the powder for molding may be directly applied. After applying to the top plate, it is also possible to melt the molding material by applying heat to the front surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 외부 회로와의 연결을 와이어 본딩 등을 사용하지 않으므로 단락이나 파손 등을 효과적으로 방지하는 것이 가능한 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공한다. 금속베이스 패키지 모듈을 위한 단자 일체형 패키지 방법은 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 기판준비단계와, 금속 기판의 상면을 소정 깊이까지 산화하여 산화물층을 형성하는 산화단계와, 금속 기판의 하면에서 테두리를 따라 일정한 폭으로 산화물층까지 절연홈을 형성하는 절연홈형성단계와, 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 다수의 외부연결단자를 형성하는 단자형성단계와, 금속 기판 또는 산화물층에 전자부품을 실장하는 실장단계와, 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단자연결단계를 포함한다.

Description

단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
본 발명은 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 관한 것으로서, 보다 상세하게는 금속 기판의 일부를 외부 회로와 연결하는 외부연결단자로 활용하므로 실장이 용이하고 단락이나 파손의 위험이 적은 금속베이스 패키지 모듈을 용이하게 제조하는 것이 가능한 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 관한 것이다.
반도체 소자의 제조공정에서 패키징(packaging) 공정은 반도체 칩을 외부 환경으로부터 보호하고, 사용이 용이하도록 반도체 칩을 형상화시키고, 반도체 칩에 구성된 동작기능을 보호함으로써 반도체 소자의 신뢰성을 향상시키는 작업이다.
최근 반도체 소자의 집적도가 향상되고, 반도체 소자의 기능이 다양해짐에 따라 패키징 공정의 추세는 점차 패키지 핀이 적은 공정에서 많은 공정인 다핀화 공정으로 옮겨가고 있으며, 인쇄회로기판(Printed Circuit Board: PCB)에 패키지를 끼우는 구조에서 표면에 실장하는 방식의 표면 실장형 형태(Surface Mounting Device)로 전환되고 있다. 이러한 표면 실장형 형태의 패키지는 SOP(Small Outline Package), PLCC(Plastic Leaded Chip Carrier), QFP(Quad Flat Package), BGA(Ball Grid Array) 및 CSP(Chip Scale Package) 등 많은 종류가 소개되고 있다.
이러한 반도체 패키지들과 관련된 칩 캐리어 또는 인쇄회로기판에 사용되는 기재(base) 기판은 열적, 전기적 및 기계적으로 안정하여야 한다. 칩 캐리어 또는 PCB용 기재 기판으로서, 종래에는 고가의 세라믹 기판을 사용하거나 폴리이미드계 수지, 플루오르계 수지 또는 실리콘계 수지 등을 소재로 하는 수지 기판이 사용되어 왔다. 세라믹 기판이나 수지 기판은 그 소재가 절연성이기 때문에, 쓰루홀(through hole) 공정 후 절연물질을 도포할 필요가 없다. 그러나, 수지 기판들의 경우, 재료 자체가 고가일 뿐만 아니라, 내습성 및 내열성 등이 불량하여 칩 캐리어용 기판으로는 사용이 곤란하다는 문제점이 있다. 또한, 세라믹 기판은 수지 기판에 비하여 내열성이 다소 우수한 것은 사실이지만, 수지 기판과 마찬가지로 고가이며, 가공상의 어려움과 함께 가공비가 많이 소요되는 단점이 있다.
이러한 세라믹 또는 수지 기판의 단점을 극복하기 위하여 금속 소재 기판의 사용이 제안되었다. 금속 소재 기판은 가격이 저렴할 뿐만 아니라 가공이 용이하고 열적 신뢰성이 양호하다는 장점을 가진다. 그러나, 이러한 금속 소재 기판은 전술한 수지 또는 세라믹 기판에서는 불필요한 절연 처리를 별도로 실시하여야 하며, 기판에 실장된 부품(예를 들면 광소자, 반도체 칩, 수동소자 또는 패드, PA, LNA, 페이스 시프터(phase shifter), 믹서, 오실레이터, VCO 등)과 외부 회로(예를 들면 구동회로)와의 연결을 와이어 본딩 등을 이용하여 행하여야 한다는 불편함이 있다. 특히 와이어 본딩을 행하는 과정에서 단락이 발생하거나 파손 또는 손상이 발생할 우려가 높다.
최근 소개되고 개발되는 금속 기판을 이용한 패키지 모듈 기술로는 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등이 공개되어 있다. 이들 기술은 저가의 금속 기판에 산화막을 형성하여 반도체 칩을 포함한 모듈을 완성하는 기술로 높은 고주파 특성, 반도체 공정 호환성 및 높은 열적 신뢰성과 EMI, EMC 안정성을 갖는 패키지 모듈을 제공한다.
일반적인 패키징 방식은 완성된 반도체 칩을 다시 패키징 전문 회사를 통하여 완성하게 된다. 통상의 패키징 과정은 반도체 칩을 재분배 과정을 통하여 다시 리드프레임 등에 본딩(die bonding)하고, 외부 단자와 반도체 칩을 연결(wire bonding)하는 기본 과정이 수행되며, 최종 반도체 칩의 보호를 위하여 EMC(Encapsulated Molding Compound) 등으로 리드프레임과 반도체 칩을 덮어 보호하는 방식을 사용한다. 이를 후공정(Back-End Process)이라고 한다. 이러한 후공정은 완성된 반도체 패키지의 약 30% 이상의 원가를 차지하는 고비용의 공정으로, 리드프레임에 반도체 칩을 재배치하는 장비와 와이어 본딩 장비들이 필수적으로 사용된다.
최근에는 후공정 작업에 소요되는 비용을 절감하고 반도체 칩의 크기를 줄이기 위해 웨이퍼 레벨 패키징(WLP;Wafer Level Packaging) 기술이 개발되어 사용되고 있다. 대부분의 WLP 방식은 전극 패드에 볼(Ball)을 형성하여 플립 칩(Flip Chip) 방식 또는 패드를 형성하여 와이어 본딩 방식에 의해 외부 회로와 연결하여 사용한다. 하지만 플립 칩 방식은 고가의 패키지 방식이고, 고가의 장비와 소자의 신뢰성, 작업 처리율(throughput) 등의 문제가 있어서, 패키지 제조업체에서 피하고자 하는 방식이다.
본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로서, 금속 기판의 상면에는 산화물층을 형성하여 전자부품을 실장하고 금속 기판의 테두리 부분 일부를 외부연결단자로 활용하여 외부 회로와의 전기적 연결을 행하므로, 단락이나 파손 등을 효과적으로 방지하는 것이 가능한 단자 일체형 금속베이스 패키지 모듈을 제공하기 위한 것이다.
본 발명의 다른 목적은 금속 기판의 상면에는 산화물층을 형성하고 금속 기판의 테두리 부분 일부를 내부와 절연시켜 외부연결단자로 활용하여 외부 회로와의 전기적 연결을 행하므로, 반도체 패키징 공정에서 주로 사용하는 후공정(다이본딩, 리드프레임 작업 및 와이어본딩 작업 등) 작업을 따로 행하지 않고, 바로 외부연결단자 위에 형성되는 형태로 제조원가를 획기적으로 절감하는 것이 가능한 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공하기 위한 것이다.
본 발명의 다른 목적은 WLP 방식으로 완성된 소자가 리드프레임 방식으로 형성되는 금속베이스 패키지 모듈을 제조하는 것이 가능하므로 시스템 온 리드프레임(System on Leadframe) 구조를 새롭게 제안하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공하기 위한 것이다.
본 발명의 또 다른 목적은 WLP 방식으로 완성된 소자가 리드프레임 방식으로 형성되는 금속베이스 패키지 모듈을 제조하여 패키징된 칩의 면적을 획기적으로 줄이고, 기존에 가장 많이 사용하는 표면실장기술을 바로 적용하여 생산성을 높일 수 있는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 제공하기 위한 것이다.
본 발명의 실시예에 따른 단자 일체형 금속베이스 패키지 모듈은 전도성의 금속 재질로 형성되는 금속 기판과, 상기 금속 기판 상에 형성되는 산화물층과, 상기 금속 기판의 외곽 테두리를 따라 간격을 두고 전도성의 금속 재질이 남겨져 형성되는 다수의 외부연결단자와, 상기 외부연결단자를 상기 금속 기판의 테두리를 따라 다른 부분과 절연시킴과 동시에 외부연결단자끼리의 단락을 방지하도록 절연물질로 형성되는 절연층을 포함하여 이루어진다.
상기 금속 기판 또는 산화물층에 실장 또는 제작되는 전자부품의 전극과 상기 외부연결단자는 와이어 본딩 등을 통하여 연결한다.
그리고 본 발명의 실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 기판준비단계와, 상기 금속 기판의 한쪽면(상면)을 소정 깊이까지 산화하여 산화물층을 형성하는 산화단계와, 상기 금속 기판의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 절연홈을 형성하는 절연홈형성단계와, 상기 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 다수의 외부연결단자를 형성하는 단자형성단계와, 상기 금속 기판 또는 산화물층에 전자부품을 실장 또는 제작하는 실장단계와, 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단자연결단계를 포함하여 이루어진다.
나아가 본 발명의 실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 상기 단자형성단계 이후에 상기 절연홈과 다수의 외부연결단자 사이를 절연물질로 채우는 절연층형성단계를 더 포함하는 것도 가능하다.
또 본 발명의 실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 상기 단자연결단계 이후에 몰딩물질을 이용하여 몰딩처리하는 몰딩단계를 더 포함하는 것도 가능하다.
상기에서 절연층형성단계를 별도로 행하지 않고 몰딩단계에서 절연층을 형성하도록 구성하는 것도 가능하다.
본 발명의 실시예에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 금속 기판의 테두리를 따라 외부연결단자가 형성되므로, 와이어 본딩을 행하지 않고 BGA(Ball Grid Array) 또는 LGA(Land Grid Array) 등의 방식으로 직접 외부의 회로(예를 들면 구동회로 등)와 전기적으로 연결하는 것이 가능하고, 모듈의 실장이 매우 효율적으로 이루어진다.
그리고 본 발명의 실시예에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 금속 기판을 사용하므로 우수한 열방출 성능을 유지하는 것이 가능하다.
본 발명의 실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등의 공개된 기술과 접목시에 금속 기판의 테두리 부분을 외부연결단자로 형성하여 모듈의 형성과 동시에 패키지가 완성되므로, 제조공정이 매우 효율적으로 이루어진다.
또 본 발명의 실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, WLP를 통하여 외부연결단자(리드프레임)가 완성되어 새로운 개념의 시스템 온 리드프레임(또는 칩 온 리드프레임) 기술이 확립되고, 기존 방식인 반도체 공정을 통한 칩 제작 공정 이후 다른 장소에서 다른 공정을 이용한 후공정(다이 본딩 및 와이어본딩 등) 작업을 통한 패키지 작업이 필요없으므로, 제작 공정 시간을 단축하고 한 공정라인에서 리드프레임 형태의 패키징이 완료되어 제조원가를 획기적으로 낮추는 것이 가능하고, 안정된 반도체 공정을 통하여 높은 작업처리율(throughput)을 가지는 BGA 또는 LGA 형태의 WLP가 가능해진다.
본 발명의 실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, WLP를 통해 완성된 리드프레임 형태의 패키지 모듈은 제품의 크기를 획기적으로 줄여서 표준 테이프(Tape)와 릴(Reel) 사이즈에 맞출 수 있고, 이를 통하여 저가의 범용으로 사용되는 표면실장기술(Surface Mount Technology)을 바로 적용하여 제품 제작의 작업처리속도와 공정 단가를 획기적으로 줄일 수 있다.
그리고 본 발명의 실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 반도체 소자가 기판 내부에 실장되고 집적 연결되는 방식인 대한민국 특허 제10-0656300호 등에 접목하는 경우 와이어본딩 없이 모듈이 완성되어 신뢰성이 증가하고, 매우 얇은 모듈의 제작이 가능해진다.
도 1은 본 발명의 제1실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 나타내는 평면 사시도이다.
도 2는 본 발명의 제1실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 나타내는 저면 사시도이다.
도 3은 도 1의 A-A선 단면도이다.
도 4는 도 1의 B-B선 단면도이다.
도 5는 본 발명의 제2실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 블럭 순서도이다.
도 6은 본 발명의 제2실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정 순서도이다.
도 7은 본 발명의 제3실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 나타내는 도 3에 대응하는 단면도이다.
도 8은 본 발명의 제4실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 나타내는 도 3에 대응하는 단면도이다.
도 9는 본 발명의 제5실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 나타내는 도 3에 대응하는 단면도이다.
도 10은 본 발명의 제6실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 나타내는 도 3에 대응하는 단면도이다.
도 11은 본 발명의 제7실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 나타내는 도 3에 대응하는 단면도이다.
도 12는 본 발명의 제8실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 나타내는 도 3에 대응하는 단면도이다.
도 13은 본 발명의 제3실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 제조하는 과정을 나타내는 본 발명의 제9실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 14는 본 발명의 제5실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 제조하는 과정을 나타내는 본 발명의 제10실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 15는 본 발명의 제4실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 제조하는 과정을 나타내는 본 발명의 제11실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 있어서 전자부품을 실장한 상태를 나타내는 도 3에 대응하는 단면도이다.
도 16은 본 발명의 제7실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 제조하는 과정을 나타내는 본 발명의 제12실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 17은 본 발명의 제13실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 나타내는 도 3에 대응하는 단면도이다.
도 18은 본 발명의 제13실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 제조하는 과정에서 산화물층을 형성한 상태를 나타내는 도 3에 대응하는 단면도이다.
도 19는 본 발명의 제14실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 20은 본 발명의 제15실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 21은 본 발명의 제16실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 22는 본 발명의 제17실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 23은 본 발명의 제18실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 24는 본 발명의 제19실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 25는 본 발명의 제17실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 적용하여 제조한 단자 일체형 금속베이스 패키지 모듈의 일실시예를 나타내는 도 3에 대응하는 단면도이다.
도 26은 본 발명의 제20실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 27은 본 발명의 제21실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
도 28은 본 발명의 제22실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타내는 공정도이다.
다음으로 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 바람직한 실시예를 도면을 참조하여 상세하게 설명한다.
그러나, 본 발명의 실시예들은 여러 가지 다양한 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되지 않는다. 본 발명의 실시예들은 해당 기술분야에서 보통의 지식을 가진 자가 본 발명을 이해할 수 있도록 설명하기 위해서 제공되는 것이고, 도면에서 나타내는 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 예시적으로 나타내는 것이다. 그리고, 도면에서 동일한 구성은 동일한 부호로 표시하고, 반복적인 상세한 설명은 생략한다.
본 발명의 제1실시예에 따른 단자 일체형 금속베이스 패키지 모듈은 도 1 내지 도 4에 나타낸 바와 같이, 전도성의 금속 재질로 형성되는 금속 기판(10)을 이용하여 이루어진다.
상기에서 금속 기판(10)의 재질로는 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti) 등이 열거된다.
상기 금속 기판(10)은 우수한 열방출 성능을 유지하면서, 충분한 강도와 경박단소가 가능한 두께로 형성하는 것이 바람직하다.
예를 들면 상기 금속 기판(10)은 0.1∼5mm 정도 두께로 형성하며, 바람직하게는 0.15∼1.0mm 정도의 얇은 두께로 형성하는 것이 좋다.
상기 금속 기판(10)은 판형상 및 웨이퍼 형상 등의 임의의 형상으로 형성하는 것이 가능하며, 인쇄회로 기술 및 반도체 공정 등의 적용이 가능하도록 이루어진다.
상기 금속 기판(10) 상에는 산화물층(20)이 형성된다.
상기 산화물층(20)은 전자부품(60)이 실장될 구역을 제외하고 상기 금속 기판(10)의 테두리를 따라 형성되며, 상기 금속 기판(10)의 테두리 끝면 모서리로부터 일정 폭의 간격을 두고 형성된다.
즉 상기 산화물층(20)은 전자부품(60)이 실장되는 부분을 제외한 나머지 부분에 형성하며, 절연홈(14)과 근접하여 위치하는 상기 외부연결단자(18)의 일부까지 위치하도록 산화물층(20)을 형성한다.
상기 산화물층(20)은 양극산화 등의 방법을 적용하여 형성하는 것이 가능하다.
상기와 같이 전자부품(60)을 금속 기판(10) 위에 직접 실장하게 되면, 열의 방출이 보다 효율적으로 이루어지므로, 발열량이 많은 전자부품(60)의 경우에 매우 효과적이다.
상기에서 산화물층(20)은 선택 산화방식을 이용하여 필요한 곳에만 형성되도록 제어하는 것이 가능하다.
상기에서 금속 기판(10)으로 알루미늄을 사용하게 되면, 상기 산화물층(20)으로는 알루미늄산화물층이 양극 산화를 통하여 형성된다.
상기 금속 기판(10)에 실장되는 전자부품(60)으로는 광소자, 반도체 칩, 수동소자, PA, LNA, 위상천이기(phase shifter), 믹서, 오실레이터, VCO 등이 열거 가능하다.
상기 전자부품(60)에는 구리(Cu) 또는 금(Au) 등의 도전성 금속으로 이루어진 전극(64)이 상면에 형성된다.
상기에서 전자부품(60)을 실장하는 방법은 일반적으로 반도체 공정 등에서 사용하는 다양한 방법을 적용하여 실시하는 것이 가능하므로 상세한 설명은 생략한다.
또 상기 전자부품(60)은 금속 기판(10) 상에 직접 제작하는 방식으로 설치하는 것도 가능하다.
본 발명은 산화물층(20)을 형성하거나 전자부품(60)을 실장 또는 제작하는 방식에 기술적 특징이 있는 것이 아니므로 산화물층(20)의 형성과 전자부품(60)의 실장 또는 제작은 종래 공지된 다양한 방식과 구조로 실시하는 것이 가능하며, 이들 기술을 본 발명에 적용하는 것이 가능하다. 예를 들면, 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등의 공개된 기술을 본 발명의 실시예에 적용하는 것도 가능하다.
그리고 상기 금속 기판(10)의 외곽 테두리를 따라 간격을 두고 전도성의 금속 재질이 남도록 다수의 외부연결단자(18)를 형성한다.
즉 상기 외부연결단자(18)는 금속 기판(10)의 일부에 의하여 형성된다.
상기 외부연결단자(18)는 절연층(30), (40)에 의하여 절연이 이루어진다.
예를 들면, 상기 금속 기판(10)의 내부와는 테두리를 따라 전 둘레에 걸쳐 형성되는 절연층(30)에 의하여 절연이 이루어지고, 외부연결단자(18) 끼리는 사이에 형성되는 절연층(40)에 의하여 단락이 방지된다.
상기 절연층(30), (40)은 전기가 통하지 않는 부도체인 절연물질을 이용하여 형성한다.
상기 절연층(30), (40)은 절연재질인 합성수지나 실리콘, 산화물, 세라믹 등을 이용하여 형성한다.
상기 절연층(30), (40)은 필요에 따라 절연물질을 채워서 형성하지 않고, 빈 공간으로 둔 공기층으로 구성하는 것도 가능하다. 그러나 절연층(30), (40)을 형성하게 되면, 기계적 안정성이 보다 증대되는 효과를 얻을 수 있다.
상기 절연층(30), (40)은 금속 기판(10)의 일정한 범위를 특정하여 효과적으로 제어하면서 선택적으로 산화물층을 형성하는 것이 가능한 경우에는 산화물층을 금속 기판(10)에 일체로 형성하는 것에 의하여 구성하는 것도 가능하다.
그리고 상기 금속 기판(10)에 실장되는 전자부품(60)의 전극(64)과 상기 외부연결단자(18)를 와이어 본딩(66) 등을 통하여 연결한다.
상기와 같이 구성되는 본 발명의 실시예에 따른 단자 일체형 금속베이스 패키지 모듈의 경우에는 외부 회로(예를 들면 구동회로)와 외부연결단자(18)를 연결하는 것에 의하여 모듈의 설치공정이 완료되므로, 실장하는 작업이 매우 용이하게 이루어진다. 특히 슬롯이나 착탈식으로 패키지 모듈을 외부 회로가 구현된 기판에 장착하는 것만으로 외부연결단자(18)와 외부 회로와의 연결을 완료하는 것도 가능하므로, 매우 편리하다.
다음으로 본 발명의 제2실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 도 5 및 도 6을 참조하여 설명한다.
먼저, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비한다(S10).
상기에서 금속 기판(10)으로는 알루미늄(Al), 마그네슘(Mg), 타이타늄(Ti) 등이 사용 가능하다.
상기와 같이 준비된 금속 기판(10)의 한쪽면(상면)을 소정 깊이까지 산화하여 산화물층(20)을 형성한다(S20).
상기 금속 기판(10)의 상면에 산화물층(20)을 형성하는 경우에는, 하면쪽에서는 산화가 이루어지지 않도록 산화방지 마스킹 패턴을 형성하거나, 금속 기판(10)의 하면부를 다른 기기나 기구를 이용하여 보호하는 것이 바람직하다.
상기 산화물층(20)은 상기 금속 기판(10)에 실장되는 전자부품(60)의 높이에 대응하는 두께로 형성하는 것도 가능하다.
상기 산화물층(20)은 전자부품(60)이 실장될 구역을 제외하고 상기 금속 기판(10)의 테두리를 따라 형성되며, 상기 금속 기판(10)의 테두리 끝면 모서리로부터 일정 폭의 간격을 두고 형성된다.
상기 산화물층(20)은 양극산화 등의 방법을 적용하여 형성하는 것이 가능하다.
상기에서 금속 기판(10)으로 알루미늄을 사용하게 되면, 상기 산화물층(20)으로는 알루미늄산화물층이 양극 산화를 통하여 형성된다.
상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)을 형성한다(S30).
상기에서 절연홈(14)은 상기 산화물층(20)을 관통하지 않도록 상기 금속 기판(10)을 충분하게 제거하면서 상기 산화물층(20)의 내면과 접하는 부분까지의 깊이로 형성한다.
상기 절연홈(14)은 절연물질이 채워지는 경우 충분한 절연이 이루어지도록 폭을 설정하여 형성하는 것이 바람직하다. 예를 들면 상기 절연홈(14)은 0.05~0.5mm 정도 범위의 폭(두께)로 형성하는 것이 가능하다.
상기에서 금속 기판(10)을 접지(ground) 전극으로 활용하는 경우에는 적어도 하나의 외부연결단자(18)가 금속 기판(10)과 연결되도록 절연홈(14)을 형성한다.
즉 절연홈(14)을 금속 기판(10)의 테두리를 따라 전체 둘레에 걸쳐 폐곡선 형태로 형성하지 않고, 금속 기판(10)의 테두리 일부가 내부와 연결되는 일부가 단절된 개곡선 형태로 절연홈(14)을 형성하는 것도 가능하다.
그리고 상기 절연홈(14)에 의하여 중앙부와 단절된 금속 기판(10)의 테두리부분을 간격을 두고 테두리를 따라 제거하여 분리홈(16)을 형성하는 것에 의하여 다수의 외부연결단자(18)를 형성한다(S40).
즉 상기 외부연결단자(18)는 금속 기판(10)의 테두리 일부를 잘라내어 형성되는 분리홈(16)을 사이에 두고 배열되어 형성된다.
상기에서는 절연홈(14)과 분리홈(16)을 2단계로 나누어 형성하는 것으로 설명하였지만, 절연홈(14)과 분리홈(16)을 동시에 함께 형성하는 것도 가능하다.
예를 들면 상기 절연홈(14)과 분리홈(16)은 금속 기판(10)의 저면에 패터닝한 다음에 한번의 식각 공정으로 동시에 형성하는 것도 가능하다. 특히 금속체와 금속산화물 사이의 높은 선택적 화학 식각 특성을 이용하게 되면, 패터닝되지 않은 금속만 식각이 이루어지고 금속산화물은 식각되지 않아, 용이하게 절연홈(14)과 분리홈(16)을 동시에 형성하는 것이 가능하다.
나아가 화학 식각 공정 이외에 건식 식각 공정이나 기계적 가공 방식 등을 이용하여 절연홈(14)과 분리홈(16)을 형성하는 것도 가능하다.
상기 절연홈(14) 및 분리홈(16)은 절연물질이 채워지는 경우 충분한 절연이 이루어지도록 폭을 설정하여 형성하는 것이 바람직하다. 예를 들면 상기 절연홈(14) 및 분리홈(16)은 0.05~0.5mm 정도 범위의 폭(두께)로 형성하는 것이 가능하다.
상기 절연홈(14) 및 분리홈(16)은 필요에 따라 0.5mm 이상의 폭으로 형성하는 것도 가능하다. 예를 들면 충분한 공간의 확보와 가공 등의 관점에서 필요한 경우에는 상기 절연홈(14) 및 분리홈(16)의 폭은 상기한 범위에 한정되지 않고, 다양한 폭으로 형성하는 것이 가능하다. 나아가 상기 절연홈(14) 및 분리홈(16)은 절연이 가능하다면 상기한 범위보다 작은 폭을 갖도록 형성하는 것도 가능하다.
그리고 상기와 같이 형성되는 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성한다(S50).
상기에서 절연물질로는 전기가 통하지 않는 부도체인 합성수지나 실리콘, 산화물, 세라믹 등이 사용 가능하다.
상기 절연층(30), (40)은 필요에 따라 절연물질을 채워서 형성하지 않고, 빈 공간으로 둔 공기층으로 구성하는 것도 가능하다.
상기 산화물층(20)이 형성되지 않는 금속 기판(10) 부분의 해당 구역에 전자부품(60)을 실장한다(S60).
상기 전자부품(60)의 전극(64)과 대응되는 외부연결단자(18)를 전기적으로 연결한다(S70).
상기 전자부품(60)으로는 광소자, 반도체 칩, 수동소자, PA, LNA, 위상천이기(phase shifter) 등이 사용 가능하다.
상기 전자부품(60)의 상부에는 전극(64)을 설치하고, 상기 전극(64)과 대응되는 외부연결단자(18)를 와이어 본딩(66) 등을 이용하여 전기적으로 연결한다.
그리고 본 발명의 제3실시예에 따른 단자 일체형 금속베이스 패키지 모듈은 도 7에 나타낸 바와 같이, 전자부품(60)을 금속 기판(10) 위에 직접 실장하고, 산화물층(20)은 금속 기판(10)과 외부연결단자(18)가 서로 단락되는 것을 방지하기 위하여 절연홈(14) 주위에 형성하여 절연을 행하도록 구성하며, 전자부품(60)의 전극(64)과 외부연결단자(18)를 와이어본딩(66)으로 연결한 다음, 몰딩재료(예를 들면 EMC(Encapsulated Molding Compound) 등)를 이용하여 전자부품(60)과 와이어본딩(66)을 보호하기 위한 몰딩층(90)을 형성한다.
상기 몰딩층(90)은 금속 기판(10)의 전체 면에 대하여 형성하는 것도 가능하고, 상기 전자부품(60)과 와이어본딩(66) 부분을 감싸도록 일부에만 형성하는 것도 가능하다.
그리고 필요에 따라 몰딩재료를 이용하여 상기 몰딩층(90)을 형성하는 대신에 메탈 캡, 세라믹 캡, 플라스틱 캡 등을 씌우는 방식 등의 다양한 방법을 이용하여 보호막을 형성하는 것도 가능하다. 예를 들면, LED의 경우 실리콘 등을 이용하여 형광체 도포와 동시에 회로를 보호하는 것도 가능하다.
또 상기 외부연결단자(18)에는 BGA 또는 LGA 등을 접합하기 위한 접합패드(80)를 설치한다. 상기 접합패드(80)는 외부연결단자(18)의 저면에 형성하며, 도전성의 접착물질을 이용하여 형성한다.
그리고 본 발명의 제4실시예에 따른 단자 일체형 금속베이스 패키지 모듈은 도 8에 나타낸 바와 같이, 외부연결단자(18)와 산화물층(20)의 위에 외부배선(84)을 형성하고, 상기 외부배선(84)과 전자부품(60)의 전극(64)을 와이어본딩(66)으로 연결하도록 구성한다.
상기에서 외부배선(84)은 실크스크린 등의 방식을 이용하여 형성하는 것이 가능하다.
상기와 같이 구성하면, 전자부품(60)은 외부배선(84)을 통하여 외부연결단자(18)와 전기적으로 연결된다.
본 발명의 제5실시예에 따른 단자 일체형 금속베이스 패키지 모듈은 도 9에 나타낸 바와 같이, 내부배선(86)이나 수동소자(68) 등을 산화물층(20) 위에 형성하고, 전자부품(60)의 전극(64)과 내부배선(86)을 와이어본딩(66)으로 연결하고, 내부배선(86)과 연결되도록 산화물층(20)과 외부연결단자(18) 위에 외부배선(84)을 형성하여 이루어진다.
상기에서 내부배선(86)이나 수동소자(68)는 실크스크린 등의 방식이나 박막필름공정(Thick Film Process) 등을 이용하여 형성하는 것이 가능하다.
상기 수동소자(68)는 표면실장부품(SMD) 등으로 구성하는 것도 가능하다.
상기와 같이 구성하면, 전자부품(60)은 내부배선(86) 및 외부배선(84)을 통하여 외부연결단자(18)와 전기적으로 연결된다.
상기와 같이 이루어지는 본 발명의 실시예에 따른 단자 일체형 금속베이스 패키지 모듈의 기술을 적용하여 다양한 기능을 하는 패키지 모듈을 필요에 따라 다양하게 구성하는 것이 가능하다.
예를 들면, 도 10 내지 도 12에 나타낸 본 발명의 제6실시예 내지 제8실시예에 따른 단자 일체형 금속베이스 패키지 모듈과 같이, 대한민국 특허 제10-0656295호, 제10-0656300호, 제10-0625196호 등의 공개된 기술인 패키지 모듈에 본 발명의 실시예에 따른 단자 일체형 금속베이스 패키지 모듈의 기술을 적용하여 구현하는 것도 가능하다.
상기한 제3실시예 내지 제8실시예에 있어서도, 상기한 구성 이외에는 상기한 제1실시예와 마찬가지의 구성으로 실시하는 것이 가능하므로, 상세한 설명은 생략한다.
다음으로 상기와 같이 구성되는 제3실시예 내지 제8실시예의 제조과정인 본 발명의 실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 도면을 참조하여 설명한다.
먼저 본 발명의 제9실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 도 13에 나타낸 바와 같이, 상기한 제3실시예에 따른 단자 일체형 금속베이스 패키지 모듈의 경우에 있어서, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비하고(S10), 상기 금속 기판(10)의 한쪽면에 산화물층(20)을 형성하고(S20), 상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하는 것에 의하여 외부연결단자(18)를 형성하고(S30), (S40), 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하고(S50), 상기 산화물층(20)에 전자부품(60)을 실장하고(S60), 상기 전자부품(60)의 전극(64)과 대응되는 외부연결단자(18)를 와이어본딩(66)으로 연결하고(S70), 상기 전자부품(60)과 와이어본딩(66) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성(S80)하는 과정으로 이루어진다.
상기에서 절연층(30), (40)을 형성(S50)한 다음, 금속 기판(10)의 저면(밑면)을 원하는 높이로 연마(grinding)와 래핑(lapping)을 행하고(S52), BGA나 LGA 등을 접합하기 위한 접합패드(80)를 외부연결단자(18)에 형성(S54)하고, 전자부품(60)을 실장(S60)하는 과정으로 진행하는 것도 가능하다.
상기에서 래핑은 필요에 따라 선택적으로 실시하는 것이 가능하다.
상기와 같이 금속 기판(10)의 저면에 대한 연마와 래핑을 행할 때에 금속 기판(10)의 측면에 대해서도 함께 표면처리를 행하는 것이 솔더볼(solder ball) 또는 마더보드(mother board)와의 부착을 위한 솔더링(soldering)이 효과적으로 이루어져, 생산성이 향상되고 신뢰성이 증가하므로 바람직하다.
상기 산화물층(20)을 형성하는 단계(S20)에서 전자부품(60)을 설치하기 위한 부분에는 산화물층(20)이 형성되지 않도록 선택적 양극산화를 행한다.
상기 몰딩층(90)을 형성하는 단계(S80)에서는 몰딩재료를 이용하여 몰딩층(90)을 형성하는 대신에 캡을 씌우는 공정 등을 통하여 상부를 보호하는 보호막을 형성하는 것도 가능하다.
그리고 본 발명의 제10실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 도 14에 나타낸 바와 같이, 상기한 본 발명의 제5실시예에 따른 단자 일체형 금속베이스 패키지 모듈의 경우(도 9 참조)에 있어서, 외부연결단자(18)에 BGA나 LGA 등을 접합하기 위한 접합패드(80)를 형성(S54)한 다음, 산화물층(20)과 외부연결단자(18)의 위에 실크스크린 등의 방식으로 외부배선(84) 및 내부배선(86)을 형성하고(S62), 전자부품(60)과 수동소자(68) 등을 실장하고(S64), 전자부품(60)의 전극(64)과 내부배선(86)을 와이어본딩(66)으로 연결하고(S70), 전자부품(60)과 수동소자(68), 와이어본딩(66) 부분을 몰딩층(90)으로 몰딩처리(S80)하는 과정으로 이루어진다.
상기 몰딩층(90)을 형성하는 단계(S80)에서는 몰딩재료를 이용하여 몰딩층(90)을 형성하는 대신에 캡을 씌우는 공정 등을 통하여 상부를 보호하는 보호막을 형성하는 것도 가능하다. 이하의 다른 실시예에 있어서도 몰딩층(90) 대신에 캡을 씌우는 보호막을 형성하는 것이 가능하다.
그리고 본 발명의 제11실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 도 15에 나타낸 바와 같이, 상기한 본 발명의 제4실시예에 따른 단자 일체형 금속베이스 패키지 모듈의 경우(도 8 참조)에 있어서, 전자부품(60)을 실장하고(S64), 전자부품(60)의 전극(64)과 외부배선(84)을 직접 와이어본딩(66)으로 연결(S70)하는 과정을 제외하고, 상기한 제제10실시예와 마찬가지의 과정으로 이루어진다.
나아가 도 10 내지 도 12에 나타낸 바와 같이 특허 제10-0656295호 및 제10-0656300호, 제10-0625196호 등의 공개된 기술인 패키지 모듈의 기술에 본 발명의 실시예에 따른 단자 일체형 금속베이스 패키지 모듈을 적용하는 경우에는 도 16에 나타낸 바와 같은 본 발명의 제11실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의한 과정으로 제조하는 것이 가능하다.
예를 들면, 본 발명의 제12실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 도 16에 나타낸 바와 같이, 상기한 본 발명의 제7실시예에 따른 단자 일체형 금속베이스 패키지 모듈의 경우에 있어서, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비하고(S10), 상기 금속 기판(10)의 한쪽면에 산화물층(20)을 형성하고(S20), 상기 산화물층(20)에 모듈을 구성하는 수동소자(68)(예를 들면, 레지스터, 인덕터, 캐패시터, 전송선 등)와 외부배선(84) 및 내부배선(86)을 반도체 박막 필름 공정(Thin Film Process)이나 실크스크린 방식 등으로 형성한 다음 전자부품(60)을 실장하고 전자부품(60)의 전극(64)과 대응되는 내부배선(86)을 와이어본딩(66)으로 연결하고(S91), 상기 전자부품(60)과 와이어본딩(66), 외부배선(84), 내부배선(86) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성하고(S92), 상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하는 것에 의하여 외부연결단자(18)를 형성하고(S93), 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하고(S94), 금속 기판(10)의 저면(밑면)을 원하는 높이로 연마(grinding)와 래핑(lapping)을 행하고(S95), BGA나 LGA 등을 접합하기 위한 접합패드(80)를 외부연결단자(18)에 형성(S96)하는 과정으로 이루어진다.
상기 몰딩층(90)을 형성하는 단계(S92)에서는 몰딩재료를 이용하여 몰딩층(90)을 형성하는 대신에 캡을 씌우는 공정 등을 통하여 상부를 보호하는 보호막을 형성하는 몰딩처리를 행하는 것도 가능하다.
상기의 모든 공정은 반도체 제조공정 또는 실크스크린 방식 등을 통해서 구현하는 것이 가능하다.
도 9에 나타낸 상기한 본 발명의 제5실시예에 따른 단자 일체형 금속베이스 패키지 모듈에 있어서도, 전자부품(60)과 수동소자(68)(예를 들면 레지스터, 캐패시터, 인덕터, 전송선 등) 등의 시스템을 금속 기판(10) 위에 형성 및 실장하고, 몰딩처리 또는 캡으리 씌워서 상부를 보호하는 보호막을 형성한 다음, 외부연결단자(18)를 형성하는 공정을 실시하는 것도 가능하다. 즉 상기한 본 발명의 제12실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 공정을 적용하여 실시하는 것도 가능하다. 이 경우에는 같은 공정상에서 패키지가 완성되므로, 외부연결단자를 먼저 형성하고 실장하는 것에 비하여 공정 효율이 향상되고 비용이 절감된다.
상기와 같이 이루어지는 본 발명의 실시예에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 의하면, 시스템을 금속 기판(10) 상에 반도체 공정을 통하여 형성하고, 외부연결단자(18)도 반도체 공정을 통하여 형성하는 것이 가능하므로, 웨이퍼 레벨 패키징(WLP)을 기존의 플립칩용 볼 형성 방식이 아닌 리드프레임 형태로 구현하는 것이 가능하다. 즉 새로운 개념인 시스템 온 리드프레임 방식으로 반도체 칩이 패키징되는 기술의 구현이 가능하다.
예를 들면 도 11에 나타낸 바와 같이, 반도체 공정을 통하여 와이어 본딩없이 시스템이 완성되고, 리드프레임 형태의 패키지 모듈이 완성되므로, 매우 얇은 형태의 패키지 모듈의 제조가 가능하다. 나아가, 와이어 본딩이 없으므로, 신뢰성이 높고 공정 단가를 크게 절감하는 것이 가능하다. 또한 패키지의 두께를 SMD와 같은 두께까지 구현하는 것이 가능하므로, 패키징된 칩의 실장을 SMD 실장 방식의 장비를 이용하여 전체 마더보드에 조립하는 것도 가능하다.
그리고 본 발명의 제13실시예에 따른 단자 일체형 금속베이스 패키지 모듈은 도 17에 나타낸 바와 같이, 산화물층(20) 위에 전자부품(60)을 실장하고, 전자부품(60)의 전극(64)과 외부연결단자(18)를 와이어본딩(66)으로 연결한 다음, 몰딩재료(예를 들면 EMC(Encapsulated Molding Compound) 등)를 이용하여 전자부품(60)과 와이어본딩(66)을 보호하기 위한 몰딩층(90)을 형성한다.
상기에서 몰딩재료를 이용한 몰딩층(90)을 형성하는 대신에 메탈 캡, 플라스틱 캡, 세라믹 캡 등을 이용하여 상부를 보호하는 보호막을 형성하는 것도 가능하다.
상기한 제13실시예의 경우에는 도 18에 나타낸 바와 같이, 산화물층(20)을 형성하는 단계(S20)에서 전자부품(60)을 설치하기 위한 부분까지 산화물층(20)을 형성하며, 이외에는 상기한 제3실시예와 마찬가지의 과정으로 제조하는 것이 가능하다.
그리고 본 발명의 제14실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 도 19에 나타낸 바와 같이, 전도성의 금속 재질로 형성되는 금속 기판(10)을 준비하고(S10), 상기 금속 기판(10)의 한쪽면에 마스킹패턴(22)을 형성한 다음 선택적 양극 산화를 행하여 산화물층(20)을 형성하고(S20), 상기 산화물층(20)에 화학적 식각을 통하여 비어홀(27)을 형성하고(S22), 상기 비어홀(27)에 전도성 물질을 채워 비어전극(28)을 형성하고(S23), 전자부품(60)을 실장하고 전자부품(60)의 전극(64)과 대응되는 비어전극(28)을 와이어본딩(66)으로 연결하고(S91), 상기 전자부품(60)과 와이어본딩(66) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성하고(S92), 상기 금속 기판(10)의 반대쪽면(하면)에서 테두리를 따라 일정한 폭으로 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하는 것에 의하여 외부연결단자(18)를 형성하고(S93), 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하고(S94), BGA나 LGA 등을 접합하기 위한 접합패드(80)를 외부연결단자(18)에 형성(S96)하는 과정으로 이루어진다.
상기에서 공정 순서를 변경하여 상기 외부연결단자(18)를 형성하는 공정(S93)과 절연층(30), (40)을 형성하는 공정(S94)을 먼저 행하고, 전자부품(60)을 실장하고 와이어본딩(66)으로 연결하는 공정(S91)과 몰딩층(90)을 형성하는 공정(S92)을 나중에 수행하는 것도 가능하다.
그리고 상기 절연층(30), (40)은 불필요한 경우에는 형성하지 않는 것도 가능하다.
상기와 같이 산화물층(20)에 비어전극(28)을 형성하고, 이를 통하여 외부연결단자(18)와 전자부품(60)을 전기적으로 연결하면, 외부배선(84)을 형성하여 연결하는 방식에 비하여 전체적인 모듈의 크기를 더 작게 구성하는 것이 가능하다.
도 20 및 도 21에는 본 발명의 제14실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 대한민국 특허 제10-0656295호 및 제10-0656300호에 각각 적용하여 이루어지는 본 발명의 제15실시예 및 제16실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 나타낸다.
그리고 도 22에 나타낸 바와 같이, 본 발명의 제17실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 산화물층(20)을 형성하기 위한 선택적 양극 산화를 행하는 공정(S20)에서 외부연결단자(18)가 형성될 부분에 위치하는 금속 기판(10)의 일부를 산화시키지 않는 것에 의하여 산화물층(20)에 비어전극(29)이 바로 형성되도록 구성하고, 비어전극(29)의 상면에 내부배선(86)을 형성하여 전자부품(60)의 전극과 와이어본딩(66)으로 연결하도록 구성한다.
상기와 같이 구성하면, 산화물층(20)의 형성하는 공정(S20)에서 외부연결단자(18)에 연결되는 비어전극(29)이 동시에 형성되므로, 비어전극(29)을 매우 간단하게 구성하는 것이 가능하고, 보다 저가의 패키지 모듈을 제조하는 것이 가능하다.
도 23 및 도 24에는 본 발명의 제17실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 대한민국 특허 제10-0656295호 및 제10-0656300호에 각각 적용하여 이루어지는 본 발명에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 제18실시예 및 제19실시예를 나타낸다.
또 도 25에는 본 발명의 제17실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법을 대한민국 특허출원 제10-2007-0076676호의 기술에 적용하여 제조한 단자 일체형 금속베이스 패키지 모듈의 일실시예를 나타낸다.
그리고 도 26에 나타낸 바와 같이, 본 발명의 제20실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 절연홈(14)을 형성하는 공정(S30)에서 산화물층(20)에 관통홀(25)을 형성하고, 절연층(30), (40) 및 몰딩층(90)을 형성할 때에 관통홀(25)을 통하여 상면과 하면에 동시에 채워져 형성되도록 구성한다.
상기에서 관통홀(25)의 형성은 화학적 식각 방식이나 기계가공 방식 등을 이용하는 것이 가능하다.
상기와 같이 관통홀(25)을 형성하여 몰딩층(90)을 형성하면서 관통홀(25)을 통하여 절연층(30), (40)이 동시에 형성되도록 구성하면, 공정 비용의 절감이 가능하고, 몰딩층(90)을 구성하는 EMC 등의 몰딩물질의 접착 강도가 증가(몰딩층(90)과 절연층(30), (40)이 서로 못처럼 박히게 되어 접착 강도가 증가)되어 전체적인 패키지 모듈의 내구성이 향상된다.
상기한 제20실시예의 방법은 상기한 제2실시예, 제9실시예 내지 제12실시예, 제14실시예 내지 제19실시예에 모두 적용하는 것이 가능하다.
그리고 본 발명의 제12실시예 및 제14실시예 내지 제20실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법에 있어서, 도 27 및 도 28에 나타낸 바와 같이, 웨이퍼 레벨 패키지(wafer level package)로 제작한 칩을 각 단위 모듈로 절단하는 공정을 상기 절연홈(14)과 분리홈(16)을 형성하는 과정(S93)에서 함께 수행하도록 구성하는 것도 가능하다.
예를 들면, 도 27에 나타낸 바와 같이, 본 발명의 제21실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 상기 전자부품(60)과 와이어본딩(66), 외부배선(84), 내부배선(86) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성(S92)한 다음, 상기 몰딩층(90)의 표면에 변형이나 파손 등을 방지할 수 있도록 보호막(100)을 부착하고(S100), 상기 금속 기판(10)의 하면에서 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하면서 각 단위 모듈별로 분리하는 절단홈(114)을 형성하고(S93), 상기 보호막(100)을 제거하여 각 단위 모듈로 분리(S110)하는 과정을 더 포함하여 구성하는 것도 가능하다.
상기 보호막(100)으로는 예를 들면, 테이프, 더미 웨이퍼(저가의 재사용되는 웨이퍼), 필름 등으로 구성하는 것이 가능하다.
상기한 제21실시예에 있어서도, 각각 분리된 단위 모듈의 경우에는 필요에 따라 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성(S94)하는 과정 등을 더 수행하는 것도 가능하다.
일반적으로 반도체 제조공정을 통하여 웨이퍼(wafer)에 칩(chip)이 완성되면 각각의 칩을 하나하나 자르기 위해서 소윙(sawing) 공정을 수행한다. 소윙공정은 작은 다이아몬드 블레이드(diamond blade)를 이용하여 절단하는 공정이며, 알루미늄 웨이퍼의 경우에도 소우 커팅(saw cutting)이 가능하다.
그리고 소윙공정에서는 절단 작업을 위하여 몰딩(molding)틀을 필요로 하는데, 몰딩틀의 제작시에 매우 비싼 제작원가가 소요되며, 각 칩의 크기(size)에 따라 각각 다른 몰딩틀의 제작이 필요하여 경제성의 면에서 어려움이 있다.
상기와 같이 이루어지는 본 발명에 따르면, 외부연결단자(18)를 형성하는 과정에서 용이하게 화학적 식각공정을 통하여 각 단위 모듈(예를 들면 칩(chip))별로 절단하여 분리하는 것이 가능하므로, 절단공정이 매우 용이하게 이루어지며, 생산성 및 경제성이 크게 향상된다.
그리고, 도 28에 나타낸 바와 같이, 본 발명의 제22실시예에 따른 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법은 상기 전자부품(60)과 와이어본딩(66), 외부배선(84), 내부배선(86) 등에 대한 몰딩처리를 행하여 몰딩층(90)을 형성(S92)한 다음, 상기 몰딩층(90)의 표면에 변형이나 파손 등을 방지할 수 있도록 보호막(100)을 부착하고(S100), 상기 금속 기판(10)의 하면에서 상기 산화물층(20)까지 절연홈(14)과 분리홈(16)을 형성하면서 각 단위 모듈별로 분리하는 절단홈(114)을 형성하고(S93), 상기 절단홈(114)이 형성된 부분의 몰딩층(90)을 소우 커팅(saw cutting)하여 각 단위 모듈별로 분리하고(S105), 상기 보호막(100)을 제거(S110)하는 과정을 더 포함하여 구성하는 것도 가능하다.
상기한 제22실시예에 있어서도, 절단홈(114)을 형성하는 것에 의하여 소우 커팅을 행하기 위한 몰딩틀을 필요로 하지 않으므로, 생산성 및 경제성이 종래 절단공정에 비하여 크게 향상된다.
상기한 제22실시예에 있어서도, 각각 분리된 단위 모듈의 경우에는 필요에 따라 상기 절연홈(14)과 분리홈(16)을 절연물질로 채워 절연층(30), (40)을 형성하는 과정(S94) 등을 더 수행하는 것도 가능하다.
상기한 제12실시예 및 제14실시예 내지 제22실시예에 있어서, 몰딩 처리시에 일반적인 주입방식 외에도 스핀코팅 방식을 사용하는 것도 가능하며, 몰딩물질을 반경화하여 붙이거나 몰딩용 파우더를 직접 상판에 도포한 이후 열을 가하여 몰딩물질을 녹여서 전면에 도포하는 것도 가능하다.
그리고 상기한 상기한 제12실시예 및 제14실시예 내지 제22실시예에 있어서, 몰딩 처리시에 메탈 캡, 세라믹 캡, 플라스틱 캡 등을 이용하여 상부를 보호하는 보호막을 형성하는 것도 가능하다.
상기에서는 본 발명에 따른 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러가지로 변형하여 실시하는 것이 가능하고, 이 또한 본 발명의 범위에 속한다.

Claims (27)

  1. 전도성의 금속 재질로 형성되는 금속 기판과,
    상기 금속 기판 상에 형성되는 산화물층과,
    상기 금속 기판의 외곽 테두리를 따라 간격을 두고 전도성의 금속 재질이 남겨져 형성되는 다수의 외부연결단자를 포함하는 단자 일체형 금속베이스 패키지 모듈.
  2. 청구항 1에 있어서,
    상기 외부연결단자를 상기 금속 기판의 테두리를 따라 다른 부분과 절연시킴과 동시에 외부연결단자끼리의 단락을 방지하도록 절연물질로 형성되는 절연층을 더 포함하는 단자 일체형 금속베이스 패키지 모듈.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 금속 기판 또는 산화물층에 실장 또는 제작되는 전자부품의 전극과 대응되는 외부연결단자를 와이어 본딩을 통하여 전기적으로 연결하는 단자 일체형 금속베이스 패키지 모듈.
  4. 청구항 3에 있어서,
    캡을 이용하여 전자부품과 와이어본딩을 보호하기 위하여 산화물층 및 금속 기판의 위에 형성하는 보호막을 더 포함하는 단자 일체형 금속 베이스 패키지 모듈.
  5. 청구항 3에 있어서,
    몰딩재료를 이용하여 전자부품과 와이어본딩을 보호하기 위하여 산화물층 및 금속 기판의 위에 형성하는 몰딩층을 더 포함하는 단자 일체형 금속베이스 패키지 모듈.
  6. 청구항 5에 있어서,
    상기 산화물층에 관통홀을 형성하고,
    상기 몰딩층과 절연층이 관통홀을 통하여 일체로 연결되는 단자 일체형 금속베이스 패키지 모듈.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 외부연결단자의 저면에 형성하는 접합패드를 더 포함하는 단자 일체형 금속베이스 패키지 모듈.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 전자부품을 금속 기판 위에 직접 실장하고, 상기 산화물층은 전자부품이 실장되는 부분을 제외하고 형성하는 단자 일체형 금속베이스 패키지 모듈.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 외부연결단자와 산화물층의 위에 외부배선을 형성하고, 상기 외부배선과 전자부품의 전극을 와이어본딩으로 연결하는 단자 일체형 금속베이스 패키지 모듈.
  10. 청구항 1 또는 청구항 2에 있어서,
    상기 산화물층 위에 내부배선이나 수동소자를 형성하고, 상기 전자부품의 전극과 내부배선을 와이어본딩으로 연결하고, 상기 내부배선과 연결되도록 산화물층과 외부연결단자 위에 외부배선을 형성하는 단자 일체형 금속베이스 패키지 모듈.
  11. 청구항 1 또는 청구항 2에 있어서,
    상기 산화물층에 외부연결단자와 연결되는 비어홀을 형성하고,
    상기 비어홀에 전도성 물질을 채워 비어전극을 형성하고,
    상기 외부연결단자와 상기 산화물층 위에 형성하는 내부배선이나 수동소자 사이의 전기적 연결을 비어전극을 통하여 행하는 단자 일체형 금속베이스 패키지 모듈.
  12. 청구항 1 또는 청구항 2에 있어서,
    상기 외부연결단자가 형성될 부분에 위치하는 금속 기판의 일부를 산화시키지 않는 것에 의하여 산화물층에 비어전극을 바로 형성하고,
    상기 외부연결단자와 상기 산화물층 위에 형성하는 내부배선이나 수동소자 사이의 전기적 연결을 비어전극을 통하여 행하는 단자 일체형 금속베이스 패키지 모듈.
  13. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,
    상기 금속 기판의 한쪽면을 소정 깊이까지 산화하여 산화물층을 형성하는 단계와,
    상기 금속 기판의 반대쪽면에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 금속 기판의 일부를 제거하여 절연홈을 형성하는 단계와,
    상기 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 분리홈을 형성하는 것에 의하여 다수의 외부연결단자를 형성하는 단계와,
    상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,
    상기 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  14. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,
    상기 금속 기판의 한쪽면을 소정 깊이까지 산화하여 산화물층을 형성하는 단계와,
    상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,
    상기 금속 기판의 반대쪽면에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 금속 기판의 일부를 제거하여 절연홈을 형성하는 단계와,
    상기 절연홈에 의하여 중앙부와 단절된 금속 기판의 테두리부분을 간격을 두고 테두리를 따라 제거하여 분리홈을 형성하는 것에 의하여 다수의 외부연결단자를 형성하는 단계와,
    상기 전자부품의 전극과 외부연결단자를 전기적으로 연결하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  15. 청구항 13 또는 청구항 14에 있어서,
    상기 전자부품과 외부연결단자와의 연결부분을 감싸도록 몰딩처리를 행하여 몰딩층을 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  16. 청구항 13 또는 청구항 14에 있어서,
    상기 전자부품과 외부연결단자와의 연결부분을 보호하도록 상부에 캡을 설치하여 보호막을 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지 방법.
  17. 청구항 13 또는 청구항 14에 있어서,
    상기 절연홈과 분리홈을 절연물질로 채우는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  18. 청구항 13 또는 청구항 14에 있어서,
    상기 외부연결단자의 저면에 접합패드를 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  19. 청구항 13 또는 청구항 14에 있어서,
    상기 산화물층과 외부연결단자의 위에 외부배선 및 내부배선을 형성하고, 상기 전자부품의 전극과 내부배선을 와이어본딩으로 연결하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  20. 청구항 13 또는 청구항 14에 있어서,
    상기 산화물층에 외부연결단자와 연결되도록 비어전극을 형성하고,
    상기 전자부품과 비어전극을 전기적으로 연결하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  21. 청구항 13 또는 청구항 14에 있어서,
    상기 산화물층을 형성하기 위한 산화를 행하는 공정에서 외부연결단자가 형성될 부분에 위치하는 금속 기판의 일부를 산화시키지 않는 것에 의하여 산화물층에 비어전극을 바로 형성하고,
    상기 전자부품과 비어전극을 전기적으로 연결하는 단계를 더 포함하는 금속 베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  22. 청구항 13 또는 청구항 14에 있어서,
    상기 산화물층에 절연홈과 연결되는 관통홀을 형성하고,
    상기 전자부품과 외부연결단자와의 연결부분을 감싸도록 몰딩재료를 이용하여 몰딩층을 형성하면서 관통홀을 통하여 상기 절연홈과 분리홈을 몰딩재료로 채워 절연층을 형성하는 단계를 더 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  23. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,
    상기 금속 기판의 한쪽면을 소정 깊이까지 산화하여 산화물층을 형성하는 단계와,
    상기 산화물층에 내부배선 및 외부배선을 형성한 다음 전자부품을 실장하고 전자부품의 전극과 대응되는 내부배선을 와이어본딩으로 연결하는 단계와,
    상기 전자부품과 와이어본딩, 내부배선, 외부배선에 대한 몰딩처리를 행하여 몰딩층을 형성하는 단계와,
    상기 금속 기판의 반대쪽면에서 테두리를 따라 일정한 폭으로 상기 산화물층까지 절연홈과 분리홈을 형성하는 것에 의하여 외부연결단자를 형성하는 단계와,
    상기 절연홈과 분리홈을 절연물질로 채워 절연층을 형성하는 단계와,
    상기 외부연결단자의 저면에 접합패드를 형성하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  24. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,
    상기 금속 기판의 한쪽면을 소정 깊이까지 산화하여 산화물층을 형성하는 단계와,
    상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,
    상기 전자부품의 전극과 내부배선 또는 외부배선을 와이어본딩으로 연결하는 단계와,
    상기 전자부품과 와이어본딩, 내부배선, 외부배선에 대한 몰딩처리를 행하여 몰딩층을 형성하는 단계와,
    상기 몰딩층의 표면에 보호막을 부착하는 단계와,
    상기 금속 기판의 반대쪽면에서 상기 산화물층까지 절연홈과 분리홈을 형성하면서 각 단위 모듈별로 분리하는 절단홈을 형성하는 단계와,
    상기 보호막을 제거하여 각 단위 모듈로 분리하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  25. 전도성의 금속 재질로 형성되는 금속 기판을 준비하는 단계와,
    상기 금속 기판의 한쪽면을 소정 깊이까지 산화하여 산화물층을 형성하는 단계와,
    상기 금속기판 또는 산화물층에 전자부품을 실장 또는 제작하는 단계와,
    상기 전자부품의 전극과 내부배선 또는 외부배선을 와이어본딩으로 연결하는 단계와,
    상기 전자부품과 와이어본딩, 내부배선, 외부배선에 대한 몰딩처리를 행하여 몰딩층을 형성하는 단계와,
    상기 몰딩층의 표면에 보호막을 부착하는 단계와,
    상기 금속 기판의 반대쪽면에서 상기 산화물층까지 절연홈과 분리홈을 형성하면서 각 단위 모듈별로 분리하는 절단홈을 형성하는 단계와,
    상기 절단홈이 형성된 부분의 몰딩층을 소우 커팅하여 각 단위 모듈별로 분리하는 단계와,
    상기 보호막을 제거하는 단계를 포함하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  26. 청구항 24 또는 청구항 25에 있어서,
    상기 보호막은 테이프, 더미 웨이퍼, 필름 중에서 선택하여 사용하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
  27. 청구항 23 내지 청구항 25 중 어느 한항에 있어서,
    상기 몰딩층을 형성하는 단계에서는 몰딩처리를 주입방식, 스핀코팅방식, 몰딩물질을 반경화하여 부탁하는 방식, 몰딩용 파우더를 도포한 다음 열을 가하여 몰딩물질을 녹여서 전면에 도포하는 방식 중에서 선택하여 행하는 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법.
PCT/KR2010/002754 2010-04-30 2010-04-30 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법 WO2011136417A1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/060,097 US8664538B2 (en) 2010-04-30 2010-04-30 Terminal-integrated metal base package module and terminal-integrated metal base packaging method
JP2012512945A JP2012513128A (ja) 2010-04-30 2010-04-30 端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法
PCT/KR2010/002754 WO2011136417A1 (ko) 2010-04-30 2010-04-30 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
EP10809220A EP2557593A1 (en) 2010-04-30 2010-04-30 Integrated-terminal-type metal base package module and a method for packaging an integrated terminal for a metal base package module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2010/002754 WO2011136417A1 (ko) 2010-04-30 2010-04-30 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법

Publications (1)

Publication Number Publication Date
WO2011136417A1 true WO2011136417A1 (ko) 2011-11-03

Family

ID=44861692

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2010/002754 WO2011136417A1 (ko) 2010-04-30 2010-04-30 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법

Country Status (4)

Country Link
US (1) US8664538B2 (ko)
EP (1) EP2557593A1 (ko)
JP (1) JP2012513128A (ko)
WO (1) WO2011136417A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103582291A (zh) * 2012-08-02 2014-02-12 中兴通讯股份有限公司 一种金属基印制电路板及电子设备
US20140085834A1 (en) * 2011-07-29 2014-03-27 Sanyo Electric Co., Ltd. Device mounting board and semiconductor power module
WO2017175944A1 (ko) * 2016-04-06 2017-10-12 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
KR101253247B1 (ko) * 2011-07-14 2013-04-16 (주)포인트엔지니어링 광 디바이스용 기판
US10636735B2 (en) * 2011-10-14 2020-04-28 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
JP5902823B2 (ja) * 2011-11-17 2016-04-13 ルーメンス カンパニー リミテッド 発光素子パッケージ及びそれを備えるバックライトユニット
ITVI20120145A1 (it) * 2012-06-15 2013-12-16 St Microelectronics Srl Struttura comprensiva di involucro comprendente connessioni laterali
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9538636B1 (en) * 2013-03-14 2017-01-03 Macom Technology Solutions Holdings, Inc. Blind via edge castellation
US9881962B2 (en) * 2013-12-10 2018-01-30 Sony Corporation Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof
US10096958B2 (en) * 2015-09-24 2018-10-09 Spire Manufacturing Inc. Interface apparatus for semiconductor testing and method of manufacturing same
US10043761B2 (en) * 2015-10-19 2018-08-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US10832991B1 (en) 2019-05-07 2020-11-10 Texas Instruments Incorporated Leadless packaged device with metal die attach
TWI791881B (zh) * 2019-08-16 2023-02-11 矽品精密工業股份有限公司 電子封裝件及其組合式基板與製法
CN111878068B (zh) * 2020-05-11 2021-06-29 中国科学院地质与地球物理研究所 一种高温固态谐振陀螺仪及其组成的钻井测量系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050044178A (ko) * 2003-11-07 2005-05-12 엘지전자 주식회사 광 소자를 위한 방열판 서브 마운트 및 그 제조 방법
KR100625196B1 (ko) 2006-07-19 2006-09-15 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법
KR100656295B1 (ko) 2004-11-29 2006-12-11 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법
KR100656300B1 (ko) 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
KR20060128443A (ko) * 2005-06-10 2006-12-14 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
US20070221928A1 (en) * 2006-03-14 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091606B2 (en) * 2000-01-31 2006-08-15 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device and semiconductor module
JP2003037344A (ja) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
TW594950B (en) * 2003-03-18 2004-06-21 United Epitaxy Co Ltd Light emitting diode and package scheme and method thereof
JP2006303335A (ja) * 2005-04-25 2006-11-02 Sony Corp 電子部品搭載用基板及びそれを用いた電子装置
JP2007027654A (ja) * 2005-07-21 2007-02-01 Sanyo Electric Co Ltd 半導体装置
KR100629521B1 (ko) * 2005-07-29 2006-09-28 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
US7504733B2 (en) * 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
KR100764432B1 (ko) * 2006-04-05 2007-10-05 삼성전기주식회사 아노다이징 절연 층을 갖는 엘이디 패키지 및 그 제조방법
JP2007288050A (ja) * 2006-04-19 2007-11-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
KR100907508B1 (ko) * 2007-07-31 2009-07-14 (주)웨이브닉스이에스피 패키지 기판 및 그 제조방법
JP5358089B2 (ja) * 2007-12-21 2013-12-04 スパンション エルエルシー 半導体装置
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050044178A (ko) * 2003-11-07 2005-05-12 엘지전자 주식회사 광 소자를 위한 방열판 서브 마운트 및 그 제조 방법
KR100656295B1 (ko) 2004-11-29 2006-12-11 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지 및 그 제작방법
KR20060128443A (ko) * 2005-06-10 2006-12-14 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
KR100656300B1 (ko) 2005-12-29 2006-12-11 (주)웨이브닉스이에스피 3차원 알루미늄 패키지 모듈, 그의 제조방법 및 3차원알루미늄 패키지 모듈에 적용되는 수동소자 제작방법
US20070221928A1 (en) * 2006-03-14 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package
KR100625196B1 (ko) 2006-07-19 2006-09-15 (주)웨이브닉스이에스피 선택적 양극 산화된 금속을 이용한 패키지에서의 고품질인덕터 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140085834A1 (en) * 2011-07-29 2014-03-27 Sanyo Electric Co., Ltd. Device mounting board and semiconductor power module
US9439285B2 (en) * 2011-07-29 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Device mounting board and semiconductor power module
CN103582291A (zh) * 2012-08-02 2014-02-12 中兴通讯股份有限公司 一种金属基印制电路板及电子设备
WO2017175944A1 (ko) * 2016-04-06 2017-10-12 해성디에스 주식회사 반도체 패키지 기판 및 그 제조 방법
KR20170114825A (ko) * 2016-04-06 2017-10-16 해성디에스 주식회사 반도체 패키지 기판 및 그 제조방법
US10643933B2 (en) 2016-04-06 2020-05-05 Haesung Ds Co., Ltd. Semiconductor package substrate and manufacturing method therefor
KR102479946B1 (ko) 2016-04-06 2022-12-22 해성디에스 주식회사 반도체 패키지 기판 및 그 제조방법

Also Published As

Publication number Publication date
EP2557593A1 (en) 2013-02-13
US8664538B2 (en) 2014-03-04
JP2012513128A (ja) 2012-06-07
US20130037309A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
WO2011136417A1 (ko) 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
WO2013176426A1 (ko) 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
US5610442A (en) Semiconductor device package fabrication method and apparatus
US7482204B2 (en) Chip packaging process
US6683795B1 (en) Shield cap and semiconductor package including shield cap
KR19980042617A (ko) 웨이퍼 레벨 패키징
US20100006992A1 (en) Fine-pitch routing in a lead frame based system-in-package (SIP) device
JPH0750359A (ja) 支持体から離脱可能なリードを有する半導体パッケージ
WO2017176020A1 (ko) 반도체 패키지 및 그 제조방법
WO2019151768A1 (ko) 전자파 차폐구조 및 그 제조방법
WO2011081249A1 (en) Package module structure for high power device with metal substrate and method of manufacturing the same
KR101077887B1 (ko) 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
US20020105064A1 (en) Grounding of package substrates
KR20000050486A (ko) 볼 그리드 어레이 반도체 패키지의 인캡슐레이션 방법
US6320136B1 (en) Layered printed-circuit-board and module using the same
US20230207509A1 (en) Multi-layer semiconductor package with stacked passive components
JPH11307673A (ja) 半導体装置とその製造方法
JP2006147921A (ja) 半導体装置及びその製造方法
JP2000150705A (ja) 半導体装置およびその製造方法
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
KR19990065532A (ko) Cob형 반도체 패키지의 제조방법
KR100924543B1 (ko) 반도체 패키지의 제조 방법
WO2022025593A1 (ko) 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지
WO2018101767A1 (ko) Ems 안테나 모듈 및 그 제조방법과 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 13060097

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2010809220

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012512945

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10809220

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE