WO2022025593A1 - 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지 - Google Patents

양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지 Download PDF

Info

Publication number
WO2022025593A1
WO2022025593A1 PCT/KR2021/009724 KR2021009724W WO2022025593A1 WO 2022025593 A1 WO2022025593 A1 WO 2022025593A1 KR 2021009724 W KR2021009724 W KR 2021009724W WO 2022025593 A1 WO2022025593 A1 WO 2022025593A1
Authority
WO
WIPO (PCT)
Prior art keywords
film substrate
anodized film
anodization
anodized
base
Prior art date
Application number
PCT/KR2021/009724
Other languages
English (en)
French (fr)
Inventor
안범모
박승호
변성현
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to US18/015,711 priority Critical patent/US20230290740A1/en
Priority to CN202180061017.6A priority patent/CN116250083A/zh
Publication of WO2022025593A1 publication Critical patent/WO2022025593A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Definitions

  • the present invention relates to an anodization film substrate base, an anodization film substrate unit having the same, an anodization film-based interposer having the same, and a semiconductor package having the same.
  • the interposer may be disposed between a plurality of semiconductor chips in a semiconductor package to vertically stack the plurality of semiconductor chips to form a three-dimensional stacked package.
  • the interposer may be interposed between the semiconductor chip and the package substrate to function of rewiring and preventing a connection defect between the semiconductor chip and the package substrate.
  • the strong base materials so far are silicon and glass.
  • An interposer using silicon as a base material is called a silicon-based interposer, and an interposer using glass as a base material is called a glass-based interposer.
  • the silicon-based interposer is manufactured using the Through Silicon Via (TSV) technology, which processes a via hole inside a silicon substrate and fills the via hole with a conductive metal such as copper.
  • TSV Through Silicon Via
  • the silicon-based interposer is manufactured by forming a via hole in a predetermined portion of a silicon substrate, forming an insulating film and a diffusion barrier film inside the via hole, and forming a conductive metal such as copper inside the via hole by plating. Since the silicon substrate interposer uses silicon as a base material, it has an advantage that a semiconductor manufacturing process can be used in an inline form.
  • the base material is a silicon material
  • electrical signal transmission characteristics are poor and manufacturing cost is high.
  • the silicon-based interposer must first form a via hole on one side of the silicon substrate and then thin the other side through a CMP grinding process, there are many manufacturing processes and alignment errors occur during double-sided processing. have.
  • the glass-based interposer is manufactured using the Through Glass Via (TGV) technology, which processes a via hole inside the glass and fills the inside of the via hole with a conductive metal such as copper. Since glass itself has insulating properties, there is no need for thin film processes such as insulating and diffusion barriers like TSV.
  • TSV Through Glass Via
  • the via hole forming method using the laser drilling method requires a lot of laser equipment investment according to the increase in the number of shots, and requires expensive laser equipment according to the size reduction of the via hole, thereby increasing the manufacturing cost. have.
  • the via hole formed by the conventional via hole forming means does not have a uniform diameter of the via hole in the thickness direction of the substrate, and for this reason, the aspect ratio is low and There is a limit to the miniaturization and narrowing of the via hole diameter.
  • a via hole having a substantially constant diameter dimension in the thickness direction of the substrate and a via hole having a high aspect ratio can be formed, there is a problem in that it takes a long time to manufacture, resulting in a significant increase in cost.
  • Patent Document 1 Korean Patent Laid-Open Publication No. 2011-0111803
  • the present invention has been devised to solve the above problems, and an anodization film substrate base that solves the problems of the prior art using an anodization film material, an anodization film substrate unit having the same, an anodization film-based interposer having the same, and the same It aims at providing the semiconductor package provided with it.
  • a semiconductor package includes a semiconductor chip; and an anodization film-based interposer on which the semiconductor chip is mounted, wherein the anodization film-based interposer includes an anodization film substrate part made of an anodization film and having a vertical conductive part therein.
  • the anodized film substrate interposer includes a redistribution unit provided on at least one surface of the anodized film substrate part.
  • a package substrate is provided under the anodization film-based interposer, and the anodization film-based interposer is provided between the semiconductor chip and the package substrate.
  • An anodization film-based interposer includes: an anodization film substrate part having a vertical conductive part inside an anodization film substrate base made of an anodization film material; and a redistribution part provided on at least one surface of the anodized film substrate part.
  • An anodized film substrate unit an anodized film substrate base made of an anodized film material; and a vertical conductive part provided inside the anodized substrate base.
  • a support substrate attached to at least one surface of the anodized film substrate base is included.
  • the vertical conductive part is provided in the through hole formed by etching the anodization film to have a width greater than a width of the pore hole formed during the anodization.
  • the vertical conductive part is provided in the pore hole formed during the anodization.
  • a free space portion formed between the through hole and the vertical conduction portion is included.
  • the vertical conductive portion includes a main conductor portion and a buffer portion in contact with the main conductor portion.
  • a via connection pad formed on the base of the anodized film substrate in contact with the vertical conductive portion is included, wherein the plurality of vertical conductive portions are connected to one via connection pad.
  • It also includes a fine space formed by removing at least a portion of the anodized film.
  • the anodized film substrate base according to one aspect of the present invention is made of an anodized film formed by removing the base metal after anodizing the base metal, and the anode has a width greater than the width of the pore holes formed during the anodization. and a through hole formed by etching the oxide film.
  • It also includes a fine space formed by removing at least a portion of the anodized film.
  • the through hole is formed in a polygonal cross section.
  • a barrier layer formed during the anodization on at least one surface side to seal one end of the pore hole is provided.
  • the barrier layer formed during the anodization on at least one surface side is removed to expose the closed end of the pore hole.
  • a support substrate provided on at least one surface of the anodized film substrate base is included.
  • the anodized film-based interposer according to the preferred embodiment of the present invention When the anodized film-based interposer according to the preferred embodiment of the present invention is interposed between the semiconductor chip and the package substrate, it is possible to solve a problem due to a difference in thermal expansion coefficient between the package substrate and the semiconductor chip. Since the anodization film-based interposer according to a preferred embodiment of the present invention has a coefficient of thermal expansion between a semiconductor chip made of silicon and a package substrate made of an organic material, stress generated due to a difference in coefficient of thermal expansion between the two can be relieved. Accordingly, it is possible to prevent a crack from occurring in a connection portion between the package substrate and the semiconductor chip or damage to the semiconductor chip when the package substrate and the semiconductor chip are cooled after the soldering process is completed.
  • an anodized film-based interposer according to a preferred embodiment of the present invention uses an anodized film as a base material. There is a difference in composition. Due to the difference in the basic configuration of the base material as described above, the anodized film-based interposer according to the preferred embodiment of the present invention has the following advantages, unlike the conventional interposer.
  • the anodic oxide substrate base has insulating properties by itself, there is no need for a thin film process such as an insulating film and a diffusion barrier film required in a silicon-based interposer.
  • a thin film process such as an insulating film and a diffusion barrier film required in a silicon-based interposer.
  • numerous through-holes are formed at once through a single etching process, expensive laser equipment required for a glass-based interposer is not required.
  • the through hole formed in the base of the anodization film substrate has a vertical inner wall, and there is no restriction on the shape of the through hole.
  • expensive dry etching equipment must be used to form vertical via holes. Constraints follow.
  • the anodization film-based interposer has numerous pore holes having a diameter of several nm to several hundreds of nm in the region between the vertical conductive parts. have a configuration Numerous pore holes between the vertical conductive parts function to block horizontal heat transfer according to the temperature change of the vertical conductive part. Numerous pore holes have a function of having numerous air columns to block heat transfer in the horizontal direction from the base of the anodization film substrate.
  • the via conductors must be spaced apart by 5 ⁇ m or more.
  • the anodization film-based interposer since the heat generated in the vertical conductive part is blocked from being transferred to the surrounding vertical conductive part, it is possible to arrange the vertical conductive parts at a finer pitch interval. As a result, the semiconductor chip It is possible to respond more effectively to the miniaturization of As such, the anodization film-based interposer according to the preferred embodiment of the present invention can improve the degree of integration of the semiconductor chip and minimize the transfer of ambient heat to improve the electrical characteristics and reliability of the semiconductor chip.
  • the vertical conduction unit lowers the capacitive coupling component caused by the parasitic capacitor generated between the vertical conduction units through the configuration of numerous pore holes between the vertical conduction units. Stable signal transmission is possible.
  • the anodization film-based interposer can solve the problems of the existing silicon-based interposer or glass-based interposer and significantly lower the manufacturing cost, and is achieved in the existing silicon or glass material There is a limit to the stable signal transmission and the miniaturization of the semiconductor chip is possible.
  • FIG. 1 is a cross-sectional view of a semiconductor package according to a preferred embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of an anodized film-based interposer according to a preferred embodiment of the present invention.
  • 3A is a cross-sectional view of an anodized film substrate according to a preferred embodiment of the present invention.
  • 3B is a plan view of an anodized film substrate part according to a preferred embodiment of the present invention.
  • FIG. 4A is a cross-sectional view of an anodized film substrate according to a preferred embodiment of the present invention.
  • FIG. 4B is a plan view of an anodized film substrate part according to a preferred embodiment of the present invention, in which a via connection pad is treated transparently;
  • 5A is a cross-sectional view of an anodized film substrate according to a preferred embodiment of the present invention.
  • 5B is a plan view of an anodized film substrate part according to a preferred embodiment of the present invention.
  • 6A is a cross-sectional view of an anodized film substrate according to a preferred embodiment of the present invention.
  • Fig. 6B is an enlarged view of the structure of one embodiment of the portion of Fig. 6A;
  • FIG. 6C is an enlarged view of the structure of one embodiment of the portion of FIG. 6A;
  • FIG. 7A is a cross-sectional view of an anodized film substrate according to a preferred embodiment of the present invention.
  • FIG. 7B is a plan view of an anodized film substrate part according to a preferred embodiment of the present invention.
  • FIG. 8 is a cross-sectional view of an anodized film substrate according to a preferred embodiment of the present invention.
  • FIG. 9 is a cross-sectional view of an anodized film substrate according to an exemplary embodiment of the present invention.
  • 10A is a cross-sectional view of an anodized film substrate according to a preferred embodiment of the present invention.
  • 10B is a plan view of an anodized film substrate part according to a preferred embodiment of the present invention.
  • FIG. 11 is a cross-sectional view of an anodized film-based interposer according to a preferred embodiment of the present invention.
  • FIG. 12A is a plan view of an anodized film substrate part according to a preferred embodiment of the present invention.
  • Fig. 12B is a view showing the structure of one embodiment of a cross-sectional view taken along line A-A' of Fig. 12A;
  • 12C is a view showing the structure of one embodiment of a cross-sectional view taken along line A-A' of FIG. 12A;
  • Fig. 12D is a view showing the structure of one embodiment of a cross-sectional view taken along line A-A' of Fig. 12A;
  • Fig. 12E is a view showing the structure of one embodiment of a cross-sectional view taken along line A-A' of Fig. 12A;
  • 13 to 25 are cross-sectional views sequentially illustrating a method of forming a semiconductor package according to an embodiment of the present invention.
  • 26 is a partial process cross-sectional view sequentially illustrating a method of forming a semiconductor package according to an embodiment of the present invention.
  • Embodiments described herein will be described with reference to cross-sectional views, which are ideal illustrative views of the present invention.
  • the thicknesses of the films and regions, the diameters of the holes, etc. shown in these drawings are exaggerated for effective description of technical content.
  • the shape of the illustrative drawing may be modified due to manufacturing technology and/or tolerance.
  • FIGS. 1 to 12 a preferred embodiment of the present invention will be described with reference to FIGS. 1 to 12 .
  • a semiconductor package 1 is a cross-sectional view of a semiconductor package according to a preferred embodiment of the present invention.
  • a semiconductor package 1 according to a preferred embodiment of the present invention includes a semiconductor chip 10 , an anodization film-based interposer 100 , and a package substrate 20 .
  • the semiconductor chip 10 is mounted on the anodization film-based interposer 100 and is primarily packaged, and then mounted on the package substrate 20 and packaged secondaryly to constitute the semiconductor package 1 .
  • the semiconductor chip 10 may be a memory chip including a chip pad having a fine pitch, a microprocessor chip, a logic chip, or a combination thereof.
  • the semiconductor chip 10 may be flip-chip bonded on the anodization-based interposer 100 .
  • the semiconductor chip 10 is not particularly limited and examples thereof include a logic LSI (such as an ASIC, FPGA, and ASSP), a microprocessor (such as a CPU and GPU), a memory (DRAM, HMC (Hybrid Memory Cube), and MRAM (Magnetic RAM)).
  • phase-change memory PCM
  • Resive RAM ReRAM
  • FeRAM ferroelectric RAM
  • flash memory NAND flash
  • LEDs power devices
  • analog ICs DC-AC converters and insulated gate dipole transistors (IGBTs)
  • MEMS such as acceleration sensors, pressure sensors, vibrators and giro sensors
  • wireless devices such as GPS, FM, NFC, RFEM, MMIC and WLAN
  • discrete devices BSI, CIS, camera modules, Includes CMOS, passive devices, GAW filters, RF filters, RF IPDs, APEs and BBs.
  • the first semiconductor chip 10(a) may be a microprocessor (such as a CPU and GPU), and the second semiconductor chip 10(b) may be a memory (DRAM, HMC (Hybrid) Memory Cube), MRAM (Magnetic RAM), PCM (Phase-Change Memory), ReRAM (Resistive RAM), FeRAM (Ferroelectric RAM), and flash memory (NAND flash)) are stacked in multiple stages and can be a stacked chip connected to each other through TSV. have.
  • the third semiconductor chip 10(c) may be a logic LSI (such as an ASIC, FPGA, and ASSP).
  • the second semiconductor chip 10(b) may be electrically connected to the third semiconductor chip 10(c) through a TSV. Also, the first semiconductor chip 10(a) may be electrically connected to the second semiconductor chip 10(b) and the third semiconductor chip 10(c). As an embodiment, the first semiconductor chip 10(a) may be electrically connected to the second semiconductor chip 10(a) through the redistribution unit 150 .
  • a package substrate 20 is provided under the anodized layer-based interposer 100 .
  • the package substrate 20 may include a substrate base 21 , and an upper wiring layer 23 and a lower wiring layer 25 respectively formed on the upper and lower surfaces.
  • the substrate base 21 of the package substrate 20 may be made of at least one material selected from phenol resin, epoxy resin, and polyimide.
  • the substrate base 21 may include FR4, tetrafunctional epoxy, polyphenylene ether, epoxy/polyphenylene oxide, and bismaleimide triazine. , BT), thermount, cyanate ester (cyanate ester), polyimide (polyimide), and may include at least one material selected from a liquid crystal polymer (liquid crystalline polymer).
  • An external connection terminal 26 may be provided under the lower surface of the wiring layer 25 .
  • FIG. 2 is a cross-sectional view of an anodized film-based interposer according to an exemplary embodiment of the present invention.
  • the anodization film-based interposer 100 includes an anodization film substrate unit 110 and a redistribution unit 150 provided on at least one surface of the anodization film substrate unit 110 .
  • the redistribution unit 150 may be provided on one of the upper and lower surfaces of the anodized film substrate unit 110 , and may be provided on both the upper and lower surfaces of the anodized film substrate unit 110 .
  • the redistribution unit 150 includes an insulating layer 160 and a wiring pattern 170 .
  • the insulating layer 160 includes silicon oxide, silicon nitride, silicon carbide, silicon oxynitride, PSG, BPSG, FSG, SiO x C y , spin-on-glass, and spin-on-polymer. low-K dielectric materials, silicon carbon materials, compounds thereof, mixtures thereof, combinations thereof, and the like.
  • the insulating layer 160 may be formed by a method such as spinning, CVD, PECVD, HDP-CVD, or the like.
  • the wiring pattern 170 is formed by, for example, forming a photoresist layer on the insulating layer 160 using a photolithography technique and patterning to expose a portion of the insulating layer 160 that will become the wiring pattern 170, thereby forming an insulating layer ( 160) may be formed.
  • An etching process such as an anisotropic dry etching process, may be used to create recesses and/or openings in the insulating layer 160 corresponding to the exposed portions of the insulating layer 160 .
  • the recesses and/or openings may be lined with a diffusion barrier layer (not shown) and filled with a conductive material to form the wiring pattern 170 .
  • the diffusion barrier layer may include one or more layers, such as TaN, Ta, TiN, Ti, CoW, formed by ALD or the like, and the conductive material constituting the wiring pattern 170 includes copper, formed by CVD, PVD, etc. aluminum, tungsten, silver, and combinations thereof, and the like. Any excess diffusion barrier layer and/or conductive material on insulating layer 160 may be removed by using, for example, CMP.
  • the wiring pattern 170 may be configured as a single layer. Alternatively, the wiring pattern 170 may be composed of a plurality of layers according to the pitch interval of the chip pads of the semiconductor chip 10 and the complexity of the wiring.
  • the wiring between the semiconductor chip 10 and the package substrate 30 determines whether the wiring pattern 170 is formed in multiple layers and the redistribution unit 150 is formed on either an upper or a lower surface of the anodized film substrate unit 110 . It may be appropriately provided according to the design.
  • the anodization film substrate part 110 includes an anodization film substrate base 120 .
  • the anodization film substrate base 120 consists only of an anodization film formed by anodizing a base metal and then removing the base metal.
  • the anodized film means a film formed by anodizing a base metal
  • the pore hole 121 means a hole formed in the process of forming an anodized film by anodizing the base metal.
  • the base metal is aluminum (Al) or an aluminum alloy
  • an anodization film made of anodized aluminum (Al 2 O 3 ) material is formed on the surface of the base metal.
  • the anodized film may include a porous layer 128 having a pore hole 121 formed therein and a barrier layer 129 closing the pore hole 121 at one end of the pore hole 121 (FIG. 10A). Reference).
  • the barrier layer 129 is formed while being positioned on the base material during anodization, and the porous layer 128 is formed while positioned on the barrier layer 129 .
  • the barrier layer 129 is first formed on the base metal, and when the barrier layer 129 has a predetermined thickness, the porous layer 128 is formed on the barrier layer 129 .
  • the thickness of the barrier layer 129 may vary depending on the anodic oxidation process conditions, but may be preferably formed in a range of several tens nm or more to several ⁇ m or less, and more preferably 100 nm or more to 1 ⁇ m or less.
  • the thickness of the porous layer 128 may also vary depending on the conditions of the anodization process, but may preferably be formed in a range of several tens of nm or more to several hundred ⁇ m or less.
  • the diameter of the pore hole 121 constituting the porous layer 128 may be formed in a range of several nm or more to several hundred nm or less.
  • the anodized film substrate base 120 is an anodized film substrate base 120 having a barrier layer 129 that is formed during anodization on at least one surface side and seals one end of the pore hole 121 (see FIG. 10A ).
  • the anodized substrate base 120 may have a structure in which the porous layer 128 and the barrier layer 121 are provided together, or the barrier layer 121 may be removed to provide only the porous layer 128 .
  • the anodized substrate base 120 has a through hole 125 having a width greater than the width of the pore hole 121 separately from the pore hole 121 .
  • the through hole 125 may be formed to have a width of several ⁇ m or more to several tens of ⁇ m or less.
  • the through hole 125 may be provided by an etching process.
  • the through-holes 125 are formed by using an etching solution (eg, alkali solution) that wet-reacts to the anodization film to form a plurality of through-holes 125 at once in one etching process (for example, tens of thousands to millions of pieces). Therefore, it is advantageous in terms of production speed and manufacturing cost compared to the prior art of forming one via hole at a time.
  • the through hole 125 may be formed by forming a photoresist on one surface of the anodized substrate base 120 and patterning the photoresist to form an opening region, and then flowing an etching solution through the opening region. Accordingly, the shape of the patterned opening region is simulated as it is, and the cross-sectional shape of the through hole 125 is manufactured.
  • the anodization film substrate part 110 includes an anodization film substrate base 120 and a vertical conduction part 130 provided inside the anodization film substrate base 120 .
  • a conductive material is provided in the through hole 125 of the anodized substrate base 120 to form the vertical conductive part 130 .
  • the conductive material herein may include copper, tungsten, aluminum, gold, silver, molybdenum, tantalum, solder, indium, or an alloy thereof.
  • the cross-sectional shape of the through-hole 125 is not limited and the through-hole 125 is formed by reacting the anodization film with the etching solution.
  • a conductive material is filled in the through hole 125 having a vertical inner wall to form the vertical conductive part 130 .
  • the vertical conductive part 130 formed in the through hole 125 is provided in the anodized film substrate base 120 in the form of a vertical column.
  • the vertical conductive portion 130 has the same cross-sectional area from one end to the other end of the anodized substrate base 120, it is advantageous in terms of smooth electric flow compared to a via conductor whose inner wall does not form a vertical shape.
  • a via conductor whose inner wall does not form a vertical shape and whose cross-sectional area decreases from one end to the other end or decreases toward the center, a bottleneck section is formed thermally and electrically.
  • the vertical conduction unit 130 has the same cross-sectional area from one end to the other end, thermally and electrically there is no bottleneck section.
  • the through-holes 125 As a method of filling the through-holes 125 with the conductive material, there are an electroplating method, an electroless plating method, or a selective deposition method.
  • an electroplating method As a method of filling the through-holes 125 with the conductive material, there are an electroplating method, an electroless plating method, or a selective deposition method.
  • the through-holes 125 are manufactured using an etching process, a high aspect ratio can be realized.
  • the conductive material is filled in the through-holes having such a high aspect ratio, it is important to prevent voids from being formed in the vertical conductive part 130 .
  • a conventional silicon-based interposer substrate employs a method of forming a seed layer inside a via hole and forming a via conductor by electroplating using the seed layer.
  • plating grows on the bottom surface and the inner wall of the via hole at the same time, when the aspect ratio of the via hole is large, there is a problem in that a void is formed inside the via conductor.
  • a metal seed substrate is placed under the anodized film having the through-holes 125 penetrating upward and downward, and then electroplating is performed in one direction (through-holes 125). ) while growing the plating layer (from the bottom to the top), the vertical conductive part 130 is formed, so no voids are formed inside the vertical conductive part 130 .
  • the anodization film substrate unit 110 may include a support substrate 140 provided on at least one surface of the anodization film substrate base 120 .
  • the silicon-based interposer substrate part undergoes a process of primarily forming via conductors and wiring parts on the upper surface of a silicon wafer having a sufficient thickness and turning it over to process the rear surface, handling may be easy.
  • the anodized film substrate base 120 is manufactured to have a thickness of several tens to several hundreds of ⁇ m through an anodization process, and the through hole 125 penetrates the anodized film substrate base 120 up and down. Since it is manufactured, there is a risk that the anodized oxide film substrate base 120 may be brittle in the process of transporting and/or handling the anodized oxide film substrate base 120 .
  • the anodized film substrate unit 110 may include a support substrate 140 provided on at least one surface of the anodized film substrate base 120 .
  • the support substrate 140 may be formed of silicon, germanium, silicon-germanium, gallium-arsenide (GaAs), glass, plastic, ceramic substrate, resin, etc. It prevents bending deformation and facilitates transport and/or handling of the anodized film substrate base 120 .
  • the support substrate 140 may be attached to the anodization film substrate base 120 by an adhesive layer.
  • the adhesive layer may be formed of NCF, ACF, instant adhesive, thermosetting adhesive, laser curing adhesive, ultrasonic curing adhesive, NCP, or the like.
  • the anodized film substrate part 110 will be described with reference to FIGS. 3 to 12 .
  • the anodized film substrate part 110 may be configured to include at least one of the components of the embodiment described with reference to FIGS. 3 to 12 .
  • FIG. 3A is a cross-sectional view of an anodized film substrate part according to a preferred embodiment of the present invention
  • FIG. 3B is a plan view of an anodized oxide film substrate part according to a preferred embodiment of the present invention.
  • the anodized substrate base 120 includes a conductive area CA and a pore hole area PA formed to surround the conductive area CA around the conductive area CA.
  • the conductive region CA may be formed by filling a conductive material in the through hole 125 formed by etching the anodization film to have a width greater than the width of the pore hole 121 formed during anodization.
  • the conductive area CA may be formed by filling the pore hole 121 formed during anodization with a conductive material.
  • the conductive region CA may be an electrically conductive region electrically connected to the semiconductor chip 10 .
  • the conductive region CA may be a thermally conductive region that radiates heat from the semiconductor chip 10 without being electrically connected to the semiconductor chip 10 .
  • the conductive region CA may be a region that conducts electricity or heat upward or downward through the vertical conduction unit 130 .
  • the conductive region CA becomes an electrically conductive region, and when the material of the vertical conductive part 130 is made of a material with high thermal conductivity, it becomes a thermal conductive region.
  • the high electrical conductivity material may include copper, tungsten, aluminum, gold, silver, molybdenum, tantalum, solder, indium, or an alloy thereof.
  • the high thermal conductivity material may include beryllium oxide, aluminum nitride, silicon carbide, or a high thermal conductivity polymer composite material.
  • a plurality of conductive regions CA may be provided, some of which are electrically conductive regions, and the remainder may be thermally conductive regions.
  • the pore hole area PA is an area in which the pore hole 121 with an empty interior exists, and is formed to surround the conductive area CA around the conductive area CA, thereby isolating the conductive area CA from the surroundings.
  • the pore hole area PA is made of an anodized film material and has an insulating function, and at the same time has a function of electrically and thermally isolating the conductive area CA through the insulating function of the pore hole 121 .
  • a vertical conductive part 130 that is formed inside the anodized film substrate base 120 while penetrating the anodized oxide film substrate base 120 may be provided.
  • the cross-sectional shape of the vertical conductive part 130 of the anodization film substrate part 110 may be provided in an arbitrary shape. Since the through hole 125 of the anodization film substrate base 120 is formed through an etching process, as shown in FIG. 3B , the cross-sectional shape thereof may be formed not only in a circular shape, but also in a polygonal cross-section such as a rectangle, a triangle, and a hexagon. .
  • the circular cross-section is advantageous compared to other shapes in terms of preventing cracks in the anodized film because the vertical conductive part 130 applies uniform stress to the surrounding anodized film during thermal expansion.
  • FIG. 4A is a cross-sectional view of an anodized film substrate according to a preferred embodiment of the present invention
  • FIG. 4B is a plan view of an anodized film substrate according to a preferred embodiment of the present invention, in which the via connection pad is transparently treated.
  • the anodized film substrate part 110 is in contact with the vertical conductive part 130 and the via connection pad 181 formed on the anodized film substrate base 120 is connected.
  • a plurality of vertical conductive parts 130 may be connected to one via connection pad 181 .
  • a plurality of vertical conductive portions 130 may be provided in contact with one via connection pad 181 .
  • the area of one via connection pad 181 is larger than the sum of the areas of the plurality of vertical conductive portions 130 corresponding thereto.
  • the vertical conductive part 130 may thermally expand and/or contract in the process of performing a reflow process or a thermocompression bonding process (TCB) of a subsequent process, and in this case, it corresponds to one via connection pad 181 .
  • TAB thermocompression bonding process
  • a plurality of vertical conductive parts 130 corresponds to one via connection pad 181 .
  • the redistribution unit 150 may be provided on the vertical conductive unit 130 . Copper constituting the vertical conductive unit 130 by dividing the vertical conductive unit 130 into a plurality and reducing the cross-sectional area of each. It is possible to prevent a problem of delamination of the layers of the redistribution unit 150 due to the expansion of the back by heat.
  • the cross-sectional shape of the plurality of vertical conduction units 130 may be formed not only in a circular shape but also in a polygonal cross-section such as a rectangle, a triangle, and a hexagon, and the shape is not limited.
  • the horizontal cross-sectional shape of the vertical conductive part 130 and the horizontal cross-sectional shape of the via connection pad 181 may correspond to each other.
  • the via connection pad 181 has a rectangular horizontal cross-sectional shape
  • the horizontal cross-sectional shape of the vertical conductive part 130 may also have a rectangular shape corresponding thereto.
  • the present invention is not limited thereto, and the horizontal cross-sectional shape of the via connection pad 181 and the horizontal cross-sectional shape of the vertical conductive part 130 may be provided in different shapes.
  • the conductive material is not properly filled in any one of the plurality of vertical conductive parts 130 . Even if the function is not fully performed, the function can be fully achieved through the remaining vertical conduction unit 130 .
  • FIG. 5A is a cross-sectional view of an anodized film substrate part according to a preferred embodiment of the present invention
  • FIG. 5B is a plan view of an anodized oxide film substrate part according to a preferred embodiment of the present invention.
  • the anodization film substrate part 110 may include a free space part 127 formed between the through hole 125 and the vertical conductive part 130 . have.
  • the vertical conduction unit 130 is not provided on the inner wall of the through hole 125 without gaps, and a free space 127 may be formed as a spaced space between the vertical conduction unit 130 and the through hole 125 .
  • a free space 127 may be formed as a spaced space between the vertical conduction unit 130 and the through hole 125 .
  • the free space 127 allows the vertical conducting unit 130 to deform in the width direction when the vertical conducting unit 130 thermally expands. 130), it is possible to prevent peeling of the material layer located in the longitudinal direction.
  • via connection pads 181 and 183 may be provided on the upper and lower surfaces of the vertical conductive part 130 , and a spare space formed between the through hole 125 and the vertical conductive part 130 .
  • the free space part 127 may be formed by first forming the vertical conductive part 130 without a gap inside the through hole 125 and then etching the periphery of the vertical conductive part 130 as a subsequent process.
  • the vertical conductive part 130 has a polygonal cross-sectional shape, and the free space part 127 may be formed adjacent to at least one side of the vertical conductive part 130 .
  • the vertical conduction unit 130 has a rectangular cross-section, and the free space portion 127 is formed adjacent to two sides of the vertical conduction unit 130 or outside the vertex of the vertical conduction unit 130 . It is shown that it is formed in the form of an arc extending to .
  • the shape of the free space portion 127 according to the preferred embodiment of the present invention is not limited to the shape shown in FIG. 5B, and when the vertical conduction unit 130 thermally expands, the free space portion 127 is a vertical conduction unit. Any structure capable of allowing deformation in the width direction of 130 is possible.
  • the free space portion 127 may be provided to form an empty space around the vertical conduction unit 130 in an arbitrary shape.
  • FIG. 6A is a cross-sectional view of an anodized film substrate according to a preferred embodiment of the present invention
  • FIG. 6B is an enlarged view of the structure of an embodiment of the portion of FIG. 6A
  • FIG. 6C is an enlarged view of the structure of an embodiment of the portion of FIG. 6A It is a drawing.
  • the anodized film substrate 110 includes a vertical conductive part 130 formed by filling a conductive material in the pore hole 121 formed during anodization. can do.
  • the conductive material herein may include copper, tungsten, aluminum, gold, silver, molybdenum, tantalum, solder, or indium.
  • the vertical conductive part 130 shown in FIGS. 6A to 6C has a through hole 125 formed separately from the pore hole 121 formed during anodization in that the conductive material is filled in the pore hole 121 formed during anodization. ) is different from the structure of the embodiment in which a conductive material is filled in.
  • the configuration of the vertical conductive part 130 in which the conductive material is filled in the pore hole 121 formed during anodization can significantly reduce the volume in which the vertical conductive part 130 can expand, so that the heat of the vertical conductive part 130 is It is possible to more effectively prevent peeling of the via connection pad 181 on the vertical conductive part 130 by the expansion.
  • the vertical conductive part 130 has a structure in which the vertical conductive part 130 formed by filling the pore 121 with a conductive material does not protrude toward the upper surface of the anodized substrate base 120 . may be formed (FIG. 6B), or the vertical conductive portion 130 formed by filling the conductive material in the pore hole 121 may be formed in a structure (FIG. 6c) that protrudes from the upper surface of the anodized substrate base 120 have.
  • FIG. 6C according to the structure in which the vertical conductive part 130 formed by filling the conductive material in the pore hole 121 protrudes from the upper surface of the anodized substrate base 120 , the vertical conductive part 130 . Since the contact area between the via connection pad 181 and the via connection pad 181 is increased, the separation of the via connection pad 181 can be more effectively prevented.
  • the vertical conductive part 130 of the anodized film substrate part 110 may include a main conductor part 131 and a buffer part 135 in contact with the main conductor part 131 .
  • the buffer part 135 may be provided in at least a part of the inside and the outside of the main conductor part 131 .
  • FIG. 7A is a cross-sectional view of the anodized film substrate part according to a preferred embodiment of the present invention
  • FIG. 7B is a plan view of the anodized oxide film substrate part according to a preferred embodiment of the present invention.
  • the vertical conduction unit 130 illustrated in FIGS. 7A and 7B includes a buffer unit 135 inside the main conductor unit 131 .
  • the buffer 135 may be formed of a metal or non-metal material.
  • the material for forming the buffer part 135 is preferably a material having a lower elastic modulus than that of the main conductor part 131 .
  • the material of the buffer part 135 may be solder.
  • the buffer 135 may be made of a polymer material.
  • the cross-sectional shape of the buffer part 135 may be the same as the cross-sectional shape of the main conductor part 131 . Through this, the stress of the main conductor part 131 may be uniformly distributed and absorbed by the buffer part 135 . Meanwhile, a buffer part 135 may be provided between the main conductor parts 131 spaced apart from each other. In this case, the buffer 135 may be formed in a tube shape.
  • the vertical conduction unit 130 includes a main conductor unit 131 and a buffer unit 135 provided on at least one surface of the main conductor unit 131 .
  • the buffer unit 135 may be provided on an upper surface and/or a lower surface of the main conductor unit 131 .
  • the buffer part 135 may be formed of a metal material, and is preferably made of a material having an elastic modulus lower than that of the main conductor part 131 .
  • the material of the main conductor part 131 is copper, the material of the buffer part 135 may be solder.
  • the vertical conduction unit 130 includes a buffer unit 135 on the outside of the main conductor unit 131 .
  • a buffer part 135 is provided between the main conductor part 131 and the anodized film substrate base 120 .
  • the buffer part 135 may be formed of a metal or non-metal material.
  • the material for forming the buffer part 135 is preferably a material having a lower elastic modulus than that of the main conductor part 131 .
  • the material of the buffer part 135 may be solder.
  • the buffer 135 may be made of a polymer material.
  • the vertical conduction unit 130 is configured to include the main conductor unit 131 and the buffer unit 135, even if the main conductor unit 131 thermally expands due to temperature change, the buffer unit Since the 135 is elastically deformed, the buffer unit 135 absorbs the stress caused by thermal expansion of the main conductor unit 131 to prevent the main conductor unit 131 from peeling off the inner wall of the through hole 125 . and to prevent peeling of the via connection pad 181 positioned on the upper and/or lower portion of the vertical conductive part 130 .
  • the anodization film substrate base 120 of the anodization film substrate part 110 is provided with a barrier layer 129 formed during anodization and sealing the pore hole 121 on at least one surface side.
  • a barrier layer 129 formed during anodization may be removed to form a structure in which the pore holes 121 are exposed.
  • FIG. 10A is a cross-sectional view of an anodized film substrate part according to a preferred embodiment of the present invention
  • FIG. 10B is a plan view of an anodized oxide film substrate part according to a preferred embodiment of the present invention.
  • the anodization film substrate base 120 has a structure in which at least one surface side is provided with a barrier layer 129 formed during anodization and sealing one end of the pore hole 121 .
  • a redistribution unit 150 may be formed on the upper surface of the barrier layer 129 .
  • the flatness of the redistribution unit 150 can be improved when the redistribution unit 150 is formed on the barrier layer 129 . It can be advantageous in this respect. Through this, the planarization process of the redistribution unit 150 may be omitted.
  • the pore hole 121 is not exposed, it is possible to prevent the fine particles from being outgassed in the subsequent process after the fine particles are attached to the pore hole 121 , thereby affecting the subsequent process.
  • the anodized substrate base 120 has a structure in which the pore holes 121 are exposed from the surface side.
  • the effect of preventing peeling of the redistribution part 150 formed on the upper part of the redistribution part 150 by the pore hole 121 exposed upward. has More specifically, the redistribution part 150 is formed on the upper portion of the anodized substrate base 120 , and since at least a portion of the redistribution part 150 penetrates into the pore hole 121 and anchors it, peeling of the redistribution part 150 is prevented. can be prevented more effectively.
  • the anodized film substrate part 110 may include an external connection terminal 190 .
  • 11 is a cross-sectional view of an anodized film-based interposer according to an exemplary embodiment of the present invention.
  • a lower via connection pad 183 connected to the vertical conductive portion 130 is formed on a lower portion of the anodization film substrate 110 , and an under bump metallurgy (UBM) formed on a lower surface of the lower via connection pad 183 . , 191) and solder bumps 193 formed on the lower surface of the UBM are provided.
  • the lower via connection pad 183 may be formed of the same material as the vertical conductive part 130 .
  • the UBM 191 may include one or more non-solder metal layers.
  • UBM 191 may include a copper-containing layer comprising copper or a copper alloy, and may also include a metal capping layer on the copper-containing layer.
  • the metal capping layer may be nickel containing layers, palladium containing layers and/or the like, or multiple layers thereof.
  • the solder bumps 193 may be formed of a Sn-Ag alloy, a Sn-Ag-Cu alloy, or the like, and may be lead free or contain lead.
  • the anodized film substrate base 120 may include a fine space portion 123 .
  • the fine space 123 may be formed by removing at least a portion of the anodized substrate base 120 .
  • the fine space portion 123 is preferably formed on a surface on which the redistribution portion 150 is not formed among both surfaces of the anodized substrate base 120 .
  • a redistribution unit 150 is formed on the first surface of the anodized substrate base 120, the semiconductor chip 10 is mounted, and the external connection terminal ( Since the individualization process proceeds with the second surface facing upward after forming 190), the structure in which the fine space 123 is formed on the second surface forms the external connection terminal 190 on the second surface. This is because not only does it give less interference to the process, but the individualization by the individualization means on the second surface side proceeds to make it easier to cut.
  • FIG. 12A is a plan view of an anodized film substrate according to a preferred embodiment of the present invention
  • FIG. 12B is a cross-sectional view taken along line A-A' of FIG. 12A
  • FIG. 12C is a diagram A of FIG. 12A It is a view showing the structure of one embodiment of a cross-sectional view taken along line A'
  • FIG. 12D is a view showing the structure of one embodiment of a cross-sectional view taken along line A-A' of FIG. 12A.
  • the fine space part 123 may be formed by digging a part even if the anodized film substrate base 120 is cut.
  • the file part is formed in the form of a hole or a groove when the vertical direction is up and down of the anodized film substrate base 120 , and is formed in the form of a hole when the file part is in the horizontal direction within the pore hole 121 . can be formed.
  • the anodization film substrate base 120 may be manufactured in a size and shape corresponding to the size and shape of the wafer.
  • the anodized film substrate base 120 manufactured in the size and shape corresponding to the size and shape of the wafer is called the anodized film substrate base 120 of the original plate, and the one cut and individualized in the subsequent process is called the unit anodized film substrate base 120. call it When the anodization film substrate base 120 of the original plate is cut into the unit anodization film substrate base 120 having a smaller size, the fine space 123 may be provided at a position along the line to be cut DL.
  • the cutting is easier when the anodized film substrate base 120 is cut along the line to be cut DL. make it easy to do Through this, when the anodization film substrate base 120 of the original plate is individualized into the unit anodization film substrate base 120 , damage to the anodization film substrate base 120 is prevented.
  • the fine space part 123 is formed on the anodization film substrate base 120 along the line to be cut DL. At least one fine space portion 123 may be provided along the line to be cut DL.
  • the anodized film substrate base 120 is more easily cut, the generation of burrs during cutting is canceled, and the stress generated during cutting is reduced to the anodized film substrate base ( 120) can be prevented. Since the anodized film substrate base 120 is a material that is prone to brittle fracture, the risk of brittle fracture can be minimized through the configuration of the fine space 123 formed along the line to be cut DL.
  • the fine space 123 may be provided in the form of a hole penetrating through the anodized film substrate base 120 upward and downward.
  • the fine space part 123 may be provided in the form of a groove dug only by a predetermined depth.
  • the fine space part 123 may be provided as an expansion part 126A formed by increasing the diameter of the pore hole 121 .
  • numerous pore holes 121 are regularly formed.
  • the hole is expanded to form an expansion portion 126A.
  • the anodization film substrate base 120 has an expanded part 126A in which the pores of the pore holes 121 formed during anodization are formed and a non-expanded part 126B that maintains the pores of the pore holes 121 formed during anodization as it is. is formed including
  • the anodization film substrate base 120 may be more easily cut through the configuration of the enlarged portion 126A.
  • a filler 124 may be provided inside the fine space 123 .
  • the filler 124 shown in FIG. 12D is illustrated as being provided in the structure of the fine space part 123 shown in FIG. 12C , it may be provided in the structure of the fine space part 123 shown in FIG. 12B .
  • the filler 124 may be filled in the expansion portion 126A shown in FIG. 12E .
  • the filler 124 may be formed of a metal or non-metal material. Depending on the material of the filler 124 , the function of the fine space 123 or the function of the anodized substrate base 120 is reinforced. Depending on the material of the filler 124, the filler 124 may perform a heat dissipation function, and may cancel the occurrence of burrs during cutting. In addition, the filler 124 may perform a function of reinforcing the side surface of the unit anodization film substrate base 120 after cutting.
  • the filler 124 may be employed for the purpose of performing a function of adjusting the coefficient of thermal expansion of the anodizing film substrate unit 110 .
  • the filler 124 adjusts the coefficient of thermal expansion of the anodized film substrate part 110 to prevent damage to the part connected to the semiconductor chip 10 and/or the part connected to the package substrate 20 from being damaged.
  • a semiconductor package 1 includes a semiconductor chip 10 and an anodization film-based interposer 100 on which the semiconductor chip 10 is mounted.
  • the anodized film-based interposer 100 may include an anodized film substrate unit 110 and a redistribution unit 150 .
  • the package substrate 20 is provided under the anodization film-based interposer 100 , and the anodization film-based interposer 100 may be provided between the semiconductor chip 10 and the package substrate 30 .
  • the anodization film-based interposer 100 is interposed between the semiconductor chip 10 and the package substrate 30 to perform a function of rewiring and preventing a connection defect between the semiconductor chip 10 and the package substrate 30 . .
  • the semiconductor package 1 When the semiconductor package 1 is manufactured by directly mounting the semiconductor chip 10 on the package substrate 30 made of an organic material and having a wiring pattern formed thereon and performing soldering, etc., the package substrate 30 and It is necessary to heat the semiconductor chip 10 . At this time, since the thermal expansion coefficient of the package substrate 30 made of an organic material is different from the thermal expansion coefficient of the semiconductor chip 10 made of silicon, a crack may occur in the connection portion between the package substrate 30 and the semiconductor chip 10 , and , when the package substrate 30 and the semiconductor chip 10 are cooled after completion of the soldering process, the semiconductor chip 10 may be damaged.
  • the anodization film-based interposer 100 when the anodization film-based interposer 100 according to the preferred embodiment of the present invention is interposed between the semiconductor chip 10 and the package substrate 30 , the heat between the package substrate 30 and the semiconductor chip 10 . It is possible to solve the above-described problems due to the difference in the expansion rate.
  • the anodization film-based interposer 100 according to a preferred embodiment of the present invention has a coefficient of thermal expansion between the semiconductor chip 10 made of silicon and the package substrate 30 made of an organic material. Stress can be relieved. Through this, when a crack occurs in the connection portion between the package substrate 30 and the semiconductor chip 10 , or when the package substrate 30 and the semiconductor chip 10 are cooled after the soldering process is completed, the semiconductor chip 10 is damaged. can be prevented from becoming
  • the anodized film-based interposer 100 according to a preferred embodiment of the present invention is an anode There is a difference in composition in that an oxide film is used as a base material. Due to the difference in the basic configuration of the base material as described above, the anodization film-based interposer 100 according to the preferred embodiment of the present invention has the following advantages, unlike the conventional interposer.
  • the anodization film substrate base 120 has insulating properties by itself, there is no need for a thin film process such as an insulating film and a diffusion barrier film required in a silicon-based interposer.
  • a thin film process such as an insulating film and a diffusion barrier film required in a silicon-based interposer.
  • expensive laser equipment required for a glass-based interposer is not required.
  • the through hole 125 formed in the anodized substrate base 120 has a vertical inner wall, and there is no restriction on the shape of the through hole 125 .
  • expensive dry etching equipment must be used to form vertical via holes. Constraints follow.
  • the anodization film-based interposer 100 has a diameter of several nm to several hundreds of nm in the region between the vertical conductive parts 130 . It has a configuration in which numerous pore holes 121 exist. Numerous pore holes 121 between the vertical conductive parts 130 perform a function of blocking horizontal heat transfer according to the temperature change of the vertical conductive part 130 . Numerous pore holes 121 exhibit a function of having numerous air columns to block heat transfer in the horizontal direction from the anodized substrate base 120 . A plurality of semiconductor chips can be mounted on the interposer.
  • the via conductors In the case of a silicon-based interposer, since heat according to the temperature change of the via conductor is transferred to the surrounding via conductors, the via conductors must be spaced apart by 5 ⁇ m or more. However, in the anodized film-based interposer according to a preferred embodiment of the present invention, as the heat generated in the vertical conductive part 130 is blocked from being transferred to the adjacent vertical conductive part 130, the vertical conductive parts 130 are arranged at a fine pitch interval. As a result, it is possible to more effectively respond to the miniaturization of semiconductor chips. As such, the anodization film-based interposer 100 according to the preferred embodiment of the present invention can improve the degree of integration of the semiconductor chip and minimize the transfer of ambient heat to improve the electrical characteristics and reliability of the semiconductor chip 10 . .
  • capacitive coupling by a parasitic capacitor generated between the vertical conductive parts 130 through the configuration of numerous pore holes 121 between the vertical conductive parts 130 By lowering the capacitive coupling) component, stable signal transmission of the vertical conduction unit 130 is possible.
  • the anodization film-based interposer 100 can solve the problems of the existing silicon-based interposer or glass-based interposer and significantly lower the manufacturing cost, and the existing silicon or glass interposer In the material, there is a limit to what can be achieved, stable signal transmission and miniaturization of the semiconductor chip are possible.
  • FIGS. 13 to 25 are cross-sectional views sequentially illustrating a method of forming a semiconductor package according to an embodiment of the present invention.
  • a manufacturing process of the semiconductor package 1 according to a preferred embodiment of the present invention will be described with reference to FIGS. 13 to 25 .
  • the anodization film substrate base 120 is manufactured through an anodization process with a base metal of aluminum or an aluminum alloy.
  • the diameter of the pore hole 121 included in the porous layer 128 is formed in a range of several nm or more to several hundred nm or less.
  • the anodized film substrate base 120 manufactured through an anodization process is formed on at least one surface side during anodization, and a barrier layer sealing one end of the pore hole 121 ( 129), or at least one surface side of the barrier layer 129 formed during anodization is removed to expose both ends of the pore hole 121 may be formed.
  • a through hole 125 having a width greater than the width of the pore hole 121 is formed in the anodized film substrate base 120 separately from the pore hole 121 .
  • the through hole 125 may be formed to have a width of several ⁇ m or more to several tens of ⁇ m or less.
  • the through-holes 125 can form a plurality of (for example, tens of thousands or millions) of through-holes 125 at once through a single etching process, so the production speed and manufacturing cost compared to the prior art of forming one via-hole at a time advantage in terms of
  • the shape of the through-hole 125 is not limited, and the inner wall of the through-hole 125 formed by reacting the anodization film with the etching solution has a vertical inner wall.
  • the through hole 125 may be formed by forming a photoresist on the upper surface of the anodized substrate base 120 and patterning the photoresist to form an opening region, and then flowing an etching solution through the opening region. Accordingly, the cross-sectional shape of the through hole 125 is manufactured to have a shape corresponding to the shape of the patterned opening region.
  • the cross-sectional shape of the through hole 125 may be formed in a polygonal shape as well as a circular shape as shown in FIGS. 3A and 3B .
  • a fine space portion 123 may be formed in the anodized film substrate base 120 .
  • the fine space 123 may be formed along the line DL to be cut in a subsequent process.
  • the fine space portion 123 may be partially dug even when the anodized film substrate base 120 is cut, and the dug portion is vertically above and below the anodized film substrate base 120 .
  • the direction it may be formed in the form of a hole or a groove, and if the pierced portion is in the horizontal direction within the pore hole 121, it may be formed in the form of a hole.
  • the fine space 123 may be provided at a position along the line to be cut DL.
  • the cutting is easier when the anodized film substrate base 120 is cut along the line to be cut DL. make it easy to do Through this, when the anodization film substrate base 120 of the original plate is individualized into the unit anodization film substrate base 120 , damage to the anodization film substrate base 120 is prevented.
  • the vertical conductive part 130 is formed by filling the through hole 125 of the anodized substrate base 120 with a conductive material.
  • the conductive material includes copper, tungsten, aluminum, gold, silver, molybdenum, tantalum, solder, indium, or an alloy thereof, and preferably copper or a copper alloy having excellent electrical conductivity.
  • a method of filling the through-holes 125 with the conductive material there are an electroplating method, an electroless plating method, or a selective deposition method.
  • the conductive material may be filled in the through hole 125 by an electroplating method.
  • the vertical conduction unit 130 may be formed in a state in which there is no void.
  • the cross-sectional shape of the vertical conduction unit 130 may be manufactured in a polygonal shape as well as a circular shape, as described with reference to FIGS. 3A and 3B .
  • the vertical conductive parts 130 may be formed such that a plurality of vertical conductive parts 130 are simultaneously connected to one via connection pad 181 .
  • an additional etching process may be performed so that the free space part 127 is formed around the vertical conductive part 130 .
  • the vertical conduction unit 130 may include a main conductor unit 131 and a buffer unit 135 .
  • the same material as the conductive material filled in the through hole 125 may also be filled in the fine space portion 123 .
  • a material different from the material filled in the through hole 125 may be filled.
  • the fine space 123 may not be filled with a separate material therein.
  • a support substrate 140 is provided under the anodization film substrate base 120 to form the anodization film substrate part 110 .
  • the support substrate 140 may be formed of silicon, germanium, silicon-germanium, gallium-arsenide (GaAs), glass, plastic, ceramic substrate, etc. It performs a reinforcing function to facilitate transport and/or handling of the anodized film substrate base 120 .
  • the support substrate 140 may be attached to the anodization film substrate base 120 by an adhesive layer.
  • the adhesive layer may be formed of NCF, ACF, instant adhesive, thermosetting adhesive, laser curing adhesive, ultrasonic curing adhesive, NCP, or the like.
  • a step of preparing a base metal m ( FIG. 26 ( a )), anodizing the base metal m to form a base metal (m) forming the anodization film substrate base 120 on the (FIG. 26(b)), by providing the support substrate 140 on the upper surface of the anodization film substrate base 120, the support substrate 140 and the base metal (m) allowing the anodized film substrate base 120 to be positioned between (Fig. 26(c)), selectively removing only the base metal m (Fig.
  • the anodized film substrate base 120 forming a through-hole 125 (FIG. 26(e)), filling the through-hole 125 of the anodized substrate base 120 with a conductive material to form the vertical conductive portion 130 (FIG. 26) (f)).
  • the support substrate 140 is provided on one surface of the anodization film substrate base 120 from the process before the formation of the through hole 125 in the anodization film substrate base 120, so that the handling of the anodization film substrate base 120 is improved.
  • the support substrate 140 is provided on the anodization film substrate base 120 before the step of removing the metal base material m used during anodization.
  • the support substrate 140 may be provided on the anodized film substrate base 120 shown in FIGS. 13 to 15 .
  • a subsequent process may be performed based on FIG. 26 (f), and a subsequent process may be performed based on FIG. 17 .
  • a redistribution unit 150 is formed on one surface of the anodized substrate base 120 .
  • the redistribution unit 150 may be provided on both surfaces of the anodized substrate base 120 .
  • the redistribution unit 150 includes an insulating layer 160 and a wiring pattern 170 .
  • the insulating layer 160 includes silicon oxide, silicon nitride, silicon carbide, silicon oxynitride, PSG, BPSG, FSG, SiO x C y , spin-on-glass, and spin-on-polymer. low-K dielectric materials, silicon carbon materials, compounds thereof, mixtures thereof, combinations thereof, and the like.
  • the insulating layer 160 may be formed by any suitable known method, such as spinning, CVD, PECVD, HDP-CVD, or the like.
  • the wiring pattern 170 is formed by, for example, forming a photoresist layer on the insulating layer 160 using a photolithography technique and patterning to expose a portion of the insulating layer 160 that will become the wiring pattern 170, thereby forming an insulating layer ( 160) may be formed.
  • An etching process such as an anisotropic dry etching process, may be used to create recesses and/or openings in the insulating layer 160 corresponding to the exposed portions of the insulating layer 160 .
  • the recesses and/or openings may be lined with a diffusion barrier layer (not shown) and filled with a conductive material to form the wiring pattern 170 .
  • the diffusion barrier layer may include one or more layers, such as TaN, Ta, TiN, Ti, CoW, formed by ALD or the like, and the conductive material constituting the wiring pattern 170 includes copper, formed by CVD, PVD, etc. aluminum, tungsten, silver, and combinations thereof, and the like. Any excess diffusion barrier layer and/or conductive material on insulating layer 160 may be removed by using, for example, CMP.
  • the semiconductor chip 10 is mounted on the anodization-based interposer 100 .
  • a plurality of semiconductor chips 10 may be mounted, the first semiconductor chip 10(a) may be a microprocessor (such as a CPU and GPU), and the second semiconductor chip 10(b) may be a memory ( DRAM, HMC (Hybrid Memory Cube), MRAM (Magnetic RAM), PCM (Phase-Change Memory), ReRAM (Resistive RAM), FeRAM (Ferroelectric RAM) and flash memory (NAND flash)) They may be stacked chips connected to each other. Also, the third semiconductor chip 10(c) may be a logic LSI (such as an ASIC, FPGA, and ASSP). A high-temperature process may be required to attach the semiconductor chips 10 to the redistribution unit 150 of the anodized layer-based interposer 100 .
  • a logic LSI such as an ASIC, FPGA, and ASSP
  • the vertical conduction unit 130 In the high-temperature process, the vertical conduction unit 130 also undergoes a temperature change. Numerous pore holes 121 block heat transfer between the vertical conduction units 130 and the redistribution unit 150 due to thermal expansion of the vertical conduction unit 130. It is possible to minimize the peeling phenomenon of
  • a first molding material 31 sealing the semiconductor chip 10 is formed.
  • the first molding material 31 may include a polymer material.
  • the first molding material 31 may be a molding compound layer.
  • the molding compound layer may include an epoxy-based resin having a filler dispersed therein.
  • the filler may include insulating fibers, insulating particles, other suitable elements, or combinations thereof. Thereafter, a portion of the first molding material 31 may be removed by chemical mechanical polishing (CMP) to expose the upper surface of the semiconductor chip 10 .
  • CMP chemical mechanical polishing
  • the anodized film substrate base 120 is manufactured to have the same size and shape as the wafer size and shape, wafer level packaging is possible.
  • the semiconductor chip 10 is protected by the first molding material 31 , and the first molding material 31 functions to support the anodized film-based interposer 100 .
  • the support substrate 140 is removed, and an external connection terminal 190 is formed at a position where the support substrate 140 is removed.
  • the vertical conductive part 130 of the anodized film substrate part 110 When the support substrate 140 is removed, the vertical conductive part 130 of the anodized film substrate part 110 is exposed, and the exposed vertical conductive part 130 can be used for alignment in forming the external connection terminal 190 . have.
  • the vertical conductive part 130 of the anodized film substrate part 110 functions as an alignment mark for the redistribution part 150 formed on one surface and functions as an alignment mark for the external connection terminal 190 formed on the other surface. By doing so, there is no need for a separate process for forming the alignment mark, and the alignment error can be minimized because one surface and the other surface are aligned based on the vertical conduction unit 130 .
  • the vertical conductive part 130 is a functional vertical conductive part 130 to which the wiring pattern 170 of the redistribution unit 150 is electrically connected, and the wiring pattern 170 of the redistribution part 150 is a dummy property in which the wiring pattern 170 is not electrically connected. It may be configured to include a vertical conduction unit 130 .
  • the dummy vertical conduction unit 130 functions as an alignment mark and may be provided in plurality in an arrangement that is easily recognized by a vision camera.
  • the dummy vertical conductive part 130 since the dummy vertical conductive part 130 is not electrically connected to the wiring pattern 170 , it may be used for the purpose of dissipating heat of the semiconductor chip 10 .
  • the dummy vertical conduction unit 130 may be manufactured in the same configuration as that of the vertical conduction unit 130 described above.
  • the external connection terminal 190 includes a lower via connection pad 183 connected to the vertical conductive part 130 and a UBM formed on the lower surface of the lower via connection pad 183 ( 191) and solder bumps 193 formed on the lower surface of the UBM may be provided.
  • the individualized semiconductor package 1 is manufactured by cutting along the line to be cut DL.
  • a fine space portion 123 may be formed in advance on at least one surface of the anodization film substrate base 120 , and through this, the anodization film substrate base 120 made of an anodization film material can be easily and completely formed. can be individualized.
  • the semiconductor chip 10 is mounted and molded on the anodization film-based interposer 100 and mounted on the package substrate 20 . Thereafter, referring to FIG. 25 , the semiconductor package 1 is completed by molding with the second molding material 33 .
  • an anodized film-based interposer 110 an anodized film substrate part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 양극산화막 재질의 양극산화막 기판 베이스, 및 양극산화막 기판 베이스 내부에 구비되는 수직전도부를 포함하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지에 관한 것이다.

Description

양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지
본 발명은 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지에 관한것이다.
최근 휴대폰, 노트북 등의 전자산업에서 제품의 경량화, 소형화, 고속화, 다기능화, 고성능화 및 높은 신뢰성에 대한 요구가 증가하고 있다. 이러한 요구들을 만족시키기 위한 하나의 해결 방안으로 반도체 패키지에 인터포저(Interposer)를 적용하는 방안이 제안되었다. 인터포저는 반도체 패키지 내에서 복수의 반도체 칩들 사이에 게재되어 복수의 반도체 칩들을 수직적으로 적층하여 3차원 적층 패키지를 형성할 수 있다. 또한, 인터포저는 반도체 칩과 패키지 기판 사이에 게재되어 재배선의 기능 및 반도체 칩과 패키지 기판의 접속 결함을 방지하는 기능을 할 수 있다. 최근에 인터포저를 이용하여 반도체 패키지의 신뢰성 및 전기적 특성을 향상시키기 위한 연구들이 이루어지고 있다.
반도체 패키지용 인터포저에 있어서 현재까지 유력한 베이스 물질은 실리콘(Silicon)과 글라스(Glass)이다. 실리콘을 베이스 물질로 이용하는 인터포저를 실리콘 기반 인터포저라 하고, 글라스를 베이스 물질로 이용하는 인터포저를 글라스 기반 인터포저라 한다.
실리콘 기반 인터포저는 실리콘 기판 내부에 비아홀을 가공하고 비아홀 내부에 구리와 같은 전도성 금속을 채우는 실리콘 관통 비아(Through Silicon Via, TSV)기술을 활용하여 제작된다. 실리콘 기반 인터포저는, 실리콘 기판의 소정 부분에 비아홀을 형성하고, 비아홀 내부에 절연막 및 확산방지막을 형성하고, 구리와 같은 전도성 금속을 비아홀 내부에 도금 등의 방법으로 형성하여 제작된다. 실리콘 기판 인터포저는 실리콘을 베이스 물질로 이용하기 때문에 반도체 제조공정을 인라인 형태로 이용할 수 있다는 장점을 가진다.
그러나 실리콘 기반 인터포저 기술의 경우에는 베이스 물질이 실리콘 재질이기 때문에 전기 신호 전송 특성이 좋지 않고 제조 비용이 비싸다는 단점이 있다. 또한 실리콘 기반 인터포저는 실리콘 기판의 한쪽 면에 비아홀을 먼저 형성하고 그 이후에 다른 쪽 면을 CMP 연삭 공정을 통해 박막화 공정을 진행해야 하므로 제조공정이 많고 양면 공정을 하면서 정렬 오차가 발생하는 문제점이 있다.
이러한 실리콘 기반 인터포저를 대체하기 위해, 실리콘 대신 높은 절연저항 물질인 글라스를 베이스 물질로 이용하는 글라스 기반 인터포저에 대한 연구가 진행되고 있다. 글라스 기반 인터포저는 글라스 내부에 비아홀을 가공하고 비아홀 내부에 구리와 같은 전도성 금속을 채우는 글라스 관통 비아(Through Glass Via, TGV)기술을 활용하여 제작된다. 글라스는 그 자체로 절연성을 지니고 있으므로, TSV처럼 절연막 및 확산방지막 등의 박막 공정이 필요 없다.
그러나 글라스 기반 인터포저의 경우, 글라스 기판에 비아홀을 형성하기 위해 레이저를 이용할 경우에는 비아홀이 수직한 형태로 형성되지 않아 전류의 흐름이 안정적이지 못한 문제점이 발생하고, 비아홀 주변부가 레이저로 인한 열 스트레스로 인해 크랙이 쉽게 발생하는 문제점이 발생한다. 또한, 레이저 드릴링 방식을 이용한 비아 홀 형성 방식은 샷(sot) 수 증가에 따른 많은 레이저 설비 투자를 필요로 하게 되고, 비아 홀의 사이즈 축소에 따른 고가의 레이저 설비를 필요하여 제조비용이 상승하는 문제점이 있다.
이처럼 실리콘 또는 글라스 기반의 인터포저로는 반도체 칩을 미세화하는 기술 트렌드에 대응하는데 한계가 있다.
이외에도 수지 재질 또는 세라믹 재질을 베이스 물질로 하는 인터포저 기술이 제안되고 있으나, 종래의 비아홀 형성 수단에 의해 형성되는 비아홀은 기판의 두께 방향으로 비아홀 지름 치수가 일정하게 되지 않고, 이 때문에 어스펙트비가 낮고 비아홀 지름의 미세화, 협피치화에 한계가 있다. 또한 기판의 두께 방향으로 비아홀 지름 치수가 거의 일정하고 어스펙트비가 높은 비아홀의 형성이 가능하더라도 제조에 장시간을 필요로 해, 비용의 대폭적인 증대를 수반하는 문제가 있다.
[선행기술문헌]
[특허문헌]
(특허문헌 1) 대한민국 공개특허공보 공개번호 제2011-0111803호
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 양극산화막 재질을 이용하여 종래기술의 문제점을 해결하는 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지를 제공하는 것을 그 목적으로 한다.
본 발명의 일 특징에 따른 반도체 패키지는 반도체 칩; 및 상기 반도체 칩이 실장되는 양극산화막 기반 인터포저를 포함하며, 상기 양극산화막 기반 인터포저는, 양극산화막으로 이루어지며 내부에 수직전도부를 구비하는 양극산화막 기판부를 포함한다.
또한, 상기 양극산화막 기판 인터포저는, 상기 양극산화막 기판부의 적어도 일면에 구비된 재배선부를 포함한다.
또한, 상기 양극산화막 기반 인터포저 하부에 패키지 기판이 구비되어, 상기 양극산화막 기반 인터포저가 상기 반도체 칩과 상기 패키지 기판 사이에 구비된다.
본 발명의 일 특징에 따른 양극산화막 기반 인터포저는, 양극산화막 재질의 양극산화막 기판 베이스 내부에 수직전도부를 구비하는 양극산화막 기판부; 및 상기 양극산화막 기판부의 적어도 일면에 구비된 재배선부를 포함한다.
본 발명의 일 특징에 따른 양극산화막 기판부는, 양극산화막 재질의 양극산화막 기판 베이스; 및 상기 양극산화막 기판 베이스 내부에 구비되는 수직전도부를 포함한다.
또한, 상기 양극산화막 기판 베이스의 적어도 일면에 부착되는 지지기판을 포함한다.
또한, 상기 수직전도부는, 상기 양극산화시 형성된 기공홀의 폭보다 더 큰 폭을 갖도록 상기 양극산화막을 에칭하여 형성된 관통홀에 구비된다.
또한, 상기 수직전도부는, 상기 양극산화시 형성된 기공홀에 구비된다.
또한, 상기 관통홀과 상기 수직전도부 사이에 형성된 여유공간부를 포함한다.
또한, 상기 수직전도부는, 메인도체부와 상기 메인도체부와 접하는 완충부를 포함한다.
또한, 상기 수직전도부와 접하여 상기 양극산화막 기판 베이스 상에 형성된 비아접속패드를 포함하되, 하나의 상기 비아접속패드에 복수의 상기 수직전도부가 연결된다.
또한, 상기 양극산화막의 적어도 일부가 제거되어 형성된 파인공간부를 포함한다.
본 발명의 일 특징에 따른 양극산화막 기판 베이스는, 모재 금속을 양극산화한 후 상기 모재 금속을 제거하여 형성되는 양극산화막으로 이루어지고, 상기 양극산화시 형성된 기공홀의 폭보다 더 큰 폭을 갖도록 상기 양극산화막을 에칭하여 형성된 관통홀을 포함한다.
또한, 상기 양극산화막의 적어도 일부가 제거되어 형성된 파인공간부를 포함한다.
또한, 상기 관통홀은 다각형의 단면으로 형성된다.
또한, 적어도 하나의 표면 측에 상기 양극산화시 형성되어 상기 기공홀의 일단부를 밀폐하는 배리어층이 구비된다.
또한, 적어도 하나의 표면 측에 상기 양극산화시 형성된 배리어층이 제거되어 상기 기공홀의 밀폐 단부가 노출된다.
또한, 상기 양극산화막 기판 베이스의 적어도 일면에 구비되는 지지기판을 포함한다.
본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저를 반도체 칩과 패키지 기판 사이에 개재할 경우에는, 패키지 기판과 반도체 칩 간의 열 팽창률의 차이로 인한 문제점을 해결할 수 있게 된다. 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저는 실리콘 재질의 반도체 칩과 유기 재질의 패키지 기판 사이의 열 팽창률을 가지기 때문에 양자 간의 열 팽창률의 차이로 인해 발생된 응력을 완화할 수 있게 된다. 이를 통해 패키지 기판과 반도체 칩 사이의 접속부에 균열이 발생하거나, 솔더링 공정의 완료 후에 패키지 기판과 반도체 칩이 냉각될 때 반도체 칩이 손상되는 것을 방지할 수 있다.
기존 실리콘 기반 인터포저와 글라스 기반 인터포저는 실리콘(Silicon) 또는 글라스(Glass)를 베이스 물질로 하는 것인 반면에, 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저는 양극산화막을 베이스 물질로 한다는 점에서 구성상의 차이가 있다. 위와 같이 베이스 물질에 관한 기본적인 구성상의 차이로 인하여 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저는, 기존의 인터포저와 달리, 다음과 같은 장점을 가지게 된다.
첫째, 양극산화막 기판 베이스는 그 자체로 절연성을 지니고 있으므로, 실리콘 기반 인터포저에서 필요한 절연막 및 확산방지막 등의 박막 공정이 필요 없다. 또한 한 번의 에칭 공정을 통해 수많은 관통홀을 한 번에 형성한다는 점에서 글라스 기반 인터포저에서 필요한 고가의 레이저 설비가 필요하지 않게 된다.
둘째, 양극산화막 기판 베이스에 형성되는 관통홀은 그 내측벽이 수직한 형상을 가지며, 관통홀의 형상에도 제약이 없다. 실리콘 기반 인터포저의 경우 수직한 비아홀을 형성하기 위해서는 고가의 건식 식각장비를 이용해야 하는데 이 경우 제조단가가 상승할 뿐만 아니라 제조시간이 오래 걸리는 문제가 발생하고, 레이저를 이용할 경우에는 비아홀의 형상에 제약이 따른다.
셋째, 실리콘 기반 인터포저 또는 글라스 기반 인터포저와는 다르게, 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저는 수직전도부들 사이 영역에 수 nm 내지 수백 nm의 직경을 가지는 수많은 기공홀들이 존재하는 구성을 가진다. 수직전도부들 사이의 수많은 기공홀들은 수직전도부의 온도 변화에 따른 수평적인 열 전달을 차단하는 기능을 수행한다. 수많은 기공홀들은 수많은 공기 기둥을 갖는 기능을 발휘하여 양극산화막 기판 베이스에서 수평 방향으로의 열 전달을 차단하게 된다. 실리콘 기반 인터포저의 경우에는 비아 도체의 온도 변화에 따른 열이 주변의 비아 도체 들에도 전달되기 때문에 비아 도체들을 5㎛이상으로 이격시켜야만 한다. 하지만, 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저는 수직전도부에서 발생한 열이 주변의 수직전도부로 전달되는 것이 차단됨에 따라 수직전도부들을 보다 미세 피치 간격으로 배치할 수 있게 되고 그 결과 반도체 칩의 미세화에 보다 효과적으로 대응할 수 있게 된다. 이처럼 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저는 반도체 칩의 집적도를 향상시킬 수 있고, 주변 열의 전달을 최소화하여 반도체 칩의 전기적 특성 및 신뢰성을 향상시킬 수 있게 된다.
넷째, 실리콘 기반 인터포저 또는 글라스 기반 인터포저와는 다르게, 수직전도부들 사이의 수많은 기공홀 구성을 통해 수직전도부간에 발생하는 기생 커패시터에 의한 커패시티브 커플링(capacitive coupling) 성분을 낮춤으로써 수직전도부의 안정적인 신호 전달이 가능하게 한다.
이상과 같이, 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저는 기존의 실리콘 기반 인터포저 또는 글라스 기반 인터포저의 문제점을 해소하고 제조 비용을 현저히 낮출 수 있으며, 기존의 실리콘 또는 글라스 재질에서는 달성하는데 한계가 있는, 안정적인 신호전달 및 반도체 칩의 미세화가 가능한 효과를 발휘하게 된다.
도 1은 본 발명의 바람직한 일 실시예에 따른 반도체 패키지의 단면도.
도 2는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기반 인터포저의 단면도.
도 3a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도.
도 3b는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도.
도 4a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도.
도 4b는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도로서 비아접속패드를 투명처리한 도.
도 5a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도.
도 5b는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도.
도 6a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도.
도 6b는 도6a부분의 일 실시예 구조를 확대한 도.
도 6c는 도6a부분의 일 실시예 구조를 확대한 도.
도 7a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도.
도 7b는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도.
도 8은 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도.
도 9는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도.
도 10a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도.
도 10b는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도.
도 11은 본 발명의 바람직한 일 실시예에 따른 양극산화막 기반 인터포저의 단면도.
도 12a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도.
도 12b는 도 12a의 A-A’라인을 따르는 단면도의 일 실시예 구조를 나타내는 도.
도 12c는 도 12a의 A-A’라인을 따르는 단면도의 일 실시예 구조를 나타내는 도.
도 12d는 도 12a의 A-A’라인을 따르는 단면도의 일 실시예 구조를 나타내는 도.
도 12e는 도 12a의 A-A’라인을 따르는 단면도의 일 실시예 구조를 나타내는 도.
도 13 내지 25는 본 발명의 일 실시예에 따른 반도체 패키지를 형성하는 방법을 순차적으로 나타내는 공정 단면도들.
도 26은 본 발명의 일 실시예에 따른 반도체 패키지를 형성하는 방법을 순차적으로 나타내는 일부 공정 단면도.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 및 구멍들의 지름 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
본 명세서에서 사용한 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "구비하다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도 1 내지 도 12를 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 반도체 패키지의 단면도이다. 본 발명의 바람직한 실시예에 따른 반도체 패키지(1)는 반도체 칩(10), 양극산화막 기반 인터포저(100) 및 패키지 기판(20)를 포함한다. 반도체 칩(10)은 양극산화막 기반 인터포저(100)에 실장되어 1차적으로 패키징되고, 이후 패키지 기판(20)에 실장되어 2차적으로 패키징되어 반도체 패키지(1)를 구성하게 된다.
반도체 칩(10)은 미세한 피치를 갖는 칩 패드를 포함하는 메모리 칩, 마이크로 프로세서 칩, 로직 칩, 혹은 이들의 조합일 수 있다. 반도체 칩(10)은 양극산화막 기반 인터포저(100) 상에 플립 칩 본딩될 수 있다. 반도체 칩(10)은 특별히 제한되지 않으며 그 예는 로직 LSI(ASIC, FPGA 및 ASSP과 같은), 마이크로프로세서(CPU 및 GPU와 같은), 메모리(DRAM, HMC(Hybrid Memory Cube), MRAM(Magnetic RAM), PCM(Phase-Change Memory), ReRAM(Resistive RAM), FeRAM(강유전성 RAM) 및 플래쉬 메모리(NAND flash)), LED, 전력 장치, 아날로그IC(DC-AC 컨버터 및 절연 게이트 2극 트랜지스터(IGBT)와 같은), MEMS(가속 센서, 압력 센서, 진동기 및 지로 센서와 같은), 무배선 장치(GPS, FM, NFC, RFEM, MMIC 및 WLAN과 같은), 별개 장치, BSI, CIS, 카메라 모듈, CMOS, 수동 장치, GAW 필터, RF 필터, RF IPD, APE 및 BB를 포함한다.
일 실시예로서, 도 1에서 제1반도체 칩(10(a))은 마이크로프로세서(CPU 및 GPU와 같은)일 수 있고, 제2반도체 칩(10(b))은 메모리(DRAM, HMC(Hybrid Memory Cube), MRAM(Magnetic RAM), PCM(Phase-Change Memory), ReRAM(Resistive RAM), FeRAM(강유전성 RAM) 및 플래쉬 메모리(NAND flash))들이 다단으로 적층되어 TSV를 통해 서로 연결된 스택 칩일 수 있다. 또한 제3반도체 칩(10(c))은 로직 LSI(ASIC, FPGA 및 ASSP과 같은)일 수 있다.
제2반도체 칩(10(b))은 제3반도체 칩(10(c))과 TSV를 통해 전기적으로 연결될 수 있다. 또한, 제1반도체 칩(10(a))은 제2반도체 칩(10(b)) 및 제3반도체 칩(10(c))과 전기적으로 연결될 수 있다. 일 실시예로서, 제1반도체 칩(10(a))은 재배선부(150)를 통하여 제2반도체 칩(10(a))과 전기적으로 연결될 수 있다.
양극산화막 기반 인터포저(100)의 하부에는 패키지 기판(20)이 구비된다. 패키지 기판(20)은 기판 베이스(21), 그리고 상면 및 하면에 각각 형성된 상면 배선층(23) 및 하면 배선층(25)를 포함할 수 있다.
패키지 기판(20)의 기판 베이스(21)는 페놀 수지, 에폭시 수지, 폴리이미드 중에서 선택되는 적어도 하나의 물질로 이루어질 수 있다. 예를 들면, 기판 베이스(21)는 FR4, 사관능성 에폭시(tetrafunctional epoxy), 폴리페닐렌 에테르(polyphenylene ether), 에폭시/폴리페닐렌 옥사이드(epoxy/polyphenylene oxide), 비스말레이미드 트리아진(bismaleimide triazine, BT), 써마운트(thermount), 시아네이트 에스터(cyanate ester), 폴리이미드(polyimide) 및 액정 고분자(liquid crystalline polymer) 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 하면 배선층(25)의 하부에는 외부접속단자(26)가 구비될 수 있다.
도 2는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기반 인터포저의 단면도이다.
양극산화막 기반 인터포저(100)는 양극산화막 기판부(110)와 양극산화막 기판부(110)의 적어도 일면에 구비된 재배선부(150)를 포함한다.
재배선부(150)는 양극산화막 기판부(110)의 상면 및 하면 중 일면에 구비될 수 있고, 양극산화막 기판부(110)의 상면 및 하면 모두에 구비될 수 있다.
재배선부(150)는 절연층(160)과 배선패턴(170)을 포함한다. 절연층(160)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물과, PSG, BPSG, FSG, SiOxCy, 스핀-온-글라스, 스핀-온-폴리머(Spin-On-Polymer)와 같은 로우-K 유전체 재료, 실리콘 탄소 재료, 이들의 화합물, 이들의 혼합물, 이들의 조합 등을 포함할 수도 있다. 절연층(160)은 스피닝, CVD, PECVD, HDP-CVD 등과 같은 방법에 의해 형성될 수도 있다.
배선패턴(170)은 예를 들어 포토리소그래피 기술을 사용하여 절연층(160) 상에 포토레지스트 층을 형성하고 패터닝하여 배선패턴(170)이 될 절연층(160)의 부분을 노출시킴으로써 절연층(160)에 형성될 수도 있다. 이방성 건식 에칭 프로세스와 같은 에칭 프로세스는, 절연층(160)의 노출된 부분에 대응하는 절연층(160)에 리세스 및/또는 개구부를 생성하는데 사용될 수도 있다. 리세스 및/또는 개구부는 확산 배리어 층(미도시)으로 라이닝되고 도전성 재료로 충전되어 배선패턴(170)을 구성할 수 있다. 확산 배리어 층은 ALD 등에 의해 형성된, TaN, Ta, TiN, Ti, CoW 등의 하나 이상의 층을 포함할 수도 있으며, 배선패턴(170)을 구성하는 도전성 재료는, CVD, PVD 등에 의해 형성된, 구리, 알루미늄, 텅스텐, 은, 및 이들의 조합 등을 포함할 수도 있다. 절연층(160) 상의 임의의 과도한 확산 배리어 층 및/또는 도전성 재료는 예를 들어 CMP를 사용함으로써 제거될 수도 있다.
배선패턴(170)은 단일 층으로 구성될 수 있다. 또는 배선패턴(170)은 반도체 칩(10)의 칩 패드의 피치간격과 배선의 복잡도에 따라 복수 층으로 구성될 수 있다. 배선패턴(170)을 여러 층으로 할 것인지와 재배선부(150)를 양극산화막 기판부(110)의 상, 하면 중 어느 면에 형성할 것인지는 반도체 칩(10)과 패키지 기판(30) 사이의 배선 설계에 따라 적절하게 구비될 수 있다.
양극산화막 기판부(110)는 양극산화막 기판 베이스(120)를 포함한다. 양극산화막 기판 베이스(120)는 모재 금속을 양극산화한 후 모재 금속을 제거하여 형성되는 양극산화막만으로 이루어진다. 양극산화막은 모재 금속을 양극산화하여 형성된 막을 의미하고, 기공홀(121)은 모재 금속을 양극산화하여 양극산화막을 형성하는 과정에서 형성되는 구멍을 의미한다.
일 실시예로서, 모재 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재 금속을 양극산화하면 모재 금속의 표면에 양극산화알루미늄(Al2O3) 재질의 양극산화막이 형성된다.
양극산화막은 내부에 기공홀(121)이 형성된 다공층(128)과 기공홀(121)의 일단부에서 기공홀(121)을 폐쇄하는 배리어층(129)을 포함하여 구성될 수 있다(도 10a 참조). 배리어층(129)은 양극산화시 모재의 상부에 위치하여 형성되고, 다공층(128)은 배리어층(129)의 상부에 위치하면서 형성된다. 구체적으로, 모재 금속을 양극산화할 경우, 모재 금속 상에 배리어층(129)이 먼저 형성되고, 배리어층(129)이 소정의 두께를 이루게 되면 다공층(128)이 배리어층(129) 상에 형성된다. 배리어층(129)의 두께는, 양극산화 공정 조건에 따라 달라질 수 있으나, 바람직하게는 수 십㎚ 이상 ~ 수㎛이하로 형성될 수 있고, 더욱 바람직하게는 100㎚이상 ~ 1㎛이하 사이로 형성될 수 있다. 다공층(128)의 두께 역시 양극산화 공정 조건에 따라 달라질 수 있으나, 바람직하게는 수 십㎚이상 ~ 수백 ㎛이하로 형성될 수 있다. 다공층(128)을 이루는 기공홀(121)의 직경은 수 ㎚이상 ~ 수백 ㎚이하로 형성될 수 있다. 양극산화 공정이 완료된 이후에 금속 모재를 제거하는 과정이 수행될 수 있다. 이와 같은 과정에 의해 양극산화알루미늄(Al2O3)재질의 양극산화막이 남게 된다. 양극산화막 기판 베이스(120)는 이러한 양극산화막을 이용한다.
양극산화막 기판 베이스(120)는 적어도 하나의 표면 측에 양극산화시 형성되어 기공홀(121)의 일단부를 밀폐하는 배리어층(129)이 구비된 양극산화막 기판 베이스(120)이거나(도 10a 참조), 적어도 하나의 표면 측에 양극산화시 형성된 배리어층(129)이 제거되어 기공홀(121)의 양 단부가 노출되는 양극산화막 기판 베이스(120)일 수 있다(도 10b 참조). 이처럼 양극산화막 기판 베이스(120)는 다공층(128)과 배리어층(121)이 함께 구비되는 구조이거나, 배리어층(121)이 제거되어 다공층(128)만으로 구비될 수 있다.
양극산화막 기판 베이스(120)는 기공홀(121)과는 별도로 기공홀(121)의 폭보다 더 큰 폭을 갖는 관통홀(125)을 가진다. 관통홀(125)은 수 ㎛이상 ~ 수십 ㎛이하의 폭으로 형성될 수 있다. 관통홀(125)은 에칭 공정에 의해 구비될 수 있다. 관통홀(125)은 양극산화막에 습식 반응하는 에칭용액(예를 들어 알칼리 용액)을 이용하여 한번의 에칭 공정으로 다수(일 실시예로서, 수만 내지는 수백 만개)의 관통홀(125)을 한꺼번에 형성할 수 있으므로 한 번에 하나의 비아홀을 형성하는 종래기술 대비 생산속도 및 제조원가 측면에서 유리하다.
관통홀(125)은 양극산화막 기판 베이스(120)의 일면에 포토레지스트를 형성하고 이를 패터닝하여 개구영역을 형성한 다음 개구영역을 통해 에칭 용액을 흘려보냄으로써 형성될 수 있다. 따라서 패터닝된 개구영역의 형상이 그대로 모사되어 관통홀(125)의 단면 형상이 제작된다.
양극산화막 기판부(110)는, 양극산화막 기판 베이스(120)와 양극산화막 기판 베이스(120) 내부에 구비되는 수직전도부(130)를 포함한다.
양극산화막 기판 베이스(120)의 관통홀(125)에는 도전성 재료가 구비되어 수직전도부(130)가 형성된다. 여기서의 도전성 재료는 구리, 텅스텐, 알루미늄, 금, 은, 몰리브덴, 탄탈륨, 솔더, 인듐 또는 이들의 합금을 포함할 수 있다.
패터닝된 포토레지스트를 마스크로 이용한 에칭 공정을 이용하여 관통홀(125)을 형성하기 때문에, 관통홀(125)의 단면 형상에는 제약이 없고 양극산화막이 에칭 용액과 반응하여 형성되는 관통홀(125)의 내측벽은 수직한 내측벽을 형성하게 된다. 수직한 내측벽을 가지는 관통홀(125)의 내부에 도전성 재료가 충진되어 수직전도부(130)을 이루게 된다. 관통홀(125)에 형성되는 수직전도부(130)는 수직한 기둥 형태로 양극산화막 기판 베이스(120)에 구비된다. 양극산화막 기판 베이스(120)의 일단부에서 타단부에 이르기까지 수직전도부(130)는 동일한 단면적을 가지게 되므로, 내측벽이 수직한 형상을 이루지 못하는 비아 도체에 비해 원활한 전기흐름 측면에서 유리하다. 내측벽이 수직한 형상을 이루지 못하고 일단부에서 타단부로 갈수록 단면적이 작아지거나 중앙부로 갈수록 단면적이 작아지는 비아도체의 경우에는 열적, 전기적으로 병목 구간을 형성하지만, 본 발명의 바람직한 실시예에 따른 수직전도부(130)는 일단부에서 타단부까지 그 단면적이 동일하므로 열적, 전기적으로 병목 구간이 없는 구성이 된다.
도전성 재료를 관통홀(125)에 충진하는 방법으로는 전기도금방법, 무전해 도금 방법 또는 선택적 증착방법이 있다. 본 발명의 바람직한 실시예에 따른 양극산화막 기판 베이스(120)는 에칭 공정을 이용하여 관통홀(125)이 제조되기 때문에 높은 종횡비의 구현이 가능하다. 이처럼 높은 종횡비의 관통홀에 도전성 재료를 충전함에 있어서는 수직전도부(130) 내에 공극이 형성되지 않도록 하는 것이 중요하다.
종래 실리콘 기반 인터포저용 기판은 비아홀 내부에 시드층을 형성하고 시드층을 이용하여 전기도금으로 비아도체를 형성하는 방식을 채택하고 있다. 그러나 이러한 종래기술에 따르면 비아홀의 바닥면과 내측벽에서 도금이 동시에 성장하기 때문에 비아홀의 종횡비가 클 경우 비아도체 내부에 공극이 형성되는 문제가 발생하게 된다. 그러나 본 발명의 바람직한 실시예에 따른 수직전도부(130)는 상, 하로 관통된 관통홀(125)을 갖는 양극산화막의 하부에 금속 시드 기판을 재치한 후 전기도금을 하여 일방향으로(관통홀(125)의 하부에서 상부 방향으로) 도금층을 성장시키면서 수직전도부(130)가 형성되므로 수직전도부(130) 내부에 공극이 형성되지 않는다.
양극산화막 기판부(110)는, 양극산화막 기판 베이스(120)의 적어도 일면에 구비되는 지지기판(140)을 포함할 수 있다.
실리콘 기반 인터포저용 기판부는 충분한 두께를 가지는 실리콘 웨이퍼 상면에서 1차적으로 비아도체 및 배선부를 형성하고 뒤집어서 후면을 가공하는 공정을 거치기 때문에, 취급이 용이할 수 있다. 하지만, 양극산화막 기판 베이스(120)는 양극산화 공정을 통해 그 두께가 수십 ㎛ 내지 수백 ㎛의 두께로 제작되고, 관통홀(125)이 양극산화막 기판 베이스(120)를 상, 하로 관통하는 형태로 제작되므로 양극산화막 기판 베이스(120)를 운반 및/또는 취급하는 과정에서 양극산화막 기판 베이스(120)가 취성 파괴될 우려가 있다. 특히, 양극산화막 기판 베이스(120)는 절단 예정라인을 따라 미리 파인공간부(123)가 형성될 수 있으므로 양극산화막 기판 베이스(120)를 운반 및/또는 취급하는 과정에서 양극산화막 기판 베이스(120)가 더욱 쉽게 취성 파괴될 수 있다. 이러한 점을 방지하기 위해, 본 발명의 바람직한 실시예에 따른 양극산화막 기판부(110)는 양극산화막 기판 베이스(120)의 적어도 일면에 구비된 지지기판(140)을 포함할 수 있다. 지지기판(140)은 실리콘, 게르마늄, 실리콘-게르마늄, 갈륨-비소(GaAs), 유리, 플라스틱, 세라믹 기판, 수지 등으로 형성될 수 있으며, 후속 공정을 수행하는 동안 양극산화막 기판 베이스(120)의 휨 변형을 방지하고, 양극산화막 기판 베이스(120)의 운반 및/또는 취급을 용이하게 한다. 지지기판(140)은 접착층에 의해 양극산화막 기판 베이스(120)에 부착될 수 있다. 접착층은 NCF, ACF, 순간 접착제, 열경화성 접착제, 레이저 경화형 접착제, 초음파 경화형 접착제, NCP 등으로 형성될 수 있다.
이하에서는 도 3 내지 도 12를 참조하여 양극산화막 기판부(110)에 대하여 살펴본다. 본 발명의 바람직한 실시예에 따른 양극산화막 기판부(110)는 도 3 내지 도 12를 참조하여 설명되는 일 실시예의 구성요소 중 적어도 어느 하나를 포함하여 구성될 수 있다.
도 3a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도이고, 도 3b는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도이다.
도 3a 및 도 3b를 참조하면, 양극산화막 기판 베이스(120)는 전도영역(CA)과 전도영역(CA) 주변에서 전도영역(CA)을 감싸는 형태로 형성된 기공홀영역(PA)을 포함한다. 전도영역(CA)은 양극산화시 형성된 기공홀(121)의 폭보다 더 큰 폭을 갖도록 양극산화막을 에칭하여 형성된 관통홀(125)에 전도성 물질을 충진하여 형성될 수 있다. 다른 실시예로서 전도영역(CA)은 양극산화시 형성된 기공홀(121)에 전도성 물질을 충진하여 형성될 수도 있다. 전도영역(CA)은 반도체 칩(10)과 전기적으로 연결되는 전기 전도성 영역일 수 있다. 또는 전도영역(CA)은 반도체 칩(10)과는 전기적으로 연결되지 않으면서 반도체 칩(10)의 열을 방열하는 열 전도성 영역일 수 있다.
전도영역(CA)은 수직전도부(130)을 통해 상, 하로 전기 또는 열을 전도시키는 영역일 수 있다. 수직전도부(130)의 재질이 전기전도성이 높은 재질인 경우에는 전도영역(CA)은 전기전도성 영역이 되고, 수직전도부(130)의 재질의 열전도성이 높은 재질인 경우에는 열전도성 영역이 된다. 여기서 전기전도성이 높은 재료에는 구리, 텅스텐, 알루미늄, 금, 은, 몰리브덴, 탄탈륨, 솔더, 인듐 또는 이들의 합금을 포함할 수 있다. 또한 열전도성이 높은 재료에는 베릴륨 옥사이드, 알루미늄 나이트라이드, 실리몬 카바이드 또는 열전도성이 높은 고분자 복합재료를 포함할 수 있다. 전도영역(CA)은 복수개가 구비되어 그 중 일부는 전기전도성 영역이 되고, 나머지는 열전도성 영역으로 구비될 수 있다.
기공홀영역(PA)은 내부가 비워있는 기공홀(121)이 존재하는 영역으로서 전도영역(CA)주변에서 전도영역(CA)을 감싸는 형태로 형성되어 전도영역(CA)을 주변으로부터 고립시키는 기능을 수행한다. 기공홀영역(PA)은 양극산화막 재질로 구성되어 절연 기능을 가짐과 동시에 기공홀(121)의 단열 기능을 통해 전도영역(CA)을 전기적, 열적으로 고립시키는 기능을 가진다.
전도영역(CA)에는 양극산화막 기판 베이스(120)를 관통하면서 양극산화막 기판 베이스(120) 내부에 형성되는 수직전도부(130)가 구비될 수 있다.
본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부(110)의 수직전도부(130)의 단면 형상은 임의의 형상으로 구비될 수 있다. 양극산화막 기판 베이스(120)의 관통홀(125)은 에칭 공정을 통해 형성되므로, 도 3b에 도시된 바와 같이, 그 단면 형상이 원형 뿐만 아니라 사각형, 삼각형, 육각형 등 다각형의 단면으로 형성될 수 있다. 원형 단면은 수직전도부(130)가 열 팽창 시 주변의 양극산화막으로 균등한 응력을 인가하므로 양극산화막의 크랙 방지 측면에서 다른 형상에 비해 유리하다. 반면에 사각형 또는 육각형의 다각형의 단면은 복수의 수직전도부(130)간에 동일 피치간격일 때 원형 단면에 비해 그 단면적이 크기 때문에 전기전도성 및/또는 열전도성이 원형 단면보다 유리하다.
도 4a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도이고, 도 4b는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도로서 비아접속패드를 투명처리한 도이다.
도 4a 및 도4b를 참조하면, 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부(110)는 수직전도부(130)와 접하여 양극산화막 기판 베이스(120) 상에 형성된 비아접속패드(181)를 포함하되, 하나의 비아접속패드(181)에 복수의 수직전도부(130)가 연결될 수 있다.
하나의 비아접속패드(181)에 대응하여 복수개의 수직전도부(130)가 접하여 구비될 수 있다. 하나의 비아접속패드(181)의 면적은 그에 대응되는 복수개의 수직전도부(130)의 면적의 합보다 크다.
수직전도부(130)은 후속공정의 리플로우 공정(Reflow) 또는 열압착본딩 공정(TCB) 등을 수행하는 과정에서 열 팽창 및/또는 수축할 수 있는데, 이때 하나의 비아접속패드(181)에 대응하여 복수개의 수직전도부(130)가 접하여 구비함으로써 수직전도부(130)가 팽창 및/또는 수축할 수 있는 부피를 줄일 수 있게 된다. 하나의 비아접속패드(181)에 대응하여 제1단면적을 가지는 하나의 수직전도부(130)을 접하여 구비하는 구성과 달리, 하나의 비아접속패드(181)에 대응하여 복수개의 수직전도부(130)가 제1단면적보다 작은 제2단면적을 가지는 구성에 따르면, 온도 변화에 따른 부피 팽창량이 줄어드므로 수직전도부(130)의 열 팽창에 의해 수직전도부(130) 상의 물질층의 박리를 방지할 수 있게 된다. 본 발명의 바람직한 실시예에 따르면, 수직전도부(130) 상에는 재배선부(150)가 구비될 수 있는데, 수직전도부(130)를 복수개로 쪼개어 각각의 단면적을 줄임으로써 수직전도부(130)를 구성하는 구리 등이 열에 의해 팽창함에 따른 재배선부(150)의 층간 박리 문제를 방지할 수 있게 된다.
여기서 복수개로 구비되는 수직전도부(130)의 단면 형상은 원형 뿐만 아니라 사각형, 삼각형, 육각형 등 다각형의 단면으로 형성될 수 있으며, 그 형상에는 제한이 없다. 또한 수직전도부(130)의 수평 단면 형상과 비아접속패드(181)의 수평 단면 형상은 서로 대응되는 형상일 수 있다. 일 실시예로서, 비아접속패드(181)가 사각형의 수평 단면 형상이면 수직전도부(130)의 수평 단면 형상도 이에 대응하여 사각형의 형상일 수 있다. 다만 이에 한정되는 것은 아니며 비아접속패드(181)의 수평 단면 형상과 수직전도부(130)의 수평 단면 형상은 서로 다른 형상으로 구비될 수 있다.
하나의 비아접속패드(181)에 대응하여 복수개의 수직전도부(130)가 접하여 구비되는 구성에 따르면, 복수개의 수직전도부(130) 중 어느 하나의 수직전도부(130)에서 도전성 재료가 제대로 충진되지 않아 그 기능을 온전히 수행하지 못하더라도 나머지 수직전도부(130)를 통해 그 기능이 온전히 달성될 수 있다.
도 5a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도이고, 도 5b는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도이다.
도 5a 및 도 5b를 참조하면, 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부(110)는 관통홀(125)과 수직전도부(130) 사이에 형성된 여유공간부(127)를 포함할 수 있다.
수직전도부(130)가 관통홀(125)의 내측벽에 빈틈없이 구비되지 않고, 수직전도부(130)와 관통홀(125) 사이에는 이격된 공간으로서 여유공간부(127)가 형성될 수 있다. 수직전도부(130) 주변부에 여유공간부(127)를 구비함으로써, 수직전도부(130)가 열 팽창할 때에 여유공간부(127)가 수직전도부(130)의 폭 방향의 변형을 허용함으로써 수직전도부(130)의 길이 방향으로 위치하는 물질층의 박리를 방지할 수 있게 된다. 본 발명의 바람직한 실시예에 따르면, 수직전도부(130)의 상, 하면에는 비아접속패드(181, 183)가 구비될 수 있는데, 관통홀(125)과 수직전도부(130) 사이에 형성된 여유공간부(127)를 구비함으로써 수직전도부(130)를 구성하는 구리 등이 열에 의해 팽창함에 따른 비아접속패드(181, 183)의 층간 박리 문제를 방지할 수 있게 된다.
여유공간부(127)는 관통홀(125) 내부에 공극없이 수직전도부(130)를 먼저 형성한 이후에 후속 공정으로 수직전도부(130)의 주변을 추가 에칭함으로써 형성될 수 있다.
수직전도부(130)는 다각형의 단면 형상을 가지며, 여유공간부(127)는 수직전도부(130)의 적어도 하나의 변에 인접하여 형성될 수 있다. 도 5B를 참조하면, 수직전도부(130)는 사각형의 단면 형성을 가지며 여유공간부(127)는 수직전도부(130)의 2개의 변에 인접하여 형성되거나 수직전도부(130)의 꼭지점을 기준으로 외측으로 연장되는 호 형태로 형성되는 것을 도시하고 있다. 다만, 본 발명의 바람직한 실시예에 따른 여유공간부(127)의 형상은 도 5B에 도시된 형상으로 한정되는 것은 아니며, 수직전도부(130)가 열 팽창할 때에 여유공간부(127)가 수직전도부(130)의 폭 방향의 변형을 허용할 수 있는 구조라면 모두 가능하다. 일 실시예로서, 수직전도부(130)가 원형 단면을 가지는 경우, 여유공간부(127)는 임의의 형상으로 수직전도부(130) 주변에서 빈 공간을 형성하며 구비될 수 있다.
도 6a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도이고, 도 6b는 도 6a부분의 일 실시예 구조를 확대한 도면이며, 도 6c는 도 6a부분의 일 실시예 구조를 확대한 도면이다.
도 6a 내지 도 6c를 참조하면, 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부(110)는, 양극산화시 형성된 기공홀(121)에 도전성 재료가 충진되어 형성된 수직전도부(130)를 포함할 수 있다. 여기서의 도전성 재료는 구리, 텅스텐, 알루미늄, 금, 은, 몰리브덴, 탄탈륨, 솔더 또는 인듐을 포함할 수 있다.
도 6a 내지 도 6c에 도시된 수직전도부(130)는 양극산화시 형성된 기공홀(121)에 도전성 재료가 충진되어 형성된다는 점에서, 양극산화시 형성된 기공홀(121)과 별도로 형성된 관통홀(125)에 도전성 재료가 충진되어 형성되는 일 실시예의 구조와는 차이가 있다. 양극산화시 형성된 기공홀(121)에 도전성 재료가 충진되어 형성되는 수직전도부(130)의 구성은, 수직전도부(130)가 팽창할 수 있는 부피를 현저히 줄일 수 있으므로, 수직전도부(130)의 열 팽창에 의해 수직전도부(130) 상의 비아접속패드(181)의 박리를 보다 효과적으로 방지할 수 있게 된다.
도 6b및 도 6c를 참조하면, 수직전도부(130)는, 기공홀(121)에 도전성 재료가 충진되어 형성되는 수직전도부(130)가 양극산화막 기판 베이스(120)의 상면으로 돌출되지 않는 구조로 형성될 수 있고(도 6b), 또는 기공홀(121)에 도전성 재료가 충진되어 형성되는 수직전도부(130)가 양극산화막 기판 베이스(120)의 상면으로 돌출되는 구조(도 6c)로 형성될 수 있다. 여기서 도 6c에 도시된 구조와 같이, 기공홀(121)에 도전성 재료가 충진되어 형성되는 수직전도부(130)가 양극산화막 기판 베이스(120)의 상면으로 돌출되는 구조에 따르면, 수직전도부(130)와 비아접속패드(181)간의 접촉면적이 커져서 비아접속패드(181)의 박리를 보다 효과적으로 방지할 수 있다.
본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부(110)의 수직전도부(130)는, 메인도체부(131)와 메인도체부(131)와 접하는 완충부(135)를 포함할 수 있다. 완충부(135)는 메인도체부(131)의 내부와 외부 중 적어도 일부에 구비될 수 있다.
도 7a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도이고, 도 7b는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도이다.
도 7a 및 도 7b에 도시된 수직전도부(130)는, 메인도체부(131)의 내부에 완충부(135)를 구비한다. 완충부(135)는 금속 또는 비금속 재질로 형성될 수 있다. 완충부(135)를 형성하는 재질로는 메인도체부(131)의 탄성률보다 낮은 탄성률을 갖는 재질인 것이 바람직하다. 일 실시예로서, 메인도체부(131)의 재질이 구리인 경우에는 완충부(135)의 재질은 솔더일 수 있다. 또는 완충부(135)는 폴리머 재질일 수 있다.
도 7b를 참조하면, 완충부(135)의 단면 형상은 메인도체부(131)의 단면 형상과 동일한 형상으로 구비될 수 있다. 이를 통해 메인도체부(131)의 응력이 균일하게 분산되어 완충부(135)에 의해 흡수될 수 있다. 한편, 서로 이격되는 메인도체부(131)들 사이에 완충부(135)가 구비될 수 있다. 이 경우 완충부(135)는 튜브 형태로 형성될 수 있다.
도 8은 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도이다. 도 8을 참조하면, 수직전도부(130)는, 메인도체부(131)와 메인도체부(131)의 적어도 일면에 구비된 완충부(135)를 포함한다. 완충부(135)는 메인도체부(131)의 상면 및/또는 하면에 구비될 수 있다. 이 경우 완충부(135)는 금속 재질로 형성될 수 있으며, 메인도체부(131)의 탄성률보다 낮은 탄성률을 갖는 재질인 것이 바람직하다. 예컨대, 메인도체부(131)의 재질이 구리인 경우에는 완충부(135)의 재질은 솔더일 수 있다.
도 9는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도이다. 도9를 참조하면, 수직전도부(130)는 메인도체부(131)의 외부에 완충부(135)를 구비한다. 메인도체부(131)와 양극산화막 기판 베이스(120) 사이에 완충부(135)가 구비된다. 여기서 완충부(135)는 금속 또는 비금속 재질로 형성될 수 있다. 완충부(135)를 형성하는 재질로는 메인도체부(131)의 탄성률보다 낮은 탄성률을 갖는 재질인 것이 바람직하다. 일 실시예로서, 메인도체부(131)의 재질이 구리인 경우에는 완충부(135)의 재질은 솔더일 수 있다. 또는 완충부(135)는 폴리머 재질일 수 있다.
이처럼 본 발명의 바람직한 실시예에 따른 수직전도부(130)가 메인도체부(131)와 완충부(135)를 포함하여 구성됨에 따라, 메인도체부(131)가 온도 변화에 의해 열 팽창하더라도 완충부(135)가 탄성적으로 변형하므로 메인도체부(131)의 열 팽창에 따른 응력을 완충부(135)가 흡수함으로써 메인도체부(131)가 관통홀(125)의 내측벽에서 박리되는 것을 방지하고 수직전도부(130)의 상부 및/또는 하부에 위치하는 비아접속패드(181)의 박리를 방지할 수 있다.
본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부(110)의 양극산화막 기판 베이스(120)는 적어도 하나의 표면 측에는 양극산화시 형성되어 기공홀(121)을 밀폐하는 배리어층(129)이 구비되거나, 적어도 하나의 표면 측에는 양극산화시 형성된 배리어층(129)이 제거되어 기공홀(121)이 노출되는 구조로 형성될 수 있다.
도 10a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 단면도이고, 도 10b는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도이다.
도 10a을 참조하면, 양극산화막 기판 베이스(120)는 적어도 하나의 표면 측에는 양극산화시 형성되어 기공홀(121)의 일단부를 밀폐하는 배리어층(129)이 구비되는 구조이다. 배리어층(129)의 상면에는 재배선부(150)가 형성될 수 있다. 이처럼 재배선부(150) 하부에 배리어층(129)이 구비되는 구조에 따르면, 배리어층(129)의 상부에 재배선부(150)를 형성할 때 재배선부(150)의 평탄도를 향상시킬 수 있다는 점에서 유리하게 작용할 수 있다. 이를 통해 재배선부(150)의 평탄화 공정을 생략할 수 있다. 또한 기공홀(121)이 노출되지 않는 구조이기 때문에 기공홀(121)에 미세한 파티클이 부착된 후 후속공정시 미세한 파티클이 아웃가싱되어 후속 공정에 영향을 미치는 것을 방지할 수 있다.
도 10b을 참조하면, 양극산화막 기판 베이스(120)는 표면 측에서 기공홀(121)이 노출되는 구조이다. 기공홀(121)이 노출되는 표면 상에 재배선부(150)를 형성하는 구성에 의하면, 상부로 노출된 기공홀(121)에 의해 그 상부에 형성되는 재배선부(150)의 박리를 방지하는 효과를 갖는다. 보다 구체적으로 양극산화막 기판 베이스(120)의 상부에는 재배선부(150)가 형성되는데, 재배선부(150)의 적어도 일부분이 기공홀(121) 내부로 침투되어 앵커링되므로 재배선부(150)의 박리를 보다 효과적으로 방지할 수 있다.
본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부(110)는 외부 접속 단자(190)를 포함할 수 있다. 도 11은 본 발명의 바람직한 일 실시예에 따른 양극산화막 기반 인터포저의 단면도이다. 도 11을 참조하면, 양극산화막 기판부(110)의 하부에는 수직전도부(130)와 접속하는 하부 비아접속패드(183)와, 하부 비아접속패드(183)의 하면에 형성되는 UBM(Under Bump Metallurgy, 191)과, UBM의 하면에 형성되는 솔더범프(193)가 구비된다. 하부 비아접속패드(183)는 수직전도부(130)와 동일 재질로 형성될 수 있다. UBM(191)은 하나 또는 복수의 비솔더 금속층을 포함할 수 있다. 예를 들어, UBM(191)은 구리 또는 구리 합금을 포함하는 구리 함유층을 포함할 수 있고, 또한 구리 함유층 상에 금속 캐핑층을 포함할 수 있다. 금속 캐핑층은 니켈 함유층들, 팔라듐 함유층들 및/또는 그 밖의 유사한 것 또는 이들의 다중층 들일 수 있다. 솔더 범프(193)는 Sn-Ag 합금, Sn-Ag-Cu 합금 또는 그 밖의 유사한 것으로 형성될 수 있고, 납을 함유하지 않거나 함유할 수 있다.
양극산화막 기판 베이스(120)는 파인공간부(123)를 포함할 수 있다. 파인공간부(123)는 양극산화막 기판 베이스(120)의 적어도 일부가 제거되어 형성될 수 있다. 파인공간부(123)는 양극산화막 기판 베이스(120)의 양 면 중에서 재배선부(150)가 형성되지 않는 면에 형성되는 것이 바람직하다. 후속 공정에서 양극산화막 기판 베이스(120)의 제1면에는 재배선부(150)가 형성되어 반도체 칩(10)이 실장되고 이를 뒤집은 다음 양극산화막 기판 베이스(120)의 제2면에서 외부접속단자(190)를 형성한 이후에 제2면이 상측으로 향한 상태에서 개별화 공정이 진행되기 때문에, 파인공간부(123)가 제2면에 형성된 구조가 외부접속단자(190)를 제2면에 형성하는 공정에 간섭을 덜 줄 뿐만 아니라 제2면 측에서 개별화 수단에 의한 개별화가 진행되어 보다 쉽게 절단되도록 하기 때문이다.
도 12a는 본 발명의 바람직한 일 실시예에 따른 양극산화막 기판부의 평면도이고, 도 12b는 도 12a의 A-A’라인을 따르는 단면도의 일 실시예 구조를 나타내는 도면이며, 도 12c는 도 12a의 A-A’라인을 따르는 단면도의 일 실시예 구조를 나타내는 도면이고, 도 12d는 도 12a의 A-A’라인을 따르는 단면도의 일 실시예 구조를 나타내는 도면이다.
파인공간부(123)는 양극산화막 기판 베이스(120)의 절어도 일부가 파여 형성될 수 있다. 여기서 파이는 부분이 양극산화막 기판 베이스(120)의 상, 하 수직 방향일 경우에는 홀 또는 홈의 형태로 형성되고, 파이는 부분이 기공홀(121)내에서 수평 방향일 경우에는 확공의 형태로 형성될 수 있다.
양극산화막 기판 베이스(120)는 웨이퍼 크기 및 형상에 대응되는 크기 및 형상으로 제작될 수 있다. 웨이퍼 크기 및 형상에 대응되는 크기 및 형상으로 제작된 양극산화막 기판 베이스(120)를 원판의 양극산화막 기판 베이스(120)라 칭하고, 후속 공정에서 절단되어 개별화된 것을 단위 양극산화막 기판 베이스(120)라 칭한다. 원판의 양극산화막 기판 베이스(120)가 보다 작은 크기의 단위 양극산화막 기판 베이스(120)로 절단될 때, 파인공간부(123)는 절단예정라인(DL)을 따르는 위치에 구비될 수 있다. 파인공간부(123)가 절단예정라인(DL)을 따라 양극산화막 기판 베이스(120)에 형성될 경우에는, 양극산화막 기판 베이스(120)를 절단예정라인(DL)을 따라 절단할 때에 절단이 보다 쉽게 이루지도록 한다. 이를 통해 원판의 양극산화막 기판 베이스(120)를 단위 양극산화막 기판 베이스(120)로 개별화할 때, 양극산화막 기판 베이스(120)의 파손을 방지하도록 한다.
도 12a를 참조하면, 파인공간부(123)는 절단예정라인(DL)을 따라 양극산화막 기판 베이스(120)에 형성된다. 절단예정라인(DL)을 따라 파인공간부(123)가 적어도 하나 구비될 수 있다. 이를 통해 절단예정라인(DL)을 따라 절단할 경우에 양극산화막 기판 베이스(120)가 보다 쉽게 절단되며, 절단시 버(burr) 발생을 취소화하고, 절단시 발생하는 응력이 양극산화막 기판 베이스(120)로 전달되는 것을 방지할 수 있다. 양극산화막 기판 베이스(120)는 취성 파괴가 일어나기 쉬운 재질이므로 절단예정라인(DL)을 따라 형성된 파인공간부(123)의 구성을 통해 취성 파괴의 우려를 최소화할 수 있다.
도 12b를 참조하면, 파인공간부(123)는 양극산화막 기판 베이스(120)를 상, 하로 관통하는 홀 형태로 구비될 수 있다. 도 12c를 참조하면, 파인공간부(123)는 일정 깊이만으로 파여 홈 형태로 구비될 수 있다.
한편, 도 12e를 참조하면, 파인공간부(123)는 기공홀(121)의 직경이 확경되어 형성되는 확공부(126A)로 구비될 수 있다. 금속 모재를 양극산화하면 수많은 기공홀(121)이 규칙적으로 형성되게 되는데, 이러한 기공홀(121)의 일부 영역(예를 들어 절단예정라인(DL))에 위치하는 기공홀(121)들의 기공을 확공하여 확공부(126A)를 형성한다. 이를 통해 양극산화막 기판 베이스(120)는 양극산화시 형성된 기공홀(121)의 기공이 확공된 확공부(126A)와 양극산화시 형성된 기공홀(121)의 기공을 그대로 유지하는 비확공부(126B)를 포함하여 형성된다. 확공부(126A)의 구성을 통해 양극산화막 기판 베이스(120)가 보다 쉽게 절단될 수 있다.
도 12d를 참조하면, 파인공간부(123)의 내부에는 충진재(124)가 구비될 수 있다. 도 12d에 도시된 충진재(124)는 도 12c에 도시된 파인공간부(123)의 구조에 구비되는 것으로 도시하고 있으나, 도 12b에 도시된 파인공간부(123)의 구조에 구비될 수 있다. 또한 충진재(124)는 도 12e에 도시된 확공부(126A)에도 충진될 수 있다.
충진재(124)는 금속 또는 비금속 재질로 형성될 수 있다. 충진재(124)의 재질에 따라 파인공간부(123)의 기능 내지는 양극산화막 기판 베이스(120)의 기능이 보강된다. 충진재(124)의 재질에 따라 충진재(124)는 방열 기능을 수행할 수 있고, 절단시 버(burr) 발생을 취소화할 수 있다. 또한 충진재(124)는 절단 이후 단위 양극산화막 기판 베이스(120)의 측면을 보강하는 기능을 수행할 수 있다.
충진재(124)는 양극산막 기판부(110)의 열팽창 계수를 조절하는 기능을 수행할 목적으로 채용될 수 있다. 충진재(124)가 양극산화막 기판부(110)의 열팽창 계수를 조절하여 반도체 칩(10)과의 접속부분 및/또는 패키지 기판(20)과의 접속 부분이 파손되는 것을 방지할 수 있다.
다시 도 1을 참조하면, 본 발명의 바람직한 실시예에 따른 반도체 패키지(1)는 반도체 칩(10)과 반도체 칩(10)이 실장되는 양극산화막 기반 인터포저(100)를 포함한다.
본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저(100)는 양극산화막 기판부(110)와 재배선부(150)를 포함하여 구성될 수 있다. 양극산화막 기반 인터포저(100) 하부에 패키지 기판(20)이 구비되어, 양극산화막 기반 인터포저(100)가 반도체 칩(10)과 패키지 기판(30) 사이에 구비될 수 있다. 양극산화막 기반 인터포저(100)는 반도체 칩(10)과 패키지 기판(30) 사이에 게재되어 재배선의 기능 및 반도체 칩(10)과 패키지 기판(30)의 접속 결함을 방지하는 기능을 할 수 있다.
유기 재료로 이루어지고 배선 패턴이 형성된 패키지 기판(30)상에 반도체 칩(10)을 직접 탑재하고 솔더링 등을 실시함으로써 반도체 패키지(1)를 제작하는 경우, 솔더 용융 온도까지 패키지 기판(30)과 반도체 칩(10)을 가열할 필요가 있다. 이때, 유기 재료로 이루어진 패키지 기판(30)의 열 팽창률은 실리콘으로 이루어진 반도체 칩(10)의 열 팽창률과 상이하므로, 패키지 기판(30)과 반도체 칩(10) 사이의 접속부에 균열이 발생할 수 있고, 솔더링 공정의 완료 후에 패키지 기판(30)과 반도체 칩(10)이 냉각되는 경우에 반도체 칩(10)이 손상을 입을 수 있다.
하지만, 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저(100)를 반도체 칩(10)과 패키지 기판(30) 사이에 개재할 경우에는, 패키지 기판(30)과 반도체 칩(10) 간의 열 팽창률의 차이로 인한 전술한 문제점을 해결할 수 있게 된다. 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저(100)는 실리콘 재질의 반도체 칩(10)과 유기 재질의 패키지 기판(30) 사이의 열 팽창률을 가지기 때문에 양자 간의 열 팽창률의 차이로 인해 발생된 응력을 완화할 수 있게 된다. 이를 통해 패키지 기판(30)과 반도체 칩(10) 사이의 접속부에 균열이 발생하거나, 솔더링 공정의 완료 후에 패키지 기판(30)과 반도체 칩(10)이 냉각되는 경우에 반도체 칩(10)이 손상되는 것을 방지할 수 있다.
한편, 기존 실리콘 기반 인터포저와 글라스 기반 인터포저는 실리콘(Silicon) 또는 글라스(Glass)를 베이스 물질로 하는 것인 반면에, 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저(100)는 양극산화막을 베이스 물질로 한다는 점에서 구성상의 차이가 있다. 위와 같이 베이스 물질에 관한 기본적인 구성상의 차이로 인하여 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저(100)는, 기존의 인터포저와 달리, 다음과 같은 장점을 가지게 된다.
첫째, 양극산화막 기판 베이스(120)는 그 자체로 절연성을 지니고 있으므로, 실리콘 기반 인터포저에서 필요한 절연막 및 확산방지막 등의 박막 공정이 필요 없다. 또한 한 번의 에칭 공정을 통해 수많은 관통홀(125)을 한 번에 형성한다는 점에서 글라스 기반 인터포저에서 필요한 고가의 레이저 설비가 필요하지 않게 된다.
둘째, 양극산화막 기판 베이스(120)에 형성되는 관통홀(125)는 그 내측벽이 수직한 형상을 가지며, 관통홀(125)의 형상에도 제약이 없다. 실리콘 기반 인터포저의 경우 수직한 비아홀을 형성하기 위해서는 고가의 건식 식각장비를 이용해야 하는데 이 경우 제조단가가 상승할 뿐만 아니라 제조시간이 오래 걸리는 문제가 발생하고, 레이저를 이용할 경우에는 비아홀의 형상에 제약이 따른다.
셋째, 실리콘 기반 인터포저 또는 글라스 기반 인터포저와는 다르게, 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저(100)는 수직전도부(130)들 사이 영역에 수 nm 내지 수백 nm의 직경을 가지는 수많은 기공홀(121)들이 존재하는 구성을 가진다. 수직전도부(130)들 사이의 수많은 기공홀(121)들은 수직전도부(130)의 온도 변화에 따른 수평적인 열 전달을 차단하는 기능을 수행한다. 수많은 기공홀(121)들은 수많은 공기 기둥을 갖는 기능을 발휘하여 양극산화막 기판 베이스(120)에서 수평 방향으로의 열 전달을 차단하게 된다. 인터포저 상에는 복수개의 반도체 칩이 실장될 수 있는데, 실리콘 기반 인터포저의 경우에는 비아 도체의 온도 변화에 따른 열이 주변의 비아 도체 들에도 전달되기 때문에 비아 도체들을 5㎛이상으로 이격시켜야만 한다. 하지만, 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저는 수직전도부(130)에서 발생한 열이 주변의 수직전도부(130)로 전달되는 것이 차단됨에 따라 수직전도부(130)들을 미세 피치 간격으로 배치할 수 있게 되고 그 결과 반도체 칩의 미세화에 보다 효과적으로 대응할 수 있게 된다. 이처럼 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저(100)는 반도체 칩의 집적도를 향상시킬 수 있고, 주변 열의 전달을 최소화하여 반도체 칩(10)의 전기적 특성 및 신뢰성을 향상시킬 수 있게 된다.
넷째, 실리콘 기반 인터포저 또는 글라스 기반 인터포저와는 다르게, 수직전도부(130)들 사이의 수많은 기공홀(121) 구성을 통해 수직전도부(130)간에 발생하는 기생 커패시터에 의한 커패시티브 커플링(capacitive coupling) 성분을 낮춤으로써 수직전도부(130)의 안정적인 신호 전달이 가능하게 한다.
이상과 같이, 본 발명의 바람직한 실시예에 따른 양극산화막 기반 인터포저(100)는 기존의 실리콘 기반 인터포저 또는 글라스 기반 인터포저의 문제점을 해소하고 제조 비용을 현저히 낮출 수 있으며, 기존의 실리콘 또는 글라스 재질에서는 달성하는데 한계가 있는, 안정적인 신호전달 및 반도체 칩의 미세화가 가능한 효과를 발휘하게 된다.
도 13 내지 도 25는 본 발명의 일 실시예에 따른 반도체 패키지를 형성하는 방법을 순차적으로 나타내는 공정 단면도들이다. 이하에서는 도 13 내지 도 25를 참조하여, 본 발명의 바람직한 실시예에 따른 반도체 패키지(1)이 제조과정을 살펴본다.
양극산화막 기판 베이스(120)는 알루미늄 또는 알루미늄 합금의 모재 금속을 구비하여 양극 산화하는 과정을 통해 제작된다. 다공층(128)에 포함되는 기공홀(121)의 직경은 수 ㎚이상 ~ 수백 ㎚이하로 형성된다. 도 10 a 및 도 10b를 참조하여 설명한 바와 같이 양극산화 공정을 통해 제작된 양극산화막 기판 베이스(120)는 적어도 하나의 표면 측에는 양극산화시 형성되어 기공홀(121)의 일단부를 밀폐하는 배리어층(129)이 구비되거나, 적어도 하나의 표면 측에는 양극산화시 형성된 배리어층(129)이 제거되어 기공홀(121)의 양 단부가 노출되는 구조로 형성될 수 있다.
도 14를 참조하면, 양극산화막 기판 베이스(120)에 기공홀(121)과는 별도로 기공홀(121)의 폭보다 더 큰 폭을 갖는 관통홀(125)을 형성한다.
관통홀(125)은 수 ㎛이상 ~ 수십 ㎛이하의 폭으로 형성될 수 있다. 관통홀(125)은 한번의 에칭 공정으로 다수(예를 들어, 수만 내지는 수백만개)의 관통홀(125)을 한꺼번에 형성할 수 있으므로 한 번에 하나의 비아홀을 형성하는 종래기술 대비 생산속도 및 제조원가 측면에서 유리하다. 또한, 에칭 공정을 이용하여 관통홀(125)을 형성하기 때문에 관통홀(125)의 형상에는 제약이 없고 양극산화막이 에칭 용액과 반응하여 형성되는 관통홀(125)의 내측벽은 수직한 내벽을 형성하게 된다. 수직한 내측벽을 가지는 관통홀(125)의 내부에 도전성 재료가 충진되어 수직전도부(130)을 이루게 되므로, 수직한 형상을 이루지 못하는 비아 도체에 비해 원활한 전기흐름 측면에서 유리하다. 관통홀(125)은 양극산화막 기판 베이스(120) 상면에 포토레지스트를 형성하고 이를 패터닝하여 개구영역을 형성한 다음 개구영역을 통해 에칭 용액을 흘려보냄으로써 형성될 수 있다. 따라서 패터닝된 개구영역의 형상과 대응되는 형상으로 관통홀(125)의 단면 형상이 제작된다. 관통홀(125)의 단면 형상은 도 3a 및 도 3b에 도시된 바와 같이 원형 형상 뿐만 아니라 다각형 형상으로 제작될 수 있다.
또한 양극산화막 기판 베이스(120)에는 파인공간부(123)를 형성할 수 있다. 파인공간부(123)는 후속 공정의 절단예정라인(DL)을 따라 형성될 수 있다. 도 12를 참조하여 설명한 바와 같이, 파인공간부(123)는 양극산화막 기판 베이스(120)의 절어도 일부가 파여 형성될 수 있으며, 파이는 부분이 양극산화막 기판 베이스(120)의 상, 하 수직 방향일 경우에는 홀 또는 홈의 형태로 형성되고 파이는 부분이 기공홀(121)내에서 수평 방향일 경우에는 확공의 형태로 형성될 수 있다.
원판의 양극산화막 기판 베이스(120)가 보다 작은 크기의 단위 양극산화막 기판 베이스(120)로 절단될 때, 파인공간부(123)는 절단예정라인(DL)을 따르는 위치에 구비될 수 있다. 파인공간부(123)가 절단예정라인(DL)을 따라 양극산화막 기판 베이스(120)에 형성될 경우에는, 양극산화막 기판 베이스(120)를 절단예정라인(DL)을 따라 절단할 때에 절단이 보다 쉽게 이루지도록 한다. 이를 통해 원판의 양극산화막 기판 베이스(120)를 단위 양극산화막 기판 베이스(120)로 개별화할 때, 양극산화막 기판 베이스(120)의 파손을 방지하도록 한다.
도 15및 도 16을 참조하면, 양극산화막 기판 베이스(120)의 관통홀(125)에 도전성 재료를 충진하여 수직전도부(130)를 형성한다.
여기서 도전성 재료는 구리, 텅스텐, 알루미늄, 금, 은, 몰리브덴, 탄탈륨, 솔더, 인듐 또는 이들의 합금을 포함하며, 바람직하게는 전기전도도가 우수한 구리 또는 구리 합금인 것이 바람직하다. 도전성 재료를 관통홀(125)에 충진하는 방법으로는 전기도금방법, 무전해 도금 방법 또는 선택적 증착방법이 있다. 바람직하게는 전기도금방법에 의해 관통홀(125) 내부에 도전성 재료가 충진될 수 있다. 양극산화막 기판 베이스(120)의 하부에 금속 시드 기판을 재치한 후 이를 이용하여 전기도금을 실시하면 수직전도부(130)가 하부 시드 기판 상에서 상부 방향으로 일 방향 성장하기 때문에 수직전도부(130)의 내부에 공극이 없는 상태로 수직전도부(130)가 형성될 수 있다.
수직전도부(130)의 단면 형상은, 도 3a 및 도 3b를 참조하여 설명한 바와 같이, 원형 형상 뿐만 아니라 다각형 형상으로 제작될 수 있다. 또한 수직전도부(130)는, 도 4a 및 도 4b를 참조하여 설명한 바와 같이, 하나의 비아접속패드(181)에 여러 개의 수직전도부(130)가 동시에 접속되도록 형성될 수 있다. 또한 수직전도부(130)를 형성한 이후에, 도 5a 및 도 5b를 참조하여 설명한 바와 같이, 수직전도부(130)의 주변으로 여유공간부(127)가 형성되도록 추가 에칭 공정을 수행할 수 있다. 한편 도 7 내지 도 9를 참조하여 설명한 바와 같이, 수직전도부(130)는 메인도체부(131)와 완충부(135)로 구성될 수 있다.
관통홀(125)에 도전성 재료를 충진할 때에, 파인공간부(123)에도 관통홀(125)에 충진되는 도전성 재료와 동일한 재료가 충진될 수 있다. 또는 관통홀(125)에 충진되는 재료와 다른 재료가 충진될 수 있다. 이와는 다르게 파인공간부(123)는 내부에 별도의 재료가 충진되지 않을 수 있다.
도 17을 참조하면, 양극산화막 기판 베이스(120)의 하부에는 지지기판(140)이 구비되어 양극산화막 기판부(110)를 형성한다.
지지기판(140)은 실리콘, 게르마늄, 실리콘-게르마늄, 갈륨-비소(GaAs), 유리, 플라스틱, 세라믹 기판 등으로 형성될 수 있으며, 후속 공정을 수행하는 동안 양극산화막 기판 베이스(120)의 강성을 보강하는 기능을 수행하여 양극산화막 기판 베이스(120)의 운반 및/또는 취급을 용이하게 한다. 지지기판(140)은 접착층에 의해 양극산화막 기판 베이스(120)에 부착될 수 있다. 접착층은 NCF, ACF, 순간 접착제, 열경화성 접착제, 레이저 경화형 접착제, 초음파 경화형 접착제, NCP 등으로 형성될 수 있다.
한편, 지지기판(140)이 도 17에 도시된 단계에서 구비되는 것으로 설명하였으나, 그 이전 단계에서 구비될 수 있다. 도 26을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지를 형성하는 방법은, 모재 금속(m)을 준비하는 단계(도 26(a)), 모재 금속(m)을 양극산화하여 모재 금속(m) 상에 양극산화막 기판 베이스(120)를 형성하는 단계(도 26(b)), 양극산화막 기판 베이스(120)의 상면에 지지기판(140)를 구비하여 지지기판(140)과 모재 금속(m) 사이에 양극산화막 기판 베이스(120)가 위치하도록 하는 단계(도 26(c)), 모재 금속(m)만을 선택적으로 제거하는 단계(도 26(d)), 양극산화막 기판 베이스(120)에 관통홀(125)을 형성하는 단계(도 26(e)), 양극산화막 기판 베이스(120)의 관통홀(125)에 도전성 재료를 충진하여 수직전도부(130)를 형성하는 단계(도 26(f))를 포함한다. 양극산화막 기판 베이스(120)는 수십 ㎛에서 수백 ㎛의 두께로 형성되기 때문에 양극산화막 기판 베이스(120)만을 따로 떼어내어 취급할 경우에는 취성파괴가 쉽게 일어날 수 있다. 따라서 양극산화막 기판 베이스(120)에 관통홀(125)을 형성하기 이전 공정에서 부터 양극산화막 기판 베이스(120)의 일면에 지지기판(140)이 구비되어 양극산화막 기판 베이스(120)의 취급성을 향상시킬 필요가 있게 된다. 본 발명의 바람직한 일 실시예에 따르면, 도 26에 도시된 바와 같이, 양극산화시 사용된 금속 모재(m)를 제거하는 단계 이전에 양극산화막 기판 베이스(120)에 지지기판(140)이 구비될 수 있다. 또한 도 13 내지 도 15에 도시된 양극산화막 기판 베이스(120)에 지지기판(140)이 구비될 수 있다.
도 18 내지 도 25를 참조하여 설명하는 이후의 제작단계는 도 26 (f)를 기준으로 후속 공정이 진행될 수 있고, 도 17을 기준으로 후속 공정이 진행될 수 있다.
도 18을 참조하면, 양극산화막 기판 베이스(120)의 일면에 재배선부(150)를 형성한다. 다만 도 18에 도시된 바와는 다르게, 재배선부(150)는 양극산화막 기판 베이스(120)의 양면에 구비될 수도 있다.
재배선부(150)는 절연층(160)과 배선패턴(170)을 포함한다. 절연층(160)은 실리콘 산화물, 실리콘 질화물, 실리콘 탄화물, 실리콘 산질화물과, PSG, BPSG, FSG, SiOxCy, 스핀-온-글라스, 스핀-온-폴리머(Spin-On-Polymer)와 같은 로우-K 유전체 재료, 실리콘 탄소 재료, 이들의 화합물, 이들의 혼합물, 이들의 조합 등을 포함할 수도 있다. 절연층(160)은 스피닝, CVD, PECVD, HDP-CVD 등과 같은 공지된 임의의 적절한 방법에 의해 형성될 수도 있다. 배선패턴(170)은 예를 들어 포토리소그래피 기술을 사용하여 절연층(160) 상에 포토레지스트 층을 형성하고 패터닝하여 배선패턴(170)이 될 절연층(160)의 부분을 노출시킴으로써 절연층(160)에 형성될 수도 있다. 이방성 건식 에칭 프로세스와 같은 에칭 프로세스는, 절연층(160)의 노출된 부분에 대응하는 절연층(160)에 리세스 및/또는 개구부를 생성하는데 사용될 수도 있다. 리세스 및/또는 개구부는 확산 배리어 층(미도시)으로 라이닝되고 도전성 재료로 충전되어 배선패턴(170)을 구성할 수 있다. 확산 배리어 층은 ALD 등에 의해 형성된, TaN, Ta, TiN, Ti, CoW 등의 하나 이상의 층을 포함할 수도 있으며, 배선패턴(170)을 구성하는 도전성 재료는, CVD, PVD 등에 의해 형성된, 구리, 알루미늄, 텅스텐, 은, 및 이들의 조합 등을 포함할 수도 있다. 절연층(160) 상의 임의의 과도한 확산 배리어 층 및/또는 도전성 재료는 예를 들어 CMP를 사용함으로써 제거될 수도 있다.
도 19를 참조하면, 양극산화막 기반 인터포저(100) 상에 반도체 칩(10)을 실장한다.
반도체 칩(10)은 복수개가 실장될 수 있으며, 제1반도체 칩(10(a))은 마이크로프로세서(CPU 및 GPU와 같은)일 수 있고, 제2반도체 칩(10(b))은 메모리(DRAM, HMC(Hybrid Memory Cube), MRAM(Magnetic RAM), PCM(Phase-Change Memory), ReRAM(Resistive RAM), FeRAM(강유전성 RAM) 및 플래쉬 메모리(NAND flash))들이 다단으로 적층되어 TSV를 통해 서로 연결된 스택 칩일 수 있다. 또한 제3반도체 칩(10(c))은 로직 LSI(ASIC, FPGA 및 ASSP과 같은)일 수 있다. 반도체 칩(10)들을 양극산화막 기반 인터포저(100)의 재배선부(150)에 부착하기 위해 고온 공정이 필요할 수 있다. 고온 공정과정에서 수직전도부(130) 역시 온도변화를 거치게 되는데, 수많은 기공홀(121)들이 수직전도부(130)들 간의 열 전달을 차단하여 수직전도부(130)의 열 팽창에 의한 재배선부(150)의 박리 현상을 최소화할 수 있게 된다.
도 20을 참조하면, 반도체 칩(10)을 밀봉하는 제1몰딩재(31)를 형성한다.
제1몰딩재(31)는 폴리머 재료를 포할 수 있다. 일부 실시예에서, 제1몰딩재(31)는 몰딩 컴파운드 층일 수 있다. 몰딩 컴파운드 층은 그 안에 필러가 분산되어 있는 에폭시계 수지를 포함할 수 있다. 필러는 절연 파이버, 절연 입자, 기타 적합한 요소, 또는 이들의 조합을 포함할 수 있다. 이후 화학적 기계적 연마(CMP)에 의하여 제1몰딩재(31)의 일부를 제거하여 반도체 칩(10)의 상면이 노출될 수 있다.
양극산화막 기판 베이스(120)를 웨이퍼 크기 및 형상과 동일한 크기 및 형상으로 제작한 경우에는, 웨이퍼 레벨 패키징이 가능하다.
도 21을 참조하면, 도 20을 참조하여 설명한 공정이 완료된 이후에 후속공정을 위해 뒤집힐 수 있다. 이 경우, 반도체 칩(10)은 제1몰딩재(31)에 의해 보호됨과 동시에 제1몰딩재(31)가 양극산화막 기반 인터포저(100)를 지지하는 기능을 수행한다.
도 22를 참조하면, 지지기판(140)을 제거하고, 지지기판(140)이 제거된 위치에 외부 접속단자(190)를 형성한다.
지지기판(140)을 제거하면 양극산화막 기판부(110)의 수직전도부(130)가 노출이 되고, 노출된 수직전도부(130)는 외부접속단자(190)를 형성함에 있어 얼라인을 위해 사용될 수 있다. 양극산화막 기판부(110)의 수직전도부(130)는 일면에서 형성되는 재배선부(150)를 위해 얼라인 마크로서 기능함과 동시에 타면에서 형성되는 외부접속단자(190)를 위한 얼라인 마크로서 기능함으로써 정렬마크를 형성하기 위한 별도의 공정이 필요 없고 수직전도부(130)를 기준으로 일면 및 타면의 정렬이 이루어지기 때문에 정렬오차를 최소화할 수 있다. 여기서 수직전도부(130)는 재배선부(150)의 배선패턴(170)가 전기적으로 연결되는 기능성 수직전도부(130)와, 재배선부(150)의 배선패턴(170)가 전기적으로 연결되지 않는 더미성 수직전도부(130)를 포함하여 구성될 수 있다. 더미성 수직전도부(130)는 얼라인 마크로서 기능하며, 비젼카메라로 인식되기 용이한 배열로 복수 개 구비될 수 있다. 또한 더미성 수직전도부(130)는 배선패턴(170)과는 전기적으로 연결되지 않기 때문에, 반도체 칩(10)의 열방출 목적으로 이용될 수 있다. 더미성 수직전도부(130)는 앞서 설명한 수직전도부(130)의 구성과 동일한 구성으로 제작될 수 있다.
한편, 외부접속단자(190)는, 도 11을 참조하여 설명한 바와 같이, 수직전도부(130)와 접속하는 하부 비아접속패드(183)과, 하부 비아접속패드(183)의 하면에 형성되는 UBM(191)과, UBM의 하면에 형성되는 솔더범프(193)가 구비될 수 있다.
도 23을 참조하면, 절단예정라인(DL)을 따라 절단하여 개별화된 반도체 패키지(1)를 제작한다. 도 23에는 도시되지 않았지만, 양극산화막 기판 베이스(120)의 적어도 일면에는 파인공간부(123)가 미리 형성되어 있을 수 있으며, 이를 통해 양극산화막 재질의 양극산화막 기판 베이스(120)를 보다 쉽고 완벽하게 개별화할 수 있다.
도 24를 참조하면, 양극산화막 기반 인터포저(100) 상에 반도체 칩(10)이 실장되어 몰딩된 것을 패키지 기판(20)에 실장한다. 이후 도 25를 참조하면, 제2몰딩재(33)로 몰딩함으로써 반도체 패키지(1)가 완성이 된다.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
[부호의 설명]
10:반도체 칩 20:패키지 기판
100:양극산화막 기반 인터포저 110:양극산화막 기판부
120:양극산화막 기판 베이스 130:수직전도부
140:지지기판 150:재배선부
160:절연층 170:배선패턴
190:외부접속단자

Claims (18)

  1. 반도체 칩; 및
    상기 반도체 칩이 실장되는 양극산화막 기반 인터포저를 포함하며,
    상기 양극산화막 기반 인터포저는, 양극산화막으로 이루어지며 내부에 수직전도부를 구비하는 양극산화막 기판부를 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 양극산화막 기판 인터포저는,
    상기 양극산화막 기판부의 적어도 일면에 구비된 재배선부를 포함하는 반도체 패키지.
  3. 제1항에 있어서,
    상기 양극산화막 기반 인터포저 하부에 패키지 기판이 구비되어,
    상기 양극산화막 기반 인터포저가 상기 반도체 칩과 상기 패키지 기판 사이에 구비되는 반도체 패키지.
  4. 양극산화막 재질의 양극산화막 기판 베이스 내부에 수직전도부를 구비하는 양극산화막 기판부; 및
    상기 양극산화막 기판부의 적어도 일면에 구비된 재배선부를 포함하는 양극산화막 기반 인터포저.
  5. 양극산화막 재질의 양극산화막 기판 베이스; 및
    상기 양극산화막 기판 베이스 내부에 구비되는 수직전도부를 포함하는 양극산화막 기판부.
  6. 제5항에 있어서,
    상기 양극산화막 기판 베이스의 적어도 일면에 구비되는 지지기판을 포함하는 양극산화막 기판부.
  7. 제5에 있어서,
    상기 수직전도부는, 상기 양극산화시 형성된 기공홀의 폭보다 더 큰 폭을 갖도록 상기 양극산화막을 에칭하여 형성된 관통홀에 구비되는 양극산화막 기판부.
  8. 제5항에 있어서,
    상기 수직전도부는, 상기 양극산화시 형성된 기공홀에 구비되는 양극산화막 기판부.
  9. 제7항에 있어서,
    상기 관통홀과 상기 수직전도부 사이에 형성된 여유공간부를 포함하는 양극산화막 기판부.
  10. 제5에 있어서,
    상기 수직전도부는,
    메인도체부와 상기 메인도체부와 접하는 완충부를 포함하는 양극산화막 기판부.
  11. 제5항에 있어서,
    상기 수직전도부와 접하여 상기 양극산화막 기판 베이스 상에 형성된 비아접속패드를 포함하되,
    하나의 상기 비아접속패드에 복수의 상기 수직전도부가 연결되는 양극산화막 기판부.
  12. 제5항에 있어서,
    상기 양극산화막의 적어도 일부가 제거되어 형성된 파인공간부를 포함하는 양극산화막 기판부.
  13. 모재 금속을 양극산화한 후 상기 모재 금속을 제거하여 형성되는 양극산화막으로 이루어지고, 상기 양극산화시 형성된 기공홀의 폭보다 더 큰 폭을 갖도록 상기 양극산화막을 에칭하여 형성된 관통홀을 포함하는 양극산화막 기판 베이스.
  14. 제13항에 있어서,
    상기 양극산화막의 적어도 일부가 제거되어 형성된 파인공간부를 포함하는 양극산화막 기판 베이스.
  15. 제13항에 있어서,
    상기 관통홀은 다각형의 단면으로 형성되는 양극산화막 기판 베이스.
  16. 제13항에 있어서,
    적어도 하나의 표면 측에 상기 양극산화시 형성되어 상기 기공홀의 일단부를 밀폐하는 배리어층이 구비된 양극산화막 기판 베이스.
  17. 제13항에 있어서,
    적어도 하나의 표면 측에 상기 양극산화시 형성된 배리어층이 제거되어 상기 기공홀의 밀폐 단부가 노출되는 양극산화막 기판 베이스.
  18. 제13항에 있어서,
    상기 양극산화막 기판 베이스의 적어도 일면에 구비되는 지지기판을 포함하는 양극산화막 기판 베이스.
PCT/KR2021/009724 2020-07-29 2021-07-27 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지 WO2022025593A1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US18/015,711 US20230290740A1 (en) 2020-07-29 2021-07-27 Anodized film substrate base, anodized film substrate part having same, anodized film-based interposer having same, and semiconductor package having same
CN202180061017.6A CN116250083A (zh) 2020-07-29 2021-07-27 阳极氧化膜基板基底、具有其的阳极氧化膜基板部、具有其的基于阳极氧化膜的中介层以及具有其的半导体封装

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0094602 2020-07-29
KR1020200094602A KR20220014680A (ko) 2020-07-29 2020-07-29 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지

Publications (1)

Publication Number Publication Date
WO2022025593A1 true WO2022025593A1 (ko) 2022-02-03

Family

ID=80036582

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2021/009724 WO2022025593A1 (ko) 2020-07-29 2021-07-27 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지

Country Status (4)

Country Link
US (1) US20230290740A1 (ko)
KR (1) KR20220014680A (ko)
CN (1) CN116250083A (ko)
WO (1) WO2022025593A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5362104B2 (ja) * 2010-03-31 2013-12-11 太陽誘電株式会社 応力緩衝層及びその作製方法
KR20140040668A (ko) * 2012-09-26 2014-04-03 후지필름 가부시키가이샤 다층 기판과 반도체 패키지
KR101538539B1 (ko) * 2013-06-20 2015-07-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20170139321A (ko) * 2016-06-09 2017-12-19 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드
JP2019149448A (ja) * 2018-02-27 2019-09-05 富士フイルム株式会社 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110111803A (ko) 2010-04-05 2011-10-12 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5362104B2 (ja) * 2010-03-31 2013-12-11 太陽誘電株式会社 応力緩衝層及びその作製方法
KR20140040668A (ko) * 2012-09-26 2014-04-03 후지필름 가부시키가이샤 다층 기판과 반도체 패키지
KR101538539B1 (ko) * 2013-06-20 2015-07-21 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20170139321A (ko) * 2016-06-09 2017-12-19 (주)포인트엔지니어링 프로브 카드용 기판 및 이를 이용한 프로브 카드
JP2019149448A (ja) * 2018-02-27 2019-09-05 富士フイルム株式会社 異方導電性部材、異方導電性部材の製造方法、接合体および電子デバイス

Also Published As

Publication number Publication date
US20230290740A1 (en) 2023-09-14
CN116250083A (zh) 2023-06-09
KR20220014680A (ko) 2022-02-07

Similar Documents

Publication Publication Date Title
WO2020091214A1 (en) Die stack structure, semiconductor package having the same and method of manufacturing the same
WO2013176426A1 (ko) 반도체 패키지, 그 제조 방법 및 패키지 온 패키지
US20170084539A1 (en) Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
US7772691B2 (en) Thermally enhanced wafer level package
WO2017176020A1 (ko) 반도체 패키지 및 그 제조방법
TW201822329A (zh) 封裝結構
TWI492350B (zh) 半導體封裝件及其製法
TWI581387B (zh) 封裝結構及其製法
US10211139B2 (en) Chip package structure
JP3651346B2 (ja) 半導体装置およびその製造方法
CN110911371A (zh) 半导体封装结构及其形成方法
WO2011132971A2 (ko) 장벽층을 갖는 범프를 포함하는 반도체칩 및 그 제조방법
US20240266267A1 (en) Semiconductor device with composite middle interconnectors
US8068343B2 (en) Semiconductor module, portable device and method for manufacturing semiconductor module
US11114311B2 (en) Chip package structure and method for forming the same
US20240063176A1 (en) Semiconductor device with hollow interconnectors
WO2022052072A1 (zh) 一种扇出型封装结构及其制备方法
WO2022025593A1 (ko) 양극산화막 기판 베이스, 이를 구비하는 양극산화막 기판부, 이를 구비하는 양극산화막 기반 인터포저 및 이를 구비하는 반도체 패키지
WO2023018043A1 (en) Micro-bump, interposer for electrical connection having same, semiconductor package having same, multi-stacked semiconductor device having same, and display having same
US7105920B2 (en) Substrate design to improve chip package reliability
US20230207438A1 (en) Semiconductor device with interconnectors of different density
WO2017039275A1 (ko) 반도체 패키지 구조체, 및 그 제조 방법
WO2022215907A1 (ko) 양극산화막 기반의 전기 연결용 인터포저 및 그 제조방법, 반도체 패키지 및 그 제조방법, 다단 적층형 반도체 소자 및 그 제조방법 및 디스플레이 및 그 제조방법
WO2024210478A1 (ko) 반도체 패키지 및 그 제조방법
US11876075B2 (en) Semiconductor device with composite bottom interconnectors

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 21848703

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21848703

Country of ref document: EP

Kind code of ref document: A1