KR20170114825A - 반도체 패키지 기판 및 그 제조방법 - Google Patents

반도체 패키지 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20170114825A
KR20170114825A KR1020160042401A KR20160042401A KR20170114825A KR 20170114825 A KR20170114825 A KR 20170114825A KR 1020160042401 A KR1020160042401 A KR 1020160042401A KR 20160042401 A KR20160042401 A KR 20160042401A KR 20170114825 A KR20170114825 A KR 20170114825A
Authority
KR
South Korea
Prior art keywords
trench
base substrate
dummy
region
groove
Prior art date
Application number
KR1020160042401A
Other languages
English (en)
Other versions
KR102479946B1 (ko
Inventor
배인섭
강성일
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020160042401A priority Critical patent/KR102479946B1/ko
Priority to PCT/KR2016/013053 priority patent/WO2017175944A1/ko
Priority to US16/085,496 priority patent/US10643933B2/en
Priority to CN201680083979.0A priority patent/CN108886025B/zh
Priority to TW106108084A priority patent/TWI642145B/zh
Publication of KR20170114825A publication Critical patent/KR20170114825A/ko
Application granted granted Critical
Publication of KR102479946B1 publication Critical patent/KR102479946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 공정이 단순하면서도 패턴 정밀도 및 제품의 신뢰성이 향상된 반도체 패키지 기판 및 그 제조방법을 위하여, 칩이 실장되며 일면에 제1 홈 또는 제1 트렌치를 갖는, 제1 영역 및 상기 제1 영역과 접하며 일면에 더미홈 또는 더미트렌치를 갖는, 제2 영역을 갖는 전도성 소재의 베이스 기판 및 상기 제1 홈 또는 제1 트렌치 및 상기 더미홈 또는 더미트렌치에 충진된 수지를 구비하는, 반도체 패키지 기판을 제공한다.

Description

반도체 패키지 기판 및 그 제조방법{Semiconductor Package substrate and manufacturing method thereof}
본 발명의 실시예들은 반도체 패키지 기판 및 그 제조방법에 관한 것으로서, 더 상세하게는 공정이 단순하면서도 패턴 정밀도 및 제품의 신뢰성이 향상된 반도체 패키지 기판 및 그 제조방법에 관한 것이다.
반도체 소자는 반도체 패키지 기판에 패키징되어 사용되는바, 이러한 패키징을 위해 사용되는 반도체 패키지 기판은 미세 회로 패턴 및/또는 I/O단자들을 갖는다. 반도체 소자의 고성능화 및/또는 고집적화, 그리고 이를 이용한 전자기기의 소형화 및/또는 고성능화 등이 진행됨에 따라 반도체 패키지 기판의 미세 회로 패턴 등은 그 선폭이 더 좁아지고 복잡도 역시 높아지고 있다.
기존의 반도체 패키지 기판 제조시에는 동박(Copper Foil)이 적층된 CCL(Copper Clad Laminate)를 이용해 관통홀을 형성하고 관통홀 내면을 도금하여 상면동박과 하면동박을 전기적으로 연결하며 이후 상면동박과 하면동박을 각각 포토레지스트를 이용해 패터닝하는 등의 과정을 거쳐 제조하였다. 그러나 이러한 종래의 반도체 패키지 기판 제조방법에는 제조공정이 복잡하고 정밀도가 낮다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 공정이 단순하면서도 패턴 정밀도 및 제품의 신뢰성이 향상된 반도체 패키지 기판 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 칩이 실장되며 일면에 제1 홈 또는 제1 트렌치를 갖는, 제1 영역 및 상기 제1 영역과 접하며 일면에 더미홈 또는 더미트렌치를 갖는, 제2 영역을 갖는 전도성 소재의 베이스 기판; 및 상기 제1 홈 또는 제1 트렌치 및 상기 더미홈 또는 더미트렌치에 충진된 수지;를 구비하는, 반도체 패키지 기판이 제공된다.
본 실시예에 있어서, 상기 제2 영역은 일 방향으로 연장된 프레임 영역일 수 있다.
본 실시예에 있어서, 상기 제2 영역은 상기 베이스 기판의 외곽 또는 중앙부에 위치할 수 있다.
본 실시예에 있어서, 상기 베이스 기판의 타면의 상기 제1 영역에만 상기 수지의 적어도 일부가 드러나도록 제2 홈 또는 제2 트렌치를 가질 수 있다.
본 실시예에 있어서, 상기 제2 홈 또는 제2 트렌치는 상기 제2 영역의 타면을 제외하고 위치할 수 있다.
본 발명의 다른 관점에 따르면, 칩이 실장되는 제1 영역 및 상기 제1 영역과 접하는 제2 영역을 갖는 전도성 소재의 베이스 기판을 준비하는 단계; 상기 베이스 기판의 일면의 상기 제1 영역에 제1 홈 또는 제1 트렌치를 형성하는 단계; 상기 베이스 기판의 일면의 상기 제2 영역에 더미홈 또는 더미트렌치를 형성하는 단계; 상기 제1 홈 또는 제1 트렌치 및 상기 더미홈 또는 더미트렌치를 수지로 충진하는 단계; 상기 수지를 경화시키는 단계; 및 상기 제1 홈 또는 제1 트렌치를 채운 수지의 적어도 일부가 드러나도록 베이스 기판의 타면을 식각하는 단계;를 포함하는, 반도체 패키지 기판의 제조방법이 제공된다.
본 실시예에 있어서, 상기 제2 영역은 일 방향으로 연장된 프레임 영역일 수 있다.
본 실시예에 있어서, 상기 제2 영역은 상기 베이스 기판의 외곽 또는 중앙부에 위치하는 프레임 영역일 수 있다.
본 실시예에 있어서, 상기 제1 홈 또는 제1 트렌치를 형성하는 단계 및 상기 더미홈 또는 더미트렌치를 형성하는 단계는 동시에 수행될 수 있다.
본 실시예에 있어서, 상기 베이스 기판의 타면을 식각하는 단계는, 상기 베이스 기판의 타면의 제1 영역을 식각하고, 상기 베이스 기판의 타면의 상기 제2 영역은 식각하지 않는 단계일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 공정이 단순하면서도 패턴 정밀도 및 제품의 신뢰성이 향상된 반도체 패키지 기판 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 기판을 개략적으로 도시하는 평면도이다.
도 2 내지 도 5는 도 1의 반도체 패키지 기판의 제조공정을 개략적으로 도시하는 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지 기판을 개략적으로 도시하는 평면도이고, 도 2 내지 도 5는 도 1의 반도체 패키지 기판의 제조공정을 개략적으로 도시하는 단면도들이다. 도 2 내지 도 5는 도 1의 반도체 패키지 기판을 Ⅱ-Ⅱ선을 따라 취한 단면 부분을 개략적으로 도시한 것이다.
본 실시예 따른 반도체 패키지 기판의 제조방법에 따르면, 먼저 도 1에 도시된 것과 같이 전도성 소재의 베이스 기판(10)을 준비한다. 베이스 기판(10)은 전기 전도성 물질을 포함하는 평판 형상을 가질 수 있다. 전기 전도성 물질로는 예컨대 Fe나, Fe-Ni, Fe-Ni-Co 등과 같은 Fe합금, Cu나, Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn 등과 같은 Cu합금 등을 포함할 수 있다.
이러한 베이스 기판(10)은 제1 영역(A1) 및 제1 영역(A1)과 접하는 제2 영역(A2)을 가질 수 있다. 제1 영역(A1)은 칩이 실장되는 영역으로 패터닝된 복수개의 영역이 행렬을 이루며 위치하고, 각각의 영역의 중앙부에는 칩영역(CA)이 위치할 수 있다. 제2 영역(A2)은 프레임 영역으로 베이스 기판(10)의 외곽부 또는 중앙부에 일 방향(Y축 방향)으로 연장되도록 위치할 수 있다. 도 1에서는 제2 영역(A2)이 베이스 기판(10)의 외곽부에 위치한 경우로서, 도시되어 있지는 않으나 제2 영역(A2)이 베이스 기판(10)의 중앙부에 위치하는 경우에는 제2 영역(A2)을 기준으로 일측 및 타측에 제1 영역(A1)이 위치할 수 있다.
그 후 도 2 및 도 3을 참조하면, 이와 같은 전도성 소재의 베이스 기판(10)을 준비한 후, 베이스 기판(10)의 제1 영역(A1)의 상호 반대쪽인 일면(10a)과 타면(10b) 중 일면(10a)에 도 3에 도시된 것과 같이 제1 홈 또는 제1 트렌치(10c)를 형성할 수 있다. 여기서 제1 홈 또는 제1 트렌치(10c)라 함은, 베이스 기판(10)을 완전히 관통하지 않는다는 것을 의미한다. 도 3은 단면도이기에 나타나지 않으나, 베이스 기판(10)의 일면(10a)의 제1 홈 또는 제1 트렌치(10c)를 제외한 부분은 평면도 상에서는 일 방향으로 연장된 또는 구불구불한 배선패턴으로 이해될 수 있다.
한편, 제1 영역(A1)의 일면(10a)에 제1 홈 또는 제1 트렌치(10c)를 형성하는 것과 동시에, 제2 영역(A2)의 일면(10a)에 더미홈 또는 더미트렌치(10d)를 형성할 수 있다. 도 3에서는 제1 홈 또는 제1 트렌치(10c)와 더미홈 또는 더미트렌치(10d)가 동일한 크기로 형성되는 것으로 도시되어 있으나, 크기와 형태를 필요에 따라 다양하게 형성될 수 있다.
이와 같은 제1 홈 또는 제1 트렌치(10c) 및 더미홈 또는 더미트렌치(10d)를 형성하기 위해, 감광성 소재의 DFR(Dry Film Resist)을 베이스 기판(10)의 일면(10a) 상에 라미네이팅하고, 노광 및 현상 등의 과정을 거쳐 베이스 기판(10)의 제1 홈 또는 제1 트렌치(10c) 및 더미홈 또는 더미트렌치(10d)가 형성될 부분만이 노출되도록 한다. 이후 베이스 기판(10)의 일면(10a) 중 DFR이 덮이지 않은 부분을 염화동 또는 염화철과 같은 에칭액을 이용해 식각함으로써, 도 2에 도시된 것과 같이 베이스 기판(10)을 관통하지 않도록 일면(10a)에 형성된 제1 홈 또는 제1 트렌치(10c) 및 더미홈 또는 더미트렌치(10d)를 형성할 수 있다.
베이스 기판(10)의 제1 영역(A1)의 일면(10a)에 있어서 제거되지 않고 남은 부분, 즉 제1 홈 또는 제1 트렌치(10c) 이외의 부분은 추후 배선패턴의 역할을 할 수 있다. 따라서 베이스 기판(10)의 일면(10a)에 제1 홈 또는 제1 트렌치(10c)를 형성할 시, 인접한 홈과 홈 사이 또는 트렌치와 트렌치 사이의 부분의 폭은 통상적인 배선패턴의 폭인 대략 20㎛ 내지 30㎛가 되도록 하는 것이 바람직하다.
또한 도 2에 도시된 것과 같이 베이스 기판(10)의 제1 영역(A1)의 일면(10a) 상에 제1 홈 또는 제1 트렌치(10c)를 형성할 시, 제1 홈 또는 제1 트렌치(10c)의 깊이는 베이스 기판(10)의 두께의 대략 80% 내지 90%가 되도록 하는 것이 바람직하다. 예컨대 베이스 기판(10)의 제1 홈 또는 제1 트렌치(10c)가 형성된 부분의 잔존하는 두께는 10㎛ 내지 40㎛가 될 수 있다.
만일 제1 홈 또는 제1 트렌치(10c)의 깊이가 이보다 더 깊어진다면, 반도체 패키지 기판 제조과정이나 추후 패키징 과정에서 베이스 기판(10)이나 반도체 패키지 기판의 핸들링이 용이하지 않을 수 있다. 또한 제1 홈 또는 제1 트렌치(10c)의 깊이가 이보다 더 깊어진다면, 경우에 따라 제1 홈 또는 제1 트렌치(10c)를 형성함에 있어서 공차 등에 의해 베이스 기판(10)의 일면(10a)과 타면(10b)을 관통하는 관통홀이 형성될 수도 있다. 한편, 제1 홈 또는 제1 트렌치(10c)의 깊이가 이보다 얕게 된다면, 이는 추후 반도체 패키지 기판을 제조함에 있어서 후속공정이 용이하지 않거나 최종적으로 제조되는 반도체 패키지 기판의 두께가 지나치게 얇아질 수 있다.
한편 베이스 기판(10)의 제2 영역(A2)의 일면(10a)에 있어서 더미홈 또는 더미트렌치(10d) 이외의 부분은 상술한 제1 홈 또는 제1 트렌치(10c) 부분과는 달리 추후 배선패턴의 역할을 하는 것은 아니다. 따라서 더미홈 또는 더미트렌치(10d) 사이의 부분의 폭이 통상적인 배선패턴의 폭과 동일하게 형성될 필요는 없다. 다만 더미홈 또는 더미트렌치(10d)은 제1 홈 또는 제1 트렌치(10c)와 동일 공정으로 형성되기 때문에, 베이스 기판(10)의 전체적인 밸런스를 맞추기 위해 더미홈 또는 더미트렌치(10d) 사이의 부분의 폭 역시 통상적인 배선패턴의 폭과 같이 형성되는 것이 바람직하며, 더미홈 또는 더미트렌치(10d)가 형성된 부분의 잔존하는 두께 역시 제1 홈 또는 제1 트렌치(10c)의 경우와 같이 10㎛ 내지 40㎛가 되는 것이 바람직하다.
이를 통해 제조 단계에서 베이스 기판(10)의 전체적인 밸런스를 맞출 수 있다.
이어서 도 4에 도시된 것과 같이, 베이스 기판(10)의 제1 홈 또는 제1 트렌치(10c) 및 더미홈 또는 더미트렌치(10d)를 수지(20)로 충진한다. 수지(20)는 전기적으로 도통되지 않은 절연성 소재로 이루어진 것이면 충분하다. 예컨대 수지(20)는 열처리에 의해 고분자화되어 경화되는 열경화성 수지일 수 있다. 이러한 수지(20)는 추후 반도체 패키지 기판의 배선패턴들 사이를 전기적으로 절연하는 역할을 한다. 수지(20)의 충전은 액상의 수지물질을 이용하여 이루어질 수도 있고, 수지 성분을 포함하는 고상의 테이프를 이용하여 이루어질 수도 있다.
수지(20)를 충진할 시, 도 4에 도시된 것과 같이 수지(20)가 베이스 기판(10)의 제1 홈 또는 제1 트렌치(10c) 및 더미홈 또는 더미트렌치(10d) 만을 채우는 것이 아니라, 도면에는 도시되어 있지 않으나 베이스 기판(10)의 일면(10a)의 적어도 일부를 덮을 수도 있다. 이와 같이 수지(20)가 과도포된 경우에는 과도포된 수지(20)를 브러싱, 연삭 또는 연마와 같은 기계적인 가공에 의해 제거하거나 또는 화학적인 수지 에칭(Resin Etching)에 의해 제거함으로써, 도 4에 도시된 것과 같이 수지(20)가 베이스 기판(10)의 제1 홈 또는 제1 트렌치(10c) 및 더미홈 또는 더미트렌치(10d) 내에만 위치하도록 할 수 있다.
이후 도 5에 도시된 것과 같이, 베이스 기판(10)의 타면(10b)을 식각하여, 제1 홈 또는 제1 트렌치(10c)를 채운 수지(20)가 드러나도록 제2 홈 또는 제2 트렌치(10e)를 형성한다. 베이스 기판(10)의 타면(10b)을 식각하는 것은 다양한 방법을 통해 진행될 수 있는데, 예컨대 감광성 소재의 DFR을 베이스 기판(10)의 타면(10b) 상에 라미네이팅하고, 노광 및 현상 등의 과정을 거쳐 베이스 기판(10)의 타면(10b)의 식각될 부분만이 노출되도록 한다. 이후 베이스 기판(10)의 타면(10b) 중 DFR이 덮이지 않은 부분을 염화동 또는 염화철과 같은 에칭액을 이용해 식각함으로써, 도 5에 도시된 것과 같이 베이스 기판(10)의 타면(10b)에서 수지(20)의 적어도 일부가 노출되도록 제2 홈 또는 제2 트렌치(10e)를 형성할 수 있다.
한편, 상술한 것과 같은 공정을 진행함에 있어서 베이스 기판(10)의 타면(10b) 중 제2 영역(A2)은 식각하지 않을 수 있다. 즉 더미홈 또는 더미트렌치(10d)가 위치한 베이스 기판(10)의 제2 영역(A2)의 타면(10b)은 식각하지 않는다. 상술한 것과 같이 베이스 기판(10)의 제2 영역(A2)은 프레임 영역으로 배선을 형성할 필요가 없고, 따라서 더미홈 또는 더미트렌치(10d)가 배선 형성을 위한 것이 아니기 때문이다.
상술한 것과 같은 과정에서 사용되는 수지(20)는 일반적인 FC용 수지보다 단단한 특성을 갖는다. 따라서 수지(20)를 충진한 후 기계적인 가공에 의해 제거하는 공정이나 상기와 같이 베이스 기판(10)의 타면(10b)의 일부를 에칭하는 과정에서 외력에 의해 수지(20)에 크랙이 발생한다. 본 발명의 일 실시예에 있어서 상술한 문제점을 극복하기 위해 베이스 기판(10)의 일면(10a)을 에칭하는 과정에서 프레임 영역인 제2 영역(A2)에 더미홈 또는 더미트렌치(10d)를 더 형성할 수 있다. 이러한 더미홈 또는 더미트렌치(10d)를 통해 베이스 기판(10)을 가공 시 좌우 밸런스를 맞추어 줌으로써 외력에 의해 수지(20)가 받는 힘을 분산시켜 수지(20)에 크랙이 발생하는 것을 방지할 수 있다.
이와 같은 과정에 따라, 도 5에 도시된 것과 같이 베이스 기판(10)의 일면에도 수지(20) 사이의 배선패턴(12)이 나타나며, 베이스 기판(10)의 타면에도 수지(20) 사이의 배선패턴(14)이 나타난다.
물론 필요에 따라 추가적인 공정을 더 거칠 수도 있다. 예컨대 베이스 기판(10)의 잔존하는 부분의 적어도 일부를 Au, Pd 등을 이용해 도금하거나, 베이스 기판(10)의 잔존하는 부분의 적어도 일부에 OSP(organic solderbility preservative)코팅이 이루어지도록 할 수 있다. 이는 베이스 기판(10)의 잔존하는 부분의 솔더 접착력을 높이기 위함이다.
지금까지는 반도체 패키지 기판의 제조방법에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 반도체 패키지 기판의 제조방법으로 형성된 반도체 패키지 기판 역시 본 발명의 범위에 속한다고 할 것이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지 기판을 개략적으로 도시한 단면도이다. 도 5는 도 1의 반도체 패키지 기판을 Ⅱ-Ⅱ선을 따라 취한 단면 부분을 개략적으로 도시한 것이다.
도 1 및 도 5를 참조하면, 본 실시예 따른 반도체 패키지 기판은 베이스 기판(10), 베이스 기판(10)의 일부를 채우는 수지(20)를 구비한다. 베이스 기판(10)은 전도성 소재로서, 전기 전도성 물질을 포함하는 평판 형상을 가질 수 있다. 전기 전도성 물질로는 예컨대 Fe나, Fe-Ni, Fe-Ni-Co 등과 같은 Fe합금, Cu나, Cu-Sn, Cu-Zr, Cu-Fe, Cu-Zn 등과 같은 Cu합금 등을 포함할 수 있다.
이러한 베이스 기판(10)은 제1 영역(A1) 및 제1 영역(A1)과 접하는 제2 영역(A2)을 가질 수 있다. 제1 영역(A1)은 칩이 실장되는 영역으로 패터닝된 복수개의 영역이 행렬을 이루며 위치하고, 각각의 영역의 중앙부에는 칩영역(CA)이 위치할 수 있다. 제2 영역(A2)은 프레임 영역으로 베이스 기판(10)의 외곽부 또는 중앙부에 일 방향(Y축 방향)으로 연장되도록 위치할 수 있다. 도 1에서는 제2 영역(A2)이 베이스 기판(10)의 외곽부에 위치한 경우로서, 도시되어 있지는 않으나 제2 영역(A2)이 베이스 기판(10)의 중앙부에 위치하는 경우에는 제2 영역(A2)을 기준으로 일측 및 타측에 제1 영역(A1)이 위치할 수 있다.
전도성 소재의 베이스 기판(10)의 상호 반대쪽인 일면(10a)과 타면(10b) 중 일면(10a)의 제1 영역(A1)에 제1 홈 또는 제1 트렌치(10c)가 위치할 수 있다. 여기서 제1 홈 또는 제1 트렌치(10c)라 함은, 베이스 기판(10)을 완전히 관통하지 않는다는 것을 의미한다. 도 5는 단면도이기에 나타나지 않으나, 베이스 기판(10)의 일면(10a)의 제1 홈 또는 제1 트렌치(10c)를 제외한 부분은 평면도 상에서는 일 방향으로 연장된 또는 구불구불한 배선패턴(12)으로 이해될 수 있다.
한편, 베이스 기판(10)의 제2 영역(A2)의 일면(10a)에 더미홈 또는 더미트렌치(10d)가 위치할 수 있다. 도 5에서는 제1 홈 또는 제1 트렌치(10c)와 더미홈 또는 더미트렌치(10d)가 동일한 크기를 갖도록 도시되어 있으나, 크기와 형태를 필요에 따라 다양하게 설계될 수 있다.
베이스 기판(10)의 제1 영역(A1)의 일면(10a)에 있어서 제거되지 않고 남은 부분, 즉 제1 홈 또는 제1 트렌치(10c) 이외의 부분은 추후 배선패턴(12)의 역할을 할 수 있다. 따라서 베이스 기판(10)의 일면(10a)에 제1 홈 또는 제1 트렌치(10c)에 있어서, 인접한 홈과 홈 사이 또는 트렌치와 트렌치 사이의 부분의 폭은 통상적인 배선패턴(12)의 폭인 대략 20㎛ 내지 30㎛가 되도록 하는 것이 바람직하다.
또한 제1 홈 또는 제1 트렌치(10c)의 깊이는 베이스 기판(10)의 두께의 대략 80% 내지 90%가 되도록 하는 것이 바람직하다. 예컨대 베이스 기판(10)의 제1 홈 또는 제1 트렌치(10c)가 형성된 부분의 잔존하는 두께는 10㎛ 내지 40㎛가 될 수 있다.
만일 제1 홈 또는 제1 트렌치(10c)의 깊이가 이보다 더 깊어진다면, 반도체 패키지 기판 제조과정이나 추후 패키징 과정에서 베이스 기판(10)이나 반도체 패키지 기판의 핸들링이 용이하지 않을 수 있다. 또한 제1 홈 또는 제1 트렌치(10c)의 깊이가 이보다 더 깊어진다면, 경우에 따라 제1 홈 또는 제1 트렌치(10c)를 형성함에 있어서 공차 등에 의해 베이스 기판(10)의 일면(10a)과 타면(10b)을 관통하는 관통홀이 형성될 수도 있다. 한편, 제1 홈 또는 제1 트렌치(10c)의 깊이가 이보다 얕게 된다면, 이는 추후 반도체 패키지 기판을 제조함에 있어서 후속공정이 용이하지 않거나 최종적으로 제조되는 반도체 패키지 기판의 두께가 지나치게 얇아질 수 있다.
한편 베이스 기판(10)의 제2 영역(A2)의 일면(10a)에 있어서 더미홈 또는 더미트렌치(10d) 이외의 부분은 상술한 제1 홈 또는 제1 트렌치(10c) 부분과는 달리 추후 배선패턴의 역할을 하는 것은 아니다. 따라서 더미홈 또는 더미트렌치(10d) 사이의 부분의 폭이 통상적인 배선패턴(12)의 폭과 동일하게 형성될 필요는 없다. 다만 더미홈 또는 더미트렌치(10d)은 제1 홈 또는 제1 트렌치(10c)와 동일 공정으로 형성되기 때문에, 베이스 기판(10)의 전체적인 밸런스를 맞추기 위해 더미홈 또는 더미트렌치(10d) 사이의 부분의 폭 역시 통상적인 배선패턴(12)의 폭과 같이 형성되는 것이 바람직하며, 더미홈 또는 더미트렌치(10d)가 형성된 부분의 잔존하는 두께 역시 제1 홈 또는 제1 트렌치(10c)의 경우와 같이 10㎛ 내지 40㎛가 되는 것이 바람직하다.
이를 통해 제조 단계에서 베이스 기판(10)의 전체적인 밸런스를 맞출 수 있다.
한편, 베이스 기판(10)의 제1 홈 또는 제1 트렌치(10c) 및 더미홈 또는 더미트렌치(10d)의 내부는 수지(20)로 충진된다. 수지(20)는 전기적으로 도통되지 않은 절연성 소재로 이루어진 것이면 충분하다. 예컨대 수지(20)는 열처리에 의해 고분자화되어 경화되는 열경화성 수지일 수 있다. 이러한 수지(20)는 추후 반도체 패키지 기판의 배선패턴들 사이를 전기적으로 절연하는 역할을 한다. 수지(20)의 충전은 액상의 수지물질을 이용하여 이루어질 수도 있고, 수지 성분을 포함하는 고상의 테이프를 이용하여 이루어질 수도 있다.
한편, 베이스 기판(10)의 타면(10b) 중 제1 영역(A1)에만 제2 홈 또는 제2 트렌치(10e)가 위치할 수 있다. 이러한 제2 홈 또는 제2 트렌치(10e)는 베이스 기판(10)의 타면(10b)을 식각하여 형성할 수 있다. 제2 홈 또는 제2 트렌치(10e)를 통해 상술한 제1 홈 또는 제1 트렌치(10c)의 내부를 채운 수지(20)의 적어도 일부가 노출될 수 있다. 제2 홈 또는 제2 트렌치(10e) 사이의 패턴들은 배선패턴(14)으로 이해될 수 있다.
이 경우 베이스 기판(10)의 타면(10b) 중 제2 영역(A2)에는 제2 홈 또는 제2 트렌치(10e)가 위치하지 않을 수 있다. 즉 제조 공정에서 더미홈 또는 더미트렌치(10d)가 위치한 베이스 기판(10)의 제2 영역(A2)의 타면(10b)은 식각하지 않는다. 상술한 것과 같이 베이스 기판(10)의 제2 영역(A2)은 프레임 영역으로 배선패턴을 형성할 필요가 없고, 따라서 더미홈 또는 더미트렌치(10d)가 배선패턴 형성을 위한 것이 아니기 때문이다.
상술한 것과 같은 과정에서 사용되는 수지(20)는 일반적인 FC용 수지보다 단단한 특성을 갖는다. 따라서 수지(20)를 충진한 후 기계적인 가공에 의해 제거하는 공정이나 상기와 같이 베이스 기판(10)의 타면(10b)의 일부를 에칭하는 과정에서 외력에 의해 수지(20)에 크랙이 발생한다. 본 발명의 일 실시예에 있어서 상술한 문제점을 극복하기 위해 베이스 기판(10)의 일면(10a)을 에칭하는 과정에서 프레임 영역인 제2 영역(A2)에 더미홈 또는 더미트렌치(10d)를 더 형성할 수 있다. 이러한 더미홈 또는 더미트렌치(10d)를 통해 베이스 기판(10)을 가공 시 좌우 밸런스를 맞추어 줌으로써 외력에 의해 수지(20)가 받는 힘을 분산시켜 수지(20)에 크랙이 발생하는 것을 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
A1: 제1 영역
A2: 제2 영역
10: 베이스 기판
10a: 일면
10b: 타면
10c: 제1 홈 또는 제1 트렌치
10d: 더미홈 또는 더미트렌치
10e: 제2 홈 또는 제2 트렌치
12, 14: 배선패턴
20: 수지

Claims (10)

  1. 칩이 실장되며 일면에 제1 홈 또는 제1 트렌치를 갖는, 제1 영역 및 상기 제1 영역과 접하며 일면에 더미홈 또는 더미트렌치를 갖는, 제2 영역을 갖는 전도성 소재의 베이스 기판; 및
    상기 제1 홈 또는 제1 트렌치 및 상기 더미홈 또는 더미트렌치에 충진된 수지;
    를 구비하는, 반도체 패키지 기판.
  2. 제1항에 있어서,
    상기 제2 영역은 일 방향으로 연장된 프레임 영역인, 반도체 패키지 기판.
  3. 제2항에 있어서,
    상기 제2 영역은 상기 베이스 기판의 외곽 또는 중앙부에 위치하는, 반도체 패키지 기판.
  4. 제1항에 있어서,
    상기 베이스 기판의 타면의 상기 제1 영역에만 상기 수지의 적어도 일부가 드러나도록 제2 홈 또는 제2 트렌치를 갖는, 반도체 패키지 기판.
  5. 제4항에 있어서,
    상기 제2 홈 또는 제2 트렌치는 상기 제2 영역의 타면을 제외하고 위치하는, 반도체 패키지 기판.
  6. 칩이 실장되는 제1 영역 및 상기 제1 영역과 접하는 제2 영역을 갖는 전도성 소재의 베이스 기판을 준비하는 단계;
    상기 베이스 기판의 일면의 상기 제1 영역에 제1 홈 또는 제1 트렌치를 형성하는 단계;
    상기 베이스 기판의 일면의 상기 제2 영역에 더미홈 또는 더미트렌치를 형성하는 단계;
    상기 제1 홈 또는 제1 트렌치 및 상기 더미홈 또는 더미트렌치를 수지로 충진하는 단계;
    상기 수지를 경화시키는 단계; 및
    상기 제1 홈 또는 제1 트렌치를 채운 수지의 적어도 일부가 드러나도록 베이스 기판의 타면을 식각하는 단계;
    를 포함하는, 반도체 패키지 기판의 제조방법.
  7. 제6항에 있어서,
    상기 제2 영역은 일 방향으로 연장된 프레임 영역인, 반도체 패키지 기판의 제조방법.
  8. 제7항에 있어서,
    상기 제2 영역은 상기 베이스 기판의 외곽 또는 중앙부에 위치하는 프레임 영역인, 반도체 패키지 기판의 제조방법.
  9. 제6항에 있어서,
    상기 제1 홈 또는 제1 트렌치를 형성하는 단계 및 상기 더미홈 또는 더미트렌치를 형성하는 단계는 동시에 수행되는, 반도체 패키지 기판의 제조방법.
  10. 제6항에 있어서,
    상기 베이스 기판의 타면을 식각하는 단계는, 상기 베이스 기판의 타면의 제1 영역을 식각하고, 상기 베이스 기판의 타면의 상기 제2 영역은 식각하지 않는 단계인, 반도체 패키지 기판의 제조방법.
KR1020160042401A 2016-04-06 2016-04-06 반도체 패키지 기판 및 그 제조방법 KR102479946B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020160042401A KR102479946B1 (ko) 2016-04-06 2016-04-06 반도체 패키지 기판 및 그 제조방법
PCT/KR2016/013053 WO2017175944A1 (ko) 2016-04-06 2016-11-14 반도체 패키지 기판 및 그 제조 방법
US16/085,496 US10643933B2 (en) 2016-04-06 2016-11-14 Semiconductor package substrate and manufacturing method therefor
CN201680083979.0A CN108886025B (zh) 2016-04-06 2016-11-14 半导体封装基板及其制造方法
TW106108084A TWI642145B (zh) 2016-04-06 2017-03-13 半導體封裝基板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160042401A KR102479946B1 (ko) 2016-04-06 2016-04-06 반도체 패키지 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170114825A true KR20170114825A (ko) 2017-10-16
KR102479946B1 KR102479946B1 (ko) 2022-12-22

Family

ID=60001611

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160042401A KR102479946B1 (ko) 2016-04-06 2016-04-06 반도체 패키지 기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US10643933B2 (ko)
KR (1) KR102479946B1 (ko)
CN (1) CN108886025B (ko)
TW (1) TWI642145B (ko)
WO (1) WO2017175944A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101999594B1 (ko) 2018-02-23 2019-10-01 해성디에스 주식회사 반도체 패키지 기판 제조방법, 이를 이용하여 제조된 반도체 패키지 기판, 반도체 패키지 제조방법 및 이를 이용하여 제조된 반도체 패키지
KR102119142B1 (ko) 2019-10-01 2020-06-05 해성디에스 주식회사 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
KR102583276B1 (ko) * 2021-03-08 2023-09-27 해성디에스 주식회사 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
CN114122240B (zh) * 2021-11-24 2023-05-16 重庆康佳光电技术研究院有限公司 芯片封装结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020926A1 (en) * 2003-03-21 2007-01-25 Edvard Kalvesten Electrical connections in substrates
WO2011136417A1 (ko) * 2010-04-30 2011-11-03 주식회사 웨이브닉스이에스피 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
US8933481B2 (en) * 2012-04-11 2015-01-13 Lite-On Electronics (Guangzhou) Limited Lead frame assembly, LED package and LED light bar
CN104766832A (zh) * 2014-01-03 2015-07-08 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
KR100998233B1 (ko) * 2007-12-03 2010-12-07 서울반도체 주식회사 슬림형 ｌｅｄ 패키지
WO2011059205A2 (en) 2009-11-11 2011-05-19 Lg Innotek Co., Ltd. Lead frame and manufacturing method of the same
KR101186879B1 (ko) * 2010-05-11 2012-10-02 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
KR20120116825A (ko) * 2011-04-13 2012-10-23 엘지이노텍 주식회사 리드프레임 및 그 제조방법
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board
US20160014878A1 (en) * 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
JP6413412B2 (ja) * 2014-07-11 2018-10-31 日亜化学工業株式会社 半導体発光装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070020926A1 (en) * 2003-03-21 2007-01-25 Edvard Kalvesten Electrical connections in substrates
WO2011136417A1 (ko) * 2010-04-30 2011-11-03 주식회사 웨이브닉스이에스피 단자 일체형 금속베이스 패키지 모듈 및 금속베이스 패키지 모듈을 위한 단자 일체형 패키지방법
US8933481B2 (en) * 2012-04-11 2015-01-13 Lite-On Electronics (Guangzhou) Limited Lead frame assembly, LED package and LED light bar
CN104766832A (zh) * 2014-01-03 2015-07-08 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板

Also Published As

Publication number Publication date
WO2017175944A1 (ko) 2017-10-12
TWI642145B (zh) 2018-11-21
US10643933B2 (en) 2020-05-05
CN108886025A (zh) 2018-11-23
KR102479946B1 (ko) 2022-12-22
TW201803035A (zh) 2018-01-16
US20190122968A1 (en) 2019-04-25
CN108886025B (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
KR20180121893A (ko) 내장형 실리콘 기판의 팬 아웃 3d 패키지 구조
JP6783840B2 (ja) 半導体パッケージ基板製造方法、及び半導体パッケージ製造方法
KR20120045936A (ko) 반도체 패키지 및 그 제조방법
JP2009182201A (ja) 半導体装置およびその製造方法
US20100084163A1 (en) Wiring board and method of fabricating the same
US20120313265A1 (en) Semiconductor package
TWI642145B (zh) 半導體封裝基板及其製造方法
KR101747226B1 (ko) 반도체 패키지 기판 및 그 제조 방법
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
KR102130757B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
US8091221B2 (en) Method of fabricating circuit board
KR102119142B1 (ko) 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20130101198A (ko) 범프가 형성된 반도체 패키지 기판의 제조방법 및 그 제조방법에 의해 제조된 반도체 패키지 기판
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
KR102165170B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102111730B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102605701B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI804227B (zh) 半導體封裝襯底、其製造方法、半導體封裝及其製造方法
KR20150009671A (ko) 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법
KR20240002751A (ko) 반도체 패키지의 제조 방법
JP2024073370A (ja) 回路基板および回路基板の製造方法
US20190013263A1 (en) Wiring board and semiconductor package
KR20240072887A (ko) 회로 기판 및 회로 기판의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right