TW201803035A - 半導體封裝基板及其製造方法 - Google Patents

半導體封裝基板及其製造方法 Download PDF

Info

Publication number
TW201803035A
TW201803035A TW106108084A TW106108084A TW201803035A TW 201803035 A TW201803035 A TW 201803035A TW 106108084 A TW106108084 A TW 106108084A TW 106108084 A TW106108084 A TW 106108084A TW 201803035 A TW201803035 A TW 201803035A
Authority
TW
Taiwan
Prior art keywords
region
groove
trench
base substrate
dummy
Prior art date
Application number
TW106108084A
Other languages
English (en)
Other versions
TWI642145B (zh
Inventor
裵仁燮
姜聖日
Original Assignee
海成帝愛斯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 海成帝愛斯股份有限公司 filed Critical 海成帝愛斯股份有限公司
Publication of TW201803035A publication Critical patent/TW201803035A/zh
Application granted granted Critical
Publication of TWI642145B publication Critical patent/TWI642145B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

提供一種半導體封裝基板及其製造方法，所述半導體封裝基板及其製造方法使用簡單的製造製程而具有改良的圖案準確性及產品可靠性。所述半導體封裝基板包括：基礎基板，具有導電材料，且包括第一區域及第二區域，所述第一區域上安裝晶片且所述第一區域在表面中包括第一凹槽或第一溝渠，所述第二區域接觸所述第一區域且在表面中包括虛設凹槽或虛設溝渠；以及樹脂，填充於所述第一凹槽或所述第一溝渠以及所述虛設凹槽或所述虛設溝渠中。

Description

半導體封裝基板及其製造方法
本發明是有關於一種半導體封裝基板及其製造方法，且更具體而言，是有關於能夠藉由簡單的製程來改良圖案準確性及產品可靠性的一種半導體封裝基板及其製造方法。
由於半導體裝置是以封裝形式用於半導體封裝基板上，因此在封裝中使用的半導體封裝基板具有微電路圖案及/或輸入/輸出（input/output，I/O）端子。由於半導體裝置的高效能及/或半導體裝置的高積體度以及使用所述半導體裝置的電子裝置的小型化及/或高效能已取得進步，因此半導體封裝基板的微電路圖案已具有較小的線寬度及較高的複雜度。
當根據先前技術來製造半導體封裝基板時，使用上面堆疊有銅箔的覆銅疊層板（copper clad laminate，CCL）來形成貫穿孔（through hole），且對貫穿孔的內部表面進行鍍敷以將上部銅箔與下部銅箔電性連接至彼此，且接著使用光阻劑分別將上部銅箔及下部銅箔圖案化。然而，根據先前技術的製造半導體封裝基板的方法，製造製程複雜且準確性低。
[技術問題]
本發明的一或多個實施例包括能夠使用簡單的製程改良圖案準確性及產品可靠性的一種半導體封裝基板及其製造方法。然而，以上技術問題為示例性的，且本發明的範圍並非僅限於此。
[技術解決方案]
根據本發明的實施例，提供一種半導體封裝基板，所述半導體封裝基板包括：基礎基板，具有導電材料，且包括第一區域及第二區域，所述第一區域上安裝晶片且所述第一區域在表面中包括第一凹槽或第一溝渠，所述第二區域接觸所述第一區域且在表面中包括虛設凹槽或虛設溝渠；以及樹脂，填充於所述第一凹槽或所述第一溝渠以及所述虛設凹槽或所述虛設溝渠中。
所述第二區域可為在一方向上延伸的框架區域。
所述第二區域可位於所述基礎基板的外側部分或中心部分處。
所述半導體封裝基板可更包括在所述基礎基板的相對表面上僅位於所述第一區域中的第二凹槽或第二溝渠以至少部分地暴露出所述樹脂。
所述第二凹槽或所述第二溝渠可位於除所述第二區域的相對表面以外的其他部分中。
根據本發明的實施例，提供一種製造半導體封裝基板的方法，所述方法包括：製備基礎基板，所述基礎基板具有導電材料且包括第一區域及第二區域，所述第一區域上安裝晶片，所述第二區域接觸所述第一區域；在所述基礎基板的表面上在所述第一區域中形成第一凹槽或第一溝渠；在所述基礎基板的所述表面上在所述第二區域中形成虛設凹槽或虛設溝渠；使用樹脂填充所述第一凹槽或所述第一溝渠以及所述虛設凹槽或所述虛設溝渠；將所述樹脂硬化；以及蝕刻所述基礎基板的相對表面，以至少部分地暴露出填充於所述第一凹槽或所述第一溝渠中的所述樹脂。
所述第二區域可為在一方向上延伸的框架區域。
所述第二區域可位於所述基礎基板的外側部分或中心部分處。
所述形成所述第一凹槽或所述第一溝渠與所述形成所述虛設凹槽或所述虛設溝渠可同時執行。
所述蝕刻所述基礎基板的所述相對表面可包括蝕刻位於所述基礎基板的所述相對表面上的所述第一區域而不蝕刻位於所述基礎基板的所述相對表面上的所述第二區域。
藉由附圖、申請專利範圍及詳細說明，將更佳地理解本發明的其他態樣、特徵及優點。
可使用系統、方法、電腦可讀取儲存媒體及/或其組合來執行本發明的該些一般態樣及特別的態樣。
[有益效果]
根據本發明的實施例，可實作能夠使用簡單的製程改良圖案準確性及產品可靠性的一種半導體封裝基板及其製造方法。然而，本發明的範圍並非僅限於以上效果。
由於本發明能夠具有各種改變及諸多實施例，因此將在圖式中說明具體實施例並在本書面說明中詳細闡述具體實施例。為了達成充分理解、達成所述實施例的優點及藉由實作而達成目標，將參照用於說明一或多個實施例的附圖。然而，實施例可具有不同的形式且不應被視為僅限於本文所述的說明。
以下將參照附圖更詳細地說明示例性實施例。相同或對應的組件將以相同的參考編號來呈現而無論圖的編號如何，且不再對其予以贅述。
儘管可能使用例如「第一」、「第二」等用語來闡述各種組件，然而該些組件不必受限於以上用語。以上用語僅用於區分各個組件。除非在上下文中具有明顯不同的含義，否則單數表達亦囊括複數表達。
更應理解，本文中使用的用語「包含（comprises）」及/或「包含（comprising）」是指明所述特徵或組件的存在，但不排除一或多個其他特徵或組件的存在或添加。應理解，當稱一層、區或組件「形成於」另一層、區或組件「上」時，所述層、區或組件可直接形成於或間接形成於另一層、區或組件上。亦即，舉例而言，可存在中間層、中間區或中間組件。
為便於解釋，可誇大圖式中的組件的大小。換言之，由於為解釋方便而任意地示出圖式中的組件的大小及厚度，因此以下實施例並不受限於此。
x軸、y軸及z軸並非僅限於矩形坐標系的三個軸，而是可在更寬泛的意義上加以解釋。舉例而言，x軸、y軸及z軸可彼此垂直，或可代表不彼此垂直的不同方向。
當以不同的方式實作某一實施例時，可以與所闡述的順序不同的順序執行具體製程順序。舉例而言，可實質上同時地執行兩個接連闡述的製程或可以與所述順序相反的順序執行兩個接連闡述的製程。
圖1是根據本發明實施例的半導體封裝基板的示意性平面圖，且圖2至圖5是說明製造圖1所示半導體封裝基板的製程的示意性剖視圖。圖2至圖5示意性地示出沿線II-II截取的圖1所示半導體封裝基板。
根據製造本發明實施例的半導體封裝基板的方法，如圖1所示製備出包含導電材料的基礎基板10。基礎基板10可被形成為包含導電材料的平板。導電材料可包括例如Fe、例如Fe-Ni、Fe-Ni-Co等Fe合金、Cu、例如Cu-Sn、Cu-Zr、Cu-Fe、Cu-Zn等Cu合金，等等。
基礎基板10可包括第一區域A1及與第一區域A1接觸的第二區域A2。第一區域A1是其中將被圖案化為晶片安裝區的多個區排列成矩陣的區域，且晶片區域CA可位於所述多個區中的每一者中的中心部分處。第二區域A2是框架區域且可在一方向（Y軸方向）上在基礎基板10的外側部分或中心部分處延伸。在圖1中，第二區域A2位於基礎基板10的外側部分處。儘管圖1未示出，然而當第二區域A2位於基礎基板10的中心部分處時，第一區域A1可位於以第二區域A2為基準的一側和相反的一側處。
接著，參照圖2及圖3，在製備出包含導電材料的基礎基板10之後，如圖3所示，可在基礎基板10中第一區域A1的表面10a中、表面10a與相對表面10b之間形成第一凹槽或第一溝渠10c。此處，第一凹槽或第一溝渠10c不完全穿透過基礎基板10。儘管圖3（即，剖視圖）未示出，然而在基礎基板10的表面10a中，除第一凹槽或第一溝渠10c之外的其他部分可被視為在一方向上延伸或在面板上纏繞的配線圖案。
另外，在第一區域A1的表面10a中形成第一凹槽或第一溝渠10c的同時，可在第二區域A2的表面10a中形成虛設凹槽或虛設溝渠10d。在圖3中，第一凹槽或第一溝渠10c及虛設凹槽或虛設溝渠10d具有彼此相同的大小，然而若需要，則第一凹槽或第一溝渠10c及虛設凹槽或虛設溝渠10d的大小及形狀可變化。
為了形成第一凹槽或第一溝渠10c及虛設凹槽或虛設溝渠10d，在基礎基板10的表面10a上層疊包含感光性材料的乾膜抗蝕劑（dry film resist，DFR）且執行曝光製程、顯影製程等來使僅欲在基礎基板10中形成第一凹槽或第一溝渠10c及虛設凹槽或虛設溝渠10d的部分曝光。之後，利用例如氯化銅或氯化鐵等蝕刻劑來蝕刻基礎基板10的表面10a的所述部分（其中所述部分未被乾膜抗蝕劑覆蓋），且因此，如圖2中所示，第一凹槽或第一溝渠10c及虛設凹槽或虛設溝渠10d可在表面10a中被形成為不穿透過基礎基板10。
在基礎基板10中的第一區域A1的表面10a上，未移除的部分（即，除第一凹槽或第一溝渠10c之外的其他部分）可在此後用作配線圖案。因此，當在基礎基板10的表面10a中形成第一凹槽或第一溝渠10c時，相鄰的凹槽或相鄰的溝渠之間的部分的寬度可為約20微米至約30微米（即，一般配線圖案的寬度）。
另外，如圖2所示，當在基礎基板10中的第一區域A1的表面10a中形成第一凹槽或第一溝渠10c時，第一凹槽或第一溝渠10c的深度可為基礎基板10的厚度的約80%至約90%。舉例而言，在其中形成第一凹槽或第一溝渠10c的部分處基礎基板10的剩餘厚度可為10微米至40微米。
若第一凹槽或第一溝渠10c的深度大於以上實例，則在半導體封裝基板的製造製程或封裝製程期間，可能不易於操縱基礎基板10或半導體封裝基板。另外，若第一凹槽或第一溝渠10c的深度大於以上實例，則在某些情形中，在形成第一凹槽或第一溝渠10c的同時可能會因容差等而形成穿透過基礎基板10的表面10a及相對表面10b的貫穿孔。另一方面，若第一凹槽或第一溝渠10c的深度小於以上實例，則可能會造成製造半導體封裝基板的後續製程不易於執行或最終製成的半導體封裝基板可能厚度過小。
另外，不同於第一凹槽或第一溝渠10c，在基礎基板10中的第二區域A2的表面10a上除虛設凹槽或虛設溝渠10d之外的其他部分可不用作配線圖案。因此，相鄰的虛設凹槽或虛設溝渠10d之間的部分的寬度可能未必等於一般配線圖案的寬度。然而，由於虛設凹槽或虛設溝渠10d是藉由與第一凹槽或第一溝渠10c相同的製程形成，因此鄰近的虛設凹槽或虛設溝渠10d之間的部分的寬度可等於一般配線圖案的寬度以使整個基礎基板10達到平衡，且如同第一凹槽或第一溝渠10c一樣，形成有虛設凹槽或虛設溝渠10d的部分的剩餘厚度可為約10微米至40微米。
藉由以上製程，在製造製程中基礎基板10可達到完全平衡。
另外，如圖4所示，基礎基板10中的第一凹槽或第一溝渠10c及虛設凹槽或虛設溝渠10d是使用樹脂20進行填充。樹脂20可包含不導電的絕緣材料。舉例而言，樹脂20可為藉由熱製程來聚合或硬化的熱固性樹脂。樹脂20可在半導體封裝基板中的各配線圖案之間電性絕緣。可使用液相樹脂材料或包含樹脂組分的固相膠帶來執行樹脂20的填充。
當填充樹脂20時，儘管圖中未示出，然而樹脂20可不僅如圖4所示填充於基礎基板10的第一凹槽或第一溝渠10c或者虛設凹槽或虛設溝渠10d中，且亦可能會至少部分地覆蓋基礎基板10的表面10a。若如上所述過度地施加了樹脂20，則可藉由例如刷洗、研磨或拋光等機械製程或者化學樹脂蝕刻製程來移除過度施加的樹脂20，以使樹脂20可如圖4所示僅填充於基礎基板10的第一凹槽或第一溝渠10c及虛設凹槽或虛設溝渠10d中。
之後，如圖5所示，對基礎基板10的相對表面10b進行蝕刻以將第二凹槽或第二溝渠10e形成為使得填充於第一凹槽或第一溝渠10c中的樹脂20可被暴露出。可以以下各種方式執行對基礎基板10的相對表面10b的蝕刻：舉例而言，可在基礎基板10的相對表面10b上層疊包含感光性材料的乾膜抗蝕劑；且接著，執行曝光、顯影等來僅暴露出基礎基板10的相對表面10b上的將被蝕刻的部分。之後，利用例如氯化銅或氯化鐵等蝕刻劑來蝕刻基礎基板10的相對表面10b的所述部分（其中所述部分未被乾膜抗蝕劑覆蓋），且因此，如圖5所示，第二凹槽或第二溝渠10e可在相對表面10b中被形成為至少部分地暴露出樹脂20。
另外，在以上製程期間，可不蝕刻與基礎基板10中的第二區域A2對應的相對表面10b。亦即，不蝕刻基礎基板10中的其中具有虛設凹槽或虛設溝渠10d的第二區域A2的相對表面10b。如上所述，由於基礎基板10的第二區域A2是其中不需要排列導線的框架區域，且因此，可不形成用於排列導線的虛設凹槽或虛設溝渠10d。
上述製程中使用的樹脂20較用於可撓性電路（flexible circuit，FC）的一般樹脂硬。因此，在藉由機械處理移除樹脂的製程期間或在填充樹脂20之後部分地蝕刻基礎基板10的相對表面10b的製程期間，在樹脂20中可能會因外力而出現裂紋。為解決以上問題，根據本發明實施例，在基礎基板10的表面10a被蝕刻期間，在第二區域A2（即，框架區域）中可更形成虛設凹槽或虛設溝渠10d。由於虛設凹槽或虛設溝渠10d，基礎基板10可在被處理的同時在基礎基板10的左側與右側之間維持平衡，且因此，可分散施加至樹脂20的外力以防止在樹脂20中出現裂紋。
根據以上製程，在基礎基板10的表面中可示出樹脂20之間的配線圖案12且在基礎基板10的相對表面中亦示出樹脂20之間的配線圖案14。
若需要，則可進一步執行附加製程。舉例而言，可以Au、Pd等至少部分地對基礎基板10的剩餘部分進行鍍敷或可對基礎基板10的剩餘部分至少部分地執行有機可焊性保護（organic solderability preservative，OSP）塗佈。此是為了提高基礎基板10的剩餘部分的焊料黏合力。
已闡述了製造半導體封裝基板的方法，但本發明並非僅限於此。舉例而言，藉由以上半導體封裝基板的製造方法製造的半導體封裝基板亦可包含於本發明的範圍中。
圖5是根據本發明的實施例的半導體封裝基板的示意性剖視圖。圖5示意性地示出沿線II-II截取的圖1所示半導體封裝基板。
參照圖1及圖5，根據實施例的半導體封裝基板包括基礎基板10及在基礎基板10中部分地填充的樹脂20。基礎基板10可具有包含導電材料作為傳導性材料的平板形狀。所述導電材料可包括例如Fe、例如Fe-Ni、Fe-Ni-Co等Fe合金、Cu、例如Cu-Sn、Cu-Zr、Cu-Fe、Cu-Zn等Cu合金，等等。
基礎基板10可包括第一區域A1及與第一區域A1接觸的第二區域A2。第一區域A1是其中將被圖案化為晶片安裝區的多個區排列成矩陣的區域，且晶片區域CA可位於所述多個區中的每一者中的中心部分處。第二區域A2是框架區域且可被定位成在一方向（Y軸方向）上在基礎基板10的外側部分或中心部分處延伸。在圖1中，第二區域A2位於基礎基板10的外側部分處。儘管圖1未示出，然而當第二區域A2位於基礎基板10的中心部分處時，第一區域A1可位於以第二區域A2為基準的一側和相反的一側處。
第一凹槽或第一溝渠10c可在由導電材料形成的基礎基板10中位於表面10a的第一區域A1中、彼此相對的表面10a與相對表面10b之間。此處，第一凹槽或第一溝渠10c不完全穿透過基礎基板10。儘管圖5（即，剖視圖）未示出，然而，在基礎基板10的表面10a中，除第一凹槽或第一溝渠10c外的其他部分可被視為在一方向上延伸或在面板上纏繞的配線圖案12。
另外，虛設凹槽或虛設溝渠10d可位於基礎基板10的第二區域A2的表面10a中。儘管第一凹槽或第一溝渠10c及虛設凹槽或虛設溝渠10d在圖5中被示出為具有相等的大小，然而根據需要，可對大小及形狀作出各種設計。
在基礎基板10中的第一區域A1的表面10a上，未移除的部分（即，除第一凹槽或第一溝渠10c之外的其他部分）可在此後用作配線圖案12。因此，在基礎基板10的表面10a的第一凹槽或第一溝渠10c中，相鄰的凹槽或相鄰的溝渠之間的部分的寬度可為約20微米至約30微米（即，一般配線圖案12的寬度）。
另外，第一凹槽或第一溝渠10c的深度可為基礎基板10的厚度的約80%至約90%。舉例而言，在其中形成有第一凹槽或第一溝渠10c的部分處基礎基板10的剩餘厚度可為10微米至40微米。
若第一凹槽或第一溝渠10c的深度大於以上實例，則在半導體封裝基板的製造製程或封裝製程期間，可能不易於操縱基礎基板10或半導體封裝基板。另外，若第一凹槽或第一溝渠10c的深度大於以上實例，則在某些情形中，在形成第一凹槽或第一溝渠10c的同時可能會因容差等而形成穿透過基礎基板10的表面10a及相對表面10b的貫穿孔。另一方面，若第一凹槽或第一溝渠10c的深度小於以上實例，則可能會造成製造半導體封裝基板的後續製程不易於執行或最終製成的半導體基板可能厚度過小。
另外，不同於第一凹槽或第一溝渠10c，在基礎基板10中的第二區域A2的表面10a上除虛設凹槽或虛設溝渠10d之外的其他部分可不用作配線圖案。因此，相鄰的虛設凹槽或虛設溝渠10d之間的部分的寬度可能未必等於一般配線圖案12的寬度。然而，由於虛設凹槽或虛設溝渠10d是藉由與第一凹槽或第一溝渠10c相同的製程形成，因此鄰近的虛設凹槽或虛設溝渠10d之間的部分的寬度可等於一般配線圖案12的寬度以使整個基礎基板10達到平衡，且如同第一凹槽或第一溝渠10c一樣，形成有虛設凹槽或虛設溝渠10d的部分的剩餘厚度可為約10微米至40微米。
藉由以上製程，在製造製程中基礎基板10可達到完全平衡。
另外，基礎基板10中的第一凹槽或第一溝渠10c及虛設凹槽或虛設溝渠10d是使用樹脂20進行填充。樹脂20可包含不導電的絕緣材料。舉例而言，樹脂20可為藉由熱製程來聚合或硬化的熱固性樹脂。樹脂20可在半導體封裝基板中的各配線圖案之間電性絕緣。可使用液相樹脂材料或包含樹脂組分的固相膠帶來執行樹脂20的填充。
另外，第二凹槽或第二溝渠10e可僅位於基礎基板10的相對表面10b上的第一區域A1中。第二凹槽或第二溝渠10e可藉由對基礎基板10的相對表面10b進行蝕刻而形成。在第一凹槽或第一溝渠10c中填充的樹脂20可經由第二凹槽或第二溝渠10e而至少部分地暴露出。第二凹槽或第二溝渠10e中的圖案可被視為配線圖案14。
在此種情形中，第二凹槽或第二溝渠10e可不位於基礎基板10的相對表面10b上的第二區域A2中。亦即，在製造製程期間，不蝕刻基礎基板10中的其中具有虛設凹槽或虛設溝渠10d的第二區域A2的相對表面10b。如上所述，由於基礎基板10的第二區域A2是其中不需要排列配線圖案的框架區域，且因此，不形成用於排列配線圖案的虛設凹槽或虛設溝渠10d。
上述製程中使用的樹脂20較用於可撓性電路的一般樹脂硬。因此，在藉由機械處理移除樹脂的製程期間或在填充樹脂20之後部分地蝕刻基礎基板10的相對表面10b的製程期間，在樹脂20中可能會因外力而出現裂紋。為解決以上問題，根據本發明實施例，在基礎基板10的表面10a被蝕刻期間，在第二區域A2（即，框架區域）中可更形成虛設凹槽或虛設溝渠10d。由於虛設凹槽或虛設溝渠10d，基礎基板10可在被處理的同時在基礎基板10的左側與右側之間維持平衡，且因此，可分散施加至樹脂20的外力以防止在樹脂20中出現裂紋。
儘管已參照本發明的非顯而易見的特徵具體闡述了詳細說明，然而在此項技術中具有通常知識者將理解，在不背離以下申請專利範圍的精神及範圍的條件下，在本文中可在形式及細節方面作出對上述裝置及方法的各種刪除、替代及改變。
10‧‧‧基礎基板
10a‧‧‧表面
10b‧‧‧相對表面
10c‧‧‧第一凹槽或第一溝渠
10d‧‧‧虛設凹槽或虛設溝渠
10e‧‧‧第二凹槽或第二溝渠
12、14‧‧‧配線圖案
20‧‧‧樹脂
A1‧‧‧第一區域
A2‧‧‧第二區域
CA‧‧‧晶片區域
x、y、z‧‧‧軸
II-II‧‧‧線
圖1是根據本發明實施例的半導體封裝基板的示意性平面圖。 圖2至圖5是說明製造圖1所示半導體封裝基板的製程的示意性剖視圖。
10‧‧‧基礎基板
10a‧‧‧表面
10b‧‧‧相對表面
10e‧‧‧第二凹槽或第二溝渠
12、14‧‧‧配線圖案
20‧‧‧樹脂
A1‧‧‧第一區域
A2‧‧‧第二區域
CA‧‧‧晶片區域
x、z‧‧‧軸

Claims (10)

  1. 一種半導體封裝基板，包括： 基礎基板，包含導電材料，且包括第一區域及第二區域，所述第一區域上安裝晶片且所述第一區域在表面中包括第一凹槽或第一溝渠，所述第二區域接觸所述第一區域且在表面中包括虛設凹槽或虛設溝渠；以及 樹脂，填充於所述第一凹槽或所述第一溝渠以及所述虛設凹槽或所述虛設溝渠中。
  2. 如申請專利範圍第1項所述的半導體封裝基板，其中所述第二區域是在一方向上延伸的框架區域。
  3. 如申請專利範圍第2項所述的半導體封裝基板，其中所述第二區域位於所述基礎基板的外側部分或中心部分處。
  4. 如申請專利範圍第1項所述的半導體封裝基板，更包括在所述基礎基板的相對表面上僅位於所述第一區域中的第二凹槽或第二溝渠以至少部分地暴露出所述樹脂。
  5. 如申請專利範圍第4項所述的半導體封裝基板，其中所述第二凹槽或所述第二溝渠位於除所述第二區域的相對表面以外的其他部分中。
  6. 一種製造半導體封裝基板的方法，所述方法包括： 製備基礎基板，所述基礎基板包含導電材料且包括第一區域及第二區域，所述第一區域上安裝晶片，所述第二區域接觸所述第一區域； 在所述基礎基板的表面上在所述第一區域中形成第一凹槽或第一溝渠； 在所述基礎基板的所述表面上在所述第二區域中形成虛設凹槽或虛設溝渠； 使用樹脂填充所述第一凹槽或所述第一溝渠以及所述虛設凹槽或所述虛設溝渠； 將所述樹脂硬化；以及 蝕刻所述基礎基板的相對表面，以至少部分地暴露出填充於所述第一凹槽或所述第一溝渠中的所述樹脂。
  7. 如申請專利範圍第6項所述的方法，其中所述第二區域是在一方向上延伸的框架區域。
  8. 如申請專利範圍第7項所述的方法，其中所述第二區域位於所述基礎基板的外側部分或中心部分處。
  9. 如申請專利範圍第6項所述的方法，其中所述形成所述第一凹槽或所述第一溝渠與所述形成所述虛設凹槽或所述虛設溝渠是同時執行的。
  10. 如申請專利範圍第6項所述的方法，其中所述蝕刻所述基礎基板的所述相對表面包括蝕刻位於所述基礎基板的所述相對表面上的所述第一區域而不蝕刻位於所述基礎基板的所述相對表面上的所述第二區域。
TW106108084A 2016-04-06 2017-03-13 半導體封裝基板及其製造方法 TWI642145B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160042401A KR102479946B1 (ko) 2016-04-06 2016-04-06 반도체 패키지 기판 및 그 제조방법
??10-2016-0042401 2016-04-06

Publications (2)

Publication Number Publication Date
TW201803035A true TW201803035A (zh) 2018-01-16
TWI642145B TWI642145B (zh) 2018-11-21

Family

ID=60001611

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106108084A TWI642145B (zh) 2016-04-06 2017-03-13 半導體封裝基板及其製造方法

Country Status (5)

Country Link
US (1) US10643933B2 (zh)
KR (1) KR102479946B1 (zh)
CN (1) CN108886025B (zh)
TW (1) TWI642145B (zh)
WO (1) WO2017175944A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697966B (zh) * 2018-02-23 2020-07-01 南韓商海成帝愛斯股份有限公司 半導體封裝基板及其製造方法、半導體封裝及其製造方法
US11227775B2 (en) 2019-10-01 2022-01-18 Haesungds Co., Ltd. Method of fabricating carrier for wafer level package by using lead frame

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102583276B1 (ko) * 2021-03-08 2023-09-27 해성디에스 주식회사 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
CN114122240B (zh) * 2021-11-24 2023-05-16 重庆康佳光电技术研究院有限公司 芯片封装结构及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
US20030006055A1 (en) * 2001-07-05 2003-01-09 Walsin Advanced Electronics Ltd Semiconductor package for fixed surface mounting
SE526366C3 (sv) * 2003-03-21 2005-10-26 Silex Microsystems Ab Elektriska anslutningar i substrat
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
KR100998233B1 (ko) * 2007-12-03 2010-12-07 서울반도체 주식회사 슬림형 ｌｅｄ 패키지
TW201123391A (en) 2009-11-11 2011-07-01 Lg Innotek Co Ltd Lead frame and manufacturing method of the same
US8664538B2 (en) * 2010-04-30 2014-03-04 Wavenics Inc. Terminal-integrated metal base package module and terminal-integrated metal base packaging method
KR101186879B1 (ko) 2010-05-11 2012-10-02 엘지이노텍 주식회사 리드 프레임 및 그 제조 방법
KR20120116825A (ko) 2011-04-13 2012-10-23 엘지이노텍 주식회사 리드프레임 및 그 제조방법
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board
CN103367344B (zh) * 2012-04-11 2016-04-27 光宝电子(广州)有限公司 连板料片、发光二极管封装品及发光二极管灯条
CN104766832B (zh) * 2014-01-03 2020-07-14 海成帝爱斯株式会社 制造半导体封装基板的方法及用其制造的半导体封装基板
US20160014878A1 (en) 2014-04-25 2016-01-14 Rogers Corporation Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
JP6413412B2 (ja) * 2014-07-11 2018-10-31 日亜化学工業株式会社 半導体発光装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI697966B (zh) * 2018-02-23 2020-07-01 南韓商海成帝愛斯股份有限公司 半導體封裝基板及其製造方法、半導體封裝及其製造方法
US10910299B2 (en) 2018-02-23 2021-02-02 Haesung Ds Co., Ltd. Method of manufacturing semiconductor package substrate and semiconductor package substrate manufactured using the method, and method of manufacturing semiconductor package and semiconductor package manufactured using the method
US11227775B2 (en) 2019-10-01 2022-01-18 Haesungds Co., Ltd. Method of fabricating carrier for wafer level package by using lead frame

Also Published As

Publication number Publication date
TWI642145B (zh) 2018-11-21
WO2017175944A1 (ko) 2017-10-12
US10643933B2 (en) 2020-05-05
CN108886025A (zh) 2018-11-23
KR102479946B1 (ko) 2022-12-22
US20190122968A1 (en) 2019-04-25
CN108886025B (zh) 2022-05-10
KR20170114825A (ko) 2017-10-16

Similar Documents

Publication Publication Date Title
KR102440119B1 (ko) 반도체 패키지 및 그 제조방법
JP6783840B2 (ja) 半導体パッケージ基板製造方法、及び半導体パッケージ製造方法
TWI602270B (zh) 晶片埋入式印刷電路板及應用印刷電路板之半導體封裝及其製造方法
TWI642145B (zh) 半導體封裝基板及其製造方法
KR20090034081A (ko) 적층형 반도체 패키지 장치 및 이의 제작 방법
US9324580B2 (en) Process for fabricating a circuit substrate
US9236364B2 (en) Package carrier and manufacturing method thereof
TW201913915A (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
US20090008766A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
US8519524B1 (en) Chip stacking structure and fabricating method of the chip stacking structure
KR102119142B1 (ko) 웨이퍼 레벨 패키지의 캐리어를 리드 프레임으로 제작하는 방법
TWI758756B (zh) 封裝載板及其製作方法
KR102130757B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20130101198A (ko) 범프가 형성된 반도체 패키지 기판의 제조방법 및 그 제조방법에 의해 제조된 반도체 패키지 기판
KR102605701B1 (ko) 반도체 패키지 및 이의 제조 방법
KR102535353B1 (ko) 반도체 패키지 기판, 이의 제조방법, 반도체 패키지 및 이의 제조방법
TWI804227B (zh) 半導體封裝襯底、其製造方法、半導體封裝及其製造方法
KR102111730B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102165170B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR20140073162A (ko) 초박형 패키지기판 및 제조방법
KR101257457B1 (ko) 집적회로 칩이 내장된 인쇄회로기판의 제조 방법
KR20240002751A (ko) 반도체 패키지의 제조 방법