KR20210101238A - 패시브 디바이스 조립체가 포함된 통합 디바이스 패키지 - Google Patents

패시브 디바이스 조립체가 포함된 통합 디바이스 패키지 Download PDF

Info

Publication number
KR20210101238A
KR20210101238A KR1020217018783A KR20217018783A KR20210101238A KR 20210101238 A KR20210101238 A KR 20210101238A KR 1020217018783 A KR1020217018783 A KR 1020217018783A KR 20217018783 A KR20217018783 A KR 20217018783A KR 20210101238 A KR20210101238 A KR 20210101238A
Authority
KR
South Korea
Prior art keywords
integrated device
die
package
rdl
passive electronic
Prior art date
Application number
KR1020217018783A
Other languages
English (en)
Inventor
비크람 벤카타드리
산토쉬 아닐 쿠드타카
Original Assignee
아나로그 디바이시즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아나로그 디바이시즈 인코포레이티드 filed Critical 아나로그 디바이시즈 인코포레이티드
Publication of KR20210101238A publication Critical patent/KR20210101238A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14661—X-ray, gamma-ray or corpuscular radiation imagers of the hybrid type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32265—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

통합 디바이스 패키지가 개시된다. 패키지는 액티브 전자 회로를 갖는 패키지 기판 및 통합 디바이스 다이를 포함할 수 있다. 통합 디바이스 다이는 제1 측면 및 제1 측면 반대쪽의 제2 측면을 가질 수 있다. 제1 측면은 접합 와이어를 통해 패키지 기판에 전기적으로 연결된 본드 패드를 가질 수 있다. 재분배 층(RDL) 스택은 통합 디바이스 다이의 제1 측면에 배치될 수 있다. RDL 스택은 절연층과 전도성 재분배 층을 포함할 수 있다. 패키지는 RDL 스택에 장착되고 전기적으로 연결된 패시브 전자 디바이스 조립체를 포함할 수 있다.

Description

패시브 디바이스 조립체가 포함된 통합 디바이스 패키지
관련 출원에 대한 상호 참조
본 출원은 2018년 12월 6일자로 출원된 미국 가특허 출원 제62/776,342호에 대한 우선권을 주장하며, 그 전체 내용은 그 전체가 모든 목적을 위해 참조로 통합된다.
기술 분야
분야는 패시브 디바이스 조립체를 갖는 통합 디바이스 패키지와 관련된다.
다양한 유형의 전자 시스템은 커패시터, 저항기, 인덕터 등과 같은 패시브 전자 컴포넌트를 포함할 수 있다. 패시브 전자 컴포넌트는 전자 시스템의 다른 컴포넌트에 의해 처리되기 전이나 후에 전기 신호를 조절하거나 필터링하는 데 사용될 수 있다. 패시브 전자 컴포넌트를 전자 시스템에 통합하면 귀중한 보드 공간을 차지할 수 있으며, 따라서, 전자 시스템의 설치 공간이 증가한다. 또한, 패시브 전자 컴포넌트를 시스템의 다른 디바이스에 연결하면 전기 손실이 발생할 수 있다. 따라서, 패시브 전자 컴포넌트의 전자 시스템으로의 통합을 개선하는 것에 대한 지속적인 요구가 남아 있다.
일 실시예에서, 통합 디바이스 패키지가 개시된다. 통합 디바이스 패키지는 패키지 기판 및 액티브 전자 회로를 갖는 통합 디바이스 다이를 포함할 수 있다. 통합 디바이스 다이는 제1 측면 및 제1 측면 반대쪽의 제2 측면을 가질 수 있고, 제1 측면은 접합 와이어를 통해 패키지 기판에 전기적으로 연결된 본드 패드를 포함한다. 패키지는 통합 디바이스 다이의 제1 측면에 배치된 재분배 층(RDL) 스택을 포함할 수 있으며, RDL 스택은 절연층 및 전도성 재분배 층을 포함한다. 패키지는 RDL 스택에 장착되고 전기적으로 연결된 패시브 전자 디바이스 조립체를 포함할 수 있다.
다른 실시예에서, 센서 모듈이 개시된다. 센서 모듈은 전자 디바이스를 포함할 수 있다. 전자 디바이스는 소자(element) 및 소자의 제1 측면에 배치된 재분배 층(RDL) 스택을 포함할 수 있다. RDL 스택은 절연층과 전도성 재분배 층을 포함할 수 있다. 전자 디바이스는 RDL 스택에 장착되고 전기적으로 연결된 패시브 전자 디바이스 조립체를 포함할 수 있다. 센서 모듈은 이미징 센서 조립체를 더 포함할 수 있으며, 전자 디바이스는 이미징 센서 조립체에 장착된다.
이제 본 개시의 실시예를 첨부 도면을 참조하여 비제한적인 예로서 설명할 것이다.
도 1은 일 실시예에 따른 전자 디바이스의 개략적인 측단면도이다.
도 2a는 다른 실시예에 따른 전자 디바이스를 포함하는 통합 디바이스 패키지의 개략적인 측단면도이다.
도 2b는 다른 실시예에 따른 전자 디바이스를 포함하는 통합 디바이스 패키지의 개략적인 측단면도이다.
도 3은 일 실시예에 따른 센서 모듈의 개략적인 측단면도이다.
본 출원에 개시된 다양한 실시예는 통합 디바이스 다이의 표면 위에 배치된 재분배 층(RDL) 스택에 장착된 패시브 디바이스 조립체를 갖는 전자 디바이스를 포함하는 통합 디바이스 패키지에 관한 것이다. 일부 패키지에서, 패시브 전자 디바이스(들)는 통합 디바이스 다이에 인접한 시스템 보드 또는 패키지 기판과 같은 기판에 장착될 수 있다. 이러한 패키지에서, 설치 공간은 패시브 전자 디바이스(들)의 측면 인접 장착 배열로 인해 원하는 것보다 클 수 있다. 더욱이, 통합 디바이스 다이에 인접하게 패시브 전자 디바이스(들)를 장착하고 기판을 통해 이들을 전기적으로 연결하면 패시브 전자 디바이스(들)와 통합 디바이스 다이 사이의 전자 신호 경로의 길이가 증가할 수 있고, 전기 손실, 노이즈 및 성능 감소를 초래할 수 있다.
본 출원에 개시된 실시예에서, 통합 디바이스 다이의 액티브 전자 회로에 더 가깝게 패시브 전자 디바이스(들)를 장착함으로써, 예를 들어, 다이 위에 배치된 RDL 스택에 패시브 전자 디바이스(들)를 장착함으로써 패키지의 성능이 개선될 수 있다. 일부 실시예에서, 패시브 전자 디바이스(들)는 다이의 측면 설치 공간 내에서 다이 위에 장착될 수 있으며, 이는 또한 패키지의 전체 설치 공간을 유익하게 감소시킬 수 있다.
더욱이, 일부 실시예에서, 패키지(RDL 스택에 장착된 패시브 디바이스(들) 포함)는 이미징 센서 조립체에 장착될 수 있고, 센서 조립체에 의해 변환된 신호를 처리하도록 구성될 수 있다. 예를 들어, 본 출원에 설명된 바와 같이, 센서 조립체는 센서 기판에 장착된 센서 다이를 포함할 수 있다. 센서 다이(예를 들어, 광다이오드 어레이 또는 PDA)는 전자기 방사선을 전기 신호로 변환할 수 있다. 신호는 센서 기판을 통해 패키지로 송신될 수 있다. 유리하게는, 패시브 전자 디바이스(들)가 포함된 패키지는 설치 공간의 감소를 제공할 수 있고, 이는 다양한 유형의 센서 조립체에 중요할 수 있다.
도 1은 일 실시예에 따른 전자 디바이스(1)의 개략적인 측단면도이다. 디바이스(1)는 내부에 형성된 액티브 컴포넌트(예를 들어, 액티브 회로)를 갖는 통합 디바이스 다이(2)를 포함하는 소자를 포함할 수 있다. 도 1의 소자는 통합 디바이스 다이이다; 그러나, 다른 실시예에서, 도 3과 관련하여 아래에서 설명되는 바와 같이, 소자는 인터포저와 같은 다른 적절한 디바이스를 포함할 수 있다. 통합 디바이스 다이(2)는 실리콘, 게르마늄, 또는 다른 III-IV 족 반도체 재료 조합으로 형성된 다이와 같은 반도체 다이를 포함할 수 있다. 통합 디바이스 다이(2)는 프로세서 다이, 메모리 다이, MEMS(microelectromechanical systems) 다이, 센서 다이 등과 같은 임의의 적절한 유형의 디바이스 다이를 포함할 수 있다. 예를 들어, 도 3과 관련하여 본 출원에 설명된 바와 같이, 다이(2)는 센서 조립체에 의해 변환된 신호를 처리하도록 구성된 프로세서 다이를 포함할 수 있다. 다이(2)의 상부 표면(18)은 절연 패시베이션 층(5)을 통해 노출된 복수의 전도성 본드 패드(4)를 포함할 수 있다. 일부 배열에서, 패시베이션 층(5)은 접합 영역을 형성하기 위해 본드 패드(4)의 일부와 중첩될 수 있다. 다양한 실시예에서, 본드 패드(4) 및 패시베이션 층(5)은 예를 들어 웨이퍼 제조 동안 다이(2) 상에 패턴화될 수 있다. 전도성 본드 패드(4)는 구리와 같은 임의의 적절한 유형의 전도성 재료를 포함할 수 있다. 패시베이션 층(5)은 실리콘 산화물, 실리콘 질화물 등과 같은 절연 또는 유전체 재료를 포함할 수 있다. RDL 스택(3)은 일부 배열에서 액티브 회로 위에 배치될 수 있다. 일부 실시예에서, 다이(2)의 액티브 회로는 다이(2)의 상부 표면(18)에 또는 그 근방에 배치될 수 있다. 다른 실시예에서, 다이(2)의 액티브 회로는 관통 반도체 비아(TSV)를 통해 본드 패드(4)가 연결되어 다이(2)의 대향하는 하부 표면(19)에 또는 그 근방에 배치될 수 있다. 또 다른 실시예에서, 다이(2)의 액티브 회로는 상부 표면과 하부 표면(18, 19) 사이에서 다이(2)에 배치될 수 있다.
재분배 층(RDL) 스택(3)은 도 1의 실시예에서 다이(2)인 소자의 상부 표면(18) 상에 제공될 수 있다. 패시브 디바이스 조립체(12)는 소자의 RDL 스택(3)에 장착될 수 있다. RDL 스택(3)은 다이(2)의 본드 패드(4)와 다른 디바이스 사이에 전기적 통신을 제공하기 위해 하나 또는 다수의 절연 및 전도성 재료 층을 포함할 수 있다. RDL은 전형적으로 다이(2)의 본드 패드(4)에 의해 제공되는 것과 기하학적으로 상이한 패턴으로 (예를 들어, 솔더 범프 또는 와이어 본드를 통해) 다른 디바이스에 대한 연결 지점을 제공하는 데 사용된다. 예를 들어, RDL 스택(3)은 외부 디바이스에 연결하기 위해 신호 입력-출력(I/O) 패드를 측방향으로 팬아웃(fan out)하거나 팬인(fan in)하도록 구성할 수 있다.
예시된 실시예에서, 패시브 디바이스 조립체(12)는 전도성 접착제(10)(예를 들어, 솔더 페이스트, 전도성 에폭시, 이방성 전도성 필름, 또는 임의의 다른 적절한 접착제)를 통해 RDL 스택(3)에 장착된 하나 또는 복수의 패시브 전자 디바이스(11a, 11b)를 포함한다. 패시브 전자 디바이스(11a, 11b)는 임의의 적절한 표면 실장 기술(SMT) 컴포넌트와 같은 임의의 적절한 유형의 패시브 디바이스를 포함할 수 있다. 예를 들어, 패시브 전자 디바이스(11a, 11b)는 커패시터, 인덕터, 저항기 등 중 하나 이상을 포함할 수 있다. 패시브 디바이스(11a, 11b)는 절연, 노이즈 필터링, 조절 등에 사용될 수 있다. 일부 배열에서, 금속 덮개는 전자기 간섭 차폐를 위해 패키지(2)의 국소 영역에 제공될 수 있다. 그러나, 예시된 실시예에서, 오버몰딩된 컴포넌트를 보호하기 위해 센서 조립체 응용을 위한 몰딩 컴파운드를 이용하는 것이 바람직할 수 있다. 더욱이, 공동을 형성하기 위해 덮개를 이용하는 일부 디바이스는 통합 디바이스 다이의 전체를 차폐하기 위해 그렇게 할 수 있다. 이미징 센서 응용과 같은 일부 실시예에서, 다이 및/또는 패시브 조립체의 일 측면만이 유해 방사선에 노출될 수 있으며, 그래서, 패시브 디바이스 및/또는 다이가 오버몰딩될 수 있다. 따라서, 유익하게, 본 출원에 개시된 실시예는 추가적인 차폐를 위해 금속 덮개를 통합하는 것보다 비용 효율적일 수 있는 몰딩 컴파운드를 이용할 수 있다. 2개의 디바이스(11a, 11b)가 도 1에 도시되어 있지만, 1개, 3개, 4개 또는 4개 초과의 패시브 전자 디바이스를 포함하는 임의의 적절한 수의 패시브 디바이스가 제공될 수 있음을 이해하여야 한다.
도 1에 도시되어 있는 RDL 스택(3)은 복수의 절연 및 전도 층을 포함할 수 있다. 예를 들어, 도 1에 도시되어 있는 바와 같이, RDL 스택(3)은 제1 절연 재패시베이션 층(6) 및 전도성 재분배 층(RDL)(7)을 포함할 수 있다. 일부 실시예에서, 재패시베이션 층(6) 및 전도성 RDL(7)은 별개의 제조 설비, 예를 들어, 후공정(BEOL) 설비에 제공될 수 있다. 일부 실시예에서, RDL 스택(3)은 웨이퍼를 다이싱하기 전에(예를 들어, 웨이퍼 레벨 처리 동안) 또는 웨이퍼를 다이싱한 후에(예를 들어, 폴리머와 같은 절연재를 갖는 재구성된 웨이퍼상에서, 다이싱된 칩 사이에) 형성될 수 있다. 일부 실시예에서, 재패시베이션 층(6)은 다이(2)의 상부 표면(18) 위에 퇴적될 수 있고 하부 본드 패드(4)를 노출하도록 패턴화될 수 있다. 전도성 RDL(7)은 재패시베이션 층(6) 위에 퇴적될 수 있고 본드 패드(4)에 기계적 및 전기적 연결을 제공하기 위해 재패시베이션 층(6)에 형성된 개구로 연장될 수 있다.
제2 절연 재패시베이션 층(9)은 전도성 RDL(7) 위에 그리고 전도성 RDL(7)에 제공된 간극에서 제1 재패시베이션 층(6)의 부분 위에 제공될 수 있다. 제1 재패시베이션 층(6)과 마찬가지로, 제2 재패시베이션 층(9)은 전도성 RDL(7)의 일부를 노출하도록 패턴화될 수 있다. 언더범프 금속화(UBM) 층(8)은 제2 재패시베이션 층(9) 및 전도성 RDL(7)의 노출된 부분 위에 제공될 수 있다. 도시되어 있는 바와 같이, UBM 층(8)은 전도성 RDL(7)의 노출된 부분에 전기적으로 연결될 수 있다. 예시된 실시예에서, RDL 스택(3)은 2개의 절연 층(층 6, 9) 및 2개의 전도 층(층 7, 8)을 포함하지만, 임의의 적절한 수의 절연 및 전도 층이 RDL 스택(3)에 사용될 수 있음을 이해해야 한다.
제1 및 제2 절연 재패시베이션 층(6, 9)은 임의의 적절한 유형의 절연 또는 유전체 재료를 포함할 수 있다. 예를 들어, 일부 실시예에서, 재패시베이션 층(6, 9)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 유전체를 포함할 수 있거나, 폴리머, 예를 들어 에폭시, 폴리이미드, 벤조사이클로부텐(BCB), 폴리벤족사졸(PBO) 또는 임의의 다른 적절한 유전체 재료와 같은 유기 유전체를 포함할 수 있다. 전도성 RDL(7) 및 UBM 층(8)은 임의의 적절한 금속, 예를 들어 구리, 알루미늄 등과 같은 전도성 재료를 포함한다. 패시브 전자 디바이스(11a, 11b)는 전도성 접착제(10)를 통해 UBM 층(8)에 전기적으로 연결될 수 있다. 따라서, RDL 스택(3)은 UBM 층(8), 전도성 RDL(7) 및 다이(2)의 본드 패드(4)를 통해 다이(2)의 패시브 디바이스(11a, 11b)와 액티브 회로 사이에 전기적 통신을 제공할 수 있다.
예시된 실시예에서, 패시브 디바이스(11a, 11b)는 예를 들어 다이(2)의 측면 설치 공간 내에 배치되도록 통합 디바이스 다이(2) 위에 놓이도록 위치된다. 이러한 배열에서, 패키지 기판 상의 다이(2)에 인접한 패시브 디바이스를 제공하는 패키지에 비교하여 패키지의 전체 측면 설치 공간이 감소될 수 있다. 더욱이, 패시브 디바이스(11a, 11b)를 액티브 회로에 근방에 위치시키면 전기적 노이즈 및 손실을 유리하게 감소시킬 수 있다. 예를 들어, 일부 실시예에서, 액티브 회로는 신호 송신 거리 및 손실을 감소시키기 위해 RDL 스택(3) 근방의 상부 표면(18)에 또는 그 근방에 제공될 수 있다. 다른 실시예에서, 패시브 디바이스(11a, 11b) 및 RDL 스택(3)은 다이의 후방 측면에 제공될 수 있고, 관통 기판 비아(TSV)는 액티브 회로와 RDL 스택(3) 및 디바이스(11a, 11b) 사이에 전기적 통신을 제공할 수 있다. 일부 배열에서, 패시브 디바이스(11a, 11b)는 다이의 액티브 회로 위에 놓일 수 있다. 다른 실시예에서, 패시브 디바이스(11a, 11b)는 액티브 회로 위에 놓이지 않을 수 있다. 예시된 실시예에서, RDL 스택(3)은 본드 패드(4)로부터의 신호가 패시브 디바이스(11a, 11b)의 대응하는 콘택 또는 리드로 측방향 내부로 전달되는 팬-인 전기적 연결을 제공한다. 그러나, 아래에서 설명되는 바와 같이, 다른 실시예에서, RDL 스택(3)은 다이(2)로부터 적어도 부분적으로 측방향으로 오프셋될 수 있는 패시브 디바이스에 대한 팬-아웃 전기적 연결을 제공할 수 있다.
도 1에는 도시되지 않았지만, 디바이스(1)는 인쇄 회로 보드(PCB), 리드 프레임, 세라믹 기판 등과 같은 임의의 적절한 유형의 패키지 기판에 장착될 수 있다. 일부 실시예에서, 패시브 디바이스 조립체(12)는 다이(2)를 패키지 기판에 장착하기 전에 다이(2)에 장착될 수 있다. 다른 실시예에서, 다이(2)는 패시브 디바이스 조립체(12)를 다이(2)에 장착하기 전에 기판에 장착될 수 있다. 일부 실시예에서, 몰딩 컴파운드 또는 봉입재가 다이(2) 및 RDL 스택(3) 위에 제공될 수 있다. 예를 들어, 다이(2) 및 패시브 디바이스(11a, 11b)는 아래에 설명된 바와 같이 도 2a에 도시되어 있는 것과 유사한 배열로 패키징될 수 있다. 다른 실시예에서, 패키지 덮개는 패키지 덮개와 다이(2) 사이에 가스(예를 들어, 공기) 공동이 배치된 상태로 다이(2) 및 RDL 스택(3) 위에 제공될 수 있다. 또 다른 패키징 배열이 적합할 수 있다. 일부 실시예에서, RDL 스택(3)은 팬-아웃 전기 구성을 제공하도록 배열될 수 있다. 이러한 실시예에서, 몰딩 컴파운드는 다이(2)의 일부 위에 제공될 수 있고, RDL 스택(3)은 다이(2) 위에 그리고 다이(2)의 외부로 측방향으로 연장되는 몰딩 컴파운드의 부분 위에 제공될 수 있다. 일부 실시예에서, UBM 층(8)은 다이로부터 측방향 외향 연장될 수 있고, 하나 이상의 패시브 디바이스(11a, 11b)는 패시브 디바이스(11a, 11b)의 일부가 다이(2)로부터 측방향으로 오프셋되도록 UBM 층(8)에 장착될 수 있다.
도 2a는 다른 실시예에 따른 전자 디바이스(1)를 포함하는 통합 디바이스 패키지(20)의 개략적인 측단면도이다. 달리 언급되지 않는 한, 도 2a의 컴포넌트는 도 1의 유사 번호 컴포넌트와 동일하거나 일반적으로 유사할 수 있다. 예를 들어, 도 1에서와 같이, 도 2a의 실시예는 통합 디바이스 다이(2)의 표면 상의 RDL 스택(3)(상세한 것은 도 1 참조)에 장착된 패시브 디바이스 조립체(12)를 포함한다. 도 2a의 실시예에서, 다이(2)는 접착제(도시되지 않음)를 통해 패키지 기판(16)에 장착될 수 있다. 앞서 설명한 바와 같이, 패키지 기판은 PCB, 리드 프레임, 세라믹 기판 등과 같은 임의의 적절한 유형의 기판을 포함할 수 있다. 도 3과 같은 다양한 실시예에서, 패키지 기판(16)은 센서 조립체의 대응하는 패드와 전기적으로 통신하도록 구성된 본드 패드를 가질 수 있다. 패키지 기판(16)은 내부에 전도성 트레이스를 갖는 절연 기판을 포함할 수 있다.
도 1의 실시예에서와 같이, RDL 스택(3)은 다이(2)의 상부 표면(18) 상에 형성될 수 있다. 그러나, 도 1의 실시예와 달리, 도 2a의 실시예에서, 패시브 디바이스 조립체(12)는 전도성 접착제(예를 들어, 솔더 볼 또는 범프(14)에 의해)에 의해 RDL 스택(3)에 장착된 인터포저(13)를 포함한다. 일부 실시예에서, 인터포저(13)는 신호를 라우팅하기 위한 트레이스 및 비아를 갖지만 액티브 처리 회로는 없는 더미 인터포저를 포함할 수 있다. 다른 실시예에서, 인터포저(13)는 액티브 처리 회로를 갖는 전기적 액티브 인터포저를 포함할 수 있다. 패시브 전자 디바이스(11a, 11b)는 전도성 접착제(도 2a에 도시되지 않음)를 통해 인터포저(13)에 장착될 수 있다. 인터포저(13)는 임의의 적절한 유형의 인터포저, 예를 들어 라미네이트 구조, PCB 기판, 세라믹 인터포저, 반도체(예를 들어, 실리콘) 인터포저 등을 포함할 수 있다. 인터포저(13)는 와이어 본드(15a)를 통해 패키지 기판(16)에 전기적으로 연결될 수 있다. 따라서, 일부 실시예에서, 패시브 디바이스 조립체(12)는 패키지 기판(16)(예를 들어, 와이어 본드(15a)에 의해) 및 다이(2)(예를 들어, 솔더 볼(14)을 갖는 플립 칩 배열에 의해) 둘 모두와 유익하게 통신할 수 있다. 대안적으로, 인터포저는 예를 들어 솔더 범프(14)를 통해 다이(2)를 통해 패키지 기판(16)에 단독으로 연결될 수 있다. 다이(2)는 와이어 본드(15b)를 통해 패키지 기판(16)에 전기적으로 연결될 수 있다. 대안적으로, 다이(2)는 액티브 측면이 위 또는 아래에 있는 TSV를 포함할 수 있다. 예시되지 않았지만, 패키지 기판(16)은 또한 시스템 보드와 같은 더 큰 시스템에 대한 전기적 연결을 위해 외부 표면에 리드를 포함한다는 것을 이해할 것이다. 외부 리드는 리드 프레임 리드, 솔더 볼 등과 같이 패키지 기판(16)의 구조에 따라 다양한 형태를 취할 수 있다.
또한, 도 1의 전자 디바이스(1) 및 패시브 디바이스 조립체(12)는 도 2a에 도시되어 있는 인터포저(13) 대신 패키지(20)에서 사용될 수 있다는 것을 이해하여야 한다. 이러한 실시예에서, 패시브 디바이스 조립체(12)(예를 들어, 패시브 디바이스(11a, 11b) 포함)는 인터포저 없이 다이(2)의 RDL 스택(3)에 직접 장착될 수 있다. 몰딩 컴파운드(17)는 패시브 디바이스(11a, 11b), 다이(2) 및 패키지 기판(16)의 노출된 상부 부분 위에 제공될 수 있다.
몰딩 컴파운드(17) 또는 봉입재는 패시브 디바이스(11a, 11b), 인터포저(13), 와이어 본드(15a, 15b) 및 다이(2) 위에 제공되어 외부 환경으로부터 패키지 컴포넌트를 보호할 수 있다. 도 1의 실시예에서와 같이, 도 2a의 패키지(20)는 패키지(20)의 전기적 성능을 개선시키면서 전체 패키지 설치 공간을 유익하게 감소시킬 수 있다. 예를 들어, 도 1에서와 같이, 패시브 디바이스 조립체(12)(예를 들어, 패시브 디바이스(11a, 11b) 및 인터포저(13))는 다이(2)의 측면 설치 공간 내에 놓일 수 있다. 그러나, 다른 실시예에서, 패시브 디바이스 조립체(12)의 적어도 일부는 다이(2)의 측면 설치 공간 외부에 놓일 수 있다.
앞서 설명된 바와 같이, 본 출원에 개시된 다양한 실시예는 디지털 X-선 이미징 시스템, 컴퓨터 단층 촬영(CT) 이미징 시스템, 초음파 이미징 시스템 또는 임의의 다른 적절한 이미징 시스템에서와 같은 이미징 시스템에서 사용하도록 구성된 센서 모듈에 관련한다. 예를 들어, 도 1 및 도 2a의 패시브 통합 디바이스 조립체는 센서 조립체에 의해 변환된 신호를 조절하거나 달리 동작하도록 센서 조립체에 제공될 수 있다. 유리하게는, 전자 디바이스(1) 및 패키지(20)에 의해 제공되는 감소된 설치 공간은 센서 모듈이 또한 감소된 설치 공간을 가질 수 있게 할 수 있다.
도 2b는 통합 디바이스 패키지(20)의 다른 실시예를 예시한다. 도 2b는 일반적으로 도 2a에 도시되어 있는 패키지(20)와 유사하다. 달리 언급되지 않는 한, 도 2b의 참조 번호는 도 2a의 유사 번호의 컴포넌트와 동일하거나 일반적으로 유사한 컴포넌트를 나타낸다. 도 2b의 실시예에서, 인터포저(13)는 통합 디바이스 다이(2)의 대응하는 측면 설치 공간보다 측방향으로 더 클 수 있다. 도 2b의 더 큰 인터포저(13)는 유리하게는 패키지(20)의 기능을 개선시킬 수 있는 수많은 전기 컴포넌트를 수용할 수 있다. 예를 들어, 하나 이상의 추가 액티브 디바이스 다이(들)(42)는 적절한 전도성 접착제를 통해 인터포저(13)에 장착될 수 있다. 디바이스 다이(들)(42)는 다이(2)로부터의 신호 및/또는 인터포저(13)에 장착된 컴포넌트를 포함하는 패키지(20)의 컴포넌트를 처리 및/또는 테스트할 수 있다.
도 3은 일 실시예에 따른 센서 모듈(30)의 개략적인 측단면도이다. 센서 모듈(30)은 이미징 센서 조립체(33) 및 센서 조립체(3)에 장착된 통합 디바이스 패키지(20)를 포함할 수 있다. 통합 디바이스 패키지(20)는 앞서 설명한 패키지(20)와 동일하거나 상이할 수 있다. 패키지(20)는 임의의 적절한 유형의 패시브 디바이스 조립체(12)를 포함할 수 있다. 예를 들어, 패시브 디바이스 조립체(12)는 접착제에 의해 소자의 RDL 스택(3)에 장착된 패시브 전자 디바이스(11a, 11b)를 포함할 수 있다. 다른 실시예에서, 패시브 디바이스 조립체(12)는 소자의 RDL 스택(3)에 장착되는 인터포저(13)에 장착된 패시브 디바이스(11a, 11b)를 포함할 수 있다. 예를 들어, 일부 실시예에서, 소자는 도 1 및 도 2에서와 같이 통합 디바이스 다이(2)를 포함할 수 있고, 패시브 디바이스 조립체(12)는 통합 디바이스 다이(2)에 장착될 수 있다. 다른 실시예에서, 소자는 인터포저, 기판, 다른 유형의 디바이스 등과 같은 다른 적절한 구조를 포함할 수 있다.
X-선 소스 또는 임의의 다른 적절한 전자기 방사선 소스와 같은 조명원(34)이 제공될 수 있고 전자기 방사선을 센서 조립체(33)로 유도할 수 있다. 다양한 실시예에서, 비록 본 출원에 도시되지 않았지만, 대상(예컨대, 인간 환자, 또는 임의의 다른 적절한 표적 대상)가 조명원(34)과 센서 조립체(33) 사이에 제공될 수 있다. 센서 조립체 및 이를 위해 제공된 컴포넌트에 대한 추가 세부 사항은 미국 특허 제8,829,454호, 제9,116,022호 및 제10,340,302호 전반에서 찾을 수 있고, 이들 각각의 전체 내용은 그 전체가 모든 목적을 위해 참조로 여기에 통합된다.
센서 조립체(33)는 센서 기판(31) 및 센서 기판(31)의 전방 측면에 장착된 하나 이상의 센서 다이(32)를 포함할 수 있다. 센서 기판(31)은 라미네이트 기판, 인쇄 회로 보드(PCB) 기판, 반도체 인터포저, 내장 트레이스를 갖는 폴리머를 포함하는 가요성 기판, 또는 내장 전도성 트레이스 또는 인터커넥트를 갖는 비전도성 베이스를 구비한 임의의 다른 적절한 기판과 같은 임의의 적절한 유형의 기판을 포함할 수 있다. 센서 다이(32)는 전자기 방사선을 전류로 변환하는 복수의 감광성 소자를 갖는 광다이오드 어레이(PDA)를 포함할 수 있다. 도시되지는 않았지만, 필터 또는 신틸레이터와 같은 방사선 조절기가 센서 조립체(33)의 전방 측면 위에 제공될 수 있다. 따라서, 센서 다이(32)는 PDA에 충돌하는 광을 센서 기판(31)의 전도성 트레이스로 전달될 수 있는 전기 신호로 변환할 수 있다. 일부 실시예에서, 센서 다이(32)는 솔더 범프, 이방성 전도성 필름(ACF), 전도성 에폭시 등과 같은 전도성 접착제를 통해 센서 기판(31)에 전기적으로 연결될 수 있다.
패키지(20)는 전도성 접착제, 예를 들어 복수의 솔더 볼(37), 전도성 에폭시 등을 통해 센서 조립체(33)에 장착될 수 있다. 패키지(20)는 앞서 설명한 바와 같이 패시브 디바이스 조립체(12)에 추가하여 하나 이상의 액티브 통합 디바이스 다이를 가질 수 있다. 다이(2)는 센서 다이(32)에 의해 변환되고 센서 기판(31)을 통해 패키지(20)로 전달되는 전기 신호(예를 들어, 아날로그 신호)를 처리하도록 구성된 액티브 처리 회로를 포함할 수 있다. 패키지(20)의 디바이스는 예를 들어 신호 필터링, 아날로그-디지털 변환 등을 포함하는 임의의 적절한 방식으로 이러한 신호를 처리할 수 있다. 패키지(20)의 디바이스에 의해 처리된 신호는 패키지(20)로부터 (예를 들어, 시스템 마더보드를 통해) 더 큰 전자 시스템으로 전달되어 디스플레이에 렌더링되거나 그렇지 않으면 이미징 대상을 분석하기 위해 추가로 처리될 수 있다.
또한, 패키지(20) 또는 센서 조립체(33)는 유해한 전자기 방사선으로부터 민감한 회로를 차폐하기 위해 하나 이상의 방사선 차폐부(38)를 포함할 수 있다. 차폐부(38)는 유해한 방사선(예를 들어, x-선)을 예를 들어 다이(2)의 민감한 회로와 같은 민감한 회로에 충돌하지 못하도록 차단하기 위해 선택된 임의의 적절한 재료를 포함할 수 있다. 일부 실시예에서, 차폐부(38)는 텅스텐을 포함할 수 있다. 예를 들어, 도 3에서, 방사선 차폐부(38)는 접착제에 의해 패키지 기판(16)에 부착될 수 있다. 다이(2)는 차폐부(38)에 장착될 수 있고 다이(2)의 민감한 회로가 차폐부(38)의 측면 설치 공간 내에 있도록 위치될 수 있다. 차폐부(38)가 패키지(20)의 일부로서 도시되고 기판(16)에 장착되지만, 다른 실시예에서 차폐부(38)는 센서 다이(들)(32)와 민감한 회로(예를 들어, 다이의 민감한 회로 2) 사이에서 센서 모듈(30) 내의 임의의 위치에 위치될 수 있다. 예를 들어, 차폐부(38)는 센서 조립체(33)와 패키지(20) 사이, 센서 조립체(33) 내부, 패키지(20)의 다른 위치 등에 위치될 수 있다. 센서 모듈(30)에 사용되는 컴포넌트(방사선 차폐부 및 다른 컴포넌트 포함)의 추가적인 예는 미국 특허 제8,829,454호, 제9,116,022호 및 제10,340,302호 전반에서 찾을 수 있고, 이들 각각의 전체 내용은 그 전체가 모든 목적을 위해 참조로 여기에 통합된다.
본 발명이 특정 실시예의 관점에서 설명되었지만, 본 출원에 설명된 모든 특징 및 이점을 제공하지는 않는 실시예를 포함하여 본 기술 분야의 숙련자에게 명백한 다른 실시예도 본 발명의 범위 내에 있다. 더욱이, 앞서 설명한 다양한 실시예는 또 다른 실시예를 제공하기 위해 조합될 수 있다. 또한, 일 실시예의 문맥에서 나타난 특정 특징은 다른 실시예에도 마찬가지로 통합될 수 있다. 따라서, 본 발명의 범위는 단지 첨부된 청구범위를 참조하는 것에 의해서만 정의된다.

Claims (25)

  1. 통합 디바이스 패키지에 있어서,
    패키지 기판;
    액티브 전자 회로를 갖는 통합 디바이스 다이- 상기 통합 디바이스 다이는 제1 측면 및 상기 제1 측면 반대쪽의 제2 측면을 가지며, 상기 제1 측면은 접합 와이어에 의해 상기 패키지 기판에 전기적으로 연결된 본드 패드를 포함함 -;
    상기 통합 디바이스 다이의 제1 측면 상에 배치된 재분배 층(RDL) 스택- 상기 RDL 스택은 절연층 및 전도성 재분배 층을 포함함 -; 및
    상기 RDL 스택에 장착되고 전기적으로 연결된 패시브 전자 디바이스 조립체를 포함하는, 통합 디바이스 패키지.
  2. 청구항 1에 있어서, 상기 패시브 전자 디바이스 조립체는 상기 RDL 스택에 장착된 하나 이상의 패시브 전자 디바이스를 포함하는, 통합 디바이스 패키지.
  3. 청구항 2에 있어서, 상기 하나 이상의 패시브 전자 디바이스는 커패시터, 인덕터 및 저항기 중 하나 이상을 포함하는, 통합 디바이스 패키지.
  4. 청구항 3에 있어서, 상기 하나 이상의 패시브 전자 디바이스는 커패시터를 포함하는, 통합 디바이스 패키지.
  5. 청구항 2 내지 4 중 어느 한 항에 있어서, 상기 하나 이상의 패시브 전자 디바이스는 전도성 접착제에 의해 상기 RDL 스택에 장착되는, 통합 디바이스 패키지.
  6. 청구항 1에 있어서, 상기 패시브 전자 디바이스 조립체는 상기 RDL 스택에 장착된 인터포저 및 상기 RDL 스택에 장착된 하나 이상의 패시브 전자 디바이스를 포함하는, 통합 디바이스 패키지.
  7. 청구항 6에 있어서, 상기 인터포저와 상기 RDL 스택을 전기적으로 연결하기 위해 상기 인터포저와 상기 RDL 스택 사이에 복수의 솔더 볼을 더 포함하는, 통합 디바이스 패키지.
  8. 청구항 6 또는 7에 있어서, 상기 인터포저에 장착된 액티브 디바이스 다이를 더 포함하는, 통합 디바이스 패키지.
  9. 청구항 6 내지 8 중 어느 한 항에 있어서, 상기 인터포저의 측면 설치 공간은 상기 통합 디바이스 다이의 대응하는 측면 설치 공간보다 더 큰, 통합 디바이스 패키지.
  10. 청구항 1 내지 9 중 어느 한 항에 있어서, 상기 RDL 스택은 상기 다이 위에 배치된 제1 절연 재패시베이션 층 및 상기 제1 절연 재패시베이션 층의 간극에 배치된 전도성 재분배 층(RDL)을 포함하는, 통합 디바이스 패키지.
  11. 청구항 10에 있어서, 상기 RDL 층 위에 배치된 제2 절연 재패시베이션 층 및 상기 제2 절연 재패시베이션 층의 간극에 배치된 언더범프 금속화(UBM) 층을 더 포함하고, 상기 패시브 전자 디바이스 조립체는 상기 UBM 층에 전기적으로 연결되는, 통합 디바이스 패키지.
  12. 청구항 11에 있어서, 상기 통합 디바이스 다이의 상기 제1 측면 상에 절연 패시베이션 층 및 복수의 전도성 본드 패드를 더 포함하고, 상기 복수의 전도성 본드 패드는 상기 전도성 RDL에 연결되는, 통합 디바이스 패키지.
  13. 청구항 1 내지 12 중 어느 한 항에 있어서, 상기 패시브 전자 디바이스 조립체는 상기 통합 디바이스 다이의 측면 설치 공간 내에 놓이도록 상기 통합 디바이스 다이 위에 배치되는, 통합 디바이스 패키지.
  14. 청구항 1 내지 12 중 어느 한 항에 있어서, 상기 패시브 전자 디바이스 조립체의 적어도 일부는 상기 통합 디바이스 다이의 측면 설치 공간 외부에 배치되는, 통합 디바이스 패키지.
  15. 청구항 1 내지 14 중 어느 한 항에 있어서, 상기 통합 디바이스 다이의 상기 제2 측면은 접착제에 의해 상기 패키지 기판에 장착되는, 통합 디바이스 패키지.
  16. 청구항 15에 있어서, 상기 통합 디바이스 다이 및 상기 패시브 전자 디바이스 조립체 위에 배치된 몰딩 컴파운드를 더 포함하는, 통합 디바이스 패키지.
  17. 이미징 센서 조립체 및 청구항 1 내지 16 중 어느 한 항의 통합 디바이스 패키지를 포함하고, 상기 통합 디바이스 패키지는 이미징 센서 조립체에 장착되는, 센서 모듈.
  18. 청구항 17에 있어서, 상기 이미징 센서 조립체의 센서 다이와 상기 통합 디바이스 다이 사이에 위치된 방사선 차폐부를 더 포함하는, 센서 모듈.
  19. 센서 모듈에 있어서,
    전자 디바이스- 상기 전자 디바이스는
    소자 및 소자의 제1 측면에 배치된 재분배 층(RDL) 스택으로서 절연층 및 전도성 재분배 층을 포함하는 RDL 스택, 및
    상기 RDL 스택에 장착되고 전기적으로 연결된 패시브 전자 디바이스 조립체를 포함함 -; 및
    이미징 센서 조립체- 상기 전자 디바이스는 상기 이미징 센서 조립체에 장착됨 -를 포함하는, 센서 모듈.
  20. 청구항 19에 있어서, 상기 이미징 센서 조립체는 센서 기판 및 상기 센서 기판에 장착된 센서 다이를 포함하는, 센서 모듈.
  21. 청구항 19 또는 20에 있어서, 상기 소자는 통합 디바이스 다이를 포함하는, 센서 모듈.
  22. 청구항 21에 있어서, 상기 센서 다이와 상기 통합 디바이스 다이 사이에 방사선 차폐부를 더 포함하는, 센서 모듈.
  23. 청구항 21 또는 22에 있어서, 상기 통합 디바이스 다이는 상기 패키지 기판에 장착되고, 상기 통합 디바이스 다이는 접합 와이어에 의해 상기 패키지 기판에 전기적으로 연결되는, 센서 모듈.
  24. 청구항 21 내지 23 중 어느 한 항에 있어서, 상기 통합 디바이스 다이 및 상기 패시브 전자 디바이스 조립체 위에 배치된 몰딩 컴파운드를 더 포함하는, 센서 모듈.
  25. 청구항 19 내지 24 중 어느 한 항에 있어서, 상기 패시브 전자 디바이스 조립체는 인터포저 및 상기 인터포저에 장착된 하나 이상의 패시브 전자 디바이스를 포함하는, 센서 모듈.
KR1020217018783A 2018-12-06 2019-12-05 패시브 디바이스 조립체가 포함된 통합 디바이스 패키지 KR20210101238A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862776342P 2018-12-06 2018-12-06
US62/776,342 2018-12-06
PCT/US2019/064644 WO2020118031A1 (en) 2018-12-06 2019-12-05 Integrated device packages with passive device assemblies

Publications (1)

Publication Number Publication Date
KR20210101238A true KR20210101238A (ko) 2021-08-18

Family

ID=70972120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217018783A KR20210101238A (ko) 2018-12-06 2019-12-05 패시브 디바이스 조립체가 포함된 통합 디바이스 패키지

Country Status (6)

Country Link
US (1) US11688709B2 (ko)
EP (1) EP3891793A4 (ko)
JP (1) JP2022510692A (ko)
KR (1) KR20210101238A (ko)
CN (1) CN113228272A (ko)
WO (1) WO2020118031A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113395936A (zh) * 2018-12-06 2021-09-14 美国亚德诺半导体公司 屏蔽的集成器件封装
JP2022510692A (ja) 2018-12-06 2022-01-27 アナログ ディヴァイスィズ インク パッシブデバイスアセンブリを備えた集積デバイスパッケージ
US11152378B1 (en) * 2020-03-25 2021-10-19 International Business Machines Corporation Reducing error rates with alpha particle protection
US11664340B2 (en) 2020-07-13 2023-05-30 Analog Devices, Inc. Negative fillet for mounting an integrated device die to a carrier
CN114551264A (zh) * 2020-11-26 2022-05-27 群创光电股份有限公司 封装元件的制作方法

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1552078A (ko) 1967-11-15 1969-01-03
DE3885653T2 (de) 1987-05-26 1994-06-01 Matsushita Electric Ind Co Ltd Strahlungsdetektor.
CN1139872A (zh) 1994-02-03 1997-01-08 模拟公司 层析x射线照相装置的模式化检测装置
US6720493B1 (en) 1994-04-01 2004-04-13 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US5528043A (en) 1995-04-21 1996-06-18 Thermotrex Corporation X-ray image sensor
JPH0998970A (ja) 1995-10-06 1997-04-15 Canon Inc Ｘ線撮像装置
US5889313A (en) 1996-02-08 1999-03-30 University Of Hawaii Three-dimensional architecture for solid state radiation detectors
JPH10284633A (ja) 1997-04-01 1998-10-23 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH11345956A (ja) 1998-03-16 1999-12-14 Canon Inc 撮像装置
US6300679B1 (en) 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
EP1684095B1 (en) 1998-06-18 2013-09-04 Hamamatsu Photonics K.K. Scintillator panel and radiation image sensor
US6601947B1 (en) 1999-03-31 2003-08-05 Seiko Epson Corporation Narrow-pitch connector, electrostatic actuator, piezoelectric actuator, ink-jet head, ink-jet printer, micromachine, liquid crystal panel, and electronic apparatus
JP2001099942A (ja) 1999-09-29 2001-04-13 Toshiba Corp Ｘ線平面検出装置
US6396898B1 (en) 1999-12-24 2002-05-28 Kabushiki Kaisha Toshiba Radiation detector and x-ray CT apparatus
JP2002022841A (ja) 2000-07-04 2002-01-23 Canon Inc 放射線撮影装置及びそれを備えたシステム
JP4532782B2 (ja) 2000-07-04 2010-08-25 キヤノン株式会社 放射線撮像装置及びシステム
JP4610811B2 (ja) 2000-09-15 2011-01-12 アイメック プローブの製造方法及びその装置
JP3887162B2 (ja) 2000-10-19 2007-02-28 富士通株式会社 撮像用半導体装置
US6426991B1 (en) 2000-11-16 2002-07-30 Koninklijke Philips Electronics N.V. Back-illuminated photodiodes for computed tomography detectors
US6717150B2 (en) 2000-12-12 2004-04-06 Ge Medical Systems Global Technology Company, Llc Solid-state CT detector modules with improved scintillator/diode coupling
DE10116222A1 (de) 2001-03-30 2002-10-17 Siemens Ag Detektor für Röntgen-Computertomograph
JP2003084066A (ja) 2001-04-11 2003-03-19 Nippon Kessho Kogaku Kk 放射線検出器用部品、放射線検出器および放射線検出装置
IL143980A0 (en) 2001-06-25 2002-04-21 Imarad Imaging Systems Ltd Three dimensional radiation detection
US6510195B1 (en) 2001-07-18 2003-01-21 Koninklijke Philips Electronics, N.V. Solid state x-radiation detector modules and mosaics thereof, and an imaging method and apparatus employing the same
US6776817B2 (en) 2001-11-26 2004-08-17 Honeywell International Inc. Airflow sensor, system and method for detecting airflow within an air handling system
US7189971B2 (en) 2002-02-15 2007-03-13 Oy Ajat Ltd Radiation imaging device and system
US7382043B2 (en) 2002-09-25 2008-06-03 Maxwell Technologies, Inc. Method and apparatus for shielding an integrated circuit from radiation
EP1852716A3 (en) 2002-10-07 2007-11-14 Hitachi, Ltd. Radiation detector, radiation detector element, and radiation imaging apparatus
JP4596748B2 (ja) 2003-05-07 2010-12-15 キヤノン株式会社 放射線画像撮影装置及び放射線画像撮影装置における再構成方法
US7191516B2 (en) 2003-07-16 2007-03-20 Maxwell Technologies, Inc. Method for shielding integrated circuit devices
DE10335662A1 (de) 2003-08-04 2005-03-10 Siemens Ag Detektormodul für einen Detektor zur Detektion ionisierender Strahlung sowie Detektor
US6903271B2 (en) 2003-09-30 2005-06-07 Intel Corporation Electronic assembly with thermally separated support
US7193218B2 (en) 2003-10-29 2007-03-20 Canon Kabushiki Kaisha Radiation detection device, method of producing the same, and radiation image pick-up system
JP4594624B2 (ja) 2004-01-13 2010-12-08 株式会社日立製作所 放射線検出装置および核医学診断装置
US7067817B2 (en) 2004-01-29 2006-06-27 Hamamatsu Photonics K.K. Radiation image sensor and making method of same
US7714931B2 (en) 2004-06-25 2010-05-11 Flextronics International Usa, Inc. System and method for mounting an image capture device on a flexible substrate
JP2008506945A (ja) 2004-07-14 2008-03-06 オーボテック メディカル ソリューションズ リミティド 放射線検出器ヘッド
JP4380460B2 (ja) 2004-08-10 2009-12-09 キヤノン株式会社 放射線検出装置、シンチレータパネル、及び放射線検出システム
TWM264651U (en) 2004-10-21 2005-05-11 Chipmos Technologies Inc Package structure of image sensor device
DE102005014187B4 (de) 2005-03-29 2017-02-23 Siemens Healthcare Gmbh Detektormodul, Detektor und Computertomographiegerät
US20060223227A1 (en) 2005-04-04 2006-10-05 Tessera, Inc. Molding method for foldover package
JP5128052B2 (ja) 2005-04-22 2013-01-23 浜松ホトニクス株式会社 光検出ユニット、光検出装置、及びｘ線断層撮像装置
TW201101476A (en) 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP4604865B2 (ja) 2005-06-15 2011-01-05 株式会社島津製作所 集積回路パッケージから集積回路を取り出す方法
JP5159065B2 (ja) 2005-08-31 2013-03-06 キヤノン株式会社 放射線検出装置、放射線撮像装置および放射線撮像システム
DE102005041451A1 (de) * 2005-08-31 2007-03-01 Infineon Technologies Ag Elektronische Steckeinheit
DE102005041452A1 (de) * 2005-08-31 2007-03-15 Infineon Technologies Ag Dreidimensional integrierte elektronische Baugruppe
EP1934633A2 (en) 2005-10-05 2008-06-25 Koninklijke Philips Electronics N.V. Computed tomography detector using thin circuits
US20070183184A1 (en) 2006-02-03 2007-08-09 Semiconductor Energy Laboratory Ltd. Apparatus and method for manufacturing semiconductor device
JP4425936B2 (ja) 2006-02-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 光モジュール
US7544947B2 (en) 2006-03-08 2009-06-09 Aeroflex Colorado Springs Inc. Cross-talk and back side shielding in a front side illuminated photo detector diode array
US7834325B2 (en) 2006-03-24 2010-11-16 Fujifilm Corporation Radiation image information capturing apparatus and method of detecting temperature of amplifier thereof
EP2005475A2 (en) * 2006-03-30 2008-12-24 Koninklijke Philips Electronics N.V. Radiation detector array
DE102006016345A1 (de) * 2006-04-05 2007-10-18 Infineon Technologies Ag Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
US7495226B2 (en) 2006-05-26 2009-02-24 Carestream Health, Inc. Compact and durable encasement for a digital radiography detector
US7504637B2 (en) 2006-07-11 2009-03-17 Aeroflex Colorado Springs Inc. Two component photodiode detector
JP2008109378A (ja) 2006-10-25 2008-05-08 Matsushita Electric Ind Co Ltd 光学デバイスモジュールとその製造方法および光学デバイスユニットとその製造方法
US8154881B2 (en) 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
JP2008171881A (ja) 2007-01-09 2008-07-24 Shimadzu Corp 光または放射線検出器
US20080197480A1 (en) * 2007-02-16 2008-08-21 Advanced Chip Engineering Technology Inc. Semiconductor device package with multi-chips and method of the same
JP2008268038A (ja) 2007-04-23 2008-11-06 Hitachi Ltd 半導体放射線検出器及び産業用ｘ線ｃｔ装置
JP5419099B2 (ja) 2007-05-15 2014-02-19 エアロフレックス コロラド スプリングス インコーポレイテッド 直接変換型放射線検出器およびイオン化放射線を直接電流に変換する方法
US7468514B1 (en) 2007-06-15 2008-12-23 Hamamatsu Photonics K.K. Radiation image conversion panel, scintillator panel, and radiation image sensor
JP4733092B2 (ja) 2007-09-28 2011-07-27 富士フイルム株式会社 放射線画像撮影装置
JP5032276B2 (ja) 2007-11-19 2012-09-26 株式会社東芝 放射線検出装置
JP2009189384A (ja) 2008-02-12 2009-08-27 Hitachi Medical Corp Ｘ線ｃｔ装置
JP5137763B2 (ja) 2008-09-26 2013-02-06 富士フイルム株式会社 放射線検出装置及び放射線画像撮影システム
JP5281484B2 (ja) 2009-05-28 2013-09-04 浜松ホトニクス株式会社 放射線検出ユニット
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8325048B2 (en) 2009-12-08 2012-12-04 Kimberly-Clark Worldwide, Inc. Thermal stress indicator
JP5544872B2 (ja) * 2009-12-25 2014-07-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5358509B2 (ja) 2010-04-15 2013-12-04 浜松ホトニクス株式会社 放射線検出器モジュール
KR101855294B1 (ko) 2010-06-10 2018-05-08 삼성전자주식회사 반도체 패키지
JP2012088152A (ja) 2010-10-19 2012-05-10 Toshiba Electron Tubes & Devices Co Ltd 放射線検出装置
CN102639061B (zh) 2010-10-20 2015-11-25 株式会社东芝 Das检测器以及x射线计算机断层摄影装置
US8384227B2 (en) * 2010-11-16 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame electrically connected to embedded semiconductor die
JP2012124466A (ja) 2010-11-18 2012-06-28 Nitto Denko Corp 半導体装置用接着フィルム、及び、半導体装置
US8829454B2 (en) 2012-02-27 2014-09-09 Analog Devices, Inc. Compact sensor module
JP5815483B2 (ja) 2012-07-27 2015-11-17 富士フイルム株式会社 放射線画像撮影装置
US9035457B2 (en) 2012-11-29 2015-05-19 United Microelectronics Corp. Substrate with integrated passive devices and method of manufacturing the same
US9116022B2 (en) 2012-12-07 2015-08-25 Analog Devices, Inc. Compact sensor module
US9324687B1 (en) 2013-03-14 2016-04-26 Maxim Integrated Products, Inc. Wafer-level passive device integration
US9209136B2 (en) * 2013-04-01 2015-12-08 Intel Corporation Hybrid carbon-metal interconnect structures
US10074628B2 (en) * 2013-10-04 2018-09-11 Mediatek Inc. System-in-package and fabrication method thereof
EP3084477B1 (en) 2013-12-17 2020-05-20 Agfa Nv Radiography flat panel detector having a low weight x-ray shield and the method of production thereof
KR102434823B1 (ko) * 2014-03-10 2022-08-19 데카 테크놀로지 유에스에이 인코포레이티드 두꺼운 재배선 층을 포함하는 반도체 디바이스 및 방법
US10084983B2 (en) 2014-04-29 2018-09-25 Fermi Research Alliance, Llc Wafer-scale pixelated detector system
US9257396B2 (en) * 2014-05-22 2016-02-09 Invensas Corporation Compact semiconductor package and related methods
KR20160022549A (ko) 2014-08-20 2016-03-02 삼성전자주식회사 엑스선 검출 장치
WO2016048367A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Integrated circuit die having backside passive components and methods associated therewith
JP6353763B2 (ja) 2014-09-30 2018-07-04 新光電気工業株式会社 半導体装置及びその製造方法
US10488532B2 (en) 2014-10-20 2019-11-26 Analogic Corporation Detector unit for detector array of radiation imaging modality
US9425143B2 (en) 2014-11-17 2016-08-23 Qualcomm Incorporated Integrated device package comprising an electromagnetic (EM) passive device in an encapsulation layer, and an EM shield
US9583472B2 (en) 2015-03-03 2017-02-28 Apple Inc. Fan out system in package and method for forming the same
US9818727B2 (en) * 2015-03-09 2017-11-14 Mediatek Inc. Semiconductor package assembly with passive device
EP3283903A1 (en) 2015-04-14 2018-02-21 Analogic Corporation Detector array for radiation system
KR102354370B1 (ko) 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
US9835733B2 (en) 2015-04-30 2017-12-05 Zhengrong Ying Apparatus for detecting X-rays
US10283492B2 (en) 2015-06-23 2019-05-07 Invensas Corporation Laminated interposers and packages with embedded trace interconnects
WO2017014798A1 (en) 2015-07-17 2017-01-26 Analogic Corporation Detector unit for detector array of radiation imaging modality
US20170084521A1 (en) 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
US9837352B2 (en) 2015-10-07 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US10165682B2 (en) * 2015-12-28 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Opening in the pad for bonding integrated passive device in InFO package
JP2017183398A (ja) 2016-03-29 2017-10-05 東芝メモリ株式会社 半導体装置及びその製造方法
US10236091B2 (en) 2016-07-14 2019-03-19 Carestream Health, Inc. Backscatter shields and methods of shielding
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
US10276525B2 (en) 2016-11-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US11177220B2 (en) 2017-04-01 2021-11-16 Intel Corporation Vertical and lateral interconnects between dies
US20180294255A1 (en) * 2017-04-11 2018-10-11 Mediatek Inc. Method for fabricating microelectronic package with surface mounted passive element
US20190067034A1 (en) 2017-08-24 2019-02-28 Micron Technology, Inc. Hybrid additive structure stackable memory die using wire bond
JP6978690B2 (ja) 2018-05-25 2021-12-08 日亜化学工業株式会社 透光性部材の形成方法および発光装置の製造方法、ならびに、発光装置
JP2022510692A (ja) 2018-12-06 2022-01-27 アナログ ディヴァイスィズ インク パッシブデバイスアセンブリを備えた集積デバイスパッケージ
CN113395936A (zh) 2018-12-06 2021-09-14 美国亚德诺半导体公司 屏蔽的集成器件封装

Also Published As

Publication number Publication date
EP3891793A4 (en) 2022-10-05
US11688709B2 (en) 2023-06-27
US20200185346A1 (en) 2020-06-11
CN113228272A (zh) 2021-08-06
EP3891793A1 (en) 2021-10-13
WO2020118031A1 (en) 2020-06-11
JP2022510692A (ja) 2022-01-27

Similar Documents

Publication Publication Date Title
US11688709B2 (en) Integrated device packages with passive device assemblies
US11370655B2 (en) Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US9343333B2 (en) Wafer level semiconductor package and manufacturing methods thereof
US20180269145A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6815254B2 (en) Semiconductor package with multiple sides having package contacts
US20160365379A1 (en) Electronic device package and fabricating method thereof
US8749048B2 (en) Package structure
KR20180054817A (ko) 간섭 차폐를 위한 와이어 본드 와이어
TWI437699B (zh) And a solid-state imaging device having a through-electrode
JP3999720B2 (ja) 半導体装置およびその製造方法
KR20080064090A (ko) 멀티-칩 패키지 및 그 제조 방법
KR20080052491A (ko) 멀티-칩 패키지 구조 및 그 제조 방법
US20070096249A1 (en) Three-dimensionally integrated electronic assembly
US12002838B2 (en) Shielded integrated device packages
US7863719B2 (en) Wafer level chip scale package
KR20150019156A (ko) 반도체 패키지 및 그 제조 방법
US7098518B1 (en) Die-level opto-electronic device and method of making same
JP4658914B2 (ja) 半導体装置およびその製造方法
CN117276250A (zh) 电子封装件及其制法
KR20100078958A (ko) 플립 칩 패키지 및 그의 제조방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal