JP3346985B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3346985B2
JP3346985B2 JP15968696A JP15968696A JP3346985B2 JP 3346985 B2 JP3346985 B2 JP 3346985B2 JP 15968696 A JP15968696 A JP 15968696A JP 15968696 A JP15968696 A JP 15968696A JP 3346985 B2 JP3346985 B2 JP 3346985B2
Authority
JP
Japan
Prior art keywords
copper foil
foil pattern
semiconductor device
dummy
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15968696A
Other languages
English (en)
Other versions
JPH1012676A (ja
Inventor
守彦 池水
貴之 奥友
正文 竹内
大 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP15968696A priority Critical patent/JP3346985B2/ja
Priority to TW086108122A priority patent/TW460996B/zh
Priority to EP97110042A priority patent/EP0814510B1/en
Priority to DE69736157T priority patent/DE69736157T2/de
Priority to US08/879,304 priority patent/US5892277A/en
Priority to CN97113834A priority patent/CN1087102C/zh
Priority to KR1019970026004A priority patent/KR100253872B1/ko
Publication of JPH1012676A publication Critical patent/JPH1012676A/ja
Application granted granted Critical
Publication of JP3346985B2 publication Critical patent/JP3346985B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多ピンの半導体装
置に関するもので、特にテープタイプのＢＧＡに用いら
れるＴＡＢテープに係わる。
【０００２】
【従来の技術】図３は、従来の３層構造のＴＡＢテープ
の上面図を示す。図４は、図３に示したＴＡＢテープの
断面図である。図３及び図４に示したＴＡＢテープは、
例えばポリイミドからなる樹脂テープ３５と、この樹脂
テープ上に塗布された接着剤３４と、この接着剤上に形
成された銅箔パターン３１、３２より構成される。銅箔
パターンは、はんだボールを付けるパッド３１と、この
パッド３１と半導体チップとを接続するリード３２より
なる。さらに、銅箔パターン３１、３２を保護するた
め、ソルダーレジスト３３がＴＡＢテープの銅箔側の面
の全面に塗布されている。銅箔パターンの膜厚が例えば
１８μｍであるとすると、銅箔パターン３１、３２上に
塗布されたソルダーレジスト３３の上面と接着剤３４上
に直接塗布されたソルダーレジスト３３の上面との高低
差は、１８μｍある。
【０００３】その後、スティフナーにＴＡＢテープのポ
リイミド側の面が接着される。図５は、ＢＧＡテープに
使用されるスティフナーである。このスティフナーは、
金属板５２と、この金属板５２上に塗布された接着剤５
１よりなる。
【０００４】図６は、図４に示したＴＡＢテープと図５
に示したスティフナーとを熱圧着する工程を示す。以
下、図４、図５と同一の構成要素には同一の符号を付
し、説明を省略する。図６に示したように、治工具６
１、６２を用いて、上下からＴＡＢテープとスティフナ
ーを挟む。続いて、熱を加えつつ、治工具６１、６２か
らＴＡＢテープとスティフナーに圧力を加え、接着剤５
１により両者を接着させる。
【０００５】その後、図７に示すように、ＴＡＢテープ
７４に半導体チップ７２を接合し、半導体チップ７２を
ポッティング樹脂７１で封止し、ＴＡＢテープ７４のパ
ッドにはんだボール７５を付ける。図７は、そうして形
成されたＢＧＡテープの断面図を示す。
【０００６】
【発明が解決しようとする課題】ところで、図６に示し
たＴＡＢテープとスティフナーとを熱圧着する工程にお
いて、ソルダーレジスト３３の凹凸が大きいため、上下
の治工具６１、６２からの圧力はソルダーレジストの大
きな凹部６３に加わらない。そのため、凹部６３の下部
の接着剤５１に圧力が伝わらず、図８に示すように密着
不良８１が生じる。
【０００７】その後、接着材のキュア工程あるいはリフ
ロー工程において加熱されると、その密着不良の箇所で
気泡が生じる。図９は、その段階のＢＧＡテープの断面
図である。その気泡９１によりＢＧＡテープが湾曲さ
れ、はんだボール部の平坦性が悪化する。本発明は、上
記課題に鑑み、スティフナーとＴＡＢテープの密着を全
面にわたって完全にし、はんだボールの平坦性を向上さ
せることを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記課題を解
決するため、樹脂テープと、樹脂テープ上に設置された
パッド、リードからなる銅箔パターンと、銅箔パターン
の相互間に設置されたダミーの銅箔パターンと、銅箔パ
ターン、ダミーの銅箔パターン及びそれら銅箔パターン
の相互間の全面を被覆するソルダーレジストとを具備す
る。
【０００９】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は、本発明の実施例の断面図
を示す。図２は、図１の実施例の上面図を示す。図１
は、図２に示す１−１線における断面図である。このＢ
ＧＡテープは、ポリイミド１５と、ポリイミド１５上に
塗布された接着剤１４と、接着剤１４上に形成されたパ
ッド１１、リード１２よりなる金属、例えば銅箔のパタ
ーンと、ダミーの銅箔パターン１０と、それらの銅箔パ
ターン１０、１１、１２を被覆するソルダーレジスト１
３と、ポリイミド１５の下面と接着剤１６を介して圧着
された金属板１７により構成される。
【００１０】図１、図２に示したように、本実施例で
は、パッド１１やリード１２の相互間に存在する広いス
ペースにダミーパターン１０が設けられている。このダ
ミーパターン１０は、一般にパッド１１やリード１２と
同時に形成され、ダミーパターン１０ａのように単独で
配置されたり、ダミーパターン１０ｂのようにパッド１
１と接続されて配置されたり、あるいはグランドライン
と接続されて配置される。
【００１１】本実施例において、ダミーパターン１０を
設け、接着剤１４が直接露出されている部分を最小にし
てから、ソルダーレジスト１３を塗布するので、銅箔パ
ターン１１、１２上に塗布されたソルダーレジスト１３
の上面と接着剤１４上に直接塗布されたソルダーレジス
ト１３の上面との高低差を減らすことができる。例え
ば、銅箔パターン１０、１１、１２の膜厚を１８μｍと
すると、高低差を３μｍ以上１８μｍ未満に、より詳細
には７μｍ以内に抑えることができる。
【００１２】そのため、ＴＡＢテープへのスティフナー
を張り付ける時に接着剤全面に均一に圧力を加えること
ができるようになり、全体の密着性が向上し、気泡が発
生しなくなる。
【００１３】また、ダミーパターンを他のリードやパッ
ドに接続すれば、接着剤１４とこれらの銅箔パターンと
の接着面積が増えるため、ＴＡＢテープ１５への銅箔の
密着強度が増加する。
【００１４】さらに、パッド間に配置されたダミーパタ
ーンをグランドラインと接続すると、隣接するパッド間
のインダクタンスを減らすことができる。上記の実施例
において、ＴＡＢテープは三層構造であるとして説明し
たが、これに限られるものではなく、樹脂テープと銅箔
パターンからなる二層構造でもよい。また、上記の実施
例において、パターン及びダミーのパターンは銅箔であ
るとしたが、銅箔に限られるものではない。
【００１５】
【発明の効果】本発明により、ダミー金属パターンを設
けることで、ＴＡＢテープとスティフナーを張り付ける
際に圧力が接着剤全面に加わるため、接着剤とＴＡＢテ
ープとの密着不足部分がなくなる。
【００１６】また、ダミー金属パターンをパッドに接続
することにより、そのパターンと接着剤との接着面積が
増えるため、パッドの接着剤への密着強度を増加させる
ことができる。さらに、ダミーパターンをグランドライ
ンに接続することにより隣接ピン間のインダクタンスを
低下させることができる。
【図面の簡単な説明】
【図１】本発明の実施例の断面図。
【図２】図１に示した本発明の実施例の上面図。
【図３】従来のＴＡＢテープの上面図。
【図４】図３に示したＴＡＢテープの断面図。
【図５】ＢＧＡテープに使われるスティフナーを表す
図。
【図６】ＴＡＢテープとスティフナーを熱圧着する工程
を表す図。
【図７】ＢＧＡテープの断面図。
【図８】熱圧着後の従来のＢＧＡテープの断面図。
【図９】加熱後の従来のＢＧＡテープの断面図。
【符号の説明】
１０…ダミーの銅箔パターン、 １１…パッド、 １２…リード、 １３…ソルダーレジスト、 １４…接着剤、 １５…ポリイミド、 １６…接着剤、 １７…金属板。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹内 正文 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (72)発明者 福岡 大 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 昭63−44732（ＪＰ，Ａ) 特開 平４−127445（ＪＰ，Ａ) 特開 平７−312379（ＪＰ，Ａ) 特開 平７−66552（ＪＰ，Ａ) 特開 平９−82834（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 H01L 21/603 H01L 23/12

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 樹脂テープと、 前記樹脂テープ上に設置されたパッド、リードからなる
    銅箔パターンと、 前記銅箔パターン及び前記銅箔パターン相互間の露出さ
    れた面を被覆するソルダーレジストとよりなるテープＢ
    ＧＡパッケージ用ＴＡＢテープと、 前記銅箔パターン相互間に配置されるとともに、前記ソ
    ルダーレジストによって被覆され、前記ソルダーレジス
    トの上面の高低差を小さくし、前記リードよりも大きな
    幅を有するダミーの銅箔パターンとを具備することを特
    徴とする半導体装置。
  2. 【請求項２】 前記銅箔パターンの厚さと前記銅箔パタ
    ーン上に塗布されたソルダーレジストの厚さの和は、前
    記銅箔パターン相互間の前記ダミーの銅箔パターンとこ
    のダミーの銅箔パターン上に塗布されたソルダーレジス
    トの厚さの和よりも、３μｍ以上１８μｍ未満の範囲で
    厚いことを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 前記ダミーの銅箔パターンが前記パッド
    またはリードである銅箔パターンに接続されていること
    を特徴とする請求項１記載の半導体装置。
  4. 【請求項４】 前記ダミーの銅箔パターンが接地されて
    いることを特徴とする請求項１記載の半導体装置。
  5. 【請求項５】 前記樹脂テープと前記銅箔パターンとの
    間及び前記樹脂テープと前記ダミーの銅箔パターンとの
    間に、接着剤が塗布されていることを特徴とする請求項
    １記載の半導体装置。
  6. 【請求項６】 前記パッド間の前記ダミーの銅箔パター
    ンは、前記パッド又は前記リードのいずれにも接続され
    ていないことを特徴とする請求項１記載の半導体装置。
  7. 【請求項７】 樹脂テープと、 前記樹脂テープ上に設置されたパッド、リードからなる
    銅箔パターンと、 前記銅箔パターン及び前記銅箔パターン相互間の露出さ
    れた面を被覆するソルダーレジストとよりなるＢＧＡパ
    ッケージ用ＴＡＢテープと、前記パッドと前記リードとの 間に配置されるとともに、
    前記ソルダーレジストによって被覆され、前記パッドま
    たはリードである銅箔パターンに接続されているダミー
    の銅箔パターンとを具備することを特徴とする半導体装
    置。
  8. 【請求項８】 前記ダミーの銅箔パターンは、前記リー
    ドよりも大きな幅を有することを特徴とする請求項７記
    載の半導体装置。
  9. 【請求項９】 樹脂テープと、 前記樹脂テープ上に設置されたパッド、リードからなる
    銅箔パターンと、 前記銅箔パターン及び前記銅箔パターン相互間の露出さ
    れた面を被覆するソルダーレジストとよりなるＢＧＡパ
    ッケージ用ＴＡＢテープと、 前記パッド相互間に配置されるとともに、前記ソルダー
    レジストによって被覆され、接地されているダミーの銅
    箔パターンとを具備することを特徴とする半導体装置。
  10. 【請求項１０】 前記樹脂テープの下部に接着されたス
    ティフナーと、 前記樹脂テープと前記スティフナーとの間に塗布された
    接着剤とをさらに具備することを特徴とする請求項７又
    は９記載の半導体装置。
JP15968696A 1996-06-20 1996-06-20 半導体装置 Expired - Fee Related JP3346985B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP15968696A JP3346985B2 (ja) 1996-06-20 1996-06-20 半導体装置
TW086108122A TW460996B (en) 1996-06-20 1997-06-12 Semiconductor device
DE69736157T DE69736157T2 (de) 1996-06-20 1997-06-19 Filmträger und in einer Halbleiteranordnung verwendete Filmträger
US08/879,304 US5892277A (en) 1996-06-20 1997-06-19 Tab tape and semiconductor device using the tab tape
EP97110042A EP0814510B1 (en) 1996-06-20 1997-06-19 TAB tape and semiconductor device using the TAB tape
CN97113834A CN1087102C (zh) 1996-06-20 1997-06-20 半导体器件
KR1019970026004A KR100253872B1 (ko) 1996-06-20 1997-06-20 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15968696A JP3346985B2 (ja) 1996-06-20 1996-06-20 半導体装置

Publications (2)

Publication Number Publication Date
JPH1012676A JPH1012676A (ja) 1998-01-16
JP3346985B2 true JP3346985B2 (ja) 2002-11-18

Family

ID=15699111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15968696A Expired - Fee Related JP3346985B2 (ja) 1996-06-20 1996-06-20 半導体装置

Country Status (7)

Country Link
US (1) US5892277A (ja)
EP (1) EP0814510B1 (ja)
JP (1) JP3346985B2 (ja)
KR (1) KR100253872B1 (ja)
CN (1) CN1087102C (ja)
DE (1) DE69736157T2 (ja)
TW (1) TW460996B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638778B2 (ja) * 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
US6194313B1 (en) * 1997-04-30 2001-02-27 Texas Instruments Incorporated Method for reducing recess for the formation of local interconnect and or plug trench fill for etchback process
JP4307664B2 (ja) 1999-12-03 2009-08-05 株式会社ルネサステクノロジ 半導体装置
TW469552B (en) * 1999-12-10 2001-12-21 Toshiba Corp TAB type semiconductor device
US6501170B1 (en) 2000-06-09 2002-12-31 Micron Technology, Inc. Substrates and assemblies including pre-applied adhesion promoter
US6555910B1 (en) * 2000-08-29 2003-04-29 Agere Systems Inc. Use of small openings in large topography features to improve dielectric thickness control and a method of manufacture thereof
KR100378185B1 (ko) * 2000-10-16 2003-03-29 삼성전자주식회사 테스트용 탭을 구비하는 마이크로 비지에이 패키지 테이프
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US6528417B1 (en) * 2001-09-17 2003-03-04 Taiwan Semiconductor Manufacturing Company Metal patterned structure for SiN surface adhesion enhancement
JP3914732B2 (ja) * 2001-10-02 2007-05-16 鹿児島日本電気株式会社 回路基板の接続構造及び該接続構造を備えた液晶表示装置並びに液晶表示装置の実装方法
JP2009527121A (ja) * 2006-02-15 2009-07-23 エヌエックスピー ビー ヴィ 半導体パッケージの製造方法、パッケージ基板、および集積回路（ｉｃ）デバイス
TWI474458B (zh) * 2012-03-23 2015-02-21 Chipmos Technologies Inc 半導體封裝基板
US9508637B2 (en) 2014-01-06 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9418928B2 (en) 2014-01-06 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9275967B2 (en) * 2014-01-06 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Protrusion bump pads for bond-on-trace processing
US9305890B2 (en) 2014-01-15 2016-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Package having substrate with embedded metal trace overlapped by landing pad
KR102214512B1 (ko) * 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
JP2864705B2 (ja) * 1990-09-21 1999-03-08 セイコーエプソン株式会社 Ｔａｂ用フイルムキャリアテープ及びそのリードへのはんだ被覆方法
JPH081917B2 (ja) * 1991-01-22 1996-01-10 株式会社東芝 フィルムキャリアテ−プ
JP3197291B2 (ja) * 1991-04-30 2001-08-13 株式会社リコー Ｔａｂ実装体
US5289032A (en) * 1991-08-16 1994-02-22 Motorola, Inc. Tape automated bonding(tab)semiconductor device and method for making the same
US5441915A (en) * 1992-09-01 1995-08-15 Taiwan Semiconductor Manufacturing Company Ltd. Process of fabrication planarized metallurgy structure for a semiconductor device
JPH088295A (ja) * 1994-06-20 1996-01-12 Toshiba Corp 半導体実装装置およびその製造方法

Also Published As

Publication number Publication date
KR100253872B1 (ko) 2000-04-15
CN1087102C (zh) 2002-07-03
EP0814510A3 (en) 1999-04-21
JPH1012676A (ja) 1998-01-16
EP0814510A2 (en) 1997-12-29
TW460996B (en) 2001-10-21
DE69736157T2 (de) 2007-05-03
CN1170234A (zh) 1998-01-14
KR980005944A (ko) 1998-03-30
DE69736157D1 (de) 2006-08-03
EP0814510B1 (en) 2006-06-21
US5892277A (en) 1999-04-06

Similar Documents

Publication Publication Date Title
JP3346985B2 (ja) 半導体装置
JP3238004B2 (ja) 半導体装置の製造方法
JP2570628B2 (ja) 半導体パッケージおよびその製造方法
JP2916915B2 (ja) ボールグリッドアレイ半導体パッケージの製造方法
US20020072152A1 (en) Semiconductor package and semiconductor package fabrication method
JPH0837190A (ja) 半導体装置
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
JP2000332055A (ja) フリップチップ実装構造及び実装方法
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP2003023243A (ja) 配線基板
JP2982703B2 (ja) 半導体パッケージ及びその製造方法
JP2902497B2 (ja) 混成集積回路基板の製造方法
JP3029594B2 (ja) テープキャリアパッケージの製造方法
JPH0442922Y2 (ja)
JPH03228355A (ja) 混成集積回路基板
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JP2000332390A (ja) 半導体装置の製造方法
JP3965767B2 (ja) 半導体チップの基板実装構造
US20060270109A1 (en) Manufacturing method for an electronic component assembly and corresponding electronic component assembly
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JP3707639B2 (ja) エリアアレイパッケージ型半導体装置の構造
JP3235456B2 (ja) チップの実装方法
JP3057194B2 (ja) 半導体パッケージの製造方法
JP2003068793A (ja) 半導体装置及びその製造方法
JP2001085475A (ja) テープフィルム及び半導体パッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070906

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees