JPH0442922Y2 - - Google Patents

Info

Publication number
JPH0442922Y2
JPH0442922Y2 JP1987106625U JP10662587U JPH0442922Y2 JP H0442922 Y2 JPH0442922 Y2 JP H0442922Y2 JP 1987106625 U JP1987106625 U JP 1987106625U JP 10662587 U JP10662587 U JP 10662587U JP H0442922 Y2 JPH0442922 Y2 JP H0442922Y2
Authority
JP
Japan
Prior art keywords
film
lead
protective film
substrate
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1987106625U
Other languages
English (en)
Other versions
JPS6413127U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1987106625U priority Critical patent/JPH0442922Y2/ja
Publication of JPS6413127U publication Critical patent/JPS6413127U/ja
Application granted granted Critical
Publication of JPH0442922Y2 publication Critical patent/JPH0442922Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、フイルム基板上にリードを形成
し、そのリード先端部に半導体チツプをビンデイ
ングするフイルムキヤリアに関する。
〔従来の技術〕
近年、半導体装置のパツケージングの薄型化、
高密度実装化等に伴い、半導体チツプとリードと
を接続する方法として、これまで利用されてきた
ワイヤボンデイング方式に変り、ワイヤを使用し
ないでチツプとリードとを接続するワイヤレスボ
ンデイング方式が利用されるようになつてきた。
この種ワイヤレスボンデイング方式の一つに
TAB(テープ・オートメイテツド・ボンデイン
グ)方式があるが、これによつて製造された従来
のフイルムキヤリアを、第2図と第3図により製
造工程に従つて説明する。
耐熱性のフイルム基板1の中央に孔13をあ
け、その片面に銅箔を接着剤で貼着し、その後エ
ツチングによりその孔あけ部周囲にフインガー状
のリード2を形成する。さらに、リード2のイン
ナーリード3先端を錫メツキするとともその錫メ
ツキ層上に金の突起電極(図示せず)を形成して
おく。半導体チツプ(図示せず)の電極を該突起
電極に一致させて加熱・加圧することよりボンデ
イングが行われる。
ところで、リード2が露出したままであると、
防湿、耐湿の点で好ましくなく、また異物付着に
よるシヨートの発生の恐れもあり、さらに錫メツ
キのホイスカの発生を防ぐ必要があるため、メツ
キ工程の前に、インナーリード3先端を囲むよう
にフイルム基板1のリード形成面をリードととも
に保護膜7で覆つている。保護膜7にはソルダー
レジストを印刷塗布した後乾燥して形成される。
〔考案が解決しようとする問題点〕
しかしながら、従来、保護膜7はリード保護の
目的からしてフイルム基板1のリード形成面にの
み塗布形成されている。このため、乾燥工程にお
いて、塗布樹脂の硬化収縮が生じるので、第3図
に示すように乾燥前の平坦な状態Bから、インナ
ーリード3間が開くといつた。同図のAで示す反
り返り状態を発生させる欠点があつた。
さらに、このようにフイルム基板1に反りが発
生すると、半導体チツプをインナーリード3先端
部にボンデイングする際、チツプ側電極と突起電
極との位置ズレや接合不良が生じていた。また、
チツプ接合後その周囲を樹脂コートする場合に
は、コート層が不均一になるといつた問題を生じ
ていた。
この考案は、上記従来の問題点を解消し、フイ
ルム形成過程において反りを生じず、チツプボン
デイング精度の向上や樹脂コートの均一化を図る
ことのできるフイルムキヤリアを提供することを
目的としている。
〔問題点を解決するための手段〕
上記目的を達成するために、この考案は、フイ
ルム基板上にリードを形成するとともに、半導体
チツプをボンデイングする前記リードの先端部周
辺に熱硬化性保護膜を塗布形成したフイルムキヤ
リアにおいて、前記保護膜と略同程度に熱収縮す
る熱硬化性絶縁塗布膜を前記保護膜の形成面裏面
に形成したことを特徴とする構成にした。
〔作用〕
この考案においては、フイルム基板のチツプボ
ンデイング周辺におけるリード形成面およびその
裏側にそれぞれ熱硬化性保護膜、熱硬化性絶縁塗
布膜を形成したので、フイルム基板上にリードを
形成した後、例えばリード形成面にソルダーレジ
スト、その裏側に絶縁性樹脂等の絶縁膜材の塗
布、乾燥を行つても、基板を挟んで各塗布材は硬
化収縮を起こすが、ソルダーレジストの収縮しよ
うとする力に対し、それと同程度に熱収縮する裏
側の熱硬化性絶縁塗布材の収縮力が反対向きに作
用して相殺され、フイルムの反りを発生させな
い。
〔効果〕
この考案によれば、リード形成過程における熱
効果性保護膜の塗布形成時に、フイルム基板の反
りの発生を防止してフイルムキヤリアの平坦性を
保持することができるので、半導体チツプをリー
ド先端部にボンデイングする際、チツプ側電極と
突起電極との位置ズレを生じたり、チツプが傾い
たりといつた接合不良が生じず、チツプボンデイ
ング精度等の信頼性を向上させる。また、半導体
チツプは平坦な状態で、かつ正確にフイルムキヤ
リアに実装されるので、チツプ接合後における樹
脂コートも均一に施すことができ、外観形状の安
定化を図ることができる。
〔実施例〕
第1図はこの考案に係るフイルムキヤリアを適
用した半導体装置の要部断面図である。なお、第
2図および第3図に示した部材と同一の部材につ
いては同一の符号を付している。
フイルム基板1はポリイミド、ポリエステル等
の樹脂系フイルムである。基板中央には開口部1
0が穿設され、その周囲に銅リード2が片面に形
成されている。リード2は開口部10に臨むイン
ナーリード3と、外部接続用アウターリード4と
を有する。アウターリード4はフエイスアツプま
たはフエイスダウンによる基板実装に用いるリー
ドであつて、フイルム基板1より外延されてい
る。インナーリード3の先端部の錫メツキ層11
には、金バンプを転写し、Au−Su共晶合金化す
ることによつて、突起電極5が形成されている。
上記構成のフイルムキヤリアに対し、半導体チ
ツプ6は突起電極5に対し加熱・加圧されること
によつてボンデイングされる。9は開口部10に
充填され、かつ半導体チツプ6およびインナーリ
ード3を覆う樹脂コート部である。
本実施例に係るフイルムキヤリアと従来例と相
違するところは、インナーリード3と外部接続用
アウターリード4間の基板両側に保護膜7、熱収
縮吸収膜8をそれぞれ形成している点である。こ
れらの膜はエポキシ系ソルダーレジストからな
り、インナーリード3の錫メツキ工程前に、開口
部10を囲繞するように印刷塗布される。保護膜
7はインナーリード3先端を残してフイルム基板
1の片面に形成され、熱収縮吸収膜8もフイルム
基板1を介して保護膜7と略対称に形成されてい
る。保護膜7を施すことにより、インナーリード
3先端とアウターリード4側にのみに錫メツキ層
11,12が形成される。
以上のように、インナーリード3とアウターリ
ード4間の基板両側にソルダーレジストの塗布膜
を設けることにより、レジスト乾燥時の硬化収縮
によつて反対向きに反ろうとする力を打ち消すの
で、平坦なフイルムキヤリア構成を実現でき、こ
れによりチツプボンデイングの位置精度を格段に
向上させることができる。例えば125μm程度のポ
リイミドフイルム基板で銅リード厚を約30μmと
したフイルムキヤリアにおいて、約20〜40μm程
度のエポキシ系ソルダーレジスト膜をインナーリ
ード3側にのみ形成したときは約1〜2mmの基板
のソリが発生するが、同程度厚のエポキシ系ソル
ダーレジスト膜を裏面側に形成した場合、最大約
20μmのソリ量に抑えることができる。この実施
例において、リード形成面と反対側の熱収縮吸収
膜8はソルダーレジストと略同程度に熱収縮する
熱硬化性絶縁性材を塗布して形成してもよい。ま
た、本実施例では、インナーリード3の先端に突
起電極5を形成しているが、半導体チツプ側にバ
ンプ電極5を形成してボンデイングを行う場合に
も適用できる。さらに、本考案において、ソルダ
ーレジスト以外の熱硬化性樹脂等を使用してもよ
い。
【図面の簡単な説明】
第1図はこの考案に係るフイルムキヤリアを適
用した半導体装置の要部断面図、第2図、第3図
はそれぞれ従来の半導体装置用フイルムキヤリア
の平面図、要部断面図である。 1……フイルム基板、2……リード、7……保
護膜、8……熱収縮吸収膜(熱硬化性絶縁塗布
膜)。

Claims (1)

  1. 【実用新案登録請求の範囲】 フイルム基板上にリードを形成するとともに、
    半導体チツプをボンデイングする前記リードの先
    端部周辺に熱硬化性保護膜を塗布形成したフイル
    ムキヤリアにおいて、 前記保護膜と略同程度に熱収縮する熱硬化性絶
    縁塗布膜を前記保護膜の形成面裏面に形成したこ
    とを特徴とするフイルムキヤリア。
JP1987106625U 1987-07-10 1987-07-10 Expired JPH0442922Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987106625U JPH0442922Y2 (ja) 1987-07-10 1987-07-10

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987106625U JPH0442922Y2 (ja) 1987-07-10 1987-07-10

Publications (2)

Publication Number Publication Date
JPS6413127U JPS6413127U (ja) 1989-01-24
JPH0442922Y2 true JPH0442922Y2 (ja) 1992-10-12

Family

ID=31340304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987106625U Expired JPH0442922Y2 (ja) 1987-07-10 1987-07-10

Country Status (1)

Country Link
JP (1) JPH0442922Y2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH063821B2 (ja) * 1989-01-12 1994-01-12 日立電線株式会社 両面保護コート型tab用テープキャリア
JP2626081B2 (ja) * 1989-08-24 1997-07-02 日本電気株式会社 フィルムキャリヤ半導体装置
JP3476442B2 (ja) 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPS6413127U (ja) 1989-01-24

Similar Documents

Publication Publication Date Title
KR100344929B1 (ko) 반도체장치의 제조방법
JP2531382B2 (ja) ボ―ルグリッドアレイ半導体装置およびその製造方法
JP2570628B2 (ja) 半導体パッケージおよびその製造方法
JP3233535B2 (ja) 半導体装置及びその製造方法
JP3238004B2 (ja) 半導体装置の製造方法
KR940008327B1 (ko) 반도체 패키지 및 그 실장방법
US5805427A (en) Ball grid array electronic package standoff design
JP3219043B2 (ja) 半導体装置のパッケージ方法および半導体装置
KR100510556B1 (ko) 초박형 반도체 패키지 및 그 제조방법
JPH08167678A (ja) 半導体装置
JP3346985B2 (ja) 半導体装置
JP2943764B2 (ja) フリップチップ実装型半導体素子の樹脂封止構造
JPH0442922Y2 (ja)
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JP3065010B2 (ja) 半導体装置
JPH03125440A (ja) 電子部品
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
JP3232954B2 (ja) 電子部品の製造方法
JPH1197569A (ja) 半導体パッケージ
JP2002208602A (ja) 半導体パッケージおよびその製造方法
JPH08222655A (ja) 電子部品の電極構造とその製造方法
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア
JPH04237149A (ja) 電子チップ部品の製造方法及びボンディング方法
JP3277830B2 (ja) 電子部品の組立て方法
JP3278938B2 (ja) 半導体装置およびその製造方法