DE1937508B2 - Verfahren zur herstellung eines mit elektrischen leitungsbahnen und/oder elektrischen durchkontaktierungen versehenen isolierstofftraegers - Google Patents

Verfahren zur herstellung eines mit elektrischen leitungsbahnen und/oder elektrischen durchkontaktierungen versehenen isolierstofftraegers

Info

Publication number
DE1937508B2
DE1937508B2 DE19691937508 DE1937508A DE1937508B2 DE 1937508 B2 DE1937508 B2 DE 1937508B2 DE 19691937508 DE19691937508 DE 19691937508 DE 1937508 A DE1937508 A DE 1937508A DE 1937508 B2 DE1937508 B2 DE 1937508B2
Authority
DE
Germany
Prior art keywords
insulating material
layer
carrier
vias
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691937508
Other languages
English (en)
Other versions
DE1937508A1 (de
DE1937508C3 (de
Inventor
Hans Andrascek Ernst Nagel Elisabeth 8000 München Grober Alfred 8031 Stockdorf Hadersbeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19691937508 priority Critical patent/DE1937508C3/de
Publication of DE1937508A1 publication Critical patent/DE1937508A1/de
Publication of DE1937508B2 publication Critical patent/DE1937508B2/de
Application granted granted Critical
Publication of DE1937508C3 publication Critical patent/DE1937508C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

45 Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers.
Isolierstoffträger dieser Art sind bislang überwiegend unter dem Fachausdruck »gedruckte Schaltungen« bekanntgeworden, obwohl es sich weniger um einen Druck der Schaltungen als vielmehr um zum Teil recht unterschiedliche Verfahren handelt. Es werden hierbei Ätzverfahren unterschiedlicher Art angewende::, zum Teil auch Leiterbahnen auf Isolierstoffträger aufgeklebt. Mit der zunehmenden räumlichen Konzentration elektrischer Baueinheiten
und Schaltungsgruppen wurde es erforderlich, die schicht :-.·. Bereich der Aussparungen bzw. Durch- 55 Anzahl der Leitungen auf einem solchen Isolierstoffbrechungen eine Bekci"iung vorgenommen wird. träger erheblich zu" erhöhen, wodurch die Schwierigkeit der kreuzungsfreien Führung der einzelnen Leitungen entstand. Zur Behebung dieser Schwierigkeiten wurde die sogenannte mehrlagige gedruckte 60 Schaltung entwickelt, bei der mehrere, relativ dünne, auf einer oder zwei Seiten Leiterbahnen tragende Verdrahtungsplatten durch Klebung oder thermische Verbindung zu einem einheitlichen Isolierstoffträger verbunden wurden mit sogenannten Durchkontak-
g g
die so gering gewählt ist, daß zwischen verschiedenen Leitungsbahnen und Durchkoniaktierungen noch ausreichende elektrische Isolation gegeben ist.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Bestrahlung der photochemisch vernetzbaren Isolierstoffschicht bei Abdeckung durch Masken erfolgt, di thd d A d b
die. entsprechend der Art des vernetzbaren Iso- 65 tjerungen zwischen in verschiedenen Ebenen liegen-
lierstoffs, den Bereich der Aussparungen bzw. den Leiterbahnen. Parallel zu dieser Entwicklung
Durchbrechungen der Schicht abdecken oder vollzog sich in den letzten Jahren die sogenannte
frei lassen. Integration elektrischer Schaltungen in einem Block
oder Plättchen aus Halbleitermaterial. Hierbei sind in einem Halbleiterplättchen Halbleiterelemente und passive Elemente, wie Widerstände, Kondensatoren u. dgl. durch spezielle Fertigungsverfahren in größerer Anzahl untergebracht. Solche höherwertige Bauelemente haben eine größere Anzahl von Anschlüssen, beispielsweise zwanzig, und sind in der bisher üblichen Form in Metallgehäusen mit entsprechender Anzahl von Durchführungsleitungen angeordnet. Es ist relativ einfach, solche Halbleiterbauelemente in die genannten Mehrlagenschaltungen einzusetzen. Die Untersuchung dieser Entwicklungsrichtung ergab jedoch, daß das Verhältnis von benötigtem Volumen für die gesamte Baugruppe zu dem Volumen der eigentlichen aktiven Elemente ungünstig groß ist. Auf Grunci dieser Tatsache entwickelte sich zu den mehrlagigen gedruckten Schaltungen etwa zeitlich parallel die Technik der Dünnfilm- und Dickfilmsehaltungen, bei denen mittels Aufdampftechnik oder sonniger bekannter Fertigungsverfahren ΐ if einem Isolierstoffträger Leiterbahnen und passive Bauelemente in entsprechender Anzahl und Anordnung unmittelbar aufgebracht werden und, weil diese Technik die Herstellung sehr dünner Leiter und Anschlußstellen erlaubt, zum Teil auch unmittelbar die aktiven Bauelemente, vor allem in Form integrierter Schaltkreise, d. h. ohne jedes Gehäuse. Diese Technik wird auch als Flip-Chip-Technik und in einer besonderen Form als Beam-Lead-Technik bezeichnet. Die Verbindung der kleinen, integrierte Schaltkreise darstellenden Chips mit den Anschlußstellen auf der Dünnfilm- oder Dickfilmschaltung erfolgt je nach dem gewünschten Fertigungsverfahren, z. B. durch Lötung oder Verschweißung der Anschlußstelle. Schwierig ist bei diesem Dünnfilm- oder Dickfilmverfahren die Herstellung genügend feiner und niederohmiger Leiterstrukturen vor allem dann, wenn eine sehr große Anzahl von Leiterbahnen benötigt wird, beispielsweise weil sehr viele Halbleiterchips auf einem Isolierstoffträger angeordnet werden sollen. Wünschenswert wäre es an sich, wenn die Verdrahtung innerhalb des Isolierstoffträgers in ähnlicher Weise wie bei gedruckten Schaltungen hergestellt werden könnte, weil dann nicht nur kürzere Verbindungen, sondern auch wellenwiderstandsrichtige Verbindungen leichter jTeichbar sind.
Der Erfindung liegt die Aufgabe zugrunde, eine Möglichkeit für die Lösung dieses letztgenannten Problems aufzuzeigen.
Erfindungsgemäß wird dies bei einem Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers dadurch erreicht, daß ein aus einer dünnen Schicht eines photochemisch vernetzbaren Isolierstoffs bestehender Isolierstoffträger auf photochemischem Weg durch Bestrahlung und entsprechende Nachbehandlung im Bereich der Leitungsbahnen und Durchkontaktierungen mit entsprechenden Aussparungen bzw. Durchbrechungen versehen wird, die dann mit einem elektrisch gut leitenden Material ausgefüllt werden.
Durch das erfindun?sgemäße Verfahren kann man mit Leitungsbahnen und/oder Durchkontaktierungen versehene Isolierstoffträger in einfacher Weise herstellen, die sich für f'.nen Aufbau mit feinen Leitungsstrukturen und daher für die Mikroelektronik besonders eignen, wobei auch der platz- und gewichtssparende Aufbau sehr von Vorteil ist.
In vorteilhafter Weise wird die Schicht aus einem photocheinisch vernetzbaren Isolierstoff auf einen Träger aulgebracht und danach auf photochemischem Weg durch Bestrahlung und entsprechende Nachbehandlung im Bereich der Leitungsbahnen und Durchkontaktierungen mit den Aussparungen bzw. Durchbrechungen versehen, die dann vorzugsweise aiii elektronischem Weg mit einem elektrisch gut leitenden Material ausgefüllt werden.
ίο Eine Weiterbildung des erfindungsgemäßen Verfahrens wird so durchgeführt, daß zur Erzielung von Mehrebenenschaltungen eine der Anzahl der Ebenen entsprechende Anzahl von Schichten eines photochemisch vernetzbaren Isolierstoffs, gegebenentalls unter
Zwischenfügung von Potentialebenen bildenden elektrisch leitenden Flächen, auf dem Träger autgebracht is;, die jeweils auf photochemischem Weg durch Bestrahlung und entsprechende Nachbehandlung im Bereich der dieser übe·., zugeordneten Lei-
tungsbahnen bzw. Durchkontaküe-ungen mit entsprechenden Aussparungen bzw. Durchbrechungen versehen werden, die dann mit einem elektrisch gut leitenden Material ausgefüllt werden.
Bei einem Träger aus einem elektrisch leitenden
Material werden die Aussparungen bzw. Durchbrechungen in vorteilhafter Weise im Zusammenhang mit dem Träger vorzugsweise auf elektrochemischem Weg mit einem elektrisch gut leitenden Material ausgefüllt. Als Träger werden beispielsweise eine mit
einer Kupferschicht überzogene Molybdänplatte verwendet, von der sich im Bedarfsfall die fertiggestellte Verdrahtungsplatte leicht ablösen läßt.
Bei Verwendung eines Trägers aus Isolierstoff werden die Aussparungen bzw. Durchbrechungen
zweckmäßigerweise auf chemischem Weg mit elektrisch leitendem Material ausgefüllt. Hi<-bei wird vor dem Aufbringen der die Leitungsbahnen bzw. Durchkontaktierungen enthaltenden Isolierstoffschicht im Bereich der Aussparungen bzw. Durchbrechungen auf der darunter liegenden Schicht eine Bekeimung vorgenommen, von der ausgehend sich in einfacher Weise das elektrisch leitende Material aufbringen läßt. Die Bekeimung ist so gering gewählt, daß zwischen verschiedenen Leitungsbahnen und Durchkontaktierungen noch ausreichende elektrische Isolation gegeben ist.
Nachstehend wird die Erfindung an Hand von in der Zeichnung wiedergegebenen Ausführungsbeispielen näher erläutert. Das Ausführungsbeispiel oetrifft eine Mehrlagenverdrahtung. Es zeigt
F i g. 1 die einzelnen Schichten einer Mehrlagenverdrahtung, die unter einem gegenseHigen Abstand übereinanderliegend in perspektivischer Darstellung gezeichnet sind,
Fig. 2 einr Mehrlagenverdrahtung mit aul der Bauteilseite aufgesetzten Schaltkreisen in Flip-Chip-Technik und eine Teildarstellung mit einem abgehobenen Schaltkreis,
F i g. 3 eine Mehrlagenverdrahtung mit auf der Bauteilseite aufgesetzten Schaltkreisen in Beam-Lead-Technik und eine Teildarstellung mit einem einzelnen Schaltkreis.
Bei der Herstellung einer Mehrlagenverdrahtung, deren verschiedene Aufbaustufen in den F i g. 1 a bis 1 k dargestellt sind, geht man von einem Träger aus. auf den die einzelnen Schichten schrittweise aufgebracht werden. Dieser Träger kann aus einem elektrisch leitenden Material oder einem Isolierstoff be-
—«»
stehen. Bei Verwendung eines Trägers aus Isolier- hergestellt, wobei diese Aussparungen so angeordnet stoff erfolgt die Metallisierung der in den einzelnen sind, daß jeweils mindestens eine Durchkontaktierung Schichten enthaltenen Leiterbahnen und Durchkon- der ersten Isolierstoflschicht in eine Aussparung taktierungen auf stromlosem, d. h. auf chemischem hineinragt. Zum Aufbau der Leitungsbahnen werden Wege. Dabei ist vorgesehen, daß der zu metallisie- 5 die Aussparungen durch stromlose Metallisierung rende. Bereich durch eine vorangehende Bekeimung erst leitend gemacht. Im Hinblick auf die nachfolvorbehandelt wird, um die Grundlage für nachfol- gende galvanische Metallisierung und um die gesamte gende Metallisierung zu schaffen. Man wählt für die Herstellung möglichst einfach zu gestalten, ist es von Metallisierung zweckmäßig ein elektrochemisches entscheidender Bedeutung, daß es gelingt, allein die Metallisierungsverfahren, wobei es vorteilhaft ist, als io Bodenflächen der Aussparungen stromlos zu metalli-Träger einen aus einem elektrisch leitenden Material sieren. Dies erreicht man vorteilhaft dadurch, daß zu verwenden, mit dem man dann auf galvanischem man vor dem Aufbringen der die Leiterbahnen entWege die Leiterbahnaussparungen und Durchkontak- haltenden Isolierstoffschicht eine Bekeimung der tierungsaussparungen mit einem elektrisch leitenden darunterliegenden Schicht, insbesondere aber der Material ausfüllen kann. Als elektrisch leitender 15 Bereiche, in denen die Leitungsbahnen angeordnet Träger empfiehlt sich eine Molybdänplatte, die all- werden, ausführt. Da im Regelfall die Isolierstoffseitig mit einer Kupferschicht überzogen ist. Eine schicht eine relativ rauhe Oberfläche hat bzw. mit Molybdänplatte eignet sich besonders gut, weil sich einer solchen versehen wird, kann die Bekeimung von ihr im Bedarfsfall die fertiggestellte Verdrahtungs- — als Grundlage der späteren Metallisierung — hinplatte leicht ablösen läßt. 20 sichtlich ihrer Stärke in weiten Grenzen ohne
Bei dem hier beschriebenen Verfahren zur Her- störende elektrische Querleitung variiert werden, stellung einer Mehrlagenverdrahtung wird als Träger Beispielsweise hat sich eine Bekeimung durch Eineine solche verkupferte Molybdänplatte verwendet. tauchen :n eine Lösung kolloidal gelösten Palladiums Auf diesen Träger 1 wird eine Schicht 2 eines photo- hierbei als geeignet erwiesen, weil die rauhe Oberchemisch vernetzbaren Isolierstoffs aufgebracht (vgl. 35 fläche eine leitende Durchverbindung auch bei stär-F i g. 1 k). Die photochemisch vernetzbare Schicht, kerer Bekeimung noch wirksam verhindert. In der beispielsweise aus photochemisch vernetzbarem Praxis war es allerdings ausreichend, die Stärke der Epoxidharz, wird in "der Weise belichtet und ent- Bekeimung so gering zu wählen, daß sie selbst mit sprechend nachbehandelt, daß die in ihr einzufügen- starker lichtmikroskopischer Vergrößerung (1000-den Durchkontaktierungen, d. h. die Anschlußpunkte 30 fach) noch nicht erkennbar war. Nach der Entwickder Chips, als Durchbrechungen 3 in der Isolierstoff- lung der photochemisch vernetzbaren Schicht 4 ist schicht entstehen. Die Bestrahlung der Schicht erfolgt somit die Bodenfläche der Aussparungen so vorbereidabei unter Verwendung einer Maske, die ent- tet, daß sich in einem stromlos arbeitenden Metallisprechend der Art des lichtempfindlichen Isolier- sierungsbad unmittelbar ein Niederschlag ergibt. Da Stoffs, den Bereich der Aussparungen bzw. Durch- 35 die Aussparungen so angeordnet sind, daß in jede brechungen der Schicht abdeckt (Negativlack) oder Aussparung mindestens eine der vorher geschaffenen freiläßt (Positivlack). Die abgedeckten Teile werden Durchkontaktierungen hineinsteht, besteht also ein anschließend mit einem entsprechenden Lösungsmit- leitender Zusammenhang mit dem Hilfsträger; somit tel herausgelöst, während bei den belichteten Teilen können also auch die Aussparungen auf galvanischem eine chemische Vernetzung eingetreten ist, die eine 40 Weg metallisiert werden.
Lösung verhindert, so daß diese Teile als Isolierstoff- Weitere Durchkontaktierungen und Leiterbahnen
schicht verbleiben. Bei Verwendung eines Positiv- enthaltende Isolierstoffschichten können dann lackes werden die belichteten Teile entfernt und die durch entsprechende Wiederholung der vorstehend unbelichteten verbleiben. Nach der Herstellung der beschriebenen Herstellungsstufen aufgebracht wer-Durchbrechungen für die dieser ersten Isolierstoff- 45 den. Fig. Ii zeigt eine solche Durchkontak tierunschicht zugeordneten Durchkontaktierungen werden gen 8 enthaltende Schicht 7, die auf die zweite Isodie Durchbrechungen 3 im Zusammenhang mit dem lierstoffschicht 4 aufgebracht wird. Auf der Isoliermetallischen Träger 1 mittels galvanischer Metalli- Stoffschicht 7 mit den Durchkontaktierungen 8 wird sierune mit einem elektrisch gut leitenden Material, eine weitere Leitungsbahnen 10 und Durchkontakbeispielsweise Kupfer, ausgefüllt. Zumindest bei Ver- 50 tierungen 11 enthaltende Isolierstoffschicht 9 aufgewendung eines Positivlackes empfiehlt es sich, nach bracht (vgl. Fi g. 1 h). Damit sind also zwei Leitungsder Hcrauslösung der unvernetzten Schichtteile eine ebenen gescharfen, die kreuzungsfreie Verbindunger Inaktivierung bzw. Passivierung vorzunehmen, z.B., ermöglichen.
indem auf die jeweils gerade fertiggestellte Schicht An die vier Isolierstoffschichten, die abwechselnc
eine Schutzschicht aufgebracht wird. 55 Durchkontaktierungen sowie Leitungsbahnen unc
Anschließend wird auf die die Durchkontaktierun- Durchkontaktierungen enthalten, schließt sich ein« gen enthaltende Isolierstoffschicht 2 eine weitere weitere Durchkontaktierungen 13 enthaltende Schicht Schicht 4 eines photochemisch vernetzbaren Isolier- 12 an (vgl. F i g. 1 g), deren Dicke mitbestimstoffs aufgebracht, in die Leitungsbahnen und Durch- mend ist für den Wellenwiderstand und an diese kontaktierungen eingefügt werden (vgl. Fig. Ij). Die 60 unter Zwischenlage jeweils einer Durchkontaktierun Bestrahlung und entsprechende Nachbehandlung die- gen 19, 25 enthaltenden Schicht 18, 24 die beidei ser Schicht erfolgt in der gleichen Weise *ie bei der Potentialschichten 14, 20 (vgl. Fig. 1 f bis 1 c).
ersten Isolierstoffschicht Außer den etwa punktför- Die Potentialebenen bildenden Schichten 14, 21 migen Durchbrechungen 6 für die Durchkontak- werden ebenfalls in Form eines photochemisch ver tierung, die mit dim Durchkontaktierungen der ersten 65 netzbaren Isolierstoffs aufgebracht. Jedoch erfolg Isolierstonsancm zur Auflage kominep, werden in hierbei die Bestrahlung und entsprechende Narhbe der zweitßft ISoHerstoffschieht 4 grabenförmige Aus- handlung in der Weise, daß nur jeweils an dei sparongenS für die gewünschten Leitungsbahnen Durchkontaktierungen ein Isolierkragen 15, 22 ver
bleibt, die in die nächste Poteniialebene weitergeführt Fig. 2 zeigt eine Mehrlageriverdrahtung mit auf werden. Der übrisie Feil der Schicht wird herausge- der Bauteileseile aufgesetzten Schaltkreisen in Fliplöst und anschließend auf galvanischem Weg metal- Chip-Technik und eine TeililarMclhing mit einem ablisiert. w-. bei auch dieser galvanischen Metallisierung gehobenen Chip. Auf der Yerdraimingveinhe..'. 30 ist wiederum eine Bekeimung und stromlose Metalli- 5 eine Vielzahl (z. B. 200 ) von Chips 31 aiigesehlossieruni! \orausgeht. Diejenigen Durchkontaktierun- sen. deren Abmessungen nur sehr gering sind i7. B. gen, die an ein besti nmtes Potential gelegt werden 1.5· 1,5 mm). Die Chips weisen aut der Unterseite sollen, enden in der diesem Potential entsprechenden eine längs des Umfangs -.erlaufende Reihe von Kon-Potentialschicht. Der äußere Rand der Potential- taktpunkten 34 auf, die im gleichen Raster angeordschichten kann, entsprechend den Isolierkragen der io net sind wie die zugehörigen Kontaktpunkte 32 auf Durchkontaktierungen, gleichfalls in der Weise be- der Verdrahtungseinheit 30. Die Kontaktierung der strahlt, vorzugsweise belichtet werden, daß er Chips auf der Verdrahtungseinheit erfolgt beispielsphotochemisch vernetzt und im Material verbleibt. weise durch Lötung oder Ultraschallschweißen, wo-Außen wird beim Ausführungsbeispiel auf die durch eine leitende Verbindung /.wischen den Kon-Verdrahtungsplatte eine an Erdpotential anschließ- 15 taktpunkten auf der Verdrahtungseinheit und denen bare Potentialschicht 27 aufgebracht, die dicker aus- der Chips hergestellt wird. In der Teildarstellung gebildet ist als die übrigen Schichten. Hierfür wird Fig. 2b ist auf der Verdrahtungseinheit 30 außervorzugsweise ein wabenförmig ausgebildetes Gitter. halb der Kontaktpunktreihe 32 für die Chips eine bestehend aus einzelnen Isolierröhrchen 26, die mit- weitere, zu dieser parallel verlaufende Kontaktpunkttels Stegen miteinander verbunden sind, verwendet. 20 reihe 33 angeordnet. Diese zweite Kontaktpunktreihe Dieses Gitter wird auf dem Verdrahtungsaufbau auf- ist vorgesehen für die Kontaktierung von auf die gesetzt und angeklebt. Anschließend erfolgt eine gal- Mehrlagenverdrahtung aufgesetzten Schaltkreisen in vanische Metallisierung, bei der die Gitterhohlräume Beam-Lead-Technik. Eine Verdrahtungseinheit ist mit einem leitenden Material ausgefüllt werden. Auf dabei im allgemeinen nur jeweils mit einer Kontakt diese Weise erhält man unter Umgehung eines lang- 25 punktreihe versehen für die Bestückung mit einer Art wierigeii schichtweisen Aufbaus der Erdpotential- von Schaltkreisen, d. h. in Flip-Chip-Technik oder schicht in relativ kurzer Zeit eine Poientialschicht der in Beam-Lead-Technik.
gewünschten Stärke (etwa 1 mm). Die einzelnen F i g. 3 zeigt eine Mehrlagenverdrahtung mit auf Röhrchen sind dabei mit einem solchen Raster ange- der Bauteileseite aufgesetzten Schaltkreisen"^ Beamordnet. daß die bis in die Potentialschicht ragenden 30 Lead-Technik und eine Teildarstellung mit einem Durchkontaktierungen jeweils einem solchen Isolier- einzelnen Schaltkreis. Die Verdrahtungseinheit 40. röhrchen gegenüberliegen. Durch die äußere Poten- auf der eine Vielzahl von Schaltkreisen 41 in Beamtialschicht"von größerer Dicke, die zugleich in vor- Lead-Technik angeschlossen wird, ist in analoger teilhafter Weise" zur Wärmeableitung dienen kann. Weise, wie vorstehend für die Verdrahtungseinheit erreicht man zusätzlich eine größere mechanische 35 nach F i g. 2 beschrieben, mit einer der Zahl" der anStabilität des Verdrahtungsaufbaus, dessen Gesamt- zuschließenden Beam-Lead-Schaltkreise entsprechendicke selbst bei einer größeren Anzahl von Schich- den Zahl von Kontaktpunktreihen 42 versehen, wolc η nur gering ist. Zur" Erhöhung der Stabilität des bei jedoch die Kontaktpunktreihen den einzelnen
Aufbaus der Träger wird nach dem Aufbringen Beam-Lead-Schaltkreis ringförmig umgeben. Die
der Erdpotentialschicht meist entfernt — kann man 40 Kontaktierung der Kontaktpunkte der Beam-Lead-7iisätzlich oder allein auch eine mechanische Ver- Schaltkreise mit denen der Verdrahtungseinheit ers-eifungsschicht oder Platte außen aufbringen (vgl. folgt hierbei über Kontaktbrücken bzw" Leiterbah-Fic Ib 1 a). Nach dem Aufbringen de- Potential- nen. die von den Kontaktpunkten der Verdrahtungsschicht wird die Oberfläche geschliffen: die Mehr- einheit zu den auf der Unterseite der Beam-Leadlasenvcrdrahtrne ist damit fertiggestellt. 45 Schaltkreise gelegenen Kontaktpunkten führen.
In entsprechender Weise, wie die Herstellung einer Die elektrische Verbindung der Verdrahtungs-Mehrlagenverdrahtung ausgeführt wurde, lassen sich platte mit elektrischen Verschlußleitun&.a kann "in auf die erfindungsgemäße Weise mehrlagige ge- verschiedenartiger Weise erfolgen. Beispielsweise ist druckte Schaltungen" mit aktiven oder passiven Bau- es möglich, die Verdrahtungsplatte mit Anschlußelementen herstellen, wobei die Aussparungen bei- 50 bahnen für eine steckerartige Verbindung, wie sie bei spielsweise mit einem Material zum Aufbau von gedruckten Schaltungen üblich ist, zu versehen. Fs ist Widerständen ausgefüllt werden können und gegen- jedoch auch möglich, über einzelne Durchkontaküberliegende Leitungsbahnen, die nicht mittels tierungen Verbindungen zu gedruckten Schaltungen Durchkontaktierungen miteinander verbunden sind. ähnlicner Verdrahtungsplatten herzustellen, mit dem dazwischenliegenden Isolierstoff ah Dielek- 55 Fernerhin ist die Erfindung auch für nur cinlagige trikum einen Kondensator bilden. Verdrahtungsplatten anwendbar.
Hierzu 2 Blatt Zeichnungen

Claims (15)

Patentansprüche:
1. Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers, dadurch gekennzeichnet, daß ein aus einer dünnen Schicht eines photochemisch vernetzbaren Isolierstoffs bestehender Isolierstoffträger auf photochemischem V/eg durch Bestrah lung und entsprechende Nachbehandlung im Bereich der Leitungsbahnen und Durchkontaktierungen mit entsprechenden Aussparungen bzw. Durchbrechungen versehen wird, die dann mit einem elektrisch gut leitenden Material ausgefüllt werden.
2. Verfahren nach Anspru:h 1, dadurch gekennzeichnet, daß die Schicht aus einem photochemisch verletzbaren Isolierstoff auf einen Trä-L'.ι aufgebracht ist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur Erzielung von Mehrebenenschaltungen eine der Anzahl der Ebene ι entsprechende Anzahl von Sc lichten eines photochemisch vernetzbareu Isolierstoffs, gegebenenfalls unter Zwischenfügung von Potentiaiebenen bildenden elektrisch leitenden Flächen, auf dem Träger aufgebracht ist, die jeweils auf photochemischem Weg durch Bestrahlung und entsprechende Na ^behandlung im Bereich der dieser Ebene zugeordneten Leiflingsbahnen bzw. Durchkontaktierungen mit entsprechenden Aussparungen bzw. Durchbrechunget versehen werden, die dann mit einem elektrisch gut leitenden Material ausgefüllt werden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß bei einem Träger aus einem elektrisch leitenden Material die Aussparungen bzw. Durchbrechungen im Zusammenhang mit dem Träger auf elektrochemischem Weg mit einem elektrisch gut leitenden Material ausgefüllt 4n werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Träger eine mit eincr Kupferschicht überzogene Molybdänplattc verwendet wird.
6. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß bei einem Träger aus Isolierstoff die Aussparungen bzw. Durchbrechungen auf chemischem Weg mit elektrisch leitendem Material ausgefüllt werden.
7. Verfahren nach Anspruch (S, dadurch gekennzeichnet, daß auf dem Isoliermaterial vor dem Aufbringen der die Leitungsbahnen bzw.
Durchkontaktierungen enthaltenden Isolierstoff-
9. Verfahren nach einem der Ansprüche 3 bis 10, dadurch gekennzeichnet, daß außen eine Erdpotentialschicht aufgebracht wird, deren Dicke vorzugsweise größer ist als die der Isolierstoff schichten.
lü. Verfahren nach einem der Ansprüche 3 bis 11, dadurch gekennzeichnet, daß der Träger nach dem Aufbau der Isolierstoffschichte.-i der erforderlichen Anzahl entfernt wird.
IL Verfahren nach Anspruch 11. dadurch gekennzeichnet, daß die äußere Erdpotentialschich; von vorzugsweise größerer Dicke in Form eines Gitters, dessen 2'wischenräume galvanisch metallisiert werden, aufgebracht, vorzugsweise aufgeklebt wird.
12. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß das Gitter ein Wabenmustor hat, das im Querschnitt als über Stege verbundene Isolierrohrdien erscheint.
13. Nach einem Verfahren eines der Anspiüche 1 bis 14 hergestellter Isolierstoifträgjr, dadurch gekennzeichnet, daß an wenigstens einer Fläche, die Durclikontaktierungen urd oder Leiterbahnen trügt, elektrische Bauelemente, insbesondere integrierte Schaltungskreise, befestigt um! mit Durchkontaktierungen und oder Leiterbahner, elektrisch verbunden sind.
14. Isolierst-liTt.'jiger nach Anspruch 15. dadurch gekennzeichnet, daß die mechanische Verankerung des ein/einen Bauelementes, insbesondere integrierten Schaltungskreises, über dielektrische Verbindung mit den Durchkontaktierungen und oder Leiterbahnen erfolgt.
15. '(solierstofftniger nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß e:ne mechanische Versteifu'gsschicht auf den Isolierstoffträger aufgebracht wird.
DE19691937508 1969-07-23 1969-07-23 Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers Expired DE1937508C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19691937508 DE1937508C3 (de) 1969-07-23 1969-07-23 Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691937508 DE1937508C3 (de) 1969-07-23 1969-07-23 Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers

Publications (3)

Publication Number Publication Date
DE1937508A1 DE1937508A1 (de) 1971-02-04
DE1937508B2 true DE1937508B2 (de) 1973-06-07
DE1937508C3 DE1937508C3 (de) 1974-01-10

Family

ID=5740697

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691937508 Expired DE1937508C3 (de) 1969-07-23 1969-07-23 Verfahren zur Herstellung eines mit elektrischen Leitungsbahnen und/oder elektrischen Durchkontaktierungen versehenen Isolierstoffträgers

Country Status (1)

Country Link
DE (1) DE1937508C3 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH576739A5 (de) * 1972-08-25 1976-06-15 Ciba Geigy Ag
US4915983A (en) * 1985-06-10 1990-04-10 The Foxboro Company Multilayer circuit board fabrication process
AU622100B2 (en) * 1986-12-17 1992-04-02 Foxboro Company, The Multilayer circuit board fabrication process
WO1988005252A1 (en) * 1987-01-12 1988-07-14 Allied Corporation Method for the manufacture of multilayer printed circuit boards
DE3881911D1 (de) * 1987-03-09 1993-07-29 Siemens Nixdorf Inf Syst Aufbautechnik fuer mehrlagige verdrahtungen.
US4921777A (en) * 1987-08-03 1990-05-01 Allied-Signal Inc. Method for manufacture of multilayer printed circuit boards

Also Published As

Publication number Publication date
DE1937508A1 (de) 1971-02-04
DE1937508C3 (de) 1974-01-10

Similar Documents

Publication Publication Date Title
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE19781558B4 (de) Schaltungskomponente für ein IC-Gehäuse und Verfahren zu deren Herstellung
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE4113954A1 (de) Matrix-verbindungsglied
DE2911620A1 (de) Verfahren zum herstellen von leitenden durchgehenden bohrungen in schaltungsplatten
EP0358867A1 (de) Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall
DE3211025C2 (de)
EP0361195A2 (de) Leiterplatte mit einem spritzgegossenen Substrat
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE3635799C2 (de)
DE2217647B2 (de) Verbindungsanordnung zum Anschließen einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE102004049663B3 (de) Kunststoffgehäuse und Halbleiterbauteil mit derartigem Kunststoffgehäuse sowie Verfahren zur Herstellung derselben
DE1937508B2 (de) Verfahren zur herstellung eines mit elektrischen leitungsbahnen und/oder elektrischen durchkontaktierungen versehenen isolierstofftraegers
EP0968631B1 (de) Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
DE4010899A1 (de) Mehrschicht-leiterplatte
DE2758826A1 (de) Logikkarte zur verbindung integrierter schaltkreisbausteine
DE2251829A1 (de) Verfahren zur herstellung metallisierter platten
DE19950562A1 (de) Verfahren zur Herstellung von chipartigen elektronischen Bauteilen
EP0104580B1 (de) Verfahren zur Herstellung elektrischer Chip-Bauelemente
DE102013201417A1 (de) Verfahren zur Herstellung eines MID-Bauteils, MID-Bauteil
DE3006117C2 (de) Verfahren zum Herstellen von Leiterplatten mit mindestens zwei Leiterzugebenen
DE2443245A1 (de) Verfahren zum herstellen einer multichip-verdrahtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee