JPH04150033A - 電子回路基板のバンプ並びに電子回路基板のバンプ及び回路パターンの形成方法 - Google Patents
電子回路基板のバンプ並びに電子回路基板のバンプ及び回路パターンの形成方法Info
- Publication number
- JPH04150033A JPH04150033A JP2274739A JP27473990A JPH04150033A JP H04150033 A JPH04150033 A JP H04150033A JP 2274739 A JP2274739 A JP 2274739A JP 27473990 A JP27473990 A JP 27473990A JP H04150033 A JPH04150033 A JP H04150033A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- circuit board
- electronic circuit
- groove
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000011248 coating agent Substances 0.000 claims abstract description 27
- 238000000576 coating method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims description 31
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 239000010408 film Substances 0.000 abstract description 29
- 239000010409 thin film Substances 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 abstract description 5
- 238000009713 electroplating Methods 0.000 abstract description 4
- 239000011521 glass Substances 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、電子回路基板のバンプ並びに電子回路基板の
バンプ及び回路パターンの形成方法に関する。
バンプ及び回路パターンの形成方法に関する。
[従来の技術]
従来の電子回路基板のバンプ形成方法としては、大規模
集積回路((Largc 5caleInteHate
d ci+cuit)以後、LSIと称する)のウェハ
状態においてメツキ法により各LSIチップ部にバンプ
加工する方法が知られている。
集積回路((Largc 5caleInteHate
d ci+cuit)以後、LSIと称する)のウェハ
状態においてメツキ法により各LSIチップ部にバンプ
加工する方法が知られている。
また、他の従来の電子回路基板のバンプ形成方法として
は、上記の方法と同様にLSIのウェハ状態において、
ガラス版上にバンプ形状を形成加工して、LSIチップ
及び回路パターン部にバンプを転写する転写バンプ方法
が知られている。
は、上記の方法と同様にLSIのウェハ状態において、
ガラス版上にバンプ形状を形成加工して、LSIチップ
及び回路パターン部にバンプを転写する転写バンプ方法
が知られている。
上記従来の電子回路基板のバンプ形成方法を図面を参照
して以下に詳述する。
して以下に詳述する。
まず、上述のメツキ法による従来の電子回路基板のバン
プ形成方法について説明する。
プ形成方法について説明する。
第8図(A)及び第8図(B)にLSIウニノ\状態で
メツキ法により各LSIチップ部にバンプを形成する方
法を示す。
メツキ法により各LSIチップ部にバンプを形成する方
法を示す。
第8図(A)に示すように、まずLSIウェハの状態で
、バンプ加工部が開口されているレジスト膜22をLS
Iウェハ23に施す。レジスト膜22をLSIウェハ2
3に施したならば、レジスト膜22の開口された部分2
4にメツキ法により15〜25μの厚さを有するバンプ
25を生成する。
、バンプ加工部が開口されているレジスト膜22をLS
Iウェハ23に施す。レジスト膜22をLSIウェハ2
3に施したならば、レジスト膜22の開口された部分2
4にメツキ法により15〜25μの厚さを有するバンプ
25を生成する。
上記のバンプ25が生成されたら、第8図(B)に示す
ように、レジスト膜22を除去して凸状のバンプ25を
LSIチップ26に形成する。
ように、レジスト膜22を除去して凸状のバンプ25を
LSIチップ26に形成する。
次に、上述の転写バンプ方法による従来の電子回路基板
のバンプ形成方法について説明する。
のバンプ形成方法について説明する。
第9図(A)から第9図(D)にガラス版上にバンプ形
状加工を形成し、回路パターン部にバンプを転写する方
法を示す。
状加工を形成し、回路パターン部にバンプを転写する方
法を示す。
まず、第9図(A)に示すようにガラス版27に凹状の
バンプ用の部分28を加工する。
バンプ用の部分28を加工する。
第9図(B)に示すように上記ガラス版27に形成され
た凹状のバンプ用の部分28にメツキ法によりバンプ形
状29を作成する。
た凹状のバンプ用の部分28にメツキ法によりバンプ形
状29を作成する。
加熱金属接合によりガラス版27で作成された凸状のバ
ンプ29を第9図(C)に示すようにガラス版27から
回路パターン30のLSI端子位置に合致するパターン
部分31にバンプを転写接続して、第9図(D)に示す
ようにバンプ29を回路パターン部30に形成する。
ンプ29を第9図(C)に示すようにガラス版27から
回路パターン30のLSI端子位置に合致するパターン
部分31にバンプを転写接続して、第9図(D)に示す
ようにバンプ29を回路パターン部30に形成する。
第10図(A)及び(B)は、上述した従来のバンプ形
成方法を用いて作成されたTABテープの〜構成例を示
す。
成方法を用いて作成されたTABテープの〜構成例を示
す。
第1O図(A)は第10図(B)中の線分BB’ にお
けるTABテープの断面図を示し、第10図(B)は第
10図(A)のTABテープの上面図を示す。
けるTABテープの断面図を示し、第10図(B)は第
10図(A)のTABテープの上面図を示す。
図中、エッチイング法により基板33上に回路パターン
を構成するインナーリード34及びアウターノード35
か形成されていると共に、基板33を貫通してデバイス
ホール36か形成されている。
を構成するインナーリード34及びアウターノード35
か形成されていると共に、基板33を貫通してデバイス
ホール36か形成されている。
従って構造的にインナーリード34か容易に変形しやす
く、またバンプ部37をLSI38の一部分に形成する
必要かある。
く、またバンプ部37をLSI38の一部分に形成する
必要かある。
「発明か解決しようとする課題]
上述の従来のLSIウェハ状態でメツキ法により各LS
Iチップ部にバンプ加工する方法には、タブ(以後、T
ABと称する)テープ及び基板上にLSIチップをボン
ディングするときに、LSIチップにバンプ加工を施し
ておく必要があるために製造工程が多いという問題点が
ある。
Iチップ部にバンプ加工する方法には、タブ(以後、T
ABと称する)テープ及び基板上にLSIチップをボン
ディングするときに、LSIチップにバンプ加工を施し
ておく必要があるために製造工程が多いという問題点が
ある。
また、上述のガラス版上にバンプ形状加工を形成し、回
路パターン部にバンプを転写する転写バンプ方法にも、
−度生成したバンプを加熱金属接合によりガラス版から
回路パターンに転写しなければならず製造工程が多いと
いう問題点がある。
路パターン部にバンプを転写する転写バンプ方法にも、
−度生成したバンプを加熱金属接合によりガラス版から
回路パターンに転写しなければならず製造工程が多いと
いう問題点がある。
本発明の目的は、少ない工程により電子回路基板に施す
ことができる電子回路基板のバンプを提供することにあ
る。
ことができる電子回路基板のバンプを提供することにあ
る。
本発明の他の目的は、上述の従来の電子回路基板のバン
プ形成方法における問題点に鑑み、少ない工程によりバ
ンプを電子回路基板に施すことができる電子回路基板の
バンプ及び回路パターンの形成方法を提供することにあ
る。
プ形成方法における問題点に鑑み、少ない工程によりバ
ンプを電子回路基板に施すことができる電子回路基板の
バンプ及び回路パターンの形成方法を提供することにあ
る。
[課題を解決するための手段]
本発明の上述した目的は、基板に形成され所定の回路パ
ターンを有する溝と、溝上に形成された所定厚の導電性
層とを有する電子回路基板におけるバンプであって、溝
から基板上に延伸して形成された所定厚の導電性層から
成る電子回路基板のバンプによって達成される。
ターンを有する溝と、溝上に形成された所定厚の導電性
層とを有する電子回路基板におけるバンプであって、溝
から基板上に延伸して形成された所定厚の導電性層から
成る電子回路基板のバンプによって達成される。
本発明の上述した他の目的は、基板の表面にコーティン
グ膜を形成し、所望の回路パターンを有する第1のマス
クを介してコーティング膜側から第1の光を照射するこ
とにより基板に溝を形成し、バンプに相当する面積部分
を有する第2のマスクを介してコーティング膜側から第
2の光を照射することにより所定のバンプパターンを基
板に形成し、形成された溝及びバンプパターン上に所定
厚の導電性の層を形成する電子回路基板のバンプ及び回
路パターンの形成方法によって達成される。
グ膜を形成し、所望の回路パターンを有する第1のマス
クを介してコーティング膜側から第1の光を照射するこ
とにより基板に溝を形成し、バンプに相当する面積部分
を有する第2のマスクを介してコーティング膜側から第
2の光を照射することにより所定のバンプパターンを基
板に形成し、形成された溝及びバンプパターン上に所定
厚の導電性の層を形成する電子回路基板のバンプ及び回
路パターンの形成方法によって達成される。
[作用]
本発明の電子回路基板のバンプでは、溝は基板に形成さ
れ所定の回路パターンを有し、所定厚の導電性層は溝上
に形成されていると共に、溝から基板上に延伸して形成
されている。
れ所定の回路パターンを有し、所定厚の導電性層は溝上
に形成されていると共に、溝から基板上に延伸して形成
されている。
本発明の電子回路基板のバンプ及び回路パターンの形成
方法では、基板の表面にコーティング膜を形成し、所望
の回路パターンを有する第1のマスクを介してコーティ
ング膜側から第1の光を照射することにより基板に溝を
形成し、バンプに相当する面積部分を有する第2のマス
クを介してコーティング膜側から第2の光を照射するこ
とにより所定のバンプパターンを基板に形成し、形成さ
れた溝及びバンプパターン上に所定厚の導電性の層を形
成する。
方法では、基板の表面にコーティング膜を形成し、所望
の回路パターンを有する第1のマスクを介してコーティ
ング膜側から第1の光を照射することにより基板に溝を
形成し、バンプに相当する面積部分を有する第2のマス
クを介してコーティング膜側から第2の光を照射するこ
とにより所定のバンプパターンを基板に形成し、形成さ
れた溝及びバンプパターン上に所定厚の導電性の層を形
成する。
[実施例]
以下、本発明の電子回路基板のバンプ並びに電子回路基
板のバンプ及び回路パターンの形成方法における実施例
を図面を参照して詳述する。
板のバンプ及び回路パターンの形成方法における実施例
を図面を参照して詳述する。
第1図に本実施例の電子回路基板のバンプ及び回路パタ
ーンの形成方法のフローチャートを示す。
ーンの形成方法のフローチャートを示す。
また、第2図(A)から第2図(F)に本実施例の電子
回路基板のバンプ及び回路パターンの形成方法の各工程
を示す。
回路基板のバンプ及び回路パターンの形成方法の各工程
を示す。
第1図のフローチャートに従って第2図から第7図を参
照して、以下、本実施例の電子回路基板のバンプ及び回
路パターンの形成方法を説明する。
照して、以下、本実施例の電子回路基板のバンプ及び回
路パターンの形成方法を説明する。
まず、第2図(A)に示すようにポリイミド又はポリエ
ステル等により形成された電子回路基板(以後、回路基
板と称する) IIの表面上に分子量の低いコーティン
グ膜12をコーティングする(ステップSl)。なお、
コーティング膜12としては、次工程で加工する蒸着及
び無電解の導体薄膜かつかないものを選択する。
ステル等により形成された電子回路基板(以後、回路基
板と称する) IIの表面上に分子量の低いコーティン
グ膜12をコーティングする(ステップSl)。なお、
コーティング膜12としては、次工程で加工する蒸着及
び無電解の導体薄膜かつかないものを選択する。
第2図(B)に示すように、回路基板IIにコーティン
グされたコーティング膜12の側から形成する回路パタ
ーンを有するマスク13を付設しくステップS2)、マ
スク13が付設されたコーティング膜12の側からエキ
シマレーザ14から出力されたレーザ光15を照射して
深さtの凹状の溝16を生成する(ステップS3)。第
3図は上記の深さtの凹状の溝16を平面図で示す。図
に示すように各溝はそれぞれ一定の間隔離れて設けられ
る。
グされたコーティング膜12の側から形成する回路パタ
ーンを有するマスク13を付設しくステップS2)、マ
スク13が付設されたコーティング膜12の側からエキ
シマレーザ14から出力されたレーザ光15を照射して
深さtの凹状の溝16を生成する(ステップS3)。第
3図は上記の深さtの凹状の溝16を平面図で示す。図
に示すように各溝はそれぞれ一定の間隔離れて設けられ
る。
次に、マスク13を取り除いた後に(ステップS4)、
第2図(C)に示すようにバンプ寸法に相当する長さa
、幅すを有する面積aXbの部分を1つまたは複数備え
たマスク17をコーティング膜12に付設しくステップ
S5)、マスク17が付設されたコーティング膜12の
側からエキシマレーザ14から出力されたレーザ光15
を照射してコーティング膜12を貫通して深さtlのパ
ターン18を回路基板11に生成する(ステップS6)
。上記のバンプ寸法に相当する長さa、幅すを有する面
積aXbの部分の平面を第4図に示す。
第2図(C)に示すようにバンプ寸法に相当する長さa
、幅すを有する面積aXbの部分を1つまたは複数備え
たマスク17をコーティング膜12に付設しくステップ
S5)、マスク17が付設されたコーティング膜12の
側からエキシマレーザ14から出力されたレーザ光15
を照射してコーティング膜12を貫通して深さtlのパ
ターン18を回路基板11に生成する(ステップS6)
。上記のバンプ寸法に相当する長さa、幅すを有する面
積aXbの部分の平面を第4図に示す。
マスク17を取り除いた後に(ステップS7)、第2図
(D)に示すように蒸着又は無電解メツキにより、コー
ティング膜12がコーティングされた側から回路基板1
1に形成された深さt及びt、のパターン16及び18
上に薄膜を生成しくステップS8)、回路パターン16
及びバンプ部18のみに金属薄膜19を形成する(ステ
ップS9)。従ってパターン以外はコーティング膜12
でカバーされており蒸着及び無電解メツキによる薄膜は
付着しない。
(D)に示すように蒸着又は無電解メツキにより、コー
ティング膜12がコーティングされた側から回路基板1
1に形成された深さt及びt、のパターン16及び18
上に薄膜を生成しくステップS8)、回路パターン16
及びバンプ部18のみに金属薄膜19を形成する(ステ
ップS9)。従ってパターン以外はコーティング膜12
でカバーされており蒸着及び無電解メツキによる薄膜は
付着しない。
上述の第2図(D)に示す工程により生成された金属薄
膜19の上に、第2図(E)に示すように電解メツキに
より必要な厚さで導体20を形成する(ステップ510
)。上述のステップSiOで形成された導体20の平面
図を第5図に示す。
膜19の上に、第2図(E)に示すように電解メツキに
より必要な厚さで導体20を形成する(ステップ510
)。上述のステップSiOで形成された導体20の平面
図を第5図に示す。
ステップSIOの次のステップでは、第2図(F)に示
すように、不要なコーティング膜12を除去して回路基
板11上に厚さtの凸状のバンプ21を形成する(ステ
ップ511)。
すように、不要なコーティング膜12を除去して回路基
板11上に厚さtの凸状のバンプ21を形成する(ステ
ップ511)。
上述のステップSllで形成された導体の厚さtは電解
メツキの量により任意に設定出来る。また、バンプ21
の高さは、電解メツキの量及びエキシマレーザ14から
出力されるレーザ光15の量、即ち加工量、により任意
に設定出来る。
メツキの量により任意に設定出来る。また、バンプ21
の高さは、電解メツキの量及びエキシマレーザ14から
出力されるレーザ光15の量、即ち加工量、により任意
に設定出来る。
第6図は、本実施例の電子回路基板のバンプ形成方法に
おける上述の各ステップS1〜Sllを用いて形成して
LSI接続周辺の回路パターン及びバンプの概略を示す
。
おける上述の各ステップS1〜Sllを用いて形成して
LSI接続周辺の回路パターン及びバンプの概略を示す
。
第6図に示すようなバンプの形成は、本実施例の電子回
路基板のバンプ形成方法を用いれば少ない工程で効率よ
く加工することかできる。
路基板のバンプ形成方法を用いれば少ない工程で効率よ
く加工することかできる。
第7図(A)は本実施例の電子回路基板のバンプの形成
方法を用いて作成されたTABテープの第7図(B)の
線分AA’ における断面図を示し、第7図(B)は第
7図(A)のTABテープの上面図を示す。
方法を用いて作成されたTABテープの第7図(B)の
線分AA’ における断面図を示し、第7図(B)は第
7図(A)のTABテープの上面図を示す。
第7図に示すように本実施例の方法を用いれば、TAB
テープの基板に溝か加工され、その溝に回路パターンが
形成されると共にバンプがその溝の一部分に加工される
。
テープの基板に溝か加工され、その溝に回路パターンが
形成されると共にバンプがその溝の一部分に加工される
。
第7図(A)は、TABテープの断面図であり、図に示
すように、回路パターン部分40は基板41に形成され
ており、更にその回路パターン部分40にバンプ部42
が基板41の表面43のレベルからLSI44に接続す
るように突出して形成されている。
すように、回路パターン部分40は基板41に形成され
ており、更にその回路パターン部分40にバンプ部42
が基板41の表面43のレベルからLSI44に接続す
るように突出して形成されている。
即ち、回路パターン部分40及びバンプ部42を同時に
形成できる。
形成できる。
なお図中、バンプ部42とLSI44とか離間して示さ
れているか、これはバンプ部42が回路パターン部分4
0の一部分に構成されていることを示すためてあり、実
際にはバンプ部42とLSI44とは結合され形成され
ている。
れているか、これはバンプ部42が回路パターン部分4
0の一部分に構成されていることを示すためてあり、実
際にはバンプ部42とLSI44とは結合され形成され
ている。
第7図(B)は第7図(A)に示すTABテープの上面
図であり、図に示すように本実施例の方法を用いればデ
バイスホールが不要であることが理解できる。また、回
路パターン部分40及びバンプ部42が基板41に埋め
込まれて形成されるので容易ニ変形せず、更にLSIの
バンプ加工が不要である。
図であり、図に示すように本実施例の方法を用いればデ
バイスホールが不要であることが理解できる。また、回
路パターン部分40及びバンプ部42が基板41に埋め
込まれて形成されるので容易ニ変形せず、更にLSIの
バンプ加工が不要である。
[発明の効果]
本発明の電子回路基板のバンプによれば、基板に形成さ
れ所定の回路パターンを有する溝と、溝上に形成された
所定厚の導電性層とを有する電子回路基板におけるバン
プであって、溝から基板上に延伸して形成された所定厚
の導電性層から成るので、形成されたバンプによって基
板上にLSIチップを容易に実装できる。
れ所定の回路パターンを有する溝と、溝上に形成された
所定厚の導電性層とを有する電子回路基板におけるバン
プであって、溝から基板上に延伸して形成された所定厚
の導電性層から成るので、形成されたバンプによって基
板上にLSIチップを容易に実装できる。
本発明の電子回路基板のバンプ及び回路パタンの形成方
法によれば、基板の表面にコーティング膜を形成し、所
望の回路パターンを有する第1のマスクを介してコーテ
ィング膜側から第1の光を照射することにより基板に溝
を形成し、バンプに相当する面積部分を有する第2のマ
スクを介してコーティング膜側から第2の光を照射する
ことにより所定のバンプパターンを基板に形成し、形成
された溝及びバンプパターン上に所定厚の導電性の層を
形成するので、基板上にバンプ又は回路パターンを少な
い製造工程により形成でき、基板上にLSIチップを容
易に実装できる。
法によれば、基板の表面にコーティング膜を形成し、所
望の回路パターンを有する第1のマスクを介してコーテ
ィング膜側から第1の光を照射することにより基板に溝
を形成し、バンプに相当する面積部分を有する第2のマ
スクを介してコーティング膜側から第2の光を照射する
ことにより所定のバンプパターンを基板に形成し、形成
された溝及びバンプパターン上に所定厚の導電性の層を
形成するので、基板上にバンプ又は回路パターンを少な
い製造工程により形成でき、基板上にLSIチップを容
易に実装できる。
第1図は本実施例の電子回路基板のバンプ及び回路パタ
ーンの形成方法を説明するためのフローチャート、第2
図(A)〜第2図(F)は本実施例の電子回路基板のバ
ンプ及び回路パターンの形成方法における各工程を説明
するための断面図、第3図は第2図(B)の工程におけ
る平面図、第4図は第2図(C)の工程における平面図
、第5図は第2図(E)の工程における平面図、第6図
は本実施例の電子回路基板のバンプ及び回路パタンの形
成方法により形成されたLSI接続周辺の電子回路パタ
ーン及びバンプの概略図、第7図(A)及び第7図(B
)は第1図の電子回路基板のバンプ及び回路パターンの
形成方法により作成されたTABテープの一構成例を示
す図、第8図(A)及び第8図(B)は従来の電子回路
基板のバンプ形成方法の一例を示す断面図、第9図(A
)〜第9図(D)は従来の電子回路基板のバンプ形成方
法の他の一例を示す断面図、第10図(A)及び第10
図(B)は従来の電子回路基板のバンプ形成方法により
作成されたTABテープの一構成例を示す図である。 11.41・・電子回路基板、12・・・コーティング
膜、13・・・マスク、14・・・エキシマレーザ、1
5・・・レーザ光、16・・・凹状の溝、17・・・マ
スク、18.40・・・パターン、19・・・金属薄膜
、20・・・導体、21.42・・・バンプ。
ーンの形成方法を説明するためのフローチャート、第2
図(A)〜第2図(F)は本実施例の電子回路基板のバ
ンプ及び回路パターンの形成方法における各工程を説明
するための断面図、第3図は第2図(B)の工程におけ
る平面図、第4図は第2図(C)の工程における平面図
、第5図は第2図(E)の工程における平面図、第6図
は本実施例の電子回路基板のバンプ及び回路パタンの形
成方法により形成されたLSI接続周辺の電子回路パタ
ーン及びバンプの概略図、第7図(A)及び第7図(B
)は第1図の電子回路基板のバンプ及び回路パターンの
形成方法により作成されたTABテープの一構成例を示
す図、第8図(A)及び第8図(B)は従来の電子回路
基板のバンプ形成方法の一例を示す断面図、第9図(A
)〜第9図(D)は従来の電子回路基板のバンプ形成方
法の他の一例を示す断面図、第10図(A)及び第10
図(B)は従来の電子回路基板のバンプ形成方法により
作成されたTABテープの一構成例を示す図である。 11.41・・電子回路基板、12・・・コーティング
膜、13・・・マスク、14・・・エキシマレーザ、1
5・・・レーザ光、16・・・凹状の溝、17・・・マ
スク、18.40・・・パターン、19・・・金属薄膜
、20・・・導体、21.42・・・バンプ。
Claims (2)
- (1)基板に形成され所定の回路パターンを有する溝と
、該溝上に形成された所定厚の導電性層とを有する電子
回路基板におけるバンプであって、前記溝から前記基板
上に延伸して形成された所定厚の導電性層から成ること
を特徴とする電子回路基板のバンプ。 - (2)基板の表面にコーティング膜を形成し、所望の回
路パターンを有する第1のマスクを介して前記コーティ
ング膜側から第1の光を照射することにより前記基板に
溝を形成し、バンプに相当する面積部分を有する第2の
マスクを介して前記コーティング膜側から第2の光を照
射することにより所定のバンプパターンを前記基板に形
成し、該形成された溝及びバンプパターン上に所定厚の
導電性の層を形成することを特徴とする電子回路基板の
バンプ及び回路パターンの形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2274739A JPH04150033A (ja) | 1990-10-12 | 1990-10-12 | 電子回路基板のバンプ並びに電子回路基板のバンプ及び回路パターンの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2274739A JPH04150033A (ja) | 1990-10-12 | 1990-10-12 | 電子回路基板のバンプ並びに電子回路基板のバンプ及び回路パターンの形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04150033A true JPH04150033A (ja) | 1992-05-22 |
Family
ID=17545910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2274739A Pending JPH04150033A (ja) | 1990-10-12 | 1990-10-12 | 電子回路基板のバンプ並びに電子回路基板のバンプ及び回路パターンの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04150033A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5793116A (en) * | 1996-05-29 | 1998-08-11 | Mcnc | Microelectronic packaging using arched solder columns |
US5892179A (en) * | 1995-04-05 | 1999-04-06 | Mcnc | Solder bumps and structures for integrated redistribution routing conductors |
US5990472A (en) * | 1997-09-29 | 1999-11-23 | Mcnc | Microelectronic radiation detectors for detecting and emitting radiation signals |
US6388203B1 (en) | 1995-04-04 | 2002-05-14 | Unitive International Limited | Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby |
US7495326B2 (en) | 2002-10-22 | 2009-02-24 | Unitive International Limited | Stacked electronic structures including offset substrates |
US8674494B2 (en) | 2011-08-31 | 2014-03-18 | Samsung Electronics Co., Ltd. | Semiconductor package having supporting plate and method of forming the same |
-
1990
- 1990-10-12 JP JP2274739A patent/JPH04150033A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6388203B1 (en) | 1995-04-04 | 2002-05-14 | Unitive International Limited | Controlled-shaped solder reservoirs for increasing the volume of solder bumps, and structures formed thereby |
US6392163B1 (en) | 1995-04-04 | 2002-05-21 | Unitive International Limited | Controlled-shaped solder reservoirs for increasing the volume of solder bumps |
US5892179A (en) * | 1995-04-05 | 1999-04-06 | Mcnc | Solder bumps and structures for integrated redistribution routing conductors |
US6329608B1 (en) | 1995-04-05 | 2001-12-11 | Unitive International Limited | Key-shaped solder bumps and under bump metallurgy |
US6389691B1 (en) | 1995-04-05 | 2002-05-21 | Unitive International Limited | Methods for forming integrated redistribution routing conductors and solder bumps |
US5793116A (en) * | 1996-05-29 | 1998-08-11 | Mcnc | Microelectronic packaging using arched solder columns |
US5990472A (en) * | 1997-09-29 | 1999-11-23 | Mcnc | Microelectronic radiation detectors for detecting and emitting radiation signals |
US7495326B2 (en) | 2002-10-22 | 2009-02-24 | Unitive International Limited | Stacked electronic structures including offset substrates |
US8674494B2 (en) | 2011-08-31 | 2014-03-18 | Samsung Electronics Co., Ltd. | Semiconductor package having supporting plate and method of forming the same |
US9412720B2 (en) | 2011-08-31 | 2016-08-09 | Samsung Electronics Co., Ltd. | Semiconductor package having supporting plate and method of forming the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4348253A (en) | Method for fabricating via holes in a semiconductor wafer | |
US5037782A (en) | Method of making a semiconductor device including via holes | |
JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
JPH0213949B2 (ja) | ||
JPH04150033A (ja) | 電子回路基板のバンプ並びに電子回路基板のバンプ及び回路パターンの形成方法 | |
TW201720247A (zh) | 線路板結構及其製作方法 | |
JP2003198085A (ja) | 回路基板およびその製造方法 | |
JPH04263462A (ja) | 半導体装置及びその製造方法 | |
KR100353311B1 (ko) | 전기적으로 절연된 지지물 상에 적어도 2개의 배선레벨을 형성하는 방법 | |
JPH07235621A (ja) | リードレスチップキャリア及びその製造方法 | |
US5976974A (en) | Method of forming redundant signal traces and corresponding electronic components | |
TWM522542U (zh) | 線路板結構 | |
JPH1117315A (ja) | 可撓性回路基板の製造法 | |
JP3275378B2 (ja) | プリント配線板の製造方法 | |
JP3246954B2 (ja) | 回路部品搭載用可撓性回路配線基板の製造法 | |
JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
JPS6035543A (ja) | 半導体装置の製造方法 | |
WO2023176148A1 (ja) | 配線基板および配線基板の製造方法 | |
JP2516142B2 (ja) | 多層基板およびその製造方法 | |
JP3288374B2 (ja) | スペーサー構造及びエヤギャップを具備する高密度相互接続構造体 | |
JP2003526205A (ja) | 電子部品を受け取る基体の開口又はキャビティを作る方法 | |
JPS62291095A (ja) | 配線板の製造方法 | |
JPH1117331A (ja) | 可撓性回路基板の製造法 | |
JPH06152143A (ja) | 電子部品搭載用基板の製造方法 | |
JP2007180592A (ja) | 電子部品搭載用基板及びその製造方法 |