JP3288374B2 - スペーサー構造及びエヤギャップを具備する高密度相互接続構造体 - Google Patents
スペーサー構造及びエヤギャップを具備する高密度相互接続構造体Info
- Publication number
- JP3288374B2 JP3288374B2 JP80001492A JP80001492A JP3288374B2 JP 3288374 B2 JP3288374 B2 JP 3288374B2 JP 80001492 A JP80001492 A JP 80001492A JP 80001492 A JP80001492 A JP 80001492A JP 3288374 B2 JP3288374 B2 JP 3288374B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric material
- density interconnect
- interconnect structure
- high density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
本発明は高密度相互接続回路に係り、より詳細には、
高周波高密度相互接続回路に関する。
高周波高密度相互接続回路に関する。
【０００２】
マイクロ波システムはモノリシックマイクロ波集積回
路（MMIC）、ひ化ガリウム（GaAs）トランジスタのよう
な他の能動マイクロ波デバイス、受動マイクロ波部品及
び論理及び制御構造体のような他の非マイクロ波部品で
しばしば構成される。
路（MMIC）、ひ化ガリウム（GaAs）トランジスタのよう
な他の能動マイクロ波デバイス、受動マイクロ波部品及
び論理及び制御構造体のような他の非マイクロ波部品で
しばしば構成される。
【０００３】 モノリシックマイクロ波集積回路即ちMMICは、マイク
ロ波周波数で作動するように設計された集積回路であ
る。シリコンに比較すればGaAsはずっと高い可能作動周
波数を与えるから、MMICは通常GaAsで製造される。典型
的なMMICは１つ乃至それ以上の増幅器、幾つかの受動部
品及び増幅器又は回路の出力をその入力端へフィードバ
ックする１つ乃至それ以上のフィードバクループを含
み、その回路の所望の伝達機能を確立する。
ロ波周波数で作動するように設計された集積回路であ
る。シリコンに比較すればGaAsはずっと高い可能作動周
波数を与えるから、MMICは通常GaAsで製造される。典型
的なMMICは１つ乃至それ以上の増幅器、幾つかの受動部
品及び増幅器又は回路の出力をその入力端へフィードバ
ックする１つ乃至それ以上のフィードバクループを含
み、その回路の所望の伝達機能を確立する。
【０００４】 マイクロストリップRF回路構成、DC供給線（導電
線）、論理線、制御線及び接続パッドを基板上に備えた
セラミック基板を用意し、MMIC、GzAsトランジスタ、そ
の他のマイクロ波及び補助部品等のデバイス及び部品を
基板に取り付け、更にワイヤボンディング又はタブ相互
接続によってそれらを接続して基板上に回路構成を形成
することによって、各種のこのような部品からマイクロ
波システムを製造することが当業界で知られている多く
の欠点を有する。
線）、論理線、制御線及び接続パッドを基板上に備えた
セラミック基板を用意し、MMIC、GzAsトランジスタ、そ
の他のマイクロ波及び補助部品等のデバイス及び部品を
基板に取り付け、更にワイヤボンディング又はタブ相互
接続によってそれらを接続して基板上に回路構成を形成
することによって、各種のこのような部品からマイクロ
波システムを製造することが当業界で知られている多く
の欠点を有する。
【０００５】 ゼネラルエレクトリック社が開発した高密度相互接続
（HDI）構造体又はシステムは、ディジタル及び他の電
子システムの小型アセンブリに多くの利点を提供する。
例えば、30乃至50個のチップを組み込んだマイクロコン
ピュータのような電子システムが、約5.1cm（２イン
チ）長×約5.1cm（２インチ）幅×約0.13cm（0.050イン
チ）厚の単一基板に安全に組み立てら相互接続される。
このようなシステムの最大作動周波数は標準的には、現
在のところ、約50MHzより低い。この高密度相互接続構
造体の小型化以上に重要なことは、システム内に組み込
まれた良好な部品に重大な支障をもたらすことなく、欠
陥部品の修理又は交換のための分解が可能なことであ
る。この再加工性又は修理性は、破損した部品を交換す
るためにシステムを再加工することが不可能であるか又
は優良部品の重要な支障に関わった従来の接続システム
に優る実質的な進歩である。
（HDI）構造体又はシステムは、ディジタル及び他の電
子システムの小型アセンブリに多くの利点を提供する。
例えば、30乃至50個のチップを組み込んだマイクロコン
ピュータのような電子システムが、約5.1cm（２イン
チ）長×約5.1cm（２インチ）幅×約0.13cm（0.050イン
チ）厚の単一基板に安全に組み立てら相互接続される。
このようなシステムの最大作動周波数は標準的には、現
在のところ、約50MHzより低い。この高密度相互接続構
造体の小型化以上に重要なことは、システム内に組み込
まれた良好な部品に重大な支障をもたらすことなく、欠
陥部品の修理又は交換のための分解が可能なことであ
る。この再加工性又は修理性は、破損した部品を交換す
るためにシステムを再加工することが不可能であるか又
は優良部品の重要な支障に関わった従来の接続システム
に優る実質的な進歩である。
【０００６】 要約すれば、この高密度相互接続構造体なら、全体シ
ステムが約2.5mm（100ミル）厚で適度のサイズと強度を
備えるアルミナのようなセラミック基板が得られる。こ
のサイズは典型的には約5.1cm（２インチ）方形より小
さいが、それより大きくまたは小さくすることは可能で
ある。様々なチップの位置をいったん規定すると、それ
ぞれのチップの所期の位置に適当な深さの個別の凹部
（cavity）又は一つの大きな凹部を準備する。この処理
は均一な厚さ及び所望のサイズを有する素基板から始め
てよい。一般的な方法としては、種々のチップその他の
部品を配置する凹部を形成するために超音波又はレーザ
ー切削を用いる。殆ど端から端までチップを配設するこ
とが望まれる多くのシステムには、単一の大きな凹部が
好ましい。半導体チップが実質的に均一の厚さを有する
場合には、この大きな凹部を典型的には一様な深さにし
てよい。特別に厚い又は特別に薄い部品を配設する場合
には、凹部の底面をそれぞれ一層深く又は一層浅くし
て、対応する部品の上面を残余の部品及び凹部を囲む基
板の上面と実質的に同一平面に置くようにすることもで
きる。次いで凹部の底面に熱可塑性樹脂接着剤層、好ま
しくは商標名ウルテム（UTLEM）6000でゼネラルエレク
トリック社から入手可能なポリエーテルイミド樹脂、を
敷く。次に、種々の部品を凹部内の所望の位置に配置
し、ウルテム（商標名）ポリエーテルイミドの軟化点
（これは235℃付近である）よりも高い約300℃に構造体
全体を加熱し、次いで冷却して、個々の部品が基板に熱
可塑的に結合するようにする。その後で、約0.0005−0.
003インチ（約12.5−75ミクロン）厚のポリイミド薄膜
［これはE.I.デュポンドネモース社（E.I.du Pon de
Nemours Company）から入手可能な商標名カプトン
（Kapton）ポリイミドでよい］で、反応性イオンエッチ
ングによる接着を助長するために前処理を行い、次に、
基板及びチップをウルテム1000ポリエーテルイミド樹脂
又は他の熱可塑性樹脂で被覆し、ウルテム樹脂を熱可塑
性接着剤として作用させてカプトンを固定配置させる方
法でカプトン薄膜をチップ、他の部品全て及び基板の頂
部と交差させて積層する。その後で、カプトン及びウル
テム層に、接続させたい電気部品の接続パッドと整列さ
せてバイアホール（via hole）を（好ましくはレーザ
ドリルによって）穿つ。カプトン層上に堆積させた金属
被覆層をバイアホール内に延展させ、下方に配置した接
続パッドへの電気的接続を形成する。この金属被覆層
は、堆積過程の間に個々の導電線を形成するようにパタ
ーン形成してもよいし、或いは、連続層として堆積した
後でフォトレジスト及びエッチングを用いてパターン形
成してもよい。フォトレジストは好ましくはレーザを用
いて露光し、処理過程の終了後に正確に整列した導電線
パターンが得られるようにする。別の方法として、マス
クを介して露光してもよい。
ステムが約2.5mm（100ミル）厚で適度のサイズと強度を
備えるアルミナのようなセラミック基板が得られる。こ
のサイズは典型的には約5.1cm（２インチ）方形より小
さいが、それより大きくまたは小さくすることは可能で
ある。様々なチップの位置をいったん規定すると、それ
ぞれのチップの所期の位置に適当な深さの個別の凹部
（cavity）又は一つの大きな凹部を準備する。この処理
は均一な厚さ及び所望のサイズを有する素基板から始め
てよい。一般的な方法としては、種々のチップその他の
部品を配置する凹部を形成するために超音波又はレーザ
ー切削を用いる。殆ど端から端までチップを配設するこ
とが望まれる多くのシステムには、単一の大きな凹部が
好ましい。半導体チップが実質的に均一の厚さを有する
場合には、この大きな凹部を典型的には一様な深さにし
てよい。特別に厚い又は特別に薄い部品を配設する場合
には、凹部の底面をそれぞれ一層深く又は一層浅くし
て、対応する部品の上面を残余の部品及び凹部を囲む基
板の上面と実質的に同一平面に置くようにすることもで
きる。次いで凹部の底面に熱可塑性樹脂接着剤層、好ま
しくは商標名ウルテム（UTLEM）6000でゼネラルエレク
トリック社から入手可能なポリエーテルイミド樹脂、を
敷く。次に、種々の部品を凹部内の所望の位置に配置
し、ウルテム（商標名）ポリエーテルイミドの軟化点
（これは235℃付近である）よりも高い約300℃に構造体
全体を加熱し、次いで冷却して、個々の部品が基板に熱
可塑的に結合するようにする。その後で、約0.0005−0.
003インチ（約12.5−75ミクロン）厚のポリイミド薄膜
［これはE.I.デュポンドネモース社（E.I.du Pon de
Nemours Company）から入手可能な商標名カプトン
（Kapton）ポリイミドでよい］で、反応性イオンエッチ
ングによる接着を助長するために前処理を行い、次に、
基板及びチップをウルテム1000ポリエーテルイミド樹脂
又は他の熱可塑性樹脂で被覆し、ウルテム樹脂を熱可塑
性接着剤として作用させてカプトンを固定配置させる方
法でカプトン薄膜をチップ、他の部品全て及び基板の頂
部と交差させて積層する。その後で、カプトン及びウル
テム層に、接続させたい電気部品の接続パッドと整列さ
せてバイアホール（via hole）を（好ましくはレーザ
ドリルによって）穿つ。カプトン層上に堆積させた金属
被覆層をバイアホール内に延展させ、下方に配置した接
続パッドへの電気的接続を形成する。この金属被覆層
は、堆積過程の間に個々の導電線を形成するようにパタ
ーン形成してもよいし、或いは、連続層として堆積した
後でフォトレジスト及びエッチングを用いてパターン形
成してもよい。フォトレジストは好ましくはレーザを用
いて露光し、処理過程の終了後に正確に整列した導電線
パターンが得られるようにする。別の方法として、マス
クを介して露光してもよい。
【０００７】 付加的な誘電体及び金属被覆層を所要に応じて付加し
て、チップ間の所望の電気的接続を完備させる。個々の
電気部品の及びそれらの接続パッドの位置ずれがあれ
ば、以下に列挙する米国特許の主題であるアダプティブ
レーザリソグラフフィーシステムを使用して補償する。
て、チップ間の所望の電気的接続を完備させる。個々の
電気部品の及びそれらの接続パッドの位置ずれがあれ
ば、以下に列挙する米国特許の主題であるアダプティブ
レーザリソグラフフィーシステムを使用して補償する。
【０００８】 高密度相互接続構造体、その製造方法及び製造用の工
作機械は次に列挙する各特許明細書に開示してある。即
ち、C.W.アイケルバーガー等による米国特許第4,783,69
5号、発明の名称「マルチチップ集積回路パッケージの
構成及び方法（Multichip Integrated Circuit Pack
aging Configuration and Method）」;C.W.アイケル
バーガー等による米国特許第4,835,704号、発明の名称
「高密度相互接続を付与するためのアダプティブリソグ
ラフィーシステム（Adaptive Lithography System t
o Provide High Density Interconnect）」;C.W.ア
イケルバーガー等による米国特許第4,714,516号、発明
の名称「マルチプル電子回路チップパッケージのために
ポリマー誘電体にバイアホール（via hole）を生成す
る方法（Methods to Produce Via Holes in Poly
mer Dielectrics for Multiple Electric Circuit
Chip Packaging）」;R.J.ウォイナロウスキイ等によ
る米国特許第4,780,177号、発明の名称「エキシマレー
ザパターニングによる新規な印刷方法（Fxcimer Laser
Patterning of ａ Novel Resist）」に開示され
ている。
作機械は次に列挙する各特許明細書に開示してある。即
ち、C.W.アイケルバーガー等による米国特許第4,783,69
5号、発明の名称「マルチチップ集積回路パッケージの
構成及び方法（Multichip Integrated Circuit Pack
aging Configuration and Method）」;C.W.アイケル
バーガー等による米国特許第4,835,704号、発明の名称
「高密度相互接続を付与するためのアダプティブリソグ
ラフィーシステム（Adaptive Lithography System t
o Provide High Density Interconnect）」;C.W.ア
イケルバーガー等による米国特許第4,714,516号、発明
の名称「マルチプル電子回路チップパッケージのために
ポリマー誘電体にバイアホール（via hole）を生成す
る方法（Methods to Produce Via Holes in Poly
mer Dielectrics for Multiple Electric Circuit
Chip Packaging）」;R.J.ウォイナロウスキイ等によ
る米国特許第4,780,177号、発明の名称「エキシマレー
ザパターニングによる新規な印刷方法（Fxcimer Laser
Patterning of ａ Novel Resist）」に開示され
ている。
【０００９】 高密度相互接続システムは、半導体チップを相互接続
してディジタルシステムを形成する用途のために開発さ
れたものである。即ち、動作周波数が典型的には約50MH
zより低いシステムの接続用であり、この周波数は十分
に低いから伝送線、他の周波数インピーダンス整合及び
誘電体装荷効果を考慮する必要がない。
してディジタルシステムを形成する用途のために開発さ
れたものである。即ち、動作周波数が典型的には約50MH
zより低いシステムの接続用であり、この周波数は十分
に低いから伝送線、他の周波数インピーダンス整合及び
誘電体装荷効果を考慮する必要がない。
【００１０】 GHz周波数で作動させる意図のマイクロ波構造体又は
デバイスの相互接続では、50MHzより低い周波数で作動
するディジタルシステムでは直面しなかった多くの問
題、考慮要件及び努力目標が存在する。マイクロ波周波
数の使用に当たっては、周波数特性、伝送線効果、マイ
クロ波周波数での材料特性、MMICその他の部品上に露出
した高感度構造体及びシステムの存在、及びこのような
ディジタルシステムの比較的低い作動周波数では存在し
ない部品特性を考慮する必要がある。これらの考慮に
は、低周波数で優れた誘電体はマイクロ波では非常に損
失が大きいか又は導電性でさえあるから、誘電体材料は
マイクロ波周波数での使用に適しているのだろうかとい
う疑問が含まれる。更に、たとえ誘電体がマイクロ波で
高損失であったとしても、誘電率自体が非常に高くて、
高密度相互接続構造体を用いて相互接続させるMMIC、Ga
Asトランジスタ及び他のマイクロ波部品又は構造体の作
動特性を許容できないほどに変質させることもある。
デバイスの相互接続では、50MHzより低い周波数で作動
するディジタルシステムでは直面しなかった多くの問
題、考慮要件及び努力目標が存在する。マイクロ波周波
数の使用に当たっては、周波数特性、伝送線効果、マイ
クロ波周波数での材料特性、MMICその他の部品上に露出
した高感度構造体及びシステムの存在、及びこのような
ディジタルシステムの比較的低い作動周波数では存在し
ない部品特性を考慮する必要がある。これらの考慮に
は、低周波数で優れた誘電体はマイクロ波では非常に損
失が大きいか又は導電性でさえあるから、誘電体材料は
マイクロ波周波数での使用に適しているのだろうかとい
う疑問が含まれる。更に、たとえ誘電体がマイクロ波で
高損失であったとしても、誘電率自体が非常に高くて、
高密度相互接続構造体を用いて相互接続させるMMIC、Ga
Asトランジスタ及び他のマイクロ波部品又は構造体の作
動特性を許容できないほどに変質させることもある。
【００１１】 発明者等は「オーバーレイセンシティブな」という表
現を、デバイス又は部品が高密度相互接続構造体誘電体
に接続されない場合のそのデバイス又は部品の作動特性
が、高密度相互接続構造体誘電体がチップ又は構造体の
上に或いは少なくともチップ又は構造体のオーバーレイ
センシティブ部分の上に配置された場合のそのデバイス
又は部品の作動特性とは異なることを表す意味に用い
る。
現を、デバイス又は部品が高密度相互接続構造体誘電体
に接続されない場合のそのデバイス又は部品の作動特性
が、高密度相互接続構造体誘電体がチップ又は構造体の
上に或いは少なくともチップ又は構造体のオーバーレイ
センシティブ部分の上に配置された場合のそのデバイス
又は部品の作動特性とは異なることを表す意味に用い
る。
【００１２】 残念なことに、高密度相互接続構造体誘電体をオーバ
ーレイセンシティブなマイクロ波部品の表面から除外す
る必要がある場合、誘電体層を取り除くべき領域の上に
導電線を配設できないから、高密度相互接続構造体導電
線の配設に使用できる表面領域に厳しい制約を生ずると
いう欠点を有する。最大限の密度を得るためにチップを
密にパックする場合に、高密度相互接続構造体は本質的
に限定され、一つのチップの接続パッドから隣接するチ
ップの接続パッドまで延びる構造体の配線路（streets
and avenues）部分での導電線の配設に止まることに
なる。比較的低い相互接続密度が必要なシステムに関し
ては、システムの構造又は動作に重大な影響を及ぼさな
いでこの制約に順応できる。しかし、高密度の相互接続
導電線が必要な場合は、このような制約がシステムを構
成不能にしたり又は過剰な数の相互接続体の層を必要と
したり、或いは相互接続導電線の所要の品質に適合させ
て配線路を広げる目的のために他の場合に要する間隔よ
りも広くチップを隔てる必要を生じたりすることがあ
る。
ーレイセンシティブなマイクロ波部品の表面から除外す
る必要がある場合、誘電体層を取り除くべき領域の上に
導電線を配設できないから、高密度相互接続構造体導電
線の配設に使用できる表面領域に厳しい制約を生ずると
いう欠点を有する。最大限の密度を得るためにチップを
密にパックする場合に、高密度相互接続構造体は本質的
に限定され、一つのチップの接続パッドから隣接するチ
ップの接続パッドまで延びる構造体の配線路（streets
and avenues）部分での導電線の配設に止まることに
なる。比較的低い相互接続密度が必要なシステムに関し
ては、システムの構造又は動作に重大な影響を及ぼさな
いでこの制約に順応できる。しかし、高密度の相互接続
導電線が必要な場合は、このような制約がシステムを構
成不能にしたり又は過剰な数の相互接続体の層を必要と
したり、或いは相互接続導電線の所要の品質に適合させ
て配線路を広げる目的のために他の場合に要する間隔よ
りも広くチップを隔てる必要を生じたりすることがあ
る。
【００１３】 ディジタルシステムを、非常に小さな形状に設計した
り及び／又はGHz域の周波数で作動するように設計した
りすると、システムが伝送線及び類似の技術を使用しな
い古典的な意味でのマイクロ波回路の場合でさえも、そ
の上の誘電体層の存在に影響され易くなる。このような
非常に高い周波数のディジタルシステムでは、50MHz又
はそれ以下の周波数範囲で作動するシステムで必要な相
互接続と同様に相互接続の高密度化の必要性がある。チ
ップの中央部を覆う誘電体層の排除は使用可能なルート
指定領域を厳しく制約する。
り及び／又はGHz域の周波数で作動するように設計した
りすると、システムが伝送線及び類似の技術を使用しな
い古典的な意味でのマイクロ波回路の場合でさえも、そ
の上の誘電体層の存在に影響され易くなる。このような
非常に高い周波数のディジタルシステムでは、50MHz又
はそれ以下の周波数範囲で作動するシステムで必要な相
互接続と同様に相互接続の高密度化の必要性がある。チ
ップの中央部を覆う誘電体層の排除は使用可能なルート
指定領域を厳しく制約する。
【００１４】
オーバーレイセンシティブなチップを凹部の十分に深
くに配置して、チップの上面を上方の基板表面から下方
に間隔を保つようにし、これらチップの埋込み面の上に
誘電体層が「垂れ下がる」ように第１の高密度相互接続
をチップ及び基板に積層し、その後で、チップのオーバ
ーレイセンシティブ部分から第１の誘電体層を取り除
き、次いで、第２のぴんと張った誘電体層を全構造体を
越えて積層し、その後で、通常の高密度相互接続構造体
の金属被覆層を、基板の頂部を覆って配置した第１の金
属被覆の部分を介して形成される埋込接続パッドに接触
させる方法は、前記要件に適応するが、通常の高密度相
互接続構造体を製造するよりも複雑であり、かつ米国特
許第5,019,946号、発明の名称「高容積効率の高密度相
互接続（High Density Interconnect With High V
olumetric Efficiency）」が開示するように、製造後
に製造保持体（基板）から分離させる可撓性高密度相互
接続構造体には直接適応できない。
くに配置して、チップの上面を上方の基板表面から下方
に間隔を保つようにし、これらチップの埋込み面の上に
誘電体層が「垂れ下がる」ように第１の高密度相互接続
をチップ及び基板に積層し、その後で、チップのオーバ
ーレイセンシティブ部分から第１の誘電体層を取り除
き、次いで、第２のぴんと張った誘電体層を全構造体を
越えて積層し、その後で、通常の高密度相互接続構造体
の金属被覆層を、基板の頂部を覆って配置した第１の金
属被覆の部分を介して形成される埋込接続パッドに接触
させる方法は、前記要件に適応するが、通常の高密度相
互接続構造体を製造するよりも複雑であり、かつ米国特
許第5,019,946号、発明の名称「高容積効率の高密度相
互接続（High Density Interconnect With High V
olumetric Efficiency）」が開示するように、製造後
に製造保持体（基板）から分離させる可撓性高密度相互
接続構造体には直接適応できない。
【００１５】 従って、高密度相互接続構造体の伝送路密度を犠牲に
することなく多数の部品のオーバーレイセンシティブな
特性に適応でき、かつ無基板高密度相互接続構造体に適
用できるものであって、その製造が標準的製造過程に一
層類似する高密度相互接続構造体が必要である。
することなく多数の部品のオーバーレイセンシティブな
特性に適応でき、かつ無基板高密度相互接続構造体に適
用できるものであって、その製造が標準的製造過程に一
層類似する高密度相互接続構造体が必要である。
【００１６】 従って、本発明の第１の目的は、集積回路又は他の部
品のオーバーレイセンシティブ部分の上方に配置された
空気誘電体を具備する高密度相互接続構造体を提供する
ことである。 本発明の別の目的は、このようなシステムの単純化し
た全体構造を提供することである。
品のオーバーレイセンシティブ部分の上方に配置された
空気誘電体を具備する高密度相互接続構造体を提供する
ことである。 本発明の別の目的は、このようなシステムの単純化し
た全体構造を提供することである。
【００１７】 本発明の更に別の目的は、電子部品のオーバーレイセ
ンシティブ部分とオーバーレイ誘電体材料との間に配置
される空気誘電体を具備した高密度相互接続構造体の単
純化した製造過程を提供することである。 本発明の更に別の目的は、単一積層ステップのみを関
与させて高密度相互接続構造体にエアギャップを付与す
る過程を提供することである。
ンシティブ部分とオーバーレイ誘電体材料との間に配置
される空気誘電体を具備した高密度相互接続構造体の単
純化した製造過程を提供することである。 本発明の更に別の目的は、単一積層ステップのみを関
与させて高密度相互接続構造体にエアギャップを付与す
る過程を提供することである。
【００１８】
上記及びその他の目的は、添付の図面を添えた本明細
書全体から明らかになるが、本発明に従ってオーバーレ
イセンシティブな集積回路又は他の部品の上にスペーサ
ー構造を配設することによって実現できる。このスペー
サー構造に高密度相互接続構造体の第１の誘電体層を積
層し、それによって誘電体層を電子部品の表面からスペ
ーサー構造の厚さだけ実質的に離隔させる。好ましくは
このスペーサー構造を電子部品のオーバーレイセンシテ
ィブ部分から横方向に偏らせる。高密度相互接続構造体
の導体に接続している接続パッドを連接接続パッドとし
て作用する。連接接続パッドの各々は、好ましくはその
上に配置されるスペーサー構造を具備し、オーバーレイ
誘電体層内に接続パッドと整列した相互接続路が形成さ
れるようにし、該接続路を接続パッドと接続する電気的
接点まで伸ばすと共に、次段でこの接続路内に高密度相
互接続構造体の金属を堆積して接続パッドを高密度相互
接続構造体自身の導線路に接続するのに適する固体の連
続壁を配設する。スペーサー構造が非導電性の場合は、
これらの相互接続路を好ましくは接続パッドに整列させ
スペーサー構造の全厚を通して延ばし、それらを高密度
相互接続構造体に電気的に接続させるようにする。スペ
ーサー構造が、上部に配置され電気的に分離した支柱部
材（post）を具備する各接続パッドと導電性を有する場
合は、接続路孔を単に第１の誘電体層を通して延ばし、
導電性支柱部材の上側表面の部分を露出するようにす
る。
書全体から明らかになるが、本発明に従ってオーバーレ
イセンシティブな集積回路又は他の部品の上にスペーサ
ー構造を配設することによって実現できる。このスペー
サー構造に高密度相互接続構造体の第１の誘電体層を積
層し、それによって誘電体層を電子部品の表面からスペ
ーサー構造の厚さだけ実質的に離隔させる。好ましくは
このスペーサー構造を電子部品のオーバーレイセンシテ
ィブ部分から横方向に偏らせる。高密度相互接続構造体
の導体に接続している接続パッドを連接接続パッドとし
て作用する。連接接続パッドの各々は、好ましくはその
上に配置されるスペーサー構造を具備し、オーバーレイ
誘電体層内に接続パッドと整列した相互接続路が形成さ
れるようにし、該接続路を接続パッドと接続する電気的
接点まで伸ばすと共に、次段でこの接続路内に高密度相
互接続構造体の金属を堆積して接続パッドを高密度相互
接続構造体自身の導線路に接続するのに適する固体の連
続壁を配設する。スペーサー構造が非導電性の場合は、
これらの相互接続路を好ましくは接続パッドに整列させ
スペーサー構造の全厚を通して延ばし、それらを高密度
相互接続構造体に電気的に接続させるようにする。スペ
ーサー構造が、上部に配置され電気的に分離した支柱部
材（post）を具備する各接続パッドと導電性を有する場
合は、接続路孔を単に第１の誘電体層を通して延ばし、
導電性支柱部材の上側表面の部分を露出するようにす
る。
【００１９】 好ましい一つの実施例においては、誘電体材料を電子
部品上に堆積し、電子部品のオーバーレイセンシティブ
部分を被覆しないで残すようにパターン形成する。そう
すれば、残った誘電体材料がスペーサー構造を構成す
る。このスペーサー構造の誘電体材料は好ましくはスプ
レイ又はスパンオン（spun on）するが、所望なら積層
してよい。その後で熱可塑性樹脂接着剤を用いて、第１
の高密度相互接続構造体誘電体をスペーサー構造に積層
する。積層過程中はこの第１の誘電体層を十分に緊張さ
せ、積層過程の完了後にスペーサー構造の実質的な高さ
によって誘電体層が電子部品のオーバーレイセンシティ
ブ部分から十分な間隔を保つ状態になるようにする。
部品上に堆積し、電子部品のオーバーレイセンシティブ
部分を被覆しないで残すようにパターン形成する。そう
すれば、残った誘電体材料がスペーサー構造を構成す
る。このスペーサー構造の誘電体材料は好ましくはスプ
レイ又はスパンオン（spun on）するが、所望なら積層
してよい。その後で熱可塑性樹脂接着剤を用いて、第１
の高密度相互接続構造体誘電体をスペーサー構造に積層
する。積層過程中はこの第１の誘電体層を十分に緊張さ
せ、積層過程の完了後にスペーサー構造の実質的な高さ
によって誘電体層が電子部品のオーバーレイセンシティ
ブ部分から十分な間隔を保つ状態になるようにする。
【００２０】 スペーサー構造は、複数の離隔した支柱部材又はチッ
プの周囲に沿って延びる環状ポリマー誘電体壁のような
連続した棟木状部材（ridge）で構成してよい。このよ
うな壁即ち棟木状部材は分離した支柱部材又は他の場合
には誘電体壁で覆われることのない接続パッドの上に延
びる突出部分を含むものでもよい。
プの周囲に沿って延びる環状ポリマー誘電体壁のような
連続した棟木状部材（ridge）で構成してよい。このよ
うな壁即ち棟木状部材は分離した支柱部材又は他の場合
には誘電体壁で覆われることのない接続パッドの上に延
びる突出部分を含むものでもよい。
【００２１】
本発明の内容は本明細書の冒頭の請求の範囲に明確に
開示してある。しかし、本発明の機構及び実施の方法の
両方並びに更なる目的及び利点に関しては、添付の図面
と関連した次の説明を参照すれば最もよく理解できる。
開示してある。しかし、本発明の機構及び実施の方法の
両方並びに更なる目的及び利点に関しては、添付の図面
と関連した次の説明を参照すれば最もよく理解できる。
【００２２】 図１は複数の集積回路チップ16を配設した凹部14を具
備する高密度相互接続構造体基板12の一部を切り欠いた
斜視図である。これらのチップのうちの２つが図示して
ある。チップ16は、上側表面に配置された接続パッド18
を具備する。この構造体では、熱可塑性樹脂接着剤15
（好ましくは、ゼネラルエレクトリック社販売の商標名
ウルテム（ULTEM）6000ポリエチレンイミド樹脂のよう
なポリエチレンイミド）によって、凹部14の底面に集積
回路チップ16が接着してあり、該構造体上に高密度相互
接続構造体を製造する準備を整えてある。
備する高密度相互接続構造体基板12の一部を切り欠いた
斜視図である。これらのチップのうちの２つが図示して
ある。チップ16は、上側表面に配置された接続パッド18
を具備する。この構造体では、熱可塑性樹脂接着剤15
（好ましくは、ゼネラルエレクトリック社販売の商標名
ウルテム（ULTEM）6000ポリエチレンイミド樹脂のよう
なポリエチレンイミド）によって、凹部14の底面に集積
回路チップ16が接着してあり、該構造体上に高密度相互
接続構造体を製造する準備を整えてある。
【００２３】 この高密度構造体の製造はスペーサー構造の製造から
始まる。本発明の一実施例においては、スペーサー構造
を形成する過程における第１のステップは、集積回路チ
ップ16及び基板12の露出表面の上方にポリアミド酸の均
一な層を堆積するステップからなる。次いで、この構造
を100℃で半時間加熱乾燥して、ポリアミド酸ポリマー
中の溶剤を除去し、乾燥ポリアミド酸の層22を残す。次
に、乾燥させたポリアミド酸層22の上方にフォトレジス
ト層23を堆積する。このステップの終了時点の構造体が
図２に図示してある。
始まる。本発明の一実施例においては、スペーサー構造
を形成する過程における第１のステップは、集積回路チ
ップ16及び基板12の露出表面の上方にポリアミド酸の均
一な層を堆積するステップからなる。次いで、この構造
を100℃で半時間加熱乾燥して、ポリアミド酸ポリマー
中の溶剤を除去し、乾燥ポリアミド酸の層22を残す。次
に、乾燥させたポリアミド酸層22の上方にフォトレジス
ト層23を堆積する。このステップの終了時点の構造体が
図２に図示してある。
【００２４】 次に、マスクした光源又はレーザーを用いてフォトレ
ジスト23を露光し、スペーサー構造の所望の位置に該当
する乾燥ポリアミド酸部分のフォトレジストのみが現像
液に対して不溶性になった構造材を作る。次いで、フォ
トレジストを希釈塩基性現像液を用いて通常の方法で現
像する。この現像によって、フォトレジストの可溶性部
分及びその下のポリアミド酸を除去する。その後で、残
ったフォトレジストを有機溶剤を用いて通常の方法で除
去し、図３に示すようにポリアミド酸22が基板12の全上
側表面及び集積回路チップの局所的部分に存在している
構造体を作る。好ましくは、高密度相互接続構造体の製
造中にチップ16の電気的接続を形成すべき接続パッド18
の各々の上には乾燥ポリアミド酸の支柱部材の部分22P
を配置する。チップ又は構造体の他の場所にも支柱部材
22Pを配設してもよい。この段階で、好ましくはポリア
ミド酸層がイミド化するまで構造体を250℃で加熱乾燥
して、それによってポリイミドの高い熱的安定性を得
る。加熱乾燥後は、重合ポリアミドは化学構造を変えて
いるから、この重合ポリアミドを参照数字24で表すこと
にする。次に、図３に示すように、E.I.デュポンドネモ
ース社販売の商標名カプトン（KAPTON）ポリイミドのよ
うな熱的に安定なポリマー誘電体薄膜27を構造体の上に
積層する。この方法は好ましくはポリイミド薄膜27の熱
可塑性接着剤25としてゼネラルエレクトリック社販売の
商標名ウルテム1000ポリエーテルイミド樹脂を用いて行
う。ポリイミド薄膜27と熱可塑性接着剤25が一緒になっ
て高密度相互接続誘電体層26を構成する。この積層は、
カプトンポリイミドを緊張し、ポリイミドスペーサー構
造にも集積回路チップ自体にも悪影響を及ぼさない積層
温度（lamination temperature）を用いて行う。図４
に示すように、この積層ステップの完了後には、積層誘
電体層26が集積回路表面からスペーサー構造の厚さだけ
実質的に隔離する。
ジスト23を露光し、スペーサー構造の所望の位置に該当
する乾燥ポリアミド酸部分のフォトレジストのみが現像
液に対して不溶性になった構造材を作る。次いで、フォ
トレジストを希釈塩基性現像液を用いて通常の方法で現
像する。この現像によって、フォトレジストの可溶性部
分及びその下のポリアミド酸を除去する。その後で、残
ったフォトレジストを有機溶剤を用いて通常の方法で除
去し、図３に示すようにポリアミド酸22が基板12の全上
側表面及び集積回路チップの局所的部分に存在している
構造体を作る。好ましくは、高密度相互接続構造体の製
造中にチップ16の電気的接続を形成すべき接続パッド18
の各々の上には乾燥ポリアミド酸の支柱部材の部分22P
を配置する。チップ又は構造体の他の場所にも支柱部材
22Pを配設してもよい。この段階で、好ましくはポリア
ミド酸層がイミド化するまで構造体を250℃で加熱乾燥
して、それによってポリイミドの高い熱的安定性を得
る。加熱乾燥後は、重合ポリアミドは化学構造を変えて
いるから、この重合ポリアミドを参照数字24で表すこと
にする。次に、図３に示すように、E.I.デュポンドネモ
ース社販売の商標名カプトン（KAPTON）ポリイミドのよ
うな熱的に安定なポリマー誘電体薄膜27を構造体の上に
積層する。この方法は好ましくはポリイミド薄膜27の熱
可塑性接着剤25としてゼネラルエレクトリック社販売の
商標名ウルテム1000ポリエーテルイミド樹脂を用いて行
う。ポリイミド薄膜27と熱可塑性接着剤25が一緒になっ
て高密度相互接続誘電体層26を構成する。この積層は、
カプトンポリイミドを緊張し、ポリイミドスペーサー構
造にも集積回路チップ自体にも悪影響を及ぼさない積層
温度（lamination temperature）を用いて行う。図４
に示すように、この積層ステップの完了後には、積層誘
電体層26が集積回路表面からスペーサー構造の厚さだけ
実質的に隔離する。
【００２５】 次に、図５に示すように、電気的接触が望ましい接続
パッド18に整合させて、バイアホール28を誘電体層26に
形成する。これらのバイアホールは好ましくはレーザー
ドリルによって形成する。しかし、反応性イオンエッチ
ング（RIE）のような他の方法を使用してもよい。
パッド18に整合させて、バイアホール28を誘電体層26に
形成する。これらのバイアホールは好ましくはレーザー
ドリルによって形成する。しかし、反応性イオンエッチ
ング（RIE）のような他の方法を使用してもよい。
【００２６】 次に第１の誘電体層26の上に金属皮膜の第１のパター
ン化層を形成する。この金属被覆は、好ましくはスパッ
タリングによってチタンの第１の即ちバリヤーの層を図
５に示す基板の上に形成し、それに続いて（薄い）銅層
をスパッタリングし、その後でこの銅層を所望の厚さに
電気めっきし、更に該銅層の上に第２のチタン層を形成
する。次に図６に示すように、このTi/Cu/Ti金属被覆層
をパターン化して、この高密度相互接続構造体の第１の
金属被覆層から所望の導体32のみを残す。導体32は、バ
イアホール28内に延び、バイアホールの底面で接続パッ
ド18とオーム接触するバイア部分34を含む。 所望なら、図６に示すように、該構造体の上に誘電体
及び導体の付加的な層を形成して、所望の接続を全て行
ってもよい。
ン化層を形成する。この金属被覆は、好ましくはスパッ
タリングによってチタンの第１の即ちバリヤーの層を図
５に示す基板の上に形成し、それに続いて（薄い）銅層
をスパッタリングし、その後でこの銅層を所望の厚さに
電気めっきし、更に該銅層の上に第２のチタン層を形成
する。次に図６に示すように、このTi/Cu/Ti金属被覆層
をパターン化して、この高密度相互接続構造体の第１の
金属被覆層から所望の導体32のみを残す。導体32は、バ
イアホール28内に延び、バイアホールの底面で接続パッ
ド18とオーム接触するバイア部分34を含む。 所望なら、図６に示すように、該構造体の上に誘電体
及び導体の付加的な層を形成して、所望の接続を全て行
ってもよい。
【００２７】 スペーサー構造の高さは、電子部品の感受性に応じて
選ばなければならない。高周波電子部品の作動周波数に
対する高密度相互接続構造体の影響を最小化するには約
６ミクロン厚より薄いスペーサー構造では殆ど利点は得
られず、また約25ミクロンより厚いスペーサー構造はオ
ーバーレイ高密度相互接続構造体誘電体材料の影響から
電子部品を隔離するためには極めて僅かなしか付加的貢
献をもたらさないから、マイクロ波への適用には約12ミ
クロンよりも大きな又はと等しいスペーサー構造の高さ
が好ましい。
選ばなければならない。高周波電子部品の作動周波数に
対する高密度相互接続構造体の影響を最小化するには約
６ミクロン厚より薄いスペーサー構造では殆ど利点は得
られず、また約25ミクロンより厚いスペーサー構造はオ
ーバーレイ高密度相互接続構造体誘電体材料の影響から
電子部品を隔離するためには極めて僅かなしか付加的貢
献をもたらさないから、マイクロ波への適用には約12ミ
クロンよりも大きな又はと等しいスペーサー構造の高さ
が好ましい。
【００２８】 上述の過程は、接着剤が過度に厚く又は予期以上に多
量に存在した場合には、第１の積層誘電体層の接着剤が
スペーサー構造によってできたエアギャップを、部分的
に充填するという潜在的欠点を有する。次の過程改変に
よって、この問題が起こる可能性を回避できる。スペー
サー構造材料又はその前駆物質を基板及びチップの上に
連続層として形成する。スペーサー材料が熱硬化性材料
である場合には、その材料をパターン化前に熱硬化す
る。その後で第１の積層誘電体層の接着剤を未パターニ
ングのスペーサー層の頂面にスプレイ又はスパンオンす
る。次にこの結合層をユニットとしてパターン化して、
スペーサー構造を望ましい場所にのみ残す。これは数種
の方法で行える。マスキング層を結合スペサー／接着剤
層の上に堆積し、ホトレジストその他の方法でパターン
化してスペーサー構造の上のみに残してもよい。その後
で、構造材をエチングしてスペーサー／接着剤層の露出
部分を除去する。窒化ケイ素マスクを用いて、反応性イ
オンエッチングでこれを行う。反射性金属マスクを用い
て、エキシマレーザーでスペーサー／接着剤層を削摩し
てもよい。その後でマスキング層を取り除く。別の方法
では、走査型集束レーザービームを用いて不要部分を削
摩できる。この過程の最後に、必要なら適当な洗浄を行
った後に、結合剤として残った接着剤を用いて第１の積
層構造体をスペーサー構造の頂面の上に積層する。好ま
しくは積層化前に積層薄膜の上には接着剤を塗布しない
でこの処理を行う。しかし、スペーサー構造上に接着剤
を塗布する目的を部分的には損なうが、接着剤を積層薄
膜上に塗布してもよい。
量に存在した場合には、第１の積層誘電体層の接着剤が
スペーサー構造によってできたエアギャップを、部分的
に充填するという潜在的欠点を有する。次の過程改変に
よって、この問題が起こる可能性を回避できる。スペー
サー構造材料又はその前駆物質を基板及びチップの上に
連続層として形成する。スペーサー材料が熱硬化性材料
である場合には、その材料をパターン化前に熱硬化す
る。その後で第１の積層誘電体層の接着剤を未パターニ
ングのスペーサー層の頂面にスプレイ又はスパンオンす
る。次にこの結合層をユニットとしてパターン化して、
スペーサー構造を望ましい場所にのみ残す。これは数種
の方法で行える。マスキング層を結合スペサー／接着剤
層の上に堆積し、ホトレジストその他の方法でパターン
化してスペーサー構造の上のみに残してもよい。その後
で、構造材をエチングしてスペーサー／接着剤層の露出
部分を除去する。窒化ケイ素マスクを用いて、反応性イ
オンエッチングでこれを行う。反射性金属マスクを用い
て、エキシマレーザーでスペーサー／接着剤層を削摩し
てもよい。その後でマスキング層を取り除く。別の方法
では、走査型集束レーザービームを用いて不要部分を削
摩できる。この過程の最後に、必要なら適当な洗浄を行
った後に、結合剤として残った接着剤を用いて第１の積
層構造体をスペーサー構造の頂面の上に積層する。好ま
しくは積層化前に積層薄膜の上には接着剤を塗布しない
でこの処理を行う。しかし、スペーサー構造上に接着剤
を塗布する目的を部分的には損なうが、接着剤を積層薄
膜上に塗布してもよい。
【００２９】 上述のように処理することによって、導体を覆うエア
ギャップが基板表面に広がるようにするためにポリアミ
ド酸をその領域でパターン化しない限り、スペーサー構
造材料（ポリイミド）の層が基板の上方に至る所に均一
層として配設できる。このようなパターン化したスペー
サー構造が基板の主要表面上に欲しい場合は、その場所
でのスペーサー構造ポリイミドを省略して、支柱部材の
高さだけ深いチップ収納凹部14を作り、ポリイミド酸を
基板の全上側表面から取り除き、パターン化の方法によ
ってチップの上にのみ残す。こうすれば、平坦で直接に
基板の上側表面に積層した積層薄膜27が得られる。
ギャップが基板表面に広がるようにするためにポリアミ
ド酸をその領域でパターン化しない限り、スペーサー構
造材料（ポリイミド）の層が基板の上方に至る所に均一
層として配設できる。このようなパターン化したスペー
サー構造が基板の主要表面上に欲しい場合は、その場所
でのスペーサー構造ポリイミドを省略して、支柱部材の
高さだけ深いチップ収納凹部14を作り、ポリイミド酸を
基板の全上側表面から取り除き、パターン化の方法によ
ってチップの上にのみ残す。こうすれば、平坦で直接に
基板の上側表面に積層した積層薄膜27が得られる。
【００３０】 図３に示した個別の支柱部材24Pの代わりに、図７に
示すようにスペーサー構造を隆起させてもよい。図７で
は、図３で示したような接続パッド118の上方に配置し
た孤立した支柱部材を有する集積回路ではなく、ポリマ
ー誘電体材料の連続した棟木状部材124Rをチップの周辺
に沿ってチップ116の上側表面上に有する。図７に示す
ように、この棟木状部材124Rを集積回路チップの接続パ
ッド118に重畳させるか、或いは、図８に示すように、
個々の接続パッド118上に配置した個々の支柱部材124P
を用いて棟木状部材124R′を接続パッド118の外側に配
置してよい。図８に比較して図７の接続パッド間の誘電
率のほうが高くなれば容量性結合及び負荷が増加し、そ
れによって、システムの動作特性に影響を生ずるから、
図８の形状が好ましい。図示するように、これらの実施
例のいずれにおいても、広域にわたって他に支持するも
のを欠いて広がる積層誘電体層を懸垂の補助、又は孤立
した接続パッドを覆うスペーサー構造の部分の付与その
他の理由により、付加的な孤立した支柱部材124Pを配設
してもよい。図８の形状の一変形では、個別の孤立した
支柱部材を付与する代わりに、個別の突起部分を棟木状
部材124Rの上に付与し、個々の接続パッドを覆って延ば
す。製造後に基板を取り去る可撓性高密度構造体におい
ては、先述の米国特許第5,019,946号、発明の名称「高
容積効率の高密度相互接続（High Density Interconn
ect With High Volumetric Efficiency）」明細書
及びEP−AI−0450950、発明の名称「可撓性高密度相互
接続構造体及び可撓的に接続されたシステム（Ａ Flex
ible High Density Interconnect Structure and
Flexibly Interconnected System）」明細書の教示
のように処理するが、積層した第１の誘電体層と組み合
わさってチップの上側表面の縁部をシールするから、図
７及び８の棟木状スペーサー構造が有利である。
示すようにスペーサー構造を隆起させてもよい。図７で
は、図３で示したような接続パッド118の上方に配置し
た孤立した支柱部材を有する集積回路ではなく、ポリマ
ー誘電体材料の連続した棟木状部材124Rをチップの周辺
に沿ってチップ116の上側表面上に有する。図７に示す
ように、この棟木状部材124Rを集積回路チップの接続パ
ッド118に重畳させるか、或いは、図８に示すように、
個々の接続パッド118上に配置した個々の支柱部材124P
を用いて棟木状部材124R′を接続パッド118の外側に配
置してよい。図８に比較して図７の接続パッド間の誘電
率のほうが高くなれば容量性結合及び負荷が増加し、そ
れによって、システムの動作特性に影響を生ずるから、
図８の形状が好ましい。図示するように、これらの実施
例のいずれにおいても、広域にわたって他に支持するも
のを欠いて広がる積層誘電体層を懸垂の補助、又は孤立
した接続パッドを覆うスペーサー構造の部分の付与その
他の理由により、付加的な孤立した支柱部材124Pを配設
してもよい。図８の形状の一変形では、個別の孤立した
支柱部材を付与する代わりに、個別の突起部分を棟木状
部材124Rの上に付与し、個々の接続パッドを覆って延ば
す。製造後に基板を取り去る可撓性高密度構造体におい
ては、先述の米国特許第5,019,946号、発明の名称「高
容積効率の高密度相互接続（High Density Interconn
ect With High Volumetric Efficiency）」明細書
及びEP−AI−0450950、発明の名称「可撓性高密度相互
接続構造体及び可撓的に接続されたシステム（Ａ Flex
ible High Density Interconnect Structure and
Flexibly Interconnected System）」明細書の教示
のように処理するが、積層した第１の誘電体層と組み合
わさってチップの上側表面の縁部をシールするから、図
７及び８の棟木状スペーサー構造が有利である。
【００３１】 図９では、誘電体スペーサー構造220の更に別の実施
例を示し、迫り出した棟木状部材224Rがスペーサーとし
て働き、接続パッド218が棟木状部材224Rの上まで延び
ている。この形状の場合は、好ましくはスペーサー構造
の頂面の上にまで延びる接続パッドの金属の堆積前の集
積回路製造時に配設するスペーサー構造自体はガラス又
は他の適当な誘電体の層でよい。このようにして、チッ
プを、その上のスペーサー構造224Rと共に、適当な深さ
の凹部に配置して、スペーサー構造の上側表面を基板21
2の上側表面の水平部分と実質的に同一平面に設定す
る。相互接続構造体の第１の誘電体層226は基板及びチ
ップの全面にわたって直接に積層してよく、スペーサー
構造の棟木状部材224Rによってチップ表面のオーバーレ
イセンシティブ部分から離隔して保持できる。所望な
ら、この実施例における集積回路の製造過程で、周辺部
を取り巻く棟木状部材に加えて支柱部材224Pをチップよ
り内側の部分に配設してもよい。この構造体では、高密
度相互接続構造体の第１の金属被覆層と接続パッドとの
間の接続を、高密度相互接続構造体がスペーサー構造を
含まず第１の誘電体層を通って接続パッドに至るバイア
ホールが第１の誘電体層のみを貫通して延びる場合に用
いる方法と同様な方法で行う。
例を示し、迫り出した棟木状部材224Rがスペーサーとし
て働き、接続パッド218が棟木状部材224Rの上まで延び
ている。この形状の場合は、好ましくはスペーサー構造
の頂面の上にまで延びる接続パッドの金属の堆積前の集
積回路製造時に配設するスペーサー構造自体はガラス又
は他の適当な誘電体の層でよい。このようにして、チッ
プを、その上のスペーサー構造224Rと共に、適当な深さ
の凹部に配置して、スペーサー構造の上側表面を基板21
2の上側表面の水平部分と実質的に同一平面に設定す
る。相互接続構造体の第１の誘電体層226は基板及びチ
ップの全面にわたって直接に積層してよく、スペーサー
構造の棟木状部材224Rによってチップ表面のオーバーレ
イセンシティブ部分から離隔して保持できる。所望な
ら、この実施例における集積回路の製造過程で、周辺部
を取り巻く棟木状部材に加えて支柱部材224Pをチップよ
り内側の部分に配設してもよい。この構造体では、高密
度相互接続構造体の第１の金属被覆層と接続パッドとの
間の接続を、高密度相互接続構造体がスペーサー構造を
含まず第１の誘電体層を通って接続パッドに至るバイア
ホールが第１の誘電体層のみを貫通して延びる場合に用
いる方法と同様な方法で行う。
【００３２】 構造体によっては、高密度相互接続構造体自体の内部
に配設された導体からみて誘電率を最小化するために、
高密度相互接続構造体自体の内部の個々の金属被覆層間
にスペーサー構造を含ませるほうが望ましいと判断され
る場合がある。このような構造体の断面図を図10に示
す。この構造体では、高密度相互接続構造体300の第１
の金属被覆層導体332の上方にスペーサー構造344を形成
し、その後で、この第２のスペーサー構造の上に第２の
誘電体層346を積層する。この第２の積層に続いて、第
１の金属被覆層と第２の金属被覆層との間を電気的に接
続したい場所で、バイアホール348を第２の積層誘電体
層346に穿孔し更に第２のスペーサー構造344を貫通させ
て第１の金属被覆層332まで穿孔する。その後で、第２
の金属層を第２の誘電体層上に堆積させ、関連特許及び
特許出願で教示されるような方法でパターン化して導電
線352を形成する。
に配設された導体からみて誘電率を最小化するために、
高密度相互接続構造体自体の内部の個々の金属被覆層間
にスペーサー構造を含ませるほうが望ましいと判断され
る場合がある。このような構造体の断面図を図10に示
す。この構造体では、高密度相互接続構造体300の第１
の金属被覆層導体332の上方にスペーサー構造344を形成
し、その後で、この第２のスペーサー構造の上に第２の
誘電体層346を積層する。この第２の積層に続いて、第
１の金属被覆層と第２の金属被覆層との間を電気的に接
続したい場所で、バイアホール348を第２の積層誘電体
層346に穿孔し更に第２のスペーサー構造344を貫通させ
て第１の金属被覆層332まで穿孔する。その後で、第２
の金属層を第２の誘電体層上に堆積させ、関連特許及び
特許出願で教示されるような方法でパターン化して導電
線352を形成する。
【００３３】 高密度相互接続構造体自体の内部にエアギャップ構造
を備えることが望ましい場合は、図10に示すように、各
々の相次ぐ積層ごとに漸減的にTgが変化する接着剤層を
使用して、先に堆積した層構成が次の積層ステップ間に
乱されないように守ることが望ましいと考えられる。高
密度相互接続構造体の内部に形成したマイクロ波伝送線
に対して局所的空気誘電体を配置できる能力である。空
気誘電体を形成するには、既存の高密度相互接続構造体
の上に単に接着剤を積層し、これと金属被覆カプトン薄
膜とを組み合わせ使用して、前記高密度相互接続構造体
に金属被覆カプトンの金属被覆側面を対向させるように
積層すればよい。金属被覆カプトンの上方から該金属被
覆カプトンの下方までの間を接続する必要がある場合に
は、カプトンの金属被覆に予めパターン形成を施すのが
望ましい。
を備えることが望ましい場合は、図10に示すように、各
々の相次ぐ積層ごとに漸減的にTgが変化する接着剤層を
使用して、先に堆積した層構成が次の積層ステップ間に
乱されないように守ることが望ましいと考えられる。高
密度相互接続構造体の内部に形成したマイクロ波伝送線
に対して局所的空気誘電体を配置できる能力である。空
気誘電体を形成するには、既存の高密度相互接続構造体
の上に単に接着剤を積層し、これと金属被覆カプトン薄
膜とを組み合わせ使用して、前記高密度相互接続構造体
に金属被覆カプトンの金属被覆側面を対向させるように
積層すればよい。金属被覆カプトンの上方から該金属被
覆カプトンの下方までの間を接続する必要がある場合に
は、カプトンの金属被覆に予めパターン形成を施すのが
望ましい。
【００３４】 図２−６に関して説明した過程のうち、第１のバイア
ホールは第１の積層誘電体層26及びスペーサー構造の支
柱部材24の双方を貫通するように穿つ。しかし別の方法
として、好ましくはないが、第１の誘電体層26の積層前
にスペーサー構造にバイアホールを形成することもでき
る。これらのバイアホールを電気的に接続すべき各接続
パッドの上方にくるように配置する。次いで構造材の上
ににパターン化した金属被覆を形成し、その金属パター
ンを各バイアホールまで延ばして下方に在る接続パッド
とオーム接触させ、スペーサー構造材の上方に適当な表
面を形成して次の金属被覆層と接触するようにする。こ
のパターン化した金属層を好ましくは選択堆積によって
形成して、スペーサー構造24で覆われた電子部品又はチ
ップの部分のリスクを最小化する。その後で、この金属
被覆スペーサー構造を覆って第１の誘電体層26を積層
し、図５及び６に関連して先に説明したようにスペーサ
ー構造の金属被覆に整列させて該誘電体層にバイアホー
ルを穿つ。
ホールは第１の積層誘電体層26及びスペーサー構造の支
柱部材24の双方を貫通するように穿つ。しかし別の方法
として、好ましくはないが、第１の誘電体層26の積層前
にスペーサー構造にバイアホールを形成することもでき
る。これらのバイアホールを電気的に接続すべき各接続
パッドの上方にくるように配置する。次いで構造材の上
ににパターン化した金属被覆を形成し、その金属パター
ンを各バイアホールまで延ばして下方に在る接続パッド
とオーム接触させ、スペーサー構造材の上方に適当な表
面を形成して次の金属被覆層と接触するようにする。こ
のパターン化した金属層を好ましくは選択堆積によって
形成して、スペーサー構造24で覆われた電子部品又はチ
ップの部分のリスクを最小化する。その後で、この金属
被覆スペーサー構造を覆って第１の誘電体層26を積層
し、図５及び６に関連して先に説明したようにスペーサ
ー構造の金属被覆に整列させて該誘電体層にバイアホー
ルを穿つ。
【００３５】 別の方法ではポリアミド酸をスペーサー構造の前駆体
として用い、熱可塑性樹脂をスペーサー構造として使用
する。この方法には幾つかの利点がある。第１に、従来
の米国特許明細書の教示により高密度相互接続構造体自
体を修理のために取り外すのと同様な方法で、高密度相
互接続構造体の修理時には熱可塑性スペーサー構造を取
り外すことができる。第２に、熱可塑性樹脂のTg付近の
温度で熱可塑性樹脂そのものを基板12及びチップ16に積
層すれば、溶剤加熱乾燥時のチップを高温に曝すこと及
びポリアミド酸のイミド化過程を回避できる。
として用い、熱可塑性樹脂をスペーサー構造として使用
する。この方法には幾つかの利点がある。第１に、従来
の米国特許明細書の教示により高密度相互接続構造体自
体を修理のために取り外すのと同様な方法で、高密度相
互接続構造体の修理時には熱可塑性スペーサー構造を取
り外すことができる。第２に、熱可塑性樹脂のTg付近の
温度で熱可塑性樹脂そのものを基板12及びチップ16に積
層すれば、溶剤加熱乾燥時のチップを高温に曝すこと及
びポリアミド酸のイミド化過程を回避できる。
【００３６】 スペーサー構造を形成する別の方法として、熱可塑性
又は熱硬化性のスペーサー層の上に窒化ケイ素マスクを
好ましくは蒸着し、CF4によるRIE（反応性イオンエッチ
ング）のようにフォトレジスト及び窒化ケイ素腐食剤を
用いてパターン形成する。その後で、O2雰囲気中での反
応性イオンエッチングによって下地のポリマー誘電体層
をパターン化する。O2雰囲気中での反応性イオンエッチ
ングは窒化ケイ素には実質的に何等の影響も及ぼさない
から、この方法で実質的に任意の有効高のスペーサー構
造をパターン化できる。フォトレジストは、窒化ケイ素
層の残留部分から反応性イオンエッチング前に取り除い
てもよいし、或いは、エッチング中もそのまま残してお
いてもよいが、後者の場合には反応性イオンエッチング
によってスペーサー構造のポリマー材料のうち保護され
ていない下地部分が取り除かれる際に同時にフォトレジ
スト材料も取り除かれる。スペーサー構造材のパターン
化の完了後に、CF4RIEによって窒化ケイ素マスクをスペ
ーサー構造材の頂面から取り除くのが好ましい。RIEは
この種の有機材料を除去するには比較的緩慢な過程であ
る。従って、窒化ケイ素マスクよりも金属マスクを付着
させ、エキシマレーザーを用いてスペーサー構造材料の
保護されていない部分を除去して、所望のスペサー形状
を得るほうがかなり好ましい。このパターン形成ステッ
プの完了後に、金属マスクを除去し、先に説明したよう
次の過程に進む。
又は熱硬化性のスペーサー層の上に窒化ケイ素マスクを
好ましくは蒸着し、CF4によるRIE（反応性イオンエッチ
ング）のようにフォトレジスト及び窒化ケイ素腐食剤を
用いてパターン形成する。その後で、O2雰囲気中での反
応性イオンエッチングによって下地のポリマー誘電体層
をパターン化する。O2雰囲気中での反応性イオンエッチ
ングは窒化ケイ素には実質的に何等の影響も及ぼさない
から、この方法で実質的に任意の有効高のスペーサー構
造をパターン化できる。フォトレジストは、窒化ケイ素
層の残留部分から反応性イオンエッチング前に取り除い
てもよいし、或いは、エッチング中もそのまま残してお
いてもよいが、後者の場合には反応性イオンエッチング
によってスペーサー構造のポリマー材料のうち保護され
ていない下地部分が取り除かれる際に同時にフォトレジ
スト材料も取り除かれる。スペーサー構造材のパターン
化の完了後に、CF4RIEによって窒化ケイ素マスクをスペ
ーサー構造材の頂面から取り除くのが好ましい。RIEは
この種の有機材料を除去するには比較的緩慢な過程であ
る。従って、窒化ケイ素マスクよりも金属マスクを付着
させ、エキシマレーザーを用いてスペーサー構造材料の
保護されていない部分を除去して、所望のスペサー形状
を得るほうがかなり好ましい。このパターン形成ステッ
プの完了後に、金属マスクを除去し、先に説明したよう
次の過程に進む。
【００３７】 更に別の方法では、スペーサー構造が個別の接続パッ
ドの上に配置される個別の支柱部材を含んでなり、金属
のような導体材料でスペーサー構造を形成する。この方
法では構造をマスキングし接続パッドのみに金属堆積を
限定し、その後で米国特許第4,988,412号、「導電性及
び非導電性基板への選択的電解質堆積方法（Selective
Electrolytic Deposition on Conductive and N
on−Conductive Substrates）」明細書及びEP−AI−04
36282、「領域選択性金属被覆層形成方法（Area−Selec
tive Metallization Process）」明細書に教示の方法
によって接続パッドの上に更に金属を電気めっきする。
このようにして、個別の金属支柱部材を含むスペース構
造を所望の厚さに形成する。集積回路チップを基板に装
着する前に、これらチップの上にこのスペーサー構造を
形成できることに注目すべきである。このスペーサー構
造を適切に配置して、基板及びスペーサー構造の支柱部
材に第１の誘電体層26を積層する。次いで、第１の誘電
体層にバイアホールを穿ち、高密度相互接続構造体との
電気的接触が望ましい支柱部材の各々の上側表面の部分
を露出させる。次に、第１の誘電体層の上に第１の金属
被覆層を形成し、パターン化して該層に所望の導電線を
配設する。
ドの上に配置される個別の支柱部材を含んでなり、金属
のような導体材料でスペーサー構造を形成する。この方
法では構造をマスキングし接続パッドのみに金属堆積を
限定し、その後で米国特許第4,988,412号、「導電性及
び非導電性基板への選択的電解質堆積方法（Selective
Electrolytic Deposition on Conductive and N
on−Conductive Substrates）」明細書及びEP−AI−04
36282、「領域選択性金属被覆層形成方法（Area−Selec
tive Metallization Process）」明細書に教示の方法
によって接続パッドの上に更に金属を電気めっきする。
このようにして、個別の金属支柱部材を含むスペース構
造を所望の厚さに形成する。集積回路チップを基板に装
着する前に、これらチップの上にこのスペーサー構造を
形成できることに注目すべきである。このスペーサー構
造を適切に配置して、基板及びスペーサー構造の支柱部
材に第１の誘電体層26を積層する。次いで、第１の誘電
体層にバイアホールを穿ち、高密度相互接続構造体との
電気的接触が望ましい支柱部材の各々の上側表面の部分
を露出させる。次に、第１の誘電体層の上に第１の金属
被覆層を形成し、パターン化して該層に所望の導電線を
配設する。
【００３８】 この構造体を再加工又は修理するために分解する必要
がある場合に、スペーサー構造の支柱部材が熱可塑性で
あれば、適当な溶剤で取り除くことができる。RIE、プ
ラズマエッチングによるか、エキシマ或いは好ましいと
考えられる他のレーザー削摩によって、熱可塑性又は熱
硬化性の支柱部材及び任意の接着層を取り除くことがで
きる。
がある場合に、スペーサー構造の支柱部材が熱可塑性で
あれば、適当な溶剤で取り除くことができる。RIE、プ
ラズマエッチングによるか、エキシマ或いは好ましいと
考えられる他のレーザー削摩によって、熱可塑性又は熱
硬化性の支柱部材及び任意の接着層を取り除くことがで
きる。
【００３９】 以上幾つかの好ましい実施例に従って本発明を詳細に
説明したが、当業界の技術者なら多数の修正及び変形を
行うことが可能である。従って、本願の特許請求の範囲
はその種の修正及び変形を全て本発明の趣旨及び範囲に
包含するものである。 図面の簡単な説明
説明したが、当業界の技術者なら多数の修正及び変形を
行うことが可能である。従って、本願の特許請求の範囲
はその種の修正及び変形を全て本発明の趣旨及び範囲に
包含するものである。 図面の簡単な説明
【図１】 オーバーレイセンシティブ相互接続構造体の製造に備
えて、２つの集積回路チップを接着した高密度相互接続
構造体基板を示す斜視図である。
えて、２つの集積回路チップを接着した高密度相互接続
構造体基板を示す斜視図である。
【図２】 図１の基板及びチップの上に高密度相互接続構造体を
製造する連続ステップのうち、チップ16及び基板12をポ
リアミド酸層22及びフォトレジスト層23で被覆した後の
状態を示す斜視図である。
製造する連続ステップのうち、チップ16及び基板12をポ
リアミド酸層22及びフォトレジスト層23で被覆した後の
状態を示す斜視図である。
【図３】 図１の基板及びチップの上に高密度相互接続構造体を
製造する連続ステップのうち、フォトレジスト露光処理
後の基板12及び集積回路チップ16の一部の上にポリアミ
ド酸層22を残した状態を示す斜視図である。
製造する連続ステップのうち、フォトレジスト露光処理
後の基板12及び集積回路チップ16の一部の上にポリアミ
ド酸層22を残した状態を示す斜視図である。
【図４】 図１の基板及びチップの上に高密度相互接続構造体を
製造する連続ステップのうち、重合ポリアミド酸層24の
上に誘電体層26を積層した状態を示す斜視図である。
製造する連続ステップのうち、重合ポリアミド酸層24の
上に誘電体層26を積層した状態を示す斜視図である。
【図５】 図１の基板及びチップの上に高密度相互接続構造体を
製造する連続ステップのうち、接続パッドに整合するバ
イアホール28を誘電体層26に形成した状態を示す斜視図
である。
製造する連続ステップのうち、接続パッドに整合するバ
イアホール28を誘電体層26に形成した状態を示す斜視図
である。
【図６】 図１の基板及びチップの上に高密度相互接続構造体を
製造する連続ステップのうち、誘電体層26上に金属被覆
層を形成した後パターニングによって所望の導電線32を
残した状態を示す斜視図である。
製造する連続ステップのうち、誘電体層26上に金属被覆
層を形成した後パターニングによって所望の導電線32を
残した状態を示す斜視図である。
【図７】 図３に示したスペーサー構造とは別の形状のスペーサ
ー構造を示す斜視図である。
ー構造を示す斜視図である。
【図８】 図３に示したスペーサー構造とは別の形状のスペーサ
ー構造を示す斜視図である。
ー構造を示す斜視図である。
【図９】 集積回路チップの上のスペーサー構造及び接続パッド
の更に別の形状を示す斜視図である。
の更に別の形状を示す斜視図である。
【図１０】 高密度相互接続構造体内部にエアギャップを具備する
多層高密度相互接続構造体の断面図である。
多層高密度相互接続構造体の断面図である。
12 基板 15 熱可塑性接着剤 16 集積回路チップ 18 接続パッド 22 ポリアミド酸層 23 フォトレジスト層 25 熱可塑性接着剤 26 誘電体層 27 ポリマー誘電体薄膜 28 バイアホール 300 高密度相互接続構造体 332 金属被覆層 344 スペーサー構造 346 誘電体層 348 バイアホール 352 導電線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ・ダブリュー・ローズ アメリカ合衆国ニューヨーク州12054, デルマー，ケンウッド・アベニュー 482 (56)参考文献 特公 昭57−6260（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/522 H05K 3/46
Claims (34)
- 【請求項１】１つの表面の上に接続パッド（18、118、2
18、318）を有する電子部品（16、116、316）を含む高
密度相互接続構造体であって、 前記電子部品を覆って配置されるポリマー誘電体材料層
（26、226、346）を有し、前記ポリマー誘電体材料層が
前記接続パッドのうちの少なくとも選ばれた接続パッド
に整合して配置される開口（28）を有し、パターン化さ
れた導電体層（32、332）が、前記ポリマー誘電体材料
層の上方に配置され、かつ前記開口内に延びて、前記接
続パッドの前記選ばれた接続パッドとオーム接触し、 パターン化されたスペーサー構造（24、124、224、32
4）が前記電子部品の上に配置され、該スペーサー構造
が隆起部分及び間隙を有し、 前記ポリマー誘電体材料層（26、226、346）が、前記ス
ペーサー構造に接着され、かつ該スペーサー構造によっ
て前記電子部品の表面から隔離されることを特徴とする
高密度相互接続構造体。 - 【請求項２】前記スペーサー構造がポリマー誘電体材料
からなり、かつ前記電子部品の前記表面が前記スペーサ
ー構造以外には実質的にポリマー誘電体材料を含まない
請求項１の高密度相互接続構造体。 - 【請求項３】前記スペーサー構造が誘電体材料からなる
延伸された棟木状部材（124R、224R）からなる請求項１
の高密度相互接続構造体。 - 【請求項４】前記棟木状部材（224R）が連続し自己閉鎖
して、前記電子部品の前記表面の部分を取り囲む請求項
３の高密度相互接続構造体。 - 【請求項５】前記電子部品が半導体チップ（16）からな
り、前記接続パッドのうちの少なくとも幾つかが前記半
導体の前記第１の表面の周辺部に沿って配置され、かつ
前記棟木状部材（224R）が前記半導体チップの周辺部を
取り囲む壁面を構成する請求項４の高密度相互接続構造
体。 - 【請求項６】前記接続パッドは相互接続構造体の導電体
に電気的接触して配設され、前記接続パッドが接続パッ
ドの上に配設される前記棟木状部材の誘電体材料を有す
る請求項５の高密度相互接続構造体。 - 【請求項７】前記スペーサー構造が間隔を隔てた複数の
支柱部材（24P、124P、224P）を含む請求項１の高密度
相互接続構造体。 - 【請求項８】前記相互接続構造体の導電体に電気的に接
触して配置された各接続パッドが該接続パッド上に配設
される支柱部材（24P、124P、224P）を具備する請求項
７の高密度相互接続構造体。 - 【請求項９】前記支柱部材がポリマーからなり、前記接
続パッドの１つの上に配設される各支柱部材がバイアホ
ール（348）を有し、該バイアホール内に前記相互接続
構造体の導電体が延びて下方に配設された接続パッドと
電気的に接触する請求項８の高密度相互接続構造体。 - 【請求項１０】前記支柱部材（24P、124P、224P）が金
属を含む請求項７の高密度相互接続構造体。 - 【請求項１１】前記支柱部材が金属被覆材を含む請求項
７の高密度相互接続構造体。 - 【請求項１２】前記支柱部材がポリマーからなる請求項
７の高密度相互接続構造体。 - 【請求項１３】前記支柱部材が熱可塑性材料からなる請
求項12の高密度相互接続構造体。 - 【請求項１４】前記支柱部材がポチエーテルイミドであ
る請求項13の高密度相互接続構造体。 - 【請求項１５】前記支柱部材が熱硬化性材料からなる請
求項12の高密度相互接続構造体。 - 【請求項１６】前記熱硬化性材料がポリイミドである請
求項15の高密度相互接続構造体。 - 【請求項１７】前記ポリマー誘電体材料層（26、226）
がほぼ前記スペーサー構造の高さだけ前記電子部品の表
面から隔離される請求項１の高密度相互接続構造体。 - 【請求項１８】第１の表面上に接続パッド（318）を有
する電子部品（316）を含む高密度相互接続構造体であ
って、 前記電子部品を覆って配置されるポリマー誘電体材料の
第１の層（346）を有し、前記第１の層が前記接続パッ
ド（318）のうちの少なくとも第１の選ばれた接続パッ
ドに整合して配置される第１の開口（334）を有し、第
１のパターン化された導電体層（332）が前記第１の層
（346）の上方に配置されかつ前記第１の開口内に延び
て、前記接続パッドのうちの前記選ばれた接続パッドと
オーム接触し、ポリマー誘電体材料の第２の層（346）
が誘電体材料の前記第１の層を覆って配置され、ポリマ
ー誘電体材料の第２の層が前記接続パッドのうちの第２
の選ばれたパッド及び／又は前記第１のパターン化され
た導電体層（332）の選ばれた部分に整合して配置され
る第２の開口（348）を有し、第２のパターン化された
導電体層（352）が前記第２の層の上方に配置されかつ
前記第２の開口（348）内に延びて前記接続パッド及び
／又は前記第１のパターン化された導電体層（332）の
選ばれた部分とオーム接触し、 パターン化されたスペーサー構造（344）が前記第１の
層の上に配置され、該スペーサー構造が隆起部分及び間
隙を有し、 前記ポリマー誘電体材料の第２の層（346）が、前記ス
ペーサー構造（344）に接着され、かつ該スペーサー構
造によって前記第１のパターン化された導電体層（33
2）の表面から隔離されることを特徴とする高密度相互
接続構造体。 - 【請求項１９】請求項18の高密度相互接続構造体であっ
て、更に前記電子部品の上に配置される別のスペーサー
構造（324）を含み、かつポリマー誘電体材料の第１の
層（346）が、前記別のスペーサー構造（324）に接着さ
れ、前記電子部品その他の表面から実質的に前記別のス
ペーサー構造（324）の高さだけ隔離される高密度相互
接続構造体。 - 【請求項２０】接続パッド（18、118、218、318）を有
する電子部品（16、116、316）を含む高密度相互接続構
造体であって、 開口（28）を有する少なくとも１つのポリマー誘電体材
料層（26、226、346）が前記電子部品の上に配置され、
少なくとも１つのパターン化された導電体層（32、33
2、352）が前記誘電体材料層のうちの選ばれた誘電体材
料層の上方を覆って配置されかつ前記開口のうちの選ば
れた開口の内部に延びて選ばれた接続パッド又は前記導
電体層（332）とオーム接触し、 複数の支柱部材（24P、124P、224P、324P）が前記電子
部品の上に配設され、前記パターン化された導電体層
（32、332、352）の導電体と電気的に接触して配設され
た各接続パッドが該接続パッド上に配設される支柱部材
を有し、 前記ポリマー誘電体材料層（26、226、346）が前記支柱
部材に接着され前記電子部品その他の表面から実質的に
前記支柱部材の高さだけ隔離される高密度相互接続構造
体。 - 【請求項２１】請求項20の高密度相互接続構造体であっ
て、前記支柱部材がポリマーからなり、前記接続パッド
の１つの上に配設された前記支柱部材の各々が内部にバ
イアホール（334、348）を有し、該バイアホールを通っ
て前記導電体層の内１つの導電体が延伸して下方に配設
された接続パッドに電気的に接触する高密度相互接続構
造体。 - 【請求項２２】前記支柱部材（24P、124P、224P）が金
属を含む請求項20の高密度相互接続構造体。 - 【請求項２３】前記支柱部材がポリマーからなる請求項
20の高密度相互接続構造体。 - 【請求項２４】電子システムを製造する方法であって、 各々が接続パッド（18、118、218、318）を有する複数
の電子部品（16、116、316）を用意し、前記部品を覆っ
て誘電体材料層（26、226、346）を配置することによっ
て前記部品に接着される高密度相互接続構造体を形成
し、誘電体材料層にバイアホールを穿孔し、誘電体材料
層の上に導電体のパターンを形成し、導電体のパターン
は誘電体材料のバイアホールの内部に延びて前記電子部
品の接続パッドに電気的に接続するものであり、 前記方法は、更に前記電子部品上に誘電体材料層を配置
する前に、前記電子部品上に間隙を有するパターン化さ
れた隆起構造含むスペーサー構造を形成するステップ、
及び前記誘電体材料層が前記スペーサー構造の間隙を架
橋し該間隙の領域に前記電子部品に隣接して非固体誘電
体を提供するように、前記誘電体材料層を前記スペーサ
ー構造に接着するステップを含む方法。 - 【請求項２５】前記スペーサー構造を形成するステップ
は、前記電子部品上に誘電体材料を堆積するステップ、
及び前記誘電体材料をパターン化するステップを含む請
求項24の方法。 - 【請求項２６】請求項25の方法であって、前記スペーサ
ー構造が熱硬化性材料であり、かつ前記誘電体材料を処
理して不溶性にするステップを更に含む方法。 - 【請求項２７】請求項26の方法であって、前記熱硬化性
材料をパターン化する前に、前記熱硬化性材料の上に接
着材料の層を形成するステップを更に含み、かつ前記パ
ターン化するステップは前記接着材料及び前記熱硬化性
材料の両方をパターン化するステップを含む方法。 - 【請求項２８】請求項25の方法であって、前記誘電体材
料が熱可塑性材料であり、かつ前記方法が、前記誘電体
材料をパターン化する前に、前記誘電体材料の上に接着
材料の層を形成するステップを含み、前記誘電体材料を
パターン化するステップは、前記誘電体材料及び前記接
着材料の両方をパターン化するステップを含む方法。 - 【請求項２９】半導体チップであって、主平面を有する
半導体材料からなる本体、前記本体の主平面の上に配置
される複数の接続パッド、前記本体の主平面及び少なく
とも選ばれた前記接続パッドの上に配置されるパターン
化されたスペーサー構造を含み、前記スペーサー構造は
隆起された部分及びギャップを含む半導体チップ。 - 【請求項３０】前記スペーサー構造はポリマー誘電体か
らなる請求項29の半導体チップ。 - 【請求項３１】前記スペーサー構造は導電体からなる請
求項29の半導体チップ。 - 【請求項３２】半導体チップであって、主平面を有する
半導体材料からなる本体、前記本体の主平面の上に配置
され隆起された部分及びギャップを含むパターン化され
たスペーサー構造、前記スペーサー構造の前記隆起され
た部分の上に配置され、それによって前記接続パッドが
前記本体の主平面の上方へ隔離される複数の接続パッド
からなる半導体チップ。 - 【請求項３３】前記スペーサー構造は無機誘電体材料で
ある請求項32の半導体チップ。 - 【請求項３４】前記スペーサー構造はポリマー誘電体材
料である請求項32の半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP80001492A JP3288374B2 (ja) | 1992-10-14 | 1992-10-14 | スペーサー構造及びエヤギャップを具備する高密度相互接続構造体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP80001492A JP3288374B2 (ja) | 1992-10-14 | 1992-10-14 | スペーサー構造及びエヤギャップを具備する高密度相互接続構造体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11289028A JPH11289028A (ja) | 1999-10-19 |
| JP3288374B2 true JP3288374B2 (ja) | 2002-06-04 |
Family
ID=18528265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP80001492A Expired - Fee Related JP3288374B2 (ja) | 1992-10-14 | 1992-10-14 | スペーサー構造及びエヤギャップを具備する高密度相互接続構造体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3288374B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4772089B2 (ja) * | 2000-06-23 | 2011-09-14 | イビデン株式会社 | 多層プリント配線板および多層プリント配線板の製造方法 |
-
1992
- 1992-10-14 JP JP80001492A patent/JP3288374B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11289028A (ja) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5338975A (en) | High density interconnect structure including a spacer structure and a gap | |
| US5073814A (en) | Multi-sublayer dielectric layers | |
| US5774340A (en) | Planar redistribution structure and printed wiring device | |
| US5206712A (en) | Building block approach to microwave modules | |
| US5355102A (en) | HDI impedance matched microwave circuit assembly | |
| US5559363A (en) | Off-chip impedance matching utilizing a dielectric element and high density interconnect technology | |
| US5360948A (en) | Via programming for multichip modules | |
| US5432677A (en) | Multi-chip integrated circuit module | |
| US5331203A (en) | High density interconnect structure including a chamber | |
| US6400573B1 (en) | Multi-chip integrated circuit module | |
| US5316787A (en) | Method for manufacturing electrically isolated polyimide coated vias in a flexible substrate | |
| US5353195A (en) | Integral power and ground structure for multi-chip modules | |
| US6025995A (en) | Integrated circuit module and method | |
| US5351001A (en) | Microwave component test method and apparatus | |
| US20090101274A1 (en) | Single or Multi-Layer Printed Circuit Board With Improved Via Design | |
| JP2005515616A (ja) | 基板の電気的コンタクト面の接続方法及び電気的コンタクト面を備えた基板からなるデバイス | |
| US5621193A (en) | Ceramic edge connect process | |
| KR20070058707A (ko) | 다층 회로 기판 및 그 형성 방법과, 회로 기판 및 그 형성방법 | |
| JP2006519475A (ja) | ケーシングのないモジュール上に直接に形成された自立コンタクト構造体 | |
| US4731699A (en) | Mounting structure for a chip | |
| JP5709352B2 (ja) | 背面多層信号ルーティングを有するｍｍｉｃ | |
| JP2001196498A (ja) | ピン付きモジュール及びピン付きモジュールの製造方法 | |
| JP3288374B2 (ja) | スペーサー構造及びエヤギャップを具備する高密度相互接続構造体 | |
| US6225028B1 (en) | Method of making an enhanced organic chip carrier package | |
| US20070176287A1 (en) | Thin integrated circuit device packages for improved radio frequency performance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090315 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100315 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110315 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120315 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |