JP2001196498A - ピン付きモジュール及びピン付きモジュールの製造方法 - Google Patents

ピン付きモジュール及びピン付きモジュールの製造方法

Info

Publication number
JP2001196498A
JP2001196498A JP2000340599A JP2000340599A JP2001196498A JP 2001196498 A JP2001196498 A JP 2001196498A JP 2000340599 A JP2000340599 A JP 2000340599A JP 2000340599 A JP2000340599 A JP 2000340599A JP 2001196498 A JP2001196498 A JP 2001196498A
Authority
JP
Japan
Prior art keywords
circuit structure
pin
polymer
substrate
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000340599A
Other languages
English (en)
Other versions
JP4633911B2 (ja
Inventor
Vincent Wang Uen-Cho
ヴィンセント ワン ウェン−チョウ
J Massingil Thomas
ジェイ マッシンギル トマス
Yasuhito Takahashi
康仁 高橋
Jan Ray
ジャン レイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2001196498A publication Critical patent/JP2001196498A/ja
Application granted granted Critical
Publication of JP4633911B2 publication Critical patent/JP4633911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1034—Edge terminals, i.e. separate pieces of metal attached to the edge of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 本発明は、製造コストが削減され、製造上の
困難さが軽減されたピン付きの装置モジュール及びその
製作方法の提供を目的とする。 【解決手段】 本発明の一実施例は、第１の面及び第２
の面を有するポリマー回路構造体を基板上に製作する方
法である。第１の面は基板に隣接するよう形成される。
ピンは回路構造体の第２の面に接合される。基板の少な
くとも一部分は回路構造体の第１の面の対応した少なく
とも一部分を露出させるため除去され、回路構造体の露
出した第１の面に装置が実装される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、装置モジュール及
び装置モジュールの製造方法に関する。
【０００２】
【従来の技術】サーバー又はスーパーコンピュータのよ
うなコンピュータは、通常、集積回路チップのような多
数の装置を含む。このような装置がパッケージングされ
る方法は、コンピュータの動作の効率を決めることがで
きる。たとえば、装置パッケージは、信号及び電力を装
置に取り込み、装置から熱を取り除き、装置を物理的に
支持し、装置を周囲環境から保護するように設計され
る。電子パッケージは、装置上の稠密な入出力（Ｉ／
Ｏ）コネクションを、回路基板のような上位レベル相互
連結構造体上のＩ／Ｏコネクションに再配分する。
【０００３】装置パッケージの一つのタイプはピングリ
ッドアレイパッケージである。典型的なピングリッドア
レイパッケージは装置モジュールを収容する。典型的な
従来の装置モジュールの場合、一つ以上の装置がセラミ
ック回路構造体に取り付けられる。はんだジョイント
は、装置をセラミック回路構造体に結合するため使用さ
れる。セラミック回路構造体に取り付けられたピンは、
パッケージを回路基板に物理的に着脱するため利用され
る。たとえば、パッケージは、ピンを回路基板アパーチ
ャに抜き差しすることによって、回路基板へ脱着される
ので、必要に応じて比較的容易にパッケージを交換する
ことができる。
【０００４】
【発明が解決しようとする課題】ピングリッドアレイパ
ッケージは望ましいパッケージではあるが、従来のピン
グリッドアレイパッケージモジュール、並びに、このモ
ジュールの製作方法は、改良の余地がある。たとえば、
パッケージ内での装置とセラミック回路構造体との熱的
不釣合いのため、装置とセラミック回路構造体との間
に、巧くはんだジョイントを設けられない場合がある。
装置が寿命の期間中にオン・オフサイクルを繰り返すこ
とにより、装置はセラミック回路構造体に関して相対的
に膨張及び収縮を繰り返す。このため、装置とセラミッ
ク回路構造体の間のはんだジョイントは、経時的に破壊
される場合がある。さらに、セラミック回路構造体の製
作は、かなり難しく、かつ、コスト高である。
【０００５】したがって、本発明は、製造コストが削減
され、製造上の困難さが軽減された改良型の装置モジュ
ールの提供を目的とする。
【０００６】
【課題を解決するための手段】本発明の実施例は、ピン
グリッドアレイパッケージ用に適した装置モジュール及
びその装置モジュールの製造方法を扱う。
【０００７】本発明の一実施例は、第１の面及び第２の
面を有するポリマー回路構造体を、第１の面側が基板と
隣接するように基板上に形成する工程と、上記ポリマー
回路構造体の上記第２の面にピンを接続する工程と、上
記ポリマー回路構造体の上記第１の面の少なくとも一部
分を露出させるため、上記基板の少なくとも一部分を除
去する工程と、上記ポリマー回路構造体の上記第１の面
に装置を実装する工程とを有する方法である。
【０００８】本発明の他の実施例は、第１の導電性領域
を含む第１の面及び第２の導電性領域を含む第２の面を
有するポリマー回路構造体を、第１の面が基板と隣接す
るように基板上に形成する工程と、剛性ボディ内のアパ
ーチャを上記第２の導電性領域と位置合わせする工程
と、上記ポリマー回路構造体の上記第１の面の少なくと
も一部分を露出させるため、上記基板の少なくとも一部
分を除去する工程と、上記第２の導電性領域に近い方の
第１の端部及び上記第２の導電性領域から遠い方の第２
の端部を有する導電ビア構造体を形成するため、上記ア
パーチャに導電材料を堆積させる工程と、上記導電ビア
構造体の上記第２の端部にピンを接続する工程とを有す
る方法である。
【０００９】更に、本発明の別の実施例は、第１の導電
性領域を含む第１の面及び第２の導電性領域を含む第２
の面を有するポリマー回路構造体と、上記第１の導電性
領域上の装置と、上記第２の導電性領域に接続され、上
記第１の導電性領域上の上記装置とは反対側に設けられ
たピンと、上記ピンが中を通過するアパーチャを有する
剛性板とを具備し、上記ピンの両端は上記アパーチャの
外側に設けられている装置モジュールである。
【００１０】上記実施例並びにその他の実施例は、添付
図面及び以下の詳細な説明を参照して詳細に記載され
る。分かり易くするため、図面のスケールは合っていな
い。
【００１１】
【発明の実施の形態】本発明の一実施例による装置モジ
ュールは、ポリマー回路構造体に配置された一つ以上の
受動若しくは能動装置（たとえば、半導体若しくは光チ
ップ）を含み得る。ポリマー回路構造体は、典型的に、
１層以上の誘電ポリマー層及び１層以上の導電層を含
む。ピンは、典型的に、ポリマー回路構造体上の一つ以
上の導電性領域に電気接続され、ポリマー回路構造体を
介して装置と連結する。ピンは、たとえば、装置を回路
板に接続するため回路板内のアパーチャに挿入され、装
置を回路板から切り離すためアパーチャから引き抜かれ
る。好ましい実施例において、装置モジュールは、シン
グルチップモジュール(SCM)又はマルチチップモジュー
ル(MCM)のどちらでも構わない。
【００１２】装置モジュール内の装置及びピンは、種々
の態様で配置される。たとえば、装置及びピンは、ポリ
マー回路構造体のように回路構造体の同一面に存在して
もよい。図１（ａ）及び１（ｂ）は、たとえば、装置１
１及びピン１２がポリマー回路構造体１３の同一面に配
置されたモジュール１０の一例を示す図である。ポリマ
ー回路構造体１３は支持ボディ１４の上部に設けられ
る。
【００１３】本発明の好ましい一実施例において、モジ
ュール内の大多数のピン及び大多数の装置は、ポリマー
回路構造体の両側の別個の面に配置される。たとえば、
モジュールの全てのピンはポリマー回路構造体の一方側
に配置され、モジュールの全ての装置はポリマー回路構
造体の反対側に配置される。図２（ａ）及び２ｂは、た
とえば、装置２１及びピン２２がポリマー回路構造体２
３の両側に配置されたモジュール２０の一例を示す図で
ある。剛性板２４は、ポリマー回路構造体２３とピン２
２の間に設けられる。複数のビア構造体２６は、ピン２
２とポリマー回路構造体２３を連結するため剛性板２４
内にある。導電ビア構造体２６は、剛体板２４を通過
し、ピン２２と装置２１を電気接続する。他の実施例に
おいて、ピンは、ポリマー回路構造体に直接的に接続さ
れる。ピンは、導電ビア構造体を用いることなく、剛性
板内のアパーチャ内を通る。これらの実施例において、
ピンの両端は、剛性板の両面の先まで延ばしてもよい。
【００１４】回路構造体の片面にピンを有し、回路構造
体のもう一方の面に装置を有するモジュールは、回路構
造体の同じ面にピンと装置が設けられたモジュールより
も望ましい。
【００１５】第１に、ピンと装置が回路構造体の反対面
にある場合、非常に多数のピン及び装置をモジュールに
設けることが可能である。たとえば、図１（ａ）及び１
（ｂ）に示されたモジュール１０の場合、ピン１１及び
装置１２は、回路構造体１３の片面だけにある。これに
対し、図２（ａ）及び２（ｂ）に示されたモジュール２
０の場合、装置２１（隠れ線で示される）及びピン２２
は、ポリマー回路構造体２３の両面に配置することがで
きる。ピン２２及び装置２１は、ポリマー回路構造体２
３の両面に亘って配置してもよく、かつ、ピン２２の配
置はポリマー回路構造体２３の外面に制限されない。し
たがって、ピン及び装置がモジュールの両面に設けられ
ているとき、モジュール１個あたりで、より多数のピン
及び装置をより小さい空間に配置することができる。
【００１６】第２に、ピンが反対側に配置されていると
き、適当な高さを有する冷却素子（たとえば、ヒートシ
ンク）を装置側に配置することができる。例示的に説明
すると、モジュールを回路板に接続するとき、ピンは回
路板内（図示されない）のアパーチャに挿入される。モ
ジュール内のピン及び装置が回路構造体の同じ面にある
とき、接続された回路板は、装置の上に配置され、装置
に取り付けられたヒートシンクの高さを制限する。これ
に対し、図２（ａ）及び２（ｂ）に示されたモジュール
２０の場合、ピン２２と装置２１は、ポリマー回路構造
体２３の反対側の面に配置される。したがって、適当な
高さを有する好適な冷却素子を装置２１の上部に取り付
けることが可能である。
【００１７】第３に、装置とピンがポリマー回路構造体
の反対面に設けられたとき、装置（すなわち、装置内の
ゲート）とピンの間の回路経路の長さは、非常に短くす
ることができる。回路経路が短くなるのに伴って、装置
とピンの間で信号及び電力をより迅速に伝達することが
できるようになり、コンピュータ動作が潜在的に高速化
される。たとえば、図１（ａ）及び１（ｂ）に示された
モジュール１０の場合、電気信号は、モジュール１０の
周辺部で、ポリマー回路構造体１３の中を水平方向に装
置１１からピン１２に伝わる。しかし、図２（ａ）及び
２（ｂ）に示されたモジュール２０の場合に、電気信号
は、装置２１から、ポリマー回路構造体２３及び剛性板
２４を介して、ピン２２に伝搬する。図２に示されたモ
ジュール２０内の装置２１及びピン２２の間の電気経路
は、実質的に垂直方向であり、図１のモジュール１０で
使用される水平方向電気経路よりも短い。
【００１８】以下、図３乃至６を参照して、多数のピン
及び多数の装置をポリマー回路構造体のそれぞれの面に
有するモジュールを形成する実施例について説明する。
本発明の一実施例は、第１の面及び第２の面を有するポ
リマー回路構造体の第１の面が基板に隣接するように、
ポリマー回路構造体を基板上に形成する工程を有する。
１本以上のピンがポリマー回路構造体の第２の面に接続
され、基板の少なくとも一部分は、ポリマー回路構造体
の第１の面の少なくとも一部分を露出させるため除去さ
れる。装置は、ポリマー回路構造体の露出した第１の面
に実装され、装置モジュールの実施例が形成される。
【００１９】本発明の実施例は、図３（ａ）乃至３
（ｄ）を参照して説明される。図３（ａ）に示されるよ
うに、第１の面３３（ａ）及び第２の面３３（ｂ）を有
するポリマー回路構造体３３は、基板３５に形成され
る。ポリマー回路構造体３３の第１の面３３（ａ）は基
板３５の近くにあり、ポリマー回路構造体３３の第２の
面３３（ｂ）は基板３５から遠い方にある。ポリマー回
路構造体３３の第１の面３３（ａ）は、基板３５の主要
面に隣接してもよく、好ましくは、主要面と接触する。
導電性領域（たとえば、ライン、パッド、ランドなど）
は、ポリマー回路構造体３３の第１の面３３（ａ）及び
第２の面３３（ｂ）のどちらに置かれてもよい。たとえ
ば、装置を受容するため適した第１の導電性領域は第１
の面３３（ａ）に設けられ、ピンを受容するため適した
第２の導電性領域は第２の面３３（ｂ）に設けられる。
【００２０】基板は、ポリマー回路構造体、又は、ポリ
マー回路構造体原料を一時的に支持するため使用され得
る。ポリマー回路構造体を形成するため使用される導電
層及び誘電層のような原料は、屡々、薄く脆い。特に、
殆どのポリマー層は、処理中に、及び／又は、温度変化
に応じて、反り、湾曲、或いは、移動が生じる。特に、
基板は、形成された回路パターン内の回路像歪みが低減
され、精細なライン構造がポリマー回路構造体に形成さ
れ得るように、処理中に原料を平坦な状態で支持し維持
する。
【００２１】本発明の実施例には、適当な基板を使用す
ることができる。基板は、好ましくは、少なくとも一つ
の滑らかなプレーナ表面を有し、プレート状、ウェーハ
状、或いは、パネル状の形をなす。さらに、基板は、任
意の適当な材料を含む。たとえば、基板は、Ａｌ，Ｍ
ｏ，インバール（Ｉｎｖａｒ）、及び、コバール（Ｋｏ
ｖａｒ）のような金属、セラミック、及び／又は、シリ
コンを含む。好ましくは、基板は、エッチ可能な材料を
含有し、基板若しくは基板の一部がエッチングによって
次に除去され得る。
【００２２】基板３５上に形成されたポリマー回路構造
体３３は、フレキシブルでも剛性でもよく、任意の適当
な厚さを有する。たとえば、ポリマー回路構造体３３
は、約１００ミクロン未満の厚さをもつ。ある実施例で
は、ポリマー回路構造体３３の厚さは、約５０乃至約７
０ミクロンである。ポリマー回路構造体３３は、一般的
に、１層以上の導電層及び１層以上の誘電ポリマー層に
より構成される。個別の導電層及び／又はポリマー層
は、約２５ミクロン未満の厚さを有する。
【００２３】ポリマー回路構造体で使用される導電層及
び誘電層は、任意の適当な材料を含む。たとえば、ポリ
マー層材料は、ポリイミド、ポリアミド、エポキシ機能
性ポリマー、及び、ビスマレイミド−トリアジン(bisma
leimide-triazine)を含有する。好ましいポリイミドに
は、DuPont PI-2611が含まれる。使用される具体的なポ
リマー材料にはかかわらず、ポリマー材料は、好ましく
は、約２乃至約９ppm/℃の熱膨張係数(CTE)を有する。
好ましくは、ポリマー材料は、装置で使用される材料と
実質的に一致するCTEを有するので、装置とポリマー回
路構造体の間の熱膨張の差は、最小限に抑えられる。た
とえば、ポリマー材料は、実質的にシリコンのCTEと一
致する約３乃至約４ppm/℃のCTEを有する。導電層は、
銅、クロム、アルミニウム、金及び銀のような金属を含
む適当な導電材料を含有する。
【００２４】ポリマー回路構造体３３は、適当なプロセ
スを用いて形成される。たとえば、ポリマー回路構造体
３３は、適当な加法的プロセス、減法的プロセス、或い
は、準加法的プロセスにより形成される。電気めっき若
しくはスパッタリングのようなコーティングプロセス
は、導電層を形成するため使用され、スピンコーティン
グ、ドクターブレードコーティング、カーテンコーティ
ング若しくはローラーコーティングのようなコーティン
グプロセスは、ポリマー層を形成するため使用される。
誘電ポリマー層若しくは導電層は薄層状にされる。
【００２５】図３（ｂ）に示されるように、ポリマー回
路構造体３３が形成された後、ピン３２は、ポリマー回
路構造体３３の第２の面３３（ｂ）で導電性領域（図示
しない）に接続される。ピンは、適当なプロセスを用い
て導電性領域に接続される。適当なボンディングプロセ
スには、はんだ、溶接、若しくは、鍮付けが含まれる.
好ましくは、ピン３２は、ピンと導電性領域の間に冶金
学的ジョイントを形成するため、ポリマー回路構造体３
３の第２の面３３（ｂ）で導電性領域（たとえば、パッ
ド）に鍮付け、若しくは、はんだ付けをされる。たとえ
ば、鍮付け、若しくは、はんだ付けの後、真鍮ジョイン
ト又ははんだジョイントのような冶金学的ジョイント
は、ピンのヘッドと導電性領域を接触させ、連結する。
他の実施例において、導電性又は非導電性の接着剤は、
ピンをポリマー回路構造体に接合するため使用される。
使用される具体的なボンディングプロセスとは無関係
に、ピンは、接続された後に約１ｋｇ以上の引っ張り力
を受けた場合でも、導電性領域に接続された状態を保つ
ことができる。
【００２６】本発明の実施例で使用されるピンは、適当
な寸法又は幾何形状を有する。図４（ａ）を参照する
に、各ピンは、一端にピンヘッド３２（ａ）を有し、他
端に端領域３２（ｃ）を含む実質的に直線的なボディ３
２（ｂ）とを有する。典型的に、ピンヘッド３２（ａ）
は、ポリマー回路構造体上の導電性領域の近くに配置さ
れ、ピンの端領域３２（ｃ）は、導電性領域から遠い方
に配置され、拘束されない。たとえば、図３（ｂ）に示
されるように、ピンヘッドは、ポリマー回路構造体３３
の第２の面３３（ｂ）で導電性領域（図示されない）に
直接的に接合されてもよく、ピンの端領域は、ポリマー
回路構造体３３から遠ざかる方に延びる。再度、図４
（ａ）を参照するに、ピンヘッド３２（ａ）及び／又は
ピンボディ３２（ｂ）は、円形又は多角形（たとえば、
正方形）の断面を含む適当な断面を有する。本発明の実
施例において、ピンは、約２００ミクロン以下のピンボ
ディ径ｄと、約８００ミクロン以下のピンヘッド径Ｄ
と、約４ｍｍ以下のボディ長ｈとを有する。ピンがアレ
イ状であるとき、ピンは、モジュール内で適当なピッチ
ｐを有する。たとえば、平均ピッチは、約１５００ミク
ロン以下（たとえば、約１２７０ミクロン以下）であ
る。
【００２７】他の実施例において、ピンは、ピンヘッド
と、カラー若しくは湾曲部により分離されたボディ部と
を有する。このようなピンの例は、図４（ｂ）乃至４
（ｄ）に示される。図４（ｂ）及び４（ｃ）に示された
ピンは、ピンヘッド３２（ａ）と、ボディ部３２（ｅ）
及び３２（ｆ）と、ボディ部３２（ｅ）及び３２（ｆ）
の間に設けられたカラー３２（ｄ）とを含む。図４
（ｂ）に示されるように、カラー３２（ｄ）は、実質的
にピンヘッド３２（ａ）と同じ形状を有する。或いは、
カラー３２（ｄ）とピンヘッド３２（ａ）は、図４
（ｃ）に示されるように別々の形状でも構わない。図４
（ｄ）に示されたピンは、ピンヘッド３２（ａ）と、二
つのボディ部３２（ｅ）と３２（ｆ）の間に湾曲部３２
（ｇ）を含む非直線性ピンボディとを有する。
【００２８】ピンにカラー若しくは湾曲部が存在するこ
とによって、剛性板又は回路板のような構造体内のアパ
ーチャにピンを保持しやすくなる。たとえば、回路板若
しくは剛性板のような構造体は、ピンヘッドと、カラー
若しくは湾曲ボディ部の間のボディ部に固定される。ピ
ンヘッドと、カラー若しくは湾曲部は、構造体の動きを
制約することができるので、付加的なボンディング材料
（たとえば、はんだ）を用いて、或いは、用いることな
く、構造体を所定の位置に静止させる。ピンヘッド及び
カラーは、特に、ピンが配置されるアパーチャの径より
も大きい径を有する。ピン材料とアパーチャの両方若し
くは一方は、より大きいカラー若しくはピンヘッドがア
パーチャを通り抜けることができるように、変形可能な
材料を含有する。
【００２９】ポリマー回路構造体が形成された後、少な
くとも基板の一部分がポリマー回路構造体の第１の面の
少なくとも一部分を露出させるため除去される。第１の
面の露出した内側部分は、装置の実装に適した導電性領
域を露出する。基板材料の除去は、ピンがポリマー回路
構造体に接続される前、若しくは、後に行われる。
【００３０】ある種の実施例では、ポリマー回路構造体
の第１の面の全体が露出されるように、基板全体が取り
除かれる。他の実施例では、ポリマー回路構造体の第１
の面の対応した部分を露出させるため、基板の一部分が
取り除かれる。図３（ｃ）を参照するに、たとえば、基
板の一部分（たとえば、内側部分）は、ポリマー回路構
造体３３の第１の面３３（ａ）の対応した内側部分を露
出させるため除去される。ポリマー回路構造体３３に残
された基板の部分は、ポリマー回路構造体３３の周辺部
にフレーム３７を形成する。フレーム３７は、必要に応
じて、形成されたモジュールの一部として残される。
【００３１】基板材料は、適当な方法で取り除くことが
できる。たとえば、ウェットエッチング若しくはドライ
エッチング、平削り、及び、融除は、単独で又は適当に
組み合わされて、基板材料の所望の部分又は量を除去す
るため使用される。好ましくは、基板材料は、エッチン
グによって除去される。エッチングプロセスは、適当な
ウェットエッチング若しくはガスエッチングプロセスを
含む。基板材料除去プロセスの一例では、マスク（たと
えば、フォトレジスト）がポリマー回路構造体の反対側
の基板の外側周辺の表面に堆積される。被覆されていな
い基板の内側部分はエッチングによって除去され、ポリ
マー回路構造体３３の露出部分を取り囲むフレーム３７
が残る。
【００３２】ポリマー回路構造体が形成された後、一つ
以上の装置３１がポリマー回路構造体３３の露出した第
１の面３３（ａ）に実装される。装置３１は、ピン３２
がポリマー回路構造体３３の第２の面３３（ｂ）に接続
される前又は後に、ポリマー回路構造体３３に実装され
る。たとえば、図３（ｄ）に示されるように、基板材料
が除去され、ピン３２がポリマー回路構造体３３の第２
の面３３（ｂ）に接合された後、装置３１はポリマー回
路構造体３３の露出した第１の面３３（ａ）に実装され
る。
【００３３】図３（ｄ）及び３（ｅ）に示されるよう
に、実装された装置３１は、フレーム３７の内側で、ポ
リマー回路構造体３３のピン３２とは反対側の面に設け
られる。装置３１は、ポリマー回路構造体３３のピン３
２とは反対側の面に存在するので、実装された装置３１
は、モジュール内のピンの配置或いは本数を著しく阻害
することがない。ある種の実施例では、モジュールは少
なくとも約２０００本のピンを含む。他の実施例では、
モジュールは少なくとも約３０００本のピンを含む。
【００３４】装置は、適当なプロセスを用いてポリマー
回路構造体に実装される。たとえば、複数のはんだバン
プ又は導電ポストを有する装置は、はんだバンプ又は導
電ポストがポリマー回路構造体と装置の間に設けられ、
ポリマー回路構造体と装置を電気的に接続するように、
実装することができる。好ましくは、装置はフリップチ
ップ実装プロセスを用いてポリマー回路構造体に実装さ
れる。典型的なフリップチップ実装プロセスは、はんだ
バンプをチップ上に堆積させ、チップの表裏を逆にし、
はんだバンプをポリマー回路構造体上の導電性領域（た
とえば、パッド）と位置合わせし、接触させ、チップと
ポリマー回路構造体の間に電気接続を確立するためはん
だバンプをリフロー処理する。
【００３５】形成後、モジュール３０は、適当な構造体
に実装される。たとえば、モジュール３０は、ピン２２
を回路板のアパーチャに挿入することによって、回路板
に接続される。典型的に、回路板のアパーチャは、モジ
ュールを回路板に電気接続するため、はんだのような導
電材料を含む。回路板のアパーチャは、必要に応じて、
多数のＺＩＦ（零挿入力）ソケットを含む。
【００３６】本発明の実施例による好ましいモジュール
は、アパーチャ付きの剛性板を含む。このタイプのモジ
ュールの一例は、図５（ａ）に示される。モジュール４
０は、第１の導電性領域（図示しない）を含む第１の
面、及び、第２の導電性領域（図示しない）を含む第２
の面を有するポリマー回路構造体３３からなる。ピンヘ
ッド及びボディ部を有するピン３２は、第２の導電性領
域に接続される。ピンヘッドは第２の導電性領域に近い
方にあり、ピンボディは第２の導電性領域から遠い方に
ある。剛性板３８は、ポリマー回路構造体３３の第２の
面の近くに配置され、アパーチャを有し、ピン３２は剛
性板３８のアパーチャを通過する。装置３１は、フレー
ム３７の内側で、ピン３２とは反対面のポリマー回路構
造体３３の第１の面の第１の導電性領域に実装される。
【００３７】典型的に、剛性板は、ポリマー回路構造体
に隣接する（すなわち、ポリマー回路構造体と接触す
る）。ポリマー回路構造体に接続されたピンは、剛性板
のアパーチャに挿入され、ピンボディのそれぞれの部分
はアパーチャ内に置かれる。ピンヘッドと、ピンボディ
の端部は、通常、アパーチャの外側にある。たとえば、
ピンヘッド及びボディ端部は、剛性板の反対側表面を通
り越し、その外側まで延びる。
【００３８】モジュールコンポーネントを構造的に支持
することに加えて、剛性板は、モジュールの実装及び取
り外しをより簡単に実現させる。たとえば、モジュール
を回路板に挿入し、或いは、モジュールを回路板から取
り外すとき、力は、ポリマー回路構造体或いはピンの代
わりに、剛性板に加えられる。モジュールを回路板のよ
うな構造体に着脱するため、力を剛性板に加えることに
よって、ピン及びポリマー回路構造体に加わる応力は小
さくなるので、モジュールを取り付け又は取り外すとき
に、これらのコンポーネントが、破損、湾曲、若しく
は、引き裂ける可能性は減少する。
【００３９】ピンが剛性板のアパーチャ内に置かれる場
合、ピンは相互に電気的に絶縁される。たとえば、ピン
ボディは絶縁材料で被覆してもよく、これにより、被覆
されたピンボディが剛性板のアパーチャ側壁と接触した
ときに、剛性板とピンボディの間に電気的接触が生じな
くなる。他の例の場合、アパーチャ側壁は、非導電性で
あるので、各ピンは、アパーチャ内に設けられたとき、
互いに電気的に絶縁される。一部の実施例では、剛性板
は、絶縁材料だけからなる。
【００４０】図５（ｂ）には、剛性板３８の一例が示さ
れる。図５（ｂ）の剛性板３８は、頑丈なボディ４１と
複数のアパーチャ４２とを有し、複数のアパーチャ４２
は複数のピンを受容する。各アパーチャ４２の径は、ピ
ンのボディの径よりも僅かに大きい。典型的に、アパー
チャの径は約２００ミクロン以下である。アパーチャ４
２は、規則的なアレイ状に配置された対応したピンを受
容するため、規則的なアレイ状に図示されているが、ア
パーチャ４２は、不規則的なアレイ状でもよい。
【００４１】好ましくは、剛性板の少なくとも一つの主
要な表面は、研磨されないか、及び／又は、回路化され
ない（たとえば、光で画成された回路パターンを含まな
い）。この非研磨及び／又は非回路化剛性板をモジュー
ルで使用することにより、モジュールの全体的なコスト
が低下する。たとえば、ポリマー回路構造体が、セラミ
ック板のような剛性板上に直接形成される場合、セラミ
ック板の表面は、通常、回路構造体が形成される前に研
磨される。たとえば、典型的なセラミック板の製作プロ
セスにおいて、複数のセラミック粒子が緑色シートに成
形される。この緑色シートは、次に、セラミック板を形
成するようセラミック粒子を一体的に溶融するため、高
温で焼成される。これにより得られたセラミック板の表
面は、溶融粒子が表面に凹凸を形成するので、不均一に
なる。不均一な表面は、典型的に、ポリマー回路構造体
が平坦な表面上に形成され得るように、平坦になるまで
研磨される。ポリマー回路構造体原料が処理中に不均一
である場合、ポリマー回路構造体に形成される回路像は
歪む。
【００４２】しかし、本発明の実施例では、ポリマー回
路構造体は、剛性板とは無関係に（たとえば、上述の基
板上で）形成される。したがって、モジュールに使用さ
れる剛性板は、研磨されていない表面を有し、モジュー
ル内のポリマー回路構造体、ピン、及び、装置に適当な
構造的安定性を与える。その結果として、多種多様の剛
性板材料が装置モジュール内で使用され、装置モジュー
ルは優れた費用効果率で製作され得る。
【００４３】剛性板は、適当な方法で製作される。アパ
ーチャは、レーザードリル加工、エッチング、及び、パ
ンチ加工などの適当なプロセスを用いて無孔板に形成さ
れる。一例として、無孔導電ボディが、ポリイミド又は
ポリテトラフルオロエチレンのような絶縁材料でコーテ
ィングされる。次に、アパーチャ付きの剛性板を形成す
るため、コーティングされたボディに孔が穿孔される。
別の例では、無孔緑色シートは、大量のセラミック粒子
と、バインダを緑色シートに成形することにより製作さ
れる。アパーチャは、適当な方法を用いて緑色シートに
形成される。その後、アパーチャ付きの緑色シートは、
アパーチャ付きの剛性セラミック板を形成するよう焼成
される。
【００４４】剛性板は適当な材料を含有する。適当な剛
性板材料には、ポリイミド及びビスマレイミド−トリア
ジン(BT)樹脂のようなポリマー材料と、アルミナ及び窒
化アルミニウムを含む高温焼成されたセラミック材料
と、Invar、Kovar及びモリブデンのような金属とが含ま
れる。剛性板に選択された特定の材料とは無関係に、剛
性板は、好ましくは、約３５０℃以上の融点を有する材
料を含む。剛性板は適当なCTEを有し、剛性板のCTEは、
好ましくは、約１０ppm/℃未満である。
【００４５】剛性板が形成された後、ポリマー回路構造
体上のピンは、剛性板のアパーチャに部分的若しくは完
全に挿入され、ポリマー回路構造体は、剛性ボディに隣
接し、或いは、剛性ボディから離間する。たとえば、図
５（ｃ）に示されるように、ピン３２は、剛性板３８の
アパーチャに完全に挿入され、その結果として、ポリマ
ー回路構造体３３は剛性板３８に非常に接近し、ピンヘ
ッドは剛性板３８と接触する。ピンのボディはアパーチ
ャを通過し、ピンヘッドとボディ部の端領域は、剛性板
３８の反対側の面から外向きに延びる。これらの実施例
の場合、剛性板材料は、好ましくは、約９ppm/℃未満の
CTEを有する。
【００４６】他の実施例の場合、ピンは、剛性板のアパ
ーチャに部分的に挿入されるので、ポリマー回路構造体
及びピンヘッドは、剛性板から離間する。このような実
施利例では、ポリマー回路構造体上の装置も剛性板から
離れている。たとえば、図５（ｄ）に示されるように、
ピン３２は剛性板３８に挿入され、ピンヘッドとポリマ
ー回路構造体３３は、剛性板３８から離間する。図５
（ｄ）に示されるように、ピンのボディは直線的でもよ
い。他の実施例の場合、図５（ｅ）に示されるように、
ポリマー回路構造体３３に接合されたピン３２は、ピン
ヘッドと、ピンヘッドから離間したカラーとを有する。
ピンヘッドはポリマー回路構造体３３に接続してもよ
く、カラーは剛性板３８で止められる。ポリマー回路構
造体３３上でフレーム３７内に配置された装置３１は、
剛性板３８から離される。装置３１を剛性板３８から遠
ざけることは望ましい。たとえば、装置と剛性板の間の
距離を拡大することによって、装置は、剛性板と相対的
に非常に自由に動くこと（たとえば、膨張及び収縮）が
可能になるので、剛性板と装置の間で構造体が故障する
可能性は下がる。このような実施例において、剛性板
は、約１０ppm/℃以上のCTEを有する材料を含む。
【００４７】ピンが剛性板のアパーチャに挿入された
後、ピンの望ましい部分（たとえば、ボディ部）が剛性
板に接合される。エポキシ及びポリイミド接着剤のよう
なボンディング材料は、ピンを固定すべく、ピンを剛性
板のアパーチャ側壁に接続するため使用される。ある種
の実施例では、金属接合がアパーチャ壁とピンの間に形
成される。たとえば、剛性板内のアパーチャ壁は、Ti/C
u又は非電着性銅のような金属を含む金属性材料でコー
ティングされる。ピンはアパーチャに挿入され、構造体
は、金属性材料とピンの間で金属間結合を形成するため
加熱される。
【００４８】本発明の他の実施例は、第１の導電性領域
を含む第１の面及び第２の導電性領域を含む第２の面を
有するポリマー回路構造体を、第１の面が基板と隣接す
るように基板上に形成する工程と、剛性ボディ内のアパ
ーチャを上記第２の導電性領域と位置合わせする工程
と、上記ポリマー回路構造体の上記第１の面の少なくと
も一部分を露出させるため、上記基板の少なくとも一部
分を除去する工程と、上記第２の導電性領域に近い方の
第１の端部及び上記第２の導電性領域から遠い方の第２
の端部を有する導電ビア構造体を形成するため、上記ア
パーチャに導電性ペーストを堆積させる工程と、上記導
電ビア構造体の上記第２の端部にピンを接続する工程と
を有する方法である。この実施例は、図６（ａ）乃至６
（ｅ）を参照して説明される。
【００４９】図６（ａ）では、ポリマー回路構造体５３
が基板５４上に形成される。図６（ａ）に示されるよう
に、ポリマー回路構造体５３は、基板５４に隣接した第
１の面と、基板５４の反対側にある第２の面とを有す
る。第１の面は、複数の第１の導電性領域（図示しな
い）を有し、第２の面は、複数の第２の導電性領域５９
を有する。ポリマー回路構造体５３は、他の実施例に関
して既に説明したような適当なプロセス若しくは材料を
用いて形成される。ポリマー回路構造体５３は、他の実
施例に関して既に説明したような適当な寸法又は材料を
含む。
【００５０】図６（ｂ）及び６（ｃ）を参照するに、複
数のアパーチャ５７を有する剛性板５０は、第２の導電
性領域５９と並べられ、その結果として、アパーチャ５
７は、それぞれ、複数の第２の導電性領域５９の上に設
けられる。アパーチャ５７は、手動で、或いは、自動的
に位置合わせされ、剛性板５０は、既に説明した剛性板
と同じ特性又は異なる特性を有する。位置合わせされた
後、剛性板５０は、ポリマー回路構造体５３に接合され
る。適当なボンディングプロセス（たとえば、接着性ボ
ンディング）が使用される。
【００５１】導電材料は、剛性板５０のアパーチャ内に
堆積する。図６（ｄ）に示されるように、導電材料６１
は、アパーチャ５７の内側で、第２の導電性領域５９の
上に堆積する。好ましい実施例において、導電材料６１
は、はんだペーストのような導電ペーストである。導電
材料６１は、剛性板５０のアパーチャ５７に分離若しく
は分配される。堆積後、導電材料６１は、必要に応じ
て、硬化又はリフローされる。他の実施例において、導
電材料６１は、アパーチャ内で電気めっきされる。図６
（ｅ）に示すように、堆積した導電材料６１は、第２の
導電性領域５９の近くにある第１の端部と、第２の導電
性領域から遠い方にある第２の端部を有し、ビア構造の
形をなす。
【００５２】導電材料６１がアパーチャに堆積する前若
しくは後、又は、剛性板アパーチャを第２の導電性領域
と位置合わせする前若しくは後に、基板５４の少なくと
も一部分が除去される。これは、既に上記の実施例に関
して説明した方法と同じ方法又は異なる方法で実現され
る。たとえば、図６（ｄ）に示されるように、基板全体
を除去してもよい。他の実施例では、基板材料の一部分
（たとえば、内側部分）が、ポリマー回路構造体５３の
第１の面の対応した部分を露出させるため除去される。
【００５３】導電材料６１がアパーチャ内に堆積したと
き、ピン５２はビア構造体６４の第２の端部に接続され
る。ピン５２は、既に説明した実施例におけるピンと同
じ特性又は異なる特性を有し、はんだ付け、溶接、及
び、鍮付けを含む適当なプロセスを用いて、ビア構造体
６４の第２の端部に接続される。図６（ｅ）に示される
ように、ピンヘッドはビア構造体の第２の端部に連結さ
れ、ピン５２は、第２の導電性領域５９及びバイア構造
体６４を介して、ポリマー回路構造体５３と電気的につ
ながれる。
【００５４】一つ以上の装置５１は、既に説明した実施
例と同じ方法若しくは異なる方法で、ポリマー回路構造
体５３の露出した第１の面に実装される。図６（ｅ）に
示された装置５１は、たとえば、ピン５２がビア構造体
６４の第２の端部に接合された前、又は、後に実装され
る。
【００５５】以上の説明で使用された用語及び表現は、
本発明の説明のために使用され、本発明を限定するため
に使用されたものではなく、かつ、図示され、説明され
た事項若しくはその一部の均等物を除外する意図ではな
く、本発明の範囲を逸脱することなく種々の変形を行い
得ることに注意する必要がある。また、本発明のいずれ
かの実施例の一つ以上の特徴は、本発明の範囲を逸脱す
ることなく、本発明の他の実施例の他の一つ以上の特徴
と組み合わされる。
【００５６】以上の説明に関して更に以下のような態様
が考えられる。
【００５７】（付記１） 第１の面及び第２の面を有す
るポリマー回路構造体を、第１の面側が基板と隣接する
ように基板上に形成する工程と、上記ポリマー回路構造
体の上記第２の面にピンを接続する工程と、上記ポリマ
ー回路構造体の上記第１の面の少なくとも一部分を露出
させるため、上記基板の少なくとも一部分を除去する工
程と、上記ポリマー回路構造体の上記第１の面に装置を
実装する工程とを有する方法。
【００５８】（付記２） 上記ポリマー回路構造体は、
複数のポリマー層及び導電層を含み、上記ポリマー層及
び上記導電層の各層の厚さは、約２５ミクロン以下であ
る、付記１記載の方法。
【００５９】（付記３） 上記第２の面にピンを接続す
る工程は、上記ピンを上記ポリマー回路構造体の上記第
２の面に鍮付けする工程を有する、付記１記載の方法。
【００６０】（付記４） 上記基板の少なくとも一部分
を除去する工程は、エッチング工程を有する、付記１記
載の方法。
【００６１】（付記５） 上記接続されたピンを剛性ボ
ディのアパーチャに挿入する工程を更に有する付記１記
載の方法。
【００６２】（付記６） 上記ピンを上記アパーチャの
側壁に接続する工程を更に有する付記５記載の方法。
【００６３】（付記７） 上記基板はアルミニウム又は
シリコンを含む付記１記載の方法。
【００６４】（付記８） 上記基板の少なくとも一部分
を除去する工程は、上記基板の内側部分を除去する工程
を含む、付記１記載の方法。
【００６５】（付記９） 上記装置を実装する工程は、
フリップチップボンディングプロセスを用いて上記装置
を実装する工程を含む、付記１記載の方法。
【００６６】（付記１０） 第１の導電性領域を含む第
１の面及び第２の導電性領域を含む第２の面を有するポ
リマー回路構造体を、第１の面が基板と隣接するように
基板上に形成する工程と、剛性ボディ内のアパーチャを
上記第２の導電性領域と位置合わせする工程と、上記第
１の導電性領域を含む上記ポリマー回路構造体の上記第
１の面の少なくとも一部分を露出させるため、上記基板
の少なくとも一部分を除去する工程と、上記第２の導電
性領域に近い方の第１の端部及び上記第２の導電性領域
から遠い方の第２の端部を有する導電ビア構造体を形成
するため、上記アパーチャに導電材料を堆積させる工程
と、上記導電ビア構造体の上記第２の端部にピンを接続
する工程とを有する方法。
【００６７】（付記１１） 上記基板の少なくとも一部
分を除去する工程の後、露出した上記第１の導電性領域
に装置を実装する工程を更に有する、付記１０記載の方
法。
【００６８】（付記１２） 上記アパーチャに上記導電
材料を堆積させる工程は、上記導電材料を上記アパーチ
ャ内に分割する工程を含む、付記１０記載の方法。
【００６９】（付記１３） 上記基板の少なくとも一部
分を除去する工程は、上記基板の全体を除去する工程を
含む、付記１０記載の方法。
【００７０】（付記１４） 上記第２の端部に上記ピン
を接続する工程は、上記ピンのヘッドを上記導電ビア構
造体の上記第２の端部に接続する工程を含む、付記１０
記載の方法。
【００７１】（付記１５） 上記第２の端部に上記ピン
を接続する工程は、上記基板の少なくとも一部分を除去
する工程の後に行われる、付記１０記載の方法。
【００７２】（付記１６） 上記第２の端部に上記ピン
を接続する工程は、上記基板の少なくとも一部分を除去
する工程の前に行われる、付記１０記載の方法。
【００７３】（付記１７） 第１の導電性領域を含む第
１の面及び第２の導電性領域を含む第２の面を有するポ
リマー回路構造体と、上記第１の導電性領域上の装置
と、上記第２の導電性領域に接続され、上記第１の導電
性領域上の上記装置とは反対側に設けられたピンと、上
記ピンが中を通過するアパーチャを有する剛性板とを具
備し、上記ピンの両端は上記アパーチャの外側に設けら
れている装置モジュール。
【００７４】（付記１８） 上記剛性板はセラミックを
含む、付記１７記載の装置モジュール。
【００７５】（付記１９） 上記ピンは上記第２の導電
性領域に鍮付けされている、付記１７記載の装置モジュ
ール。
【００７６】（付記２０） 上記ピンは、ピンヘッド
と、上記ピンヘッドから離間したカラーとを含む、付記
１７記載の装置モジュール。
【００７７】（付記２１） 上記ポリマー回路構造体
は、複数のポリマー層及び導電層を有し、上記ポリマー
層及び上記導電層の各層の厚さは、約２５ミクロン未満
である、付記１７記載の装置モジュール。
【００７８】（付記２２） 上記ピンは上記アパーチャ
の側壁に接続されている、付記１７記載の装置モジュー
ル。
【００７９】（付記２３） 上記ピンは金属間結合を用
いて上記アパーチャの上記側壁に接続されている、付記
２２記載の装置モジュール。
【００８０】（付記２４） 上記ポリマー回路構造体に
近い方の上記剛性板の表面は研磨されていない、付記１
７記載の装置モジュール。
【００８１】（付記２５） 付記１記載の方法を用いて
製造された装置モジュール。
【００８２】（付記２６） 付記１０記載の方法を用い
て製造された装置モジュール。
【００８３】
【発明の効果】上記の通り、本発明の装置パッケージの
製造方法は、第１の面及び第２の面を有するポリマー回
路構造体を基板上に製作する。第１の面は基板に隣接す
るよう形成される。ピンは回路構造体の第２の面に接合
される。基板の少なくとも一部分は回路構造体の第１の
面の対応した少なくとも一部分を露出させるため除去さ
れ、回路構造体の露出した第１の面に装置が実装され
る。
【００８４】本発明によれば、第１に、ピンと装置が回
路構造体の反対面にあるため、非常に多数のピン及び装
置をモジュールに設けることが可能になる。第２に、ピ
ンが反対側に配置されるので、適当な高さを有する冷却
素子（たとえば、ヒートシンク）を装置側に配置するこ
とができる。第３に、装置とピンがポリマー回路構造体
の反対面に設けられるので、装置（すなわち、装置内の
ゲート）とピンの間の回路経路の長さは、非常に短くす
ることができる。回路経路が短くなるのに伴って、装置
とピンの間で信号及び電力をより迅速に伝達することが
できるようになり、コンピュータ動作が潜在的に高速化
される。
【図面の簡単な説明】
【図１（ａ）】モジュールの片面にピン及び装置を有す
る装置モジュールの断面図である。
【図１（ｂ）】図１（ａ）に示された装置モジュールの
平面図である。
【図２（ａ）】ピン及び装置がモジュールの別々の面に
設けられた装置モジュールの断面図である。
【図２（ｂ）】装置が隠れ線で描かれた図２（ａ）に示
された装置モジュールの平面図である。
【図３（ａ）】装置モジュールの形成に使用される構造
体の断面図である。
【図３（ｂ）】装置モジュールの形成に使用される構造
体の断面図である。
【図３（ｃ）】装置モジュールの形成に使用される構造
体の断面図である。
【図３（ｄ）】装置モジュールの断面図である。
【図３（ｅ）】装置が隠れ線で描かれた図３（ｄ）に示
された装置モジュールの平面図である。
【図４（ａ）】ピンのアレイの断面図である。
【図４（ｂ）】ピンの断面図である。
【図４（ｃ）】ピンの断面図である。
【図４（ｄ）】ピンの断面図である。
【図５（ａ）】装置モジュールの断面図である。
【図５（ｂ）】剛性回路板の平面図である。
【図５（ｃ）】装置モジュール部の拡大断面図である。
【図５（ｄ）】装置モジュール部の拡大断面図である。
【図５（ｅ）】カラー付きのピンを有する装置モジュー
ルの断面図である。
【図６（ａ）】装置モジュールの形成に使用される構造
体の断面図である。
【図６（ｂ）】装置モジュールの形成に使用される構造
体の断面図である。
【図６（ｃ）】装置モジュールの形成に使用される構造
体の断面図である。
【図６（ｄ）】装置モジュールの形成に使用される構造
体の断面図である。
【図６（ｅ）】装置モジュールの形成に使用される構造
体の断面図である。
【符号の説明】
１０ 装置モジュール １１ 装置 １２ ピン １３ ポリマー回路構造体 １４ ボディ ２０ 装置モジュール ２１ 装置 ２２ ピン ２３ ポリマー回路構造体 ２４ 剛体板 ３０ モジュール ３１ 装置 ３２ ピン ３２（ａ） ピンヘッド ３２（ｂ） ボディ ３２（ｃ） 端領域 ３２（ｄ） カラー ３２（ｅ），３２（ｆ） ボディ部 ３２（ｇ） 湾曲部 ３３ ポリマー構造体 ３３（ａ） 第１の面 ３３（ｂ） 第２の面 ３５ 基板 ３７ フレーム ３８ 剛性板 ４０ モジュール ５０ 剛性板 ５２ ピン ５３ ポリマー回路構造体 ５４ 基板 ５７ アパーチャ ５９ 導電性領域 ６１ 導電材料 ６４ ビア構造体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 トマス ジェイ マッシンギル アメリカ合衆国，カリフォルニア 95066, スコッツ・ヴァレイ，ノースリッジ・ドラ イヴ 170番 (72)発明者 高橋 康仁 アメリカ合衆国，カリフォルニア 95129, サン・ノゼ，エングルウッド・ドライヴ 5234番 (72)発明者 レイ ジャン アメリカ合衆国，カリフォルニア 95148, サン・ノゼ，レイクサイド・ドライヴ 4078番

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 第１の面及び第２の面を有するポリマー
    回路構造体を、第１の面側が基板と隣接するように基板
    上に形成する工程と、 上記ポリマー回路構造体の上記第２の面にピンを接続す
    る工程と、 上記ポリマー回路構造体の上記第１の面の少なくとも一
    部分を露出させるため、上記基板の少なくとも一部分を
    除去する工程と、 上記ポリマー回路構造体の上記第１の面に装置を実装す
    る工程とを有する方法。
  2. 【請求項２】 第１の導電性領域を含む第１の面及び第
    ２の導電性領域を含む第２の面を有するポリマー回路構
    造体を、第１の面が基板と隣接するように基板上に形成
    する工程と、 剛性ボディ内のアパーチャを上記第２の導電性領域と位
    置合わせする工程と、 上記第１の導電性領域を含む上記ポリマー回路構造体の
    上記第１の面の少なくとも一部分を露出させるため、上
    記基板の少なくとも一部分を除去する工程と、 上記第２の導電性領域に近い方の第１の端部及び上記第
    ２の導電性領域から遠い方の第２の端部を有する導電ビ
    ア構造体を形成するため、上記アパーチャに導電材料を
    堆積させる工程と、 上記導電ビア構造体の上記第２の端部にピンを接続する
    工程とを有する方法。
  3. 【請求項３】 第１の導電性領域を含む第１の面及び第
    ２の導電性領域を含む第２の面を有するポリマー回路構
    造体と、 上記第１の導電性領域上の装置と、 上記第２の導電性領域に接続され、上記第１の導電性領
    域上の上記装置とは反対側に設けられたピンと、 上記ピンが中を通過するアパーチャを有する剛性板とを
    具備し、上記ピンの両端は上記アパーチャの外側に設け
    られている装置モジュール。
  4. 【請求項４】 請求項１記載の方法を用いて製造された
    装置モジュール。
  5. 【請求項５】 請求項２記載の方法を用いて製造された
    装置モジュール。
JP2000340599A 1999-11-09 2000-11-08 装置モジュールの製造方法 Expired - Fee Related JP4633911B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/437,736 US6448106B1 (en) 1999-11-09 1999-11-09 Modules with pins and methods for making modules with pins
US437736 1999-11-09

Publications (2)

Publication Number Publication Date
JP2001196498A true JP2001196498A (ja) 2001-07-19
JP4633911B2 JP4633911B2 (ja) 2011-02-16

Family

ID=23737674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000340599A Expired - Fee Related JP4633911B2 (ja) 1999-11-09 2000-11-08 装置モジュールの製造方法

Country Status (2)

Country Link
US (1) US6448106B1 (ja)
JP (1) JP4633911B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094457A (ja) * 2007-09-18 2009-04-30 Olympus Corp 積層実装構造体及び積層実装構造体の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
CN2652088Y (zh) * 2002-09-20 2004-10-27 日本特殊陶业株式会社 由树脂制成的带有插脚的电路板
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US20070045120A1 (en) * 2005-09-01 2007-03-01 Micron Technology, Inc. Methods and apparatus for filling features in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
JP2008277525A (ja) * 2007-04-27 2008-11-13 Shinko Electric Ind Co Ltd ピン付き基板並びに配線基板および半導体装置
SG149710A1 (en) 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148850A (en) * 1980-04-14 1981-11-18 Ibm Method of forming sealer
JPS6373650A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
JPH05501638A (ja) * 1989-11-29 1993-03-25 オリン コーポレイション 金属製ピン格子列パッケージ

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231154A (en) 1979-01-10 1980-11-04 International Business Machines Corporation Electronic package assembly method
US4418857A (en) * 1980-12-31 1983-12-06 International Business Machines Corp. High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US4517021A (en) 1983-10-28 1985-05-14 A. E. Staley Manufacturing Company Semi-crystalline fructose
US4514752A (en) * 1984-04-10 1985-04-30 International Business Machines Corporation Displacement compensating module
US4616406A (en) * 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
US4618739A (en) 1985-05-20 1986-10-21 General Electric Company Plastic chip carrier package
US4874721A (en) * 1985-11-11 1989-10-17 Nec Corporation Method of manufacturing a multichip package with increased adhesive strength
US4965227A (en) 1987-05-21 1990-10-23 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
DE3817600C2 (de) * 1987-05-26 1994-06-23 Matsushita Electric Works Ltd Verfahren zur Herstellung einer Halbleitervorrichtung mit einem keramischen Substrat und einem integrierten Schaltungskreis
US4812191A (en) 1987-06-01 1989-03-14 Digital Equipment Corporation Method of forming a multilevel interconnection device
US4791075A (en) * 1987-10-05 1988-12-13 Motorola, Inc. Process for making a hermetic low cost pin grid array package
US4861944A (en) 1987-12-09 1989-08-29 Cabot Electronics Ceramics, Inc. Low cost, hermetic pin grid array package
EP0331500B1 (en) 1988-03-04 1993-01-07 Kabushiki Kaisha Toshiba Brazing paste for bonding metal and ceramic
JP2548602B2 (ja) 1988-04-12 1996-10-30 株式会社日立製作所 半導体実装モジュール
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US4970781A (en) 1989-08-10 1990-11-20 Olin Corporation Process plate for plastic pin grid array manufacturing
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
US5008770A (en) 1990-02-20 1991-04-16 The United States Of America As Represented By The Secretary Of The Air Force Filter pin integrated circuit socket kit
US5258236A (en) 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
US5337219A (en) 1991-06-24 1994-08-09 International Business Machines Corporation Electronic package
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
JPH05183019A (ja) 1991-12-27 1993-07-23 Hitachi Ltd 半導体装置およびその製造方法
US5268065A (en) 1992-12-21 1993-12-07 Motorola, Inc. Method for thinning a semiconductor wafer
US5447871A (en) 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
US5796164A (en) * 1993-05-11 1998-08-18 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
US5362985A (en) 1993-05-27 1994-11-08 Ma Laboratories, Inc. Packaged integrated circuit add-on card and method of manufacture
US5548486A (en) * 1994-01-21 1996-08-20 International Business Machines Corporation Pinned module
JPH07221104A (ja) 1994-01-28 1995-08-18 Fujitsu Ltd 半導体装置の製造方法及び半導体装置及び電極ピン形成用マスク及び電極ピン形成用マスクを用いた試験方法
US5734555A (en) * 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
US5517754A (en) 1994-06-02 1996-05-21 International Business Machines Corporation Fabrication processes for monolithic electronic modules
JPH07335783A (ja) * 1994-06-13 1995-12-22 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5468995A (en) 1994-07-05 1995-11-21 Motorola, Inc. Semiconductor device having compliant columnar electrical connections
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5743009A (en) * 1995-04-07 1998-04-28 Hitachi, Ltd. Method of making multi-pin connector
WO2004100260A1 (ja) * 1995-05-19 2004-11-18 Kouta Noda 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
US5627405A (en) 1995-07-17 1997-05-06 National Semiconductor Corporation Integrated circuit assembly incorporating an anisotropic elecctrically conductive layer
US5850691A (en) * 1995-07-20 1998-12-22 Dell Usa, L. P. Method for securing an electronic component to a pin grid array socket
US5653019A (en) * 1995-08-31 1997-08-05 Regents Of The University Of California Repairable chip bonding/interconnect process
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
US6125529A (en) * 1996-06-17 2000-10-03 Thermometrics, Inc. Method of making wafer based sensors and wafer chip sensors
US5786630A (en) * 1996-08-07 1998-07-28 Intel Corporation Multi-layer C4 flip-chip substrate
US5900312A (en) * 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US5818697A (en) * 1997-03-21 1998-10-06 International Business Machines Corporation Flexible thin film ball grid array containing solder mask
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148850A (en) * 1980-04-14 1981-11-18 Ibm Method of forming sealer
JPS6373650A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
JPH05501638A (ja) * 1989-11-29 1993-03-25 オリン コーポレイション 金属製ピン格子列パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094457A (ja) * 2007-09-18 2009-04-30 Olympus Corp 積層実装構造体及び積層実装構造体の製造方法
US10244639B2 (en) 2007-09-18 2019-03-26 Olympus Corporation Method of manufacturing stacked mounting structure

Also Published As

Publication number Publication date
US6448106B1 (en) 2002-09-10
JP4633911B2 (ja) 2011-02-16

Similar Documents

Publication Publication Date Title
US6298551B1 (en) Methods of forming compliant interface structures with partially open interiors for coupling two electrically conductive contact areas
JP3280394B2 (ja) 電子装置
US5938452A (en) Flexible interface structures for electronic devices
EP0624904B1 (en) A multi-layer wiring board and a manufacturing method thereof
KR100188620B1 (ko) 전자적 패키지
US9412677B2 (en) Computer systems having an interposer including a flexible material
US8198140B2 (en) Wiring substrate for mounting semiconductors, method of manufacturing the same, and semiconductor package
JP3898891B2 (ja) バイアプラグアダプター
US6297141B1 (en) Mounting assembly of integrated circuit device and method for production thereof
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
US7071569B2 (en) Electrical package capable of increasing the density of bonding pads and fine circuit lines inside a interconnection
JP2014168094A (ja) 超小型電子部品パッケージ及びそのための方法
US6277672B1 (en) BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
JPH06350020A (ja) マルチチップ集積回路モジュール及びその製造方法
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JP2004221583A (ja) 平衡積層構造（ｂａｌａｎｃｅｄｌａｍｉｎａｔｉｏｎ）を利用したフレックス（ｆｌｅｘ）・ベースのＩＣパッケージ構造
US6331447B1 (en) High density flip chip BGA
JP2001196498A (ja) ピン付きモジュール及びピン付きモジュールの製造方法
US20010016370A1 (en) Low cost decal material used for packaging
JP3907845B2 (ja) 半導体装置
JP3589928B2 (ja) 半導体装置
JP2002231765A (ja) 半導体装置
US6755229B2 (en) Method for preparing high performance ball grid array board and jig applicable to said method
JP3783754B2 (ja) 絶縁性基板および半導体装置および半導体実装装置
TWI404482B (zh) 電路板及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees