JPH05501638A - 金属製ピン格子列パッケージ - Google Patents

金属製ピン格子列パッケージ

Info

Publication number
JPH05501638A
JPH05501638A JP3500561A JP50056191A JPH05501638A JP H05501638 A JPH05501638 A JP H05501638A JP 3500561 A JP3500561 A JP 3500561A JP 50056191 A JP50056191 A JP 50056191A JP H05501638 A JPH05501638 A JP H05501638A
Authority
JP
Japan
Prior art keywords
package
row
holes
metal
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3500561A
Other languages
English (en)
Inventor
マフリカー ディーパック
Original Assignee
オリン コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリン コーポレイション filed Critical オリン コーポレイション
Publication of JPH05501638A publication Critical patent/JPH05501638A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 金属製ビン格子列パッケージ 本発明は広範囲に適用されるか、特に電子装置を収納する金属パッケージに適し ている。特に、本発明は金属あるいは金属合金のベース部を有するエポキシて密 封されたビン格子列タイプのパッケージに関するものである。
典型的マイクロエレクトロニクス装置は、シリコン、ゲルマニウム、あるいはガ リウム砒化物のような半導体材料から製造される。半導体材料は、1つの表面上 に形成された回路を有した全体的に長方形の構造に、ダイ内で形成される。その 表面の外周に沿って、外部構造物との電気的な相互連結を容易にするための入力 /出力パッドが設けられている。
半導体は壊れ易く、湿分と機械的な損傷から防護することを必要としているうこ の防護はパッケージによって行われる。前記パッケージはまた、半導体装置と外 部回路との間で電気信号を運ぶための導電装置を含んでいる。
空間的な要求を最小にし、電子回路と外部回路との間の相互連結の密度を大きく する1つのパッケージの設計に、ビン格子列パッケージがある。従来技術による ビン格子列パッケージは、眉間に電導回路を存した多層アルミナ(A I 20 f )基板からなっている。この回路の端部は、端末ビンか鑞接されている複数 個の電導バッドになっている。ビンは、概ね規則正しい列状になっている。
プライヤー灰地による米国特許第4.821.151は、セラミックのビン格子 列パッケージを開示している。
モールド成形されたプラスチックのビン格子列パッケージもまた当業界で知られ ている。チャイア氏による米国特許第4,688,152に開示されている一形 態においては、孔を介してめっきを施した印刷回路の配線盤かパッケージのベー スとなっている。この印刷された回路盤の1つの表面上に集積回路装置で接着さ れる。導線か集積回路装置と盤上の回路トレースとを電気的に相互連結する。回 路トレースの端部は端末ビンを含んだ電導リングになっており、前記ビンは印刷 された配線盤を貫通し、盤の反対側の面から突出している。集積回路と、配線接 着部と、回路トレースとを有した表面がモールド成形の型の中へ収納される。
さらに、他のモールド成形されたプラスチック製ビン格子列パッケージか、ブリ ッジ民地による米国特許第4.816,426に開示されている。この特許は、 テープに予め接着された端末ビンを有した回路テープを開示している。ビンがテ ープ上に形成された回路トレースに対して電気的に相互連結されている。次にこ の組立体がポリマー樹脂の中へ部分的に入れられる。
セラミックのビン格子列パッケージは優れた信頼性を有しているが、壊れ易く、 高価で、熱伝導性が悪い。ビン格子列パッケージの主な利点の1つは、電気的な 相互連結が可能な数が多いことである。集積回路か複雑になればなるほど、作動 中に発生する熱も多くなる。もしも、この熱か除去されなければ、装置の作動寿 命も減少する。
作動温度が10°C上昇するごとに、装置の実効作動寿命は5096減少すると 推定されている。
プラスチックのビン格子列パッケージは壊れにくく、セラミックのビン格子列パ ッケージよりも製造費かかなり廉価である。プラスチック製ビン格子列パッケー ジの熱特性は、上述の米国特許第4,816,426の中で開示されているよう に、パッケージ本体中へ金属の熱拡散体を成形することによって改善することが できる。その様なパッケージは例外的な特性を示すが、露出したプラスチックの 面積か大きいと、プラスチックのビン格子列パッケージは湿分の浸透を受け易く なる。
セラミックパッケージの製造費を安くして、その密封性と信頼性を得、またプラ スチックのビン格子列パッケージの温度特性を改善することの1つの方法は、金 属のビン格子列パッケージを採用することである。「金属のビン格子列パッケー ジ」と題する新製品についての東芝報告の中に、密封性のある金属のビン格子列 パッケージが開示されている。この報告では、複数個の端末ビンを有した印刷さ れた配線盤回路が開示されている。ビンは、配線盤を出て金属ベースを貫通して いる。絶縁シールが端末ビンと金属パッケージのベースとを電気的に隔離してい る。
絶縁シールの構造は開示されていない。゛ボロシリケートの様な金属の密封ガラ ス構造になった円筒形状の孔のあいた予成形物(プリフォーム)であるように見 える。
これらの予成形物はハイブリッドパッケージの中でビンの導通と金属のパッケー ジベースとを絶縁するために使用される。絶縁シールの例は、サビンガー代地に よる米国特許第4,706,382、およびアハーン代地による米国特許第4, 716,082に示されている。
絶縁シールを用いることの欠点は、費用と組立ての困難さにある。ガラスあるい はプラスチックいずれかの予成形物が各端末ビン上に挿入される。次に、各端末 ビンか絶縁シールの形成の前に、金属ベースの中で整列される。もしも、シール かガラスである場合、ガラスの熱膨張率が、パッケージベースと端末ビンの熱膨 張率とに近く(約1096の範囲内)なるように慎重に選択しなければならない 。その属性として、ガラスは壊れ易いので、ガラスの破損と電気絶縁の損失とか 潜在的な問題となる。
従って、本発明の目的は、モールド成形されたプラスチックのパッケージの費用 面での利点を維持しなから、セラミックとプラスチックのパッケージを上回る改 善された温度特性を有した金属のピン格子列パッケージを提供することにある。
本発明のさらに他の目的は、大気に露出されたプラスチックの量を制限すること によって、水の浸透を最小にすることにある。電気的な絶縁のために貫通接続を 採用しないことが本発明の利点である。さらに、金属のパッケージ構造物が従来 技術による打抜き技術によって簡単に成形できることも本発明の他の利点である 。集積回路装置からの熱の伝導を最大にするために、金属ベースの構造物が銅あ るいはアルミニウム、あるいはこれらの金属の合金のいずれかであってもよいこ とも本発明の特徴である。
本発明のさらに他の特徴は、接着度を最大にするために、金属パッケージの構造 物には、他の金属あるいは耐。
高温性のある酸化物の層を被覆してもよいことにある。
このようにして金属のビン格子列パッケージが提供される。パッケージは、カバ 一部と、金属あるいは金属合金のベース部とを有している。ベース部は順番に列 状になった孔を存している。カバ一部とベース部との間には回路が配置されてい る。前記回路に対して複数個の端末ビンが電気的に相互連結されている。ビンは 、パッケージのベースにおける順番に列状になった孔の中を外へ延在している。
不電導性の密封剤がカバ一部との両方に接着し、またベース部を回路に接着して いる。不電導性の密封剤はさらに列状の孔の中へ延在し、端末ビンを金属あるい は金属合金のベース部と電気的に絶縁している。
上述した本発明の目的、特徴および利点は、以下の説明と図面とから一層明らか になるだろう。
第1図は本発明によるパッケージのベース部と回路との間の関係を示した頂部平 面図である。
第2図は本発明の金属のピン格子列パッケージの組立前の断面図である。
第3図は本発明の金属のピン格子列パッケージの断面図である。
第4図は本発明の1つの実施例に関して、端末ビンを電気的に絶縁するための手 段の断面図である。
第5図は本発明の第2の実施例に関して、金属のピン格子列パッケージの断面図 である。
第1図は、本発明によるピン格子列パッケージIOの一部分を頂部平面図として 示している。前記パッケージ10は、ベース部12と回路14から成っている。
ベース部I2と回路I4の同には、第1のポリマー密封剤16か配置されている 。ベース部12の外周寸法(すなわち長さと幅の合計)は、第1ポリマー密封剤 16の外周寸法より大きく、これは回路14の外周寸法より大きい。
パッケージ構造は正方形であり等しい長さと幅を有する従来型のピン格子列パッ ケージとして示されているが、パッケージIOは長方形あるいは本発明に関する どのような希望形状をしていてもよい。
回路16と第1ポリマー密封剤16との両方にパーソナリティ窓18が形成され ており、集積回路装置(図示せず)をベース部12に対して直接接着することが できるようになっている。
回路14は、少なくとも1つの金属層と、好ましくは、少なくとも1つの不電導 性の支持層20とから成っている。前記不電導性の支持層20は、セラミック、 ガラス、あるいはポリマーのような、どのような不電導性の媒体であってもよい 。ポリマー支持層は、ガラス充填したエポキシのように剛性が大きくてもよいし 、あるいはポリイミドのように可撓性かあってもよい。1つの適当なポリイミド としては、デュポン社で生産されているカプトンがある。
電導性のある金属層22は、例えば、積層によって不電導性の支持層20に接着 される。前記電導性金属層は全体的に極めて薄く、その厚さは約0.018ma +(0,000フインチ)のオーダーから約0.071mm(0,0028イン チ)のオーダーになっている。比較的小さな断面積の回路トレースを流れる電流 容量を適性量に確保するために、銅あるいは希薄銅合金のような大きな電導層を 有した金属が、好ましくは、電導層22を形成している。前記電導層は複数個の 回路トレース23と端末のビン接続部24とに成形される。
電導装置は、代表的には、ホトリトグラフィー法によってパターン化される。簡 単にいうと、この方法は電導金属層22の上に光電性絶縁塗料を塗付することを 含む。
希望の回路パターンあるいはその逆像を画定したマスクが絶縁塗料の上に配置さ れる。光源が前記マスクによって覆われていない領域を照らす。光電性絶縁材料 はその照らされた領域においてポリマー化し、第1溶剤に対して溶けなくなる。
したがってこの第1溶剤の中での溶解作用にり、ポリマー化されていない光電性 絶縁材料が除去される。次に、この露出した金属箔は、適当な酸あるいは酸の組 合わせを用いることによって食刻され、その下にあるポリイミド層が露出される 。食刻剤である酸を洗浄した後で、第2溶剤かポリマー化された絶縁材料を溶か すことによって除去する。希望の導線パターンになった金属回路トレース23が 残る。写真リトグラフの技術は、当業界で知られているような正あるいは逆の光 電性絶縁材料のいずれにも適用することができる。
第1図は、図面を明確にするために、接続部24の一部分のみから生じた回路ト レース23を示している。一般的には、回路トレース23は各々の、あるいは大 部分の回路トレースから生じ、パーソナリティ窓18のところで終っている。接 続部の全数は、採用したホトリトグラフィー法の解像度、およびベース部12と 、パーソナリティ窓18との寸法によってのみ制限される。数百の接続部14を 含むことは、回路14に関する本発明の範囲の内にある。
端末のピン接続部24は、回路トレース23との結合において形成された金属化 領域26を含む。開口28が各々の金属化領域とその下の支持層との中心を貫通 している。開口28の直径は端末ピンを受領めるための寸法を有している。
第2図は、組立てる前の金属製ビン格子列パッケージ10−の断面図を示してい る。端末ピン30が開口28によって回路14を通過している。端末ピン30は とのような機械加工可能な電導性材料で形成されていてもよい。端末ピン30は 、好ましくは、挿入と引抜きとを繰返す間に変形に耐えられるような十分な引張 強度を有している。好ましくは端末ピンは、銅あるいはC510(これは燐青銅 としても知られており、その公称成分は、3.5〜4.9重量%の錫と、0.0 3〜0.35重量%の燐と、残りの銅とからなっている)のような銅合金から形 成される。あるいは、KOVAR(F e −N i −Co〆合金の商品名) のような鉄・ニッケル合金を用いてもよい。端末ピン30には、以下に述へるよ うに、鑞接性と粘着性とを強化するために、他の金属を被覆してもよい。
前記端末ピン30は、接続部24に対して電気的に相互連結されている。この電 気的な相互連結は、前述した米国特許第4,816,426に開示されているよ うな機械的な接触によって、あるいはチャン代地による米国特許第4.965. 277に開示されているような鑞接のような技術によってなされてもよい。鑞ペ ーストはスクリーン印刷のような手順によって接続部24の金属化領域26に塗 付される。ピンを挿入した後、この組立体を鑞を溶かして流れさせるのに十分な 温度にまで加熱することによって鑞接続がなされる。例えば、60重量%の鉛と 、40重量%の錫とから成る鑞ペーストは、約250°Cて溶けて流れるであろ う。
溶融点か約275°C以下であり、接続部24の金属化領域26および端末ピン 30に対して接続可能なものならとのような鑞でもよい。温度の制限は不電導性 の支持層20に関連する。約275°C以上の温度においては、ポリイミドか劣 化し始める。もちろん、もしも、熱的にさらに抵抗性のある支持層か採用される ならば、最高温度と適当なはんだの数とは増加する。
シリコンベースの半導体回路のような集積回路装置32が、回路トレース23に 対して電気的に相互連結されている。この電気的な相互連結は、接続ワイヤ34 によってなされる。接続ワイヤ34は薄く、直径か0.025mm(0,001 インチ)の、オーダーのものであり、銅、アルミニウム、金あるいはそれらの合 金で形成される。前記接続ワイヤは、熱音波接着あるいは熱圧着のようなワイヤ 接続法によって、集積回路装rI132と回路トレース22とに接続される。
接続ワイヤ34の他に、電導性の金属層22で形成された箔導線(図示せず)が 片持梁状になってパーソナリティ窓18の中へ延在していてもよい。この箔導線 は、次に、テープ自動接着(TAB)法として知られている技術による熱圧着に よって集積回路装置32の入力/出力パッドに接着される。
回路14と、それに接続された端末ピン30と、それに接続された装置32とか らなる回路組立体は、ベース部I2とカバ一部36との間に配置される。端末ピ ン32はベース部12に形成された第1列の孔35を貫通している。ベース部1 2は金属あるいは金属合金で形成されている。電子装置32からの熱をベース部 12を介して発散させるのを最大にするためには、ベース部か好ましくは鋼、ア ルミニウム、あるいはそれらの合金で形成されているとよい。最も好ましくは、 ベース部は、アルミニウム合金3003 (公称組成は、Cuo、os−0,2 0重量%と、Si0.6重量%以下、Fe017重量%以下、ZnO,1重量% 以下、残部としてのアルミニウム)のようなアルミニウム幕府合金から成ってい る。アルミニウムとアルミニウム基合金が好ましいのは、それらが電子装置から 熱を発散させるのに銅と同しように効果的であり、また密度か銅の密度の60% しかないからである。アルミニウム基合金のパッケージの熱特性は銅あるいは銅 合金ベースのパッケージの熱特性とほぼ等価であり、しかも、重さはその60% しかない。パッケージの重さが減ることは航空宇宙産業のような適用例や、また 急速な加速を受けるパッケージのように過大な荷重かかかることかペナルティ− となる場合には望ましいことである。
前記第1列の孔35は回路14に形成された開口28と同じ形状を有している。
第1列の孔35を含む孔の直径は、端末ピン30がベース部12と接触しないで 孔を貫通するのに十分な大きさとなっている。
孔35の列は、ドリリングや、穿孔、打抜き、あるいは化学的切削加工のような 、とのような適当な金属除去技術で行ってもよい。プロセス再現性と、プロセス 加工率との二つの観点からいうと、第1列の孔35を形成するには、打抜きある いは穿孔が好ましい。
カバ一部36は、第2ポリマー密封剤38に接着されるとのような材料で形成さ れていてもよい。カバ一部36は熱硬化性ポリマー、熱可塑性ポリマー、セラミ ック、金属および金属合金、またサーメットや、サーブラスのような混合材料か ら成るグループから選択される。材料の選択は、金属のピン格子列パッケージの 適用と望みの特性に依存している。予成形されたエポキシカバーのような成形さ れたプラスチックのカバ一部36は、廉価で、ポリマー密封剤に対する接着性が 良好で、軽量であるという長所を提供する。しかしなから、湿分の浸透か問題で ある。
セラミック製のカバ一部は軽量であり、金属製のピン格子列パッケージの全体に 対して剛性を与えるという長所を有している。しかしなから、酸化アルミニウム (Al2O2)のような最も一般的なセラミックは約4.9 X I O−7/ ’Cの熱膨張率を有している。鋼とアルミニウムは約170 X 10−7/” C以上の熱膨張率を有している。このように熱膨張率が異なっていることによっ て、電子装置32を壊すのに十分厳しい温度周期の間に、パッケージは屈曲して くるという結果になる。
最も好ましくは、カバ一部36は金属あるいは金属合金から選択される。カバ一 部36はベース部12と同じ組成を存しているか、あるいは異なった合金を選択 してもよい。例えば、ベース部12は銅あるいはCI 10(公称成分か999 0重量%の銅と最大酸素濃度0.05%の電解質の強い銅)のような大きな熱伝 導度を有した銅ベースの合金から選択してもよい。カバ一部36はC724(公 称組成Cu84.3重量96、Ni13.096、Al1.0%、Mn0.5% 、Mg0.2%)のような高強度の銅合金から選択してもよい。
熱伝導率は希薄鋼基合金の中で最大になっている。カバーを形成している降伏強 度か大きな合金か金属のピン格子列パッケージlO″の剛性に寄与している。パ ッケージの重さを最小化するために、ベース部とカバ一部との両方ともアルミニ ウム基合金であってもよい。
不電導性の密封装置が第1ポリマー密封剤16および第2ポリマー密封剤38と して設けられている。密封剤の不電導特性によって、端末ピン30と、電導性の ある金属層22と、ベース部12と、カバ一部36との間は電気的に絶縁される 。第1ポリマー密封剤の層16と第2ポリマー密封剤の層30とは接着的にある いはペースト状あるいは液体状の分離シートとして設けられ、スクリーン印刷の ようなプロセスによって付着(デポジット)させてもよい。
不電導性の密封剤は、不電導性の支持層20の熱劣化を防ぐために、約275° C以下の温度で硬化するポリマー接着剤から選択される。ポリマー密封剤は当業 界において「半導体級」として知られているものから選択される。この半導体級 の接着剤は硬化反応の間、標準の接着剤よりも少ない量のイオン性汚染物を解放 する。イオン性汚染物は望ましくない。これらは接続ワイヤ34あるいは電子装 置32の金属化表面上に沈積して、腐食と装置の損傷に倒る。
不電導性の密封剤は、好ましくは、エポキシのような熱硬化性のポリマー樹脂か ら選択される。1つの適当なエポキシはカルフォルニア州ガーデニア市のアブレ スティック・ラボ社によって生産されているアブレスティック550である。こ の接着剤は、約125°Cから約175°Cまての温度と約35 glal ( 0,5p s i)から約105g/CIIr(1,5ps i)までの圧力に まで加熱された時に硬化し、かつ十分な流れを得る。圧力はクランプの使用によ って与えられる。
第2の接着層38は第1の接着層16と本質的に同じ外周寸法を有している。第 2のポリマー密封剤の層38は回路14より大きく、またベース部12あるいは カバ一部36よりは小さい。
第1のポリマー密封剤の層16はベース部12と回路14との間に配置されてい る。第1のポリマー密封剤の層16には、第1列の孔35に対応した第2列の孔 40があけられている。この第2列の孔40を作っている孔の直径は端末ピン3 0の直径より少し大きい。必要な密封剤の容積を最少にするために、第2列の孔 40の直径は約0.25mm(0,010インチ)より小さく、端末ピン30の 直径より大きい。より好ましくは、第2列の孔40の直径は端末ピン30の直径 より大きく、約0.025mm〜約0.127mm(0,001インチ〜000 5インチ)の範囲内にある。
第1列の孔35の直径は端末ピン30の直径より大きく、約O127韮〜約0. 51mm(0,005インチ〜0020インチ)のオー、ダーである。さらに好 ましくは、第1列の孔を含む孔の直径は端末ピン30の直径より大きく、約0. 25mm〜約0.38mm(0,010インチ〜0.015インチ)の範囲内に ある。端末ピン30は第1列の孔35と第2列の孔40とを貫通している。金属 あるいは金属合金で出来たベース部12と端末ピン30との間の電気的絶縁は、 第1列の孔35の中へ流れ込んだ第1のポリマー密封剤16によって提供される 。本発明の1つの実施例においては、高温に耐える酸化物の層が第1列の孔35 の中で形成されている。この耐高温性の酸化物はまた端末ピンの絶縁にも寄与し ている。
第2列のポリマー密封剤の層38はカバ一部と回路14との間に配置されている 。第2列のポリマー密封剤の層38には好ましくは開口44があけられており、 したかって接着剤は接続ワイヤ34あるいは集積回路袋ft32の上には流れな い。ダムのようにポリマーの流れを調節するための他の技術を採用してもよい。
ダイ取付材料46か集積回路32とパッケージベース部12との間に配置されて いる。電子装置32は自由に浮かんでいても、接続ワイヤ34によって単に支え られていてもよいか、ダイ取付装置を用いることによって熱伝達経路を改良して いる。前記ダイ取付材料46は、集積回路装置32の裏側とパッケージのベース 部12とに接着する、とのような熱伝達材料であってもよい。ダイ取付材料46 は不電導性の密封剤に硬化温度にほぼ等しい溶融温度あるいは硬化温度を有して いなければならない。適当なダイ取付材料は、Pb60%、5n40%から成る ような低温溶融の半田、あるいは好ましくは、熱伝達材料で充填されたポリマー 接着剤であってもよい。
1つのそのような接着剤はアゲレスティック・ラボ社によって生産されているア ブレフィルムとして知られている銀を充填したエポキシである。
第2図のパッケージ10”は、第3図における金属のビン格子列パッケージ50 の完全組立体に接着される。
熱と圧力を加えることによって第1のポリマー密封剤の層16と第2のポリマー 密封剤の層38とか流される。
この層は溶けて連続的な不電導性の層52を形成する。
第1のポリマー密封剤の層16と第2のポリマー密封剤の層38との外周寸法は 可撓性のある回路14の外周寸法より大きいので、不電導性の密封剤52は、硬 化周期に続いて、回路14のエツジより先へ延在して連続的な表面54を形成す る。
電子パッケージ内へ浸透していく湿分のおもな源は、プラスチックと金属との境 界面に沿ってのものである。
回路14において、パッケージ50のエツジからの金属製の回路トレース23を 除去することによって、湿分浸透の可能性か減少する。不電導性の密封剤52か カバ一部36を回路14とベース部12との両方に接着させている。
ベース部12は回路14に接着されている。硬化周期の間、不電導性の密封剤5 2はベース部12における第1列の孔35の中へ流れ込む。前記ポリマー密封剤 52は、列を含む各々の孔の中で相互連結ビン3oを効果的に中心に位置決める 。
不電導性の密封剤52は、さらに端末ビン30を金属あるいは金属合金製ベース 部12から電気的に絶縁している。不電導性の密封剤52を通って電気的な漏洩 が生じるのを防ぐために、第1列の孔35内における不電導性の密封剤の抵抗は 十分に大きくなければならない。ここでの抵抗は、材料によって電流の流れに与 えられる電気抵抗として画定される。これは電流の流れの断面積と電流の流路の 単位長さとの関数である。第1列の孔35内の電流漏洩に対する抵抗は、不電導 性の密封剤52の関数であるとともに、端末ピン30とベース部12との間の分 離距離の関数でもある。誘電率が約4で、分離距離か約0.25aun(0,0 1インチ)の代表的なエポキシ接着剤の場合では、電気抵抗は約10’°オーム 以上となり、電流の漏洩を十分に防ぐことかできる。
硬化周期の時間と、圧力と、温度とを調節することによって、第1列の孔35の 中への不電導性の密封剤52の浸透深さか制御される。好ましくは、硬化周期は 、不電導性の密封剤かベース部12の底部エツジ55から先へ流れないように選 択される。密封剤か過大に流出し、その結果端末ビン30に沿って鋳ばりか形成 されると、ビンの適正な電気的機能が干渉を受けることになる。
不電導性の密封剤52とビン格子列パッケージ50の金属部との間の接着性を改 良するためには、金属部あるいは、少なくとも不電導性の密封剤と接触している 部分の金属表面に対して表面コーティングをすることが好ましい。この表面コー ティングは本来の位置で形成してもよい。本来の位置でのコーティングは金属合 金自身から形成される。ある種の銅あるいはC638(A12.5−3.1重量 %、Si 1.5−2.1重量%、Co 0.25−0.55重量%、残部とし てのCuから成る)のような銅ベースの合金は、本来の位置で、耐高温性の酸化 物層A1.Oaをかなり形成することができる。この耐高温性の酸化物層は、代 表的には、調ベースの合金を4%の水素と96%の窒素とわずかな水とを有する 容器内に配置することによって形成される。この気体は約330°Cと約820 °Cとの間の温度にまで加熱される。温度の滞留時間に応じて、合金の表面上に は望みの厚さの耐高温性の酸化物層か形成される。そのような耐高温性の酸化物 の形成は、バット民地による米国特許第4,461,924に開示されている。
コーティング層は金属部の上に第2の材料を付着させることによって形成しても よい。銅と銅基合金の場合では、ニッケルのような第2金属のコーティング層が 好ましい。クエーン代地による米国特許第4,888.449に開示されている ように、鋼あるいは銅基合金の基板上に電気分解で沈積された暗ニッケルか、エ ポキシ接着剤に対して例外的な接着性を提供する。他の適当なコーティング材料 としては、クロム、鉄、およびそれらの合金かある。
パッケージのベース部12とカバ一部36に関して最も好ましいのは、酸化アル ミニウム三水和物をコーティングしたアルミニウム合金である。コーティングは 陽極処理によって行われる。マハリカー代地による米国特許第4.939.31 6に開示されているように、陽極処理されたアルミニウムの表面はエポキシ密封 剤と陽極処理された表面との間に例外的な接着性を与える。さらに、陽極処理さ れたアルミニウムのパッケージ基板は、鋼あるいは銅基合金にほぼ等しい熱発散 能力を育していることが判っている。
第4図に示した本発明の実施例においては、パッケージ基板12にはアルミニウ ムあるいはアルミニウム基合金を含む。パッケージのベース部12の全表面には 陽極処理された層56が存在する。この実施例は陽極処理された層56てコーテ ィングされたすべてのアルミニウム合金の表面を示しているか、外部環境に対し て露出されている表面だけは、塩水噴射による腐食を防ぐために陽極処理された 層で覆う必要かある。好ましくは、ポリマー密封剤52と接触する表面もまた基 板に対する接着性を改良するために陽極処理される。陽極処理されたコーティン グ層56の厚さは、代表的には、約0.5ミクロン(20マイクロインチ)〜約 50ミクロン(2ミル)のオーダーである。より好ましくは、その厚さは、約2 5ミクロン(1ミル)〜約50ミクロン(2ミル)の範囲内にある。
陽極処理されたアルミニウムの表面の抵抗は約1010オームより大きい。孔の 壁部上の陽極処理された層は端末ピン30との絶縁に寄与している。しかしなか ら、全体的な電気的な絶縁は依然として不電導性の密封剤52によって得られて いる。従って、第1列の孔35を含む孔の直径は、陽極処理された層56の存無 にかかわらずほぼ回しである。
端末ピン30もまた接着性を改良するためにコーティング層58を有していても よい。このコーティング58は、好ましくは、金属のコーティング層である。耐 高温性の酸化物層もまた接着性を強めるか、このタイプのコーティングは抵抗か 増加するので余り好ましくない。好ましくは、端末ピン30はニッケルあるいは 金のような第2の金属でコーティングされる。
端末ピン30には肩部60か設けられてもよい。肩部60の直径は第1列の孔3 5の中の孔の直径より大きい。
肩部60は、ピンの挿入あるいは引き抜きの間で、ピンか接着剤52から緩くな って抜けることを防いている。
金属のベース部12の降伏強度は従来の成形樹脂の降伏強度より随分大きいので 、本発明によるパッケージの端末ピンは、成形されたプラスチックのパッケージ の端末ピンよりもパッケージから緩くなって抜けることは極めて少なくなってい る。
本発明による他の金属のピン格子列パッケージか第5図に断面図的に示されてい る。第1列の孔35がベース部ではなくカバ一部36′に形成されている。端末 ピン30が外部回路の中へ挿入されたとき、電子装f132を収納したキャビテ ィー72は下向きになる。このパッケージ70は「キャビティーダウン」パッケ ージとして当業界において知られているタイプである。
金属のビン格子列パッケージ70の金属のベース部12″には、ベース部12か ら周辺環境への熱の移送を最大にするために、一連のフィン74が形成されてい てもよい。セラミックあるいはプラスチックのピン格子列パッケージのベース部 とは異なって、本発明の金属のベース部12′は容易に複数個のフィン74ある いはどのような他の望みの形状を含むようにして機械加工することかできる。
本発明は特にピン格子列タイプのパッケージについて説明してきたか、ピンを介 して、例えば、ハイブリットのマイクロエレクトロエックスのパッケージを採用 している他のタイプの金属パッケージに対しても同等に適用することができる。
本発明によるピン格子列パッケージは、ベース部に接着されたカバ一部について 説明してきたが、シールリングをベース部に接着することや、後でカバ一部をシ ールリングに接着することも本発明の範囲内に入る。このタイプの組立体は「ウ ィンドーフレーム」パッケージとして知られている。
本発明に関して、前述した目的、手段、長所を十分に満足させる金属のピン格子 列のパッケージが提供されることが明らかである。本発明は特定の実施例に関し て説明してきたが、今までの説明の中で、当業界にとっては多くの変形例、修正 例、変更例も明らかになる。したがって、その様なすへての変形例、修正例も、 添付した請求の範囲の精神および広い範囲の中に包含しようとするものである。
JFJl’6−5 補正書の翻訳文提出書 鳴許法第184条の8)平成4年5月28日 済

Claims (1)

  1. 【特許請求の範囲】 1.金属のピン格子列(50)において、カバー部(36)と、 第1の列の孔(35)を有する金属あるいは金属合金でできたベース部(12) と、 前記カバー部(36)と前記ベース部(12)との間に配置された回路(14) と、 前記回路(14)と電気的に相互連結され、前記第1列の孔(35)の中を貫通 する複数個の端末ピン(30)と、前記カバー部(36)を前記回路(14)お よび前記ベース部(12)の両方に接着し、また前記ベース部(12)を前記回 路(14)に接着するための不電導性の密封剤(52)とを含み、 前記不電導性の密封剤(52)が前記第1列の孔(35)の中へ延在して、前記 複数個の端末ピン(30)を前記ベース部(12)から電気的に絶縁しているこ とを特徴とする金属製のピン格子列パッケージ。 2.請求項1記載のパッケージ(50)において、前記ベース部(12)が、銅 、アルミニウム、およびそれらの合金から成る群から選択される金属製ピン格子 列パッケージ。 3.請求項2記載のパッケージ(50)において、前記ピン格子列を含む前記孔 の直径が前記端末ピン(30)より大きく、約0.13mm(0.005インチ )〜約0.51mm(0.020インチ)である金属製ピン格子列パッケージ。 4.請求項3記載のパッケージ(50)において、前記ピン格子列を含む前記孔 の直径が前記端末ピン(30)より大きく、約0.25mm(0.010インチ )〜約0.38mm(0.015インチ)である金属製ピン格子列パッケージ。 5.請求項3記載のパッケージ(50)において、前記不電導性の密封剤(52 )が、前記端末ピン(30)を前記ベース部(12)から電気的に絶縁するため に効果的な抵抗を有するポリマー接着剤である金属製ピン格子列パッケージ。 6.請求項5記載のパッケージ(50)において、前記ポリマー接着剤(52) が約1010オーム以上の抵抗を与える金属製ピン格子列パッケージ。 7.請求項6記載のパッケージ(50)において、前記ポリマー接着剤(52) が熱硬化性のエポキシから選択される金属製ピン格子列パッケージ。 8.請求項6記載のパッケージ(50)において、前記金属または金属合金で形 成されたベース部(12)は、アルミニウム合金製であり、該ベース部(12) が少なくとも外部環境に露出された面を覆う陽極酸化処理された層(56)を有 する金属製ピン格子列パッケージ。 9.請求項8記載のパッケージ(50)において、前記陽極処理された層(56 )が、前記第1列の孔(35)を含む前記孔の壁部にまで延在している金属製ピ ン格子列パッケージ。 10.請求項9記載のパッケージ(50)において、前記カバー部(36)もま たアルミニウム合金で形成されており、かつ外部環境に露出した少なくともこれ らの表面の上に陽極処理された層(56)を有している金属製ピン格子列パッケ ージ。 11.請求項6記載のパッケージ(50)において、前記ベース部(12)が銅 または銅基の合金から選択されている金属製ピン格子列パッケージ。 12.請求項11記載のパッケージ(50)において、前記ベース部(12)が ポリマー接着剤と接触した少なくともこれらの表面の上に、本来の位置において 耐高温性の酸化物の層を形成することのできる銅合金である金属製ピン格子列パ ッケージ。 13.請求項11記載のパッケージ(50)において、前記銅または銅合金でで きたベース部(12)が、不電導性の密封剤と接触した少なくともこれらの表面 の上において、第2の金属あるいは金属合金が被覆されており、前記被覆層はニ ッケル、クロム、鉄およびそれらの合金から成る群から選択される金属製ピン格 子列パッケージ。 14.請求項11記載のパッケージ(50)において、前記カバー部(36)も また銅または銅合金である金属製ピン格子列パッケージ。 15.請求項14記載のパッケージ(50)において、前記カバー部(36)が 比較的大きな引張強度を有した銅合金から選択され、前記ベース部(12)が比 較的大きな熱伝導度を有する銅合金から選択される金属製ピン格子列パッケージ 。 16.請求項14記載のパッケージ(50)において、前記カバー部(36)の 少なくとも前記ポリマー接着剤(52)と接触した部分に、ニッケル、クロム、 鉄およびそれらの合金から成る群から選択される金属製ピン格子列パッケージ。 17.ピン格子列のパッケージ(50)の製法において、 金属または金属合金で形成されたベース部(12)において、順番に列状になっ た孔(35)を形成すること、前記順番に列状になった孔(35)に対応した形 状を形成した複数個の端末ピン(30)を回路(14)とを電気的に相互連結す ること、 前記複数個の端末ピン(30)を前記順番に列状になった孔(35)の中へ挿入 すること、 前記回路(14)と前記ベース部(12)との間に第1のポリマー密封剤(16 )を配置し、前記ベース部(12)と前記回路(14)との間に第2のポリマー 密封剤(38)を配置すること、 前記順番に列状になった孔(35)を含む孔の中へ前記ポリマー密封剤(52) を効果的に流し込む手段によって、前記カバー部(36)を前記回路(14)と 前記ベース部(12)とに対して接着し、前記ベース部(12)を前記回路(1 4)に対して接着させることを含み、これによって、前記端末ピン(30)を前 記ベース部(12)から電気的に絶縁することを特徴とするピン格子列パッケー ジの製法。 18.請求項17記載の方法において、前記効果的な接着手段は、前記ピン格子 列のパッケージ部(12)と(36)とに対して十分な熱と圧力とを加え、ポリ マー密封剤(52)を前記パッケージ部(12)、(36)に接着させ、前記順 番に列状になった孔(35)を含む孔内に流し込むことからなるピン格子列パッ ケージの製法。 19.請求項18記載の方法において、前記ポリマー密封剤(52)が小さなイ オン濃度を有したエポキシ樹脂から選択されるピン格子列パッケージの製法。 20.請求項19記載の方法において、前記ポリマー密封剤(52)が第1のポ リマーシート(16)と第2のポリマーシート(38)の形をしており、前記第 1のポリマーシート(16)が前記ベース部(12)と前記回路(14)との間 に、また前記第2シートポリマー密封剤(38)が前記カバー部(36)と前記 回路(14)との間に配置され、前記第1シートのポリマー密封剤(16)にお いて、前記第1列の孔(35)と対応した第2列の孔(40)を形成するピン格 子列パッケージの製法。 21.請求項20記載の方法において、前記パッケージ部(12)、(36)は 約125℃〜約175℃の温度にまで加熱され、約35g/cm2(0.5ps i)〜約105g/cm2(1.5psi)の圧力を受けるピン格子列パッケー ジの製法。 22.請求項18記載の方法において、前記第1の孔(35)を含む前記孔の直 径が、前記端末ピン(30)の直径より大きく、約0.13mm(0.005イ ンチ)〜約0.51mm(0.020インチ)の範囲内にあるピン格子列パッケ ージの製法。 23.請求項22記載の方法において、前記順番に列状になった孔(35)が、 ドリング、穿孔、打抜き、および化学食刻から成る群から選択された方法によっ て形成されるピン格子列パッケージの製法。 24.請求項23記載の方法において、前記順番に列状になった孔(35)が、 穿孔、あるいは打抜きによって形成されるピン格子列パッケージの製法。 25.請求項23記載の方法において、前記複数個の端末ピン(30)が鑞接に よって前記回路(14)に対して電気的に相互連結されているピン格子列パッケ ージの製法。 26.請求項23記載の方法において、前記ベース部(12)がアルミニウムま たはアルミニウム合金から選択され、外部環境に露出された前記ベース部(12 )の少なくともこれらの表面において陽極処理されるビン格子列パッケージの製 法。 27.請求項26記載の方法において、前記第1列の孔(35)を含む孔の壁部 が陽極処理されているピン格子列パッケージの製法。 28.請求項23記載の方法において、前記金属または金属合金で形成されたベ ース部(12)が、銅または銅合金から選択され、前記ベース部(12)の前記 ポリマー密封剤(52)と接触した少なくともこれらの部分上に被覆されている ピン格子列パッケージの製法。 29.請求項28記載の方法において、前記被覆が前記ベース部(12)上に付 着された第2の金属または金属合金から成るピン格子列パッケージの製法。 30.請求項29記載の方法において、ニッケルが前記ベース部(12)の前記 ポリマー密封剤(52)と接触した前記部分上に電気分解的に沈積されるピン格 子列パッケージの製法。 31.請求項28記載の方法において、前記被覆が本来の位置で形成された耐高 温性の酸化物であるピン格子列パッケージの製法。 32.請求項31記載の方法において、前記耐高温性の酸化物被覆はまた、前記 第1列の孔(35)を含む孔の壁部上にも形成されるピン格子列パッケージの製 法。 33.金属製ピン格子列パッケージ(72)において、第1列の孔(35)を有 するカバー部(36′)と、金属あるいは金属合金でできたベース部(12′) と、前記カバー部(36′)と前記ベース部(12′)との間に配置された回路 (14)と、 前記回路(14)と電気的に相互連結され、前記第1列の孔(35)の中を貫通 する複数個の端末ピン(30)と、前記カバー部(36)を前記回路(14)お よび前記ベース部(12)の両方に接着し、また前記ベース部(12)を前記回 路(14)に接着するための不電導性の密封剤(52)とを含み、 前記不電導性の密封剤(52)は前記第1列の孔(35)内に延在して、前記複 数個の端末ピン(30)を前記カバー部(36′)から電気的に絶縁しているこ とを特徴とする金属のピン格子列パッケージ。 34.請求項33記載のパッケージ(72)において、前記第1列の孔(35) の直径は前記端末ピン(30)より大きく、約0.13mm(0.005インチ )〜約0.51mm(0.020インチ)である金属のピン格子列パッケージ。 35.請求項34記載のパッケージ(72)において、前記不電導性の密封剤( 52)が約1010オーム以上の抵抗を有する熱硬化性エポキシ製である金属製 ピン格子列パッケージ。 36.請求項35記載のパッケージ(72)において、前記カバー部(36′) が外部環境に露出された少なくともこれら表面、および前記第1列の孔(35) を形成する孔の壁部の上に陽極処理された層(56)を有するアルミニウム合金 製である金属製ピン格子列パッケージ。 37.請求項36記載のパッケージ(72)において、前記ベース部(12′) がアルミニウム合金製である金属製ピン格子列パッケージ。 38.請求項37記載のパッケージ(72)において、前記ベース部(12′) には外部環境に露出された少なくともこれら表面上に陽極処理された層(56) が被覆されている金属製ピン格子列パッケージ。 39.ピン格子列のパッケージ(72)の製法において、カバー部(36′)に おいて第1列の孔(35)を形成すること、 前記第1列の孔に対応した形状を形成した複数個の前記端末ピン(30)と回路 (14)とを電気的に相互連結すること、 前記相互連結された端末ピンを前記第1列の孔(35)の中へ挿入すること、 前記回路(14)と前記金属あるいは金属合金でできたベース部(12′)との 間に第1のポリマー密封剤(16)を配置し、前記ベース部(12′)と前記回 路(14)との間に第2のポリマー密封剤(38)を配置することと、 前記第1列の孔(35)を含む孔の中へ前記ポリマー密封剤(52)を効果的に 流込む手段によって、前記カバー部(36′)と前記回路(14)と前記金属あ るいは金属合金でできたベース部(12′)とに対して接着させることを含み、 これによって、前記端末ピン(30)を前記ベース部から電気的に絶縁すること を特徴とするピン格子列パッケージの製法。 40.請求項39記載の製法において、前記効果的な接着手段が、前記ピン格子 列のパッケージ部(12′)と(36′)とに対して十分な熱と圧力とを加え、 ポリマー密封剤(52)を前記パッケージ部(12)、(36)に接着させ、前 記第1列の孔(35)を含む孔の中へ流し込むことから成るピン格子列パッケー ジの製法。 41.請求項40記載の製法において、前記ポリマー密封剤(52)が小さいイ オン濃度を有したエポキシ樹脂であり、前記効果的な接着手段は、前記パッケー ジ部(12′)、(36′)を約125℃から約175℃までの温度にまで加熱 し、前記パッケージ部(12′)、(36′)に約35g/cm3(0.5ps i)〜約105g/cm3(1.5psi)の圧力を加えることを含むピン格子 列パッケージの製法。 42.請求項41記載の製法において、前記第1列の孔(35)が、打抜きある いは穿孔によって形成されるピン格子列パッケージの製法。 43.請求項42記載の製法において、前記ベース部(12′)がアルミニウム 合金で形成され、外部環境に露出された少なくともこれら表面上で陽極処理され ているピン格子列パッケージの製法。 44.請求項43記載の製法において、前記カバー部(36′)もまたアルミニ ウム合金で形成され、外部環境に露出された少なくともこれら表面上で陽極処理 されているピン格子列パッケージの製法。 45.請求項44記載の製法において、前記カバー部(36′)が前記第1列の 孔(35)を含む孔の壁部上で陽極処理されているピン格子列パッケージの製法 。
JP3500561A 1989-11-29 1990-11-13 金属製ピン格子列パッケージ Pending JPH05501638A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/442,877 US5103292A (en) 1989-11-29 1989-11-29 Metal pin grid array package

Publications (1)

Publication Number Publication Date
JPH05501638A true JPH05501638A (ja) 1993-03-25

Family

ID=23758502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3500561A Pending JPH05501638A (ja) 1989-11-29 1990-11-13 金属製ピン格子列パッケージ

Country Status (9)

Country Link
US (1) US5103292A (ja)
EP (2) EP0502887B1 (ja)
JP (1) JPH05501638A (ja)
AU (1) AU6750190A (ja)
CA (1) CA2067384A1 (ja)
DE (1) DE69027781T2 (ja)
HK (1) HK1008113A1 (ja)
MX (1) MX173437B (ja)
WO (1) WO1991008587A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196498A (ja) * 1999-11-09 2001-07-19 Fujitsu Ltd ピン付きモジュール及びピン付きモジュールの製造方法

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5200640A (en) * 1991-08-12 1993-04-06 Electron Power Inc. Hermetic package having covers and a base providing for direct electrical connection
JP2765673B2 (ja) * 1992-06-04 1998-06-18 インターナショナル・ビジネス・マシーンズ・コーポレイション メタライゼーション層及びその形成方法
US5828126A (en) * 1992-06-17 1998-10-27 Vlsi Technology, Inc. Chip on board package with top and bottom terminals
US5608267A (en) * 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5540378A (en) * 1993-09-27 1996-07-30 Olin Corporation Method for the assembly of an electronic package
US5578869A (en) * 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US6184575B1 (en) * 1994-08-26 2001-02-06 National Semiconductor Corporation Ultra-thin composite package for integrated circuits
US5534356A (en) * 1995-04-26 1996-07-09 Olin Corporation Anodized aluminum substrate having increased breakdown voltage
KR19990028818A (ko) * 1995-07-14 1999-04-15 와인스타인 폴 금속 볼 그리드 전자 패키지
US5723905A (en) * 1995-08-04 1998-03-03 International Business Machines Corporation Semiconductor package with low strain seal
US5710695A (en) * 1995-11-07 1998-01-20 Vlsi Technology, Inc. Leadframe ball grid array package
US5689089A (en) * 1996-09-20 1997-11-18 Motorola, Inc. Electronic control module having fluid-tight seals of a polymer material which expands when wet
US5900312A (en) 1996-11-08 1999-05-04 W. L. Gore & Associates, Inc. Integrated circuit chip package assembly
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
JP3269434B2 (ja) * 1997-09-05 2002-03-25 株式会社村田製作所 電子部品
KR100479913B1 (ko) * 1997-09-10 2005-06-16 삼성테크윈 주식회사 피지에이패키지
US6166434A (en) * 1997-09-23 2000-12-26 Lsi Logic Corporation Die clip assembly for semiconductor package
US5909057A (en) * 1997-09-23 1999-06-01 Lsi Logic Corporation Integrated heat spreader/stiffener with apertures for semiconductor package
JP2000307289A (ja) * 1999-04-19 2000-11-02 Nec Corp 電子部品組立体
JP2003124382A (ja) * 2001-10-18 2003-04-25 Nec Schott Components Corp 薄型金属パッケージ及びその製造方法
US6809937B2 (en) * 2001-11-16 2004-10-26 Hewlett-Packard Development Company, L.P. Method and apparatus for shock and vibration isolation of a circuit component
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
KR100457380B1 (ko) 2002-05-06 2004-11-16 삼성전기주식회사 광마우스용 칩 온 보드 리드 패키지 및 그에 사용되는렌즈커버
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
US20040125563A1 (en) * 2002-12-31 2004-07-01 Vrtis Joan K. Coating for a heat dissipation device and a method of fabrication
KR100634379B1 (ko) 2004-07-14 2006-10-16 삼성전자주식회사 반도체 패키지
US20080272481A1 (en) * 2007-05-04 2008-11-06 Rajendra Dias Pin grid array package substrate including slotted pins
KR101545019B1 (ko) * 2007-09-05 2015-08-18 삼성전자주식회사 Lds를 이용한 전자 기기의 제조방법 및 그에 의해 제조된 전자 기기
US8220142B2 (en) * 2007-10-03 2012-07-17 Apple Inc. Method of forming a housing component
JP4993754B2 (ja) * 2008-02-22 2012-08-08 新光電気工業株式会社 Pga型配線基板及びその製造方法
JP5484529B2 (ja) * 2012-08-07 2014-05-07 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法
JP5525574B2 (ja) * 2012-08-07 2014-06-18 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法
US20180270963A1 (en) * 2017-03-16 2018-09-20 Motorola Mobility Llc Electronic Device Housing with Insert Molded Features and Methods of Constructing the Same
US10103463B1 (en) 2017-09-28 2018-10-16 ColdQuanta, Inc. In-place clamping of pin-grid array
CN110473794A (zh) * 2019-07-23 2019-11-19 中国科学技术大学 可扩展的量子芯片封装盒结构及其制作方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676292A (en) * 1970-10-07 1972-07-11 Olin Corp Composites of glass-ceramic-to-metal,seals and method of making same
CH864072A4 (fr) * 1972-06-09 1975-03-27 Centre Electron Horloger Dispositif d'affichage de montre
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
US4322778A (en) * 1980-01-25 1982-03-30 International Business Machines Corp. High performance semiconductor package assembly
US4338621A (en) * 1980-02-04 1982-07-06 Burroughs Corporation Hermetic integrated circuit package for high density high power applications
US4461924A (en) * 1982-01-21 1984-07-24 Olin Corporation Semiconductor casing
US4561006A (en) * 1982-07-06 1985-12-24 Sperry Corporation Integrated circuit package with integral heating circuit
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
US4707382A (en) * 1983-09-28 1987-11-17 Ricoh Company, Ltd. Developer carrier and a method for manufacturing the same
US4736236A (en) * 1984-03-08 1988-04-05 Olin Corporation Tape bonding material and structure for electronic circuit fabrication
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
JPS618959A (ja) * 1984-06-25 1986-01-16 Hitachi Ltd 半導体装置
DE3675321D1 (de) * 1985-08-16 1990-12-06 Dai Ichi Seiko Co Ltd Halbleiteranordnung mit packung vom steckerstifttyp.
US4821151A (en) * 1985-12-20 1989-04-11 Olin Corporation Hermetically sealed package
US4721993A (en) * 1986-01-31 1988-01-26 Olin Corporation Interconnect tape for use in tape automated bonding
US4935581A (en) * 1986-04-17 1990-06-19 Citizen Watch Co., Ltd. Pin grid array package
JPS62274753A (ja) * 1986-05-23 1987-11-28 Seiko Instr & Electronics Ltd ピングリツドアレイパツケ−ジの構造
US4688152A (en) * 1986-08-11 1987-08-18 National Semiconductor Corporation Molded pin grid array package GPT
JPS6365657A (ja) * 1986-09-05 1988-03-24 Matsushita Electric Works Ltd ピングリツドアレイ
US4716082A (en) * 1986-10-28 1987-12-29 Isotronics, Inc. Duplex glass preforms for hermetic glass-to-metal sealing
DE3780764T2 (de) * 1986-11-15 1992-12-24 Matsushita Electric Works Ltd Gegossenes kunststoff-chip-gehaeuse mit steckermuster.
JPS63126256A (ja) * 1986-11-15 1988-05-30 Matsushita Electric Works Ltd ピングリツドアレイ
JPH0773117B2 (ja) * 1986-11-25 1995-08-02 株式会社東芝 半導体パッケ−ジ
US4816426A (en) * 1987-02-19 1989-03-28 Olin Corporation Process for manufacturing plastic pin grid arrays and the product produced thereby
US4806409A (en) * 1987-05-20 1989-02-21 Olin Corporation Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
US4827376A (en) * 1987-10-05 1989-05-02 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
US4849857A (en) * 1987-10-05 1989-07-18 Olin Corporation Heat dissipating interconnect tape for use in tape automated bonding
JPH01206653A (ja) * 1988-02-15 1989-08-18 Hitachi Ltd 半導体装置
JPH0783070B2 (ja) * 1988-02-22 1995-09-06 株式会社東芝 半導体装置
JPH079953B2 (ja) * 1988-04-13 1995-02-01 株式会社東芝 半導体装置の製造方法
US4887148A (en) * 1988-07-15 1989-12-12 Advanced Micro Devices, Inc. Pin grid array package structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196498A (ja) * 1999-11-09 2001-07-19 Fujitsu Ltd ピン付きモジュール及びピン付きモジュールの製造方法
JP4633911B2 (ja) * 1999-11-09 2011-02-16 富士通株式会社 装置モジュールの製造方法

Also Published As

Publication number Publication date
EP0721212A1 (en) 1996-07-10
EP0502887A1 (en) 1992-09-16
HK1008113A1 (en) 1999-04-30
EP0502887B1 (en) 1996-07-10
WO1991008587A1 (en) 1991-06-13
AU6750190A (en) 1991-06-26
EP0502887A4 (en) 1992-10-28
DE69027781D1 (de) 1996-08-14
MX173437B (es) 1994-03-03
DE69027781T2 (de) 1997-02-27
CA2067384A1 (en) 1991-05-30
US5103292A (en) 1992-04-07

Similar Documents

Publication Publication Date Title
JPH05501638A (ja) 金属製ピン格子列パッケージ
US5098864A (en) Process for manufacturing a metal pin grid array package
US5073521A (en) Method for housing a tape-bonded electronic device and the package employed
KR100268205B1 (ko) 칩캐리어모듈및그의제조방법
US5504372A (en) Adhesively sealed metal electronic package incorporating a multi-chip module
KR0184588B1 (ko) 일체식 회로 패키지용 다층 리드프레임
US6188127B1 (en) Semiconductor packing stack module and method of producing the same
US4866571A (en) Semiconductor package
KR960003766B1 (ko) 플래스틱 핀 그리드 어레이 패키지 제조 방법
US5014159A (en) Semiconductor package
CN100365804C (zh) 封装集成电路元件及其制造方法
US4897508A (en) Metal electronic package
KR860001057B1 (ko) 하이브리드 반도체 전자 소자등에 사용하는 밀봉 패키지
JPH10504137A (ja) 一体的にバンプされた電子パッケージコンポーネント
US3714370A (en) Plastic package assembly for electronic circuit and process for producing the package
JPS59123248A (ja) 半導体容器
RU2001119053A (ru) Композиционный материал и его применение
US3629668A (en) Semiconductor device package having improved compatibility properties
KR20040070190A (ko) 이방성 전도성 접착 필름, 이의 제조방법 및 반도체 소자
JP4771658B2 (ja) コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法
EP0333237A2 (en) Integrated circuit chip carrier
JPH1074859A (ja) Qfn半導体パッケージ
EP0139029A1 (en) Improved semiconductor package
EP0334397A2 (en) Circuit board
GB2236062A (en) Integrated circuit package