JP2003258141A - 電子部品及びその製造方法 - Google Patents

電子部品及びその製造方法

Info

Publication number
JP2003258141A
JP2003258141A JP2002052295A JP2002052295A JP2003258141A JP 2003258141 A JP2003258141 A JP 2003258141A JP 2002052295 A JP2002052295 A JP 2002052295A JP 2002052295 A JP2002052295 A JP 2002052295A JP 2003258141 A JP2003258141 A JP 2003258141A
Authority
JP
Japan
Prior art keywords
peripheral wall
resin
electronic component
lid
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002052295A
Other languages
English (en)
Inventor
Toshimichi Kurihara
俊道 栗原
Takashi Ueda
隆 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
NEC Compound Semiconductor Devices Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
NEC Compound Semiconductor Devices Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, NEC Compound Semiconductor Devices Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2002052295A priority Critical patent/JP2003258141A/ja
Priority to US10/374,602 priority patent/US7002803B2/en
Priority to TW092104134A priority patent/TW594956B/zh
Priority to EP03004467A priority patent/EP1341228A3/en
Priority to KR10-2003-0012481A priority patent/KR20030071570A/ko
Priority to CNB031064744A priority patent/CN1226783C/zh
Publication of JP2003258141A publication Critical patent/JP2003258141A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【課題】放熱板を備えた樹脂封止パッケージの信頼性、
性能向上、具体的には、高出力動作時の信頼性向上、高
周波動作時の特性向上、気密性、耐湿性の向上、接合強
度の向上等を図る。 【解決手段】放熱板２０に樹脂周壁４０の下端を接合
し、樹脂周壁４０を貫通するようにしてリード３０を固
定した。さらに内部搭載素子１のボンディング後、蓋５
０を被せて封止した。放熱板２０の側部には樹脂周壁４
０の下端が埋設される凹部を形成し、さらにその凹部内
に凸部を設けた。リード３０には、パッケージ外部及び
樹脂周壁内部に孔部３１、３２を設けた。メッキはチッ
プ１の搭載面は銀メッキ仕上げとし、パッケージ外装及
びリード３０は金メッキとした。蓋５０には樹脂周壁４
０に勘合する形状を付与し、さらに上下面対称な形状と
した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品に関する
ものであり、特に、内部搭載素子を放熱板に接合し、樹
脂にて封止されてなる電子部品（放熱板を備えた樹脂封
止パッケージ（プラスチックパッケージ））に関する。
【０００２】
【従来の技術】一般に、大電力用トランジスタなどでは
発熱量が多いため、放熱性を高める目的で銅などからな
る放熱板を使用する。内部搭載素子を放熱板に接合し、
樹脂にて封止されてなる電子部品、すなわち、放熱板を
備えた樹脂封止パッケージ（プラスチックパッケージ）
は、例えば図１８に示すような構造を有する。図１８は
従来の一例の放熱板を備えた樹脂封止パッケージの部的
に切り開いて描いた斜視図である。
【０００３】図１８に示す電子部品１０は、放熱板を備
えた樹脂封止パッケージであり、内部搭載素子１と、放
熱板２と、リード３と、封止樹脂５とを備えて構成され
る。放熱板２は、銅などからなる金属板に銀等のメッキ
を施したものである。リード３は専らリードフレームに
よって形成されるものである。封止樹脂５はエポキシ樹
脂等の熱硬化性樹脂である。内部搭載素子１は大電力用
トランジスタであるとする。電子部品１０は、概ね次の
ようにして作製される。内部搭載素子１を放熱板２に搭
載、接合するとともにその接合面側に設けられた内部搭
載素子１の電極（図示せず）と放熱板２とを電気的に接
続する。また、内部搭載素子１の上面に設けられた電極
６と、リード３のインナーリード部３ａとをボンディン
グワイヤ７により接続する。その後、これらを金型に収
め、放熱板２の内部搭載素子１が搭載された領域及びそ
の周辺を金型のキャビティ（空洞）内に収め、そこに封
止樹脂５を充填してモールド成型する。したがって、電
子部品１０は、そのパッケージ内部には封止樹脂５が充
填されており、内部搭載素子１、ボンディングワイヤ７
及びインナーリード部３ａが封止樹脂５と密着して封止
樹脂５により被覆される構造を有する。リード３のアウ
ターリード部３ｂはパッケージ外部に突出し外部端子を
形成する。なお、放熱板２には、電子部品の実装時にア
ルミシャーシ等に電子部品１０を固定するためのネジ孔
４が設けられる場合がある。
【０００４】次に、従来のセラミックパッケージにつき
図１９を参照して説明する。図１９は従来の一例の放熱
板を備えたセラミックパッケージの部分的に切り開いて
描いた斜視図である。
【０００５】図１９に示す電子部品１１は、放熱板を備
えたセラミックパッケージであり、内部搭載素子１と、
放熱板２と、リード３と、セラミック枠８と、セラミッ
クキャップ９とを備える。図１９に示すように、放熱板
２の一主面上の中央にセラミック枠８がろう付けされ
る。セラミック枠８の上端には、相対する辺に２つのリ
ード３がろう付けされる。リード３の一端（インナーリ
ード部３ａ）がセラミック枠８の内側に他端（アウター
リード部３ｂ）がセラミック枠８の外側に突出するよう
にリード３はセラミック枠８にろう付けされる。セラミ
ック枠８に包囲される放熱板２の領域上に内部搭載素子
１が搭載、接合されるとともに、その接合面側に設けら
れた内部搭載素子１の電極（図示せず）と放熱板２とが
電気的に接続される。内部搭載素子１の上面の電極６
と、リード３のインナーリード部３ａとがボンディング
ワイヤ７により接続される。セラミック枠８の上端に
は、セラミックキャップ９が固着され、内部搭載素子
１、ボンディングワイヤ７及びインナーリード３ａが気
密封止される。すなわち、放熱板２、セラミック枠８及
びセラミックキャップ９により形成された中空構造の内
部に内部搭載素子１、ボンディングワイヤ７及びインナ
ーリード３ａは気密封止される。
【０００６】
【発明が解決しようとする課題】しかし、従来の放熱板
を備えた樹脂封止パッケージにおいては次のような問題
があった。
【０００７】放熱板を備えた樹脂封止パッケージは、ア
ナログアンプ等に使用されるパワーＭＯＳＦＥＴ等の発
熱量の多い半導体素子に使用される。半導体素子の高出
力動作時の発熱によってチップ表面の温度が上昇し、チ
ップ表面に密着している封止樹脂が変質したり、剥離し
たりする場合がある。その場合、電子部品の特性が変化
し信頼性低下の問題が生じる。また、封止樹脂が内部搭
載素子表面及びボンディングワイヤが封止樹脂で覆われ
ているため、封止樹脂を誘電層とした寄生容量が発生す
る。この寄生容量の干渉によって、例えば１ＧＨｚ以上
の高周波帯における特性が低下することがあった。した
がって、マイクロ波用途では、高周波特性悪化の問題が
生じる。
【０００８】セラミックパッケージを用いる場合には、
以上のような問題点はないが、以下に述べるように、樹
脂封止パッケージ固有の利益を受けることができない。
沿革的には、大電力用トランジスタには信頼性の面から
メタルパッケージ、セラミックパッケージが使用されて
きが、大電力用トランジスタに対して信頼性の十分なパ
ッケージを、低コストで生産性の高いモールド樹脂によ
る樹脂封止パッケージ（プラスチックパッケージ）によ
って実現することが望まれる。確かに、セラミックパッ
ケージによれば、樹脂封止パッケージに比較して高信頼
性、高性能を実現できる。しかし、セラミックパッケー
ジは樹脂封止パッケージに比較して材料を含む製造コス
トが高い。セラミック材料は樹脂材料に比較して熱膨張
係数の調整又は選択の幅が狭い。そのため、電子部品を
構成する他の部材（金属、半導体等）の材料選択の余地
を狭める、すなわち、熱膨張係数の整合による信頼性向
上を図りがたい。また、セラミック材料に熱膨張係数が
整合した材料は、タングステン銅、モリブデン銅など高
価な材料が該当する傾向にあり、材料選択の幅が狭い
分、安価な材料を選択できない。その点でも材料費がか
さむ。樹脂封止パッケージが現在の主流となる中、セラ
ミックパッケージ技術及びその設備をもつメーカが、樹
脂モールド技術及びその設備をもつメーカに比較して少
なく、専門化されている。したがって、従来、セラミッ
クパッケージとされていた電子部品について樹脂封止パ
ッケージで代替えできれば、大規模に低コスト化が期待
できる。大電力用トランジスタ等の樹脂封止パッケージ
が苦手としていた用途にも樹脂封止パッケージの適用の
幅を広げ、低コストで生産性の高い樹脂モールドパッケ
ージ技術により、大電力用トランジスタ等の信頼性の求
められる電子部品を安価に提供することが望まれる。
【０００９】本発明は以上の従来技術における問題に鑑
みてなされたものであって、放熱板を備えた樹脂封止パ
ッケージの信頼性、性能向上を図ることを課題とする。
また、それにより大電力用トランジスタに樹脂封止パッ
ケージを適用し、安価に提供することを課題とする。具
体的には、高出力動作時の信頼性を向上することを課題
とする。また、高周波動作時の特性を向上することを課
題とする。さらに、樹脂部材と放熱板との密着性を向上
することを課題とする。また、樹脂部材とリードとの密
着性を向上することを課題とする。また、気密性、耐湿
性の向上、特に、リード−樹脂界面からの水分、フラッ
クス、溶融半田、腐食性ガス等の侵入を防止することを
課題とする。さらに、リードフレームの切断時や電子部
品の実装時にアウターリードから樹脂パッケージ本体へ
伝搬する応力を緩和し、リードと樹脂部材との接合力を
維持することを課題とする。さらに、外装メッキによっ
て電子部品の外装の耐食性を維持しつつメッキに要する
コストを低減することを課題とする。また、パッケージ
ング時の組立の容易化、組立精度の向上を図ることを課
題とする。また、樹脂部材の温度変化による反りを低減
することを課題とする。
【００１０】
【課題を解決するための手段】前記課題を達成する本出
願第１の発明の電子部品は、放熱板と、前記放熱板上に
接合する内部搭載素子と、前記放熱板に下端を接合し前
記内部搭載素子を包囲する樹脂周壁と、前記樹脂周壁を
貫通して前記樹脂周壁に保持され、前記内部搭載素子と
外部との電気的導通をとる導電部材と、前記樹脂周壁の
上端に接合する蓋とを備え、前記放熱板、樹脂周壁及び
蓋によって閉鎖された空間に前記内部搭載素子が封止さ
れることを特徴とする。
【００１１】したがって本出願第１の発明の電子部品に
よれば、内部搭載素子を樹脂部材と非接触で（隔絶し
て）、中空構造の中に封止することができる。そのた
め、半導体素子の高出力動作時の発熱によってチップ表
面の温度が上昇しても、樹脂部材に変質等を来すことな
く電子部品の特性を維持できるので、高出力動作時の信
頼性が向上するという利点がある。また、内部搭載素子
と、前記導電部材（リード）との接続にボンディングワ
イヤを使用した場合にも、そのボンディングワイヤを樹
脂部材と非接触で（隔絶して）、中空構造の中に封止す
ることができる。そのため、樹脂を誘電層とした寄生容
量が発生することがなく、高周波特性が向上するという
利点がある。
【００１２】以上の本出願第１の発明においては蓋を前
記樹脂周壁の上端に接合する樹脂蓋とすることができ、
前記放熱板、樹脂周壁及び樹脂蓋によって閉鎖された空
間に前記内部搭載素子が封止されてなるようにすること
ができる。その様に蓋を前記樹脂周壁の上端に接合する
樹脂蓋とすることによって樹脂周壁と樹脂蓋の材料の共
通化を図ることが可能となり、コスト低減に有効であ
る。さらに前記放熱板に設けられる凸部又は凹部に前記
樹脂周壁が嵌合してなる様にすれば放熱板と樹脂との接
着面積が拡大し、放熱板と樹脂周壁との密着性、ひいて
は、パッケージの気密性が向上するという利点がある。
また前記放熱板の相対する側部に凹部が設けられ、その
凹部の内面に凸部が突設され、前記樹脂周壁の下端部が
前記凹部に埋設されてなるようにすることができる。
【００１３】また以上の本出願第１の発明の電子部品に
おいては、前記導電部材に孔部が前記樹脂周壁の外側位
置に設けられてなる様にするのが良い。この場合、導電
部材の樹脂周壁の外側位置に孔部が設けられているの
で、かかる孔部の設けられた部位の前記導電部材の剛性
が低下し、リードフレームの切断時や電子部品の実装時
にアウターリードから樹脂パッケージ本体へ伝搬する応
力を緩和することができる。その結果、導電部材と樹脂
部材との接合力を維持するという利点がある。樹脂と導
電部材との接合界面へ、さらにはその接合界面を通って
パッケージ内部へフラックスや溶融半田が侵入する場合
がある。本願発明の電子部品によれば、導電部材の樹脂
周壁の外側位置に設けられる孔部によって、パッケージ
外部の導電部材上を伝わってくるフラックスや溶融半田
のパッケージ外面（樹脂周壁外面）への流れの全部又は
一部を堰き止めることができる。すなわち、上記孔部が
無い場合に比較して、パッケージ外部の導電部材上を流
動するフラックスや溶融半田が導電部材と樹脂周壁との
接合部分へ到達することを低減することができるという
利点があり、その結果、樹脂と導電部材との接合界面
へ、さらにはその接合界面を通ってパッケージ内部へフ
ラックスや溶融半田が侵入することを低減するという利
点がある。
【００１４】また以上の本出願第１の発明の電子部品に
おいては、前記導電部材の前記樹脂周壁の外側位置に第
一の孔部が設けられ、前記導電部材の前記樹脂周壁を貫
通する範囲に第二の孔部又は切欠部が設けられてなる様
にすることができる。それにより第一の孔部によって上
述と同様の利点があるとともに、樹脂周壁を構成する樹
脂の一部が導電部材に設けられた第二の孔部又は切欠部
に充填されて硬化するので、そのアンカー効果により導
電部材の抜けが防止され、樹脂周壁と導電部材との密着
強度、接合強度が向上するという利点がある。係る本願
発明の電子部品によれば、上記第二の孔部又は切欠部が
無い場合に比較して、樹脂と導電部材との接合界面が減
少し、パッケージ外部から内部への水分、フラックス、
溶融半田、腐食性ガス等の侵入経路を狭め、又は長くす
ることができるため、樹脂と導電部材との接合界面へ、
さらにはその接合界面を通ってパッケージ内部へ水分、
フラックス、溶融半田、腐食性ガス等が侵入することを
低減することができるという利点がある。
【００１５】また以上の本出願第１の発明の電子部品に
おいては、前記導電部材上を前記樹脂周壁の外側から前
記樹脂周壁方向に見て、前記第一の孔部が、前記第二の
孔部又は切欠部の間隔領域に重なるように配設されてな
る様にするのが好ましい。係る電子部品によれば、パッ
ケージ外部から内部へのフラックスや溶融半田の侵入経
路をより狭め、又はより長くすることができる。パッケ
ージ外部の導電部材上を伝わってくるフラックスや溶融
半田の液体のパッケージ外面（樹脂周壁外面）への流れ
は第一の孔部によって堰き止めることができ、フラック
スや溶融半田の一部が第一の孔部の間隔領域へ流動しパ
ッケージ外面（樹脂周壁外面）へ到達しても、そのフラ
ックスや溶融半田がさらに樹脂と導電部材との接合界面
へ、さらにはその接合界面を通ってパッケージ内部へ侵
入することは、第二の孔部又は切欠部によってを阻止す
ることができるという利点がある。
【００１６】また以上の本出願第１の発明の電子部品に
おいては、前記蓋に、前記樹脂周壁の内周縁に嵌合する
段差部が設けることが有効である。係る本願の電子部品
によれば、容易に精度良く樹脂蓋を樹脂周壁に被せるこ
とができるという利点がある。
【００１７】また以上の本出願第１の発明の電子部品に
おいて、前記蓋を上下面対称の形状を有する様にするの
が有効である。係る本願発明の電子部品によれば、蓋の
下面（パッケージ内側の面）に設けられた樹脂周壁の内
周縁に嵌合する段差部と面対称な段差部が蓋の上面（パ
ッケージ外側の面）に設けられる。そのため、蓋の面方
向に垂直な断面は均等な形状を有し、温度変化による蓋
の反りが低減されるという利点がある。
【００１８】また以上の本出願第１の発明の電子部品に
おいて、前記樹脂周壁に包囲される前記放熱板の表面上
が銀メッキにより表面仕上げされ、前記放熱板の他の表
面であって前記樹脂周壁が接合する部分を除く前記放熱
板の表面上、並びに、前記導電部材のインナーリード部
及びアウターリード部が金メッキにより表面仕上げされ
てなるようにすれば、外装に施される金メッキにより、
水分等から下地金属や下地メッキが保護され、半導装置
の外装の耐食性が向上するという利点がある。また、樹
脂周壁に包囲される前記放熱板の表面上に金メッキによ
らず銀メッキにより表面仕上げされるので、メッキに要
するコストを低減することができるという利点がある。
さらに、導電部材のインナーリード部及びアウターリー
ド部が金メッキにより表面仕上げされるので、耐マイグ
レーション特性が向上するという利点がある。全体とし
て、コストを低減しつつ信頼性を向上することができ
る。
【００１９】また以上の本出願第１の発明の電子部品に
おいて、リードフレームにより前記導電部材を構成し、
前記リードフレームとは別の金属板によって前記放熱板
が構成され、前記リードフレーム上に本発明の電子部品
が複数個組み立てられてなる様にすれば、リードフレー
ムとは別の金属板によって前記放熱板が構成されるの
で、リードフレームを構成する金属シートとは異なる厚
みの金属板によって放熱板を構成することができる。し
たがって、リードフレームを構成する金属シートより厚
い金属板によって放熱板を構成し、放熱性を高めること
ができるという利点がある。さらに、複数個の電子部品
が同一リードフレーム上に組み立てられるので、製造工
程における搬送が容易にできるという利点がある。
【００２０】また以上の本出願第１の発明の電子部品の
製造に当たり、リードフレームにより前記導電部材を形
成し、前記リードフレーム及び前記放熱板を前記樹脂周
壁に相当するキャビティを備えた金型内に配置し、前記
放熱板の前記樹脂周壁の内側となる範囲を前記金型の上
型と下型によりクランプし、前記樹脂周壁をモールド成
型する様にすれば、放熱板の樹脂周壁の内側となる範囲
を金型の上型と下型によりクランプするので、放熱板を
クランプ力で平坦化することができるという利点があ
る。樹脂周壁の外側となる範囲に放熱板の端部がはみ出
している場合には、かかる端部をも金型の上型と下型に
よりクランプする。しかし、本発明の電子部品の製造方
法によれば、樹脂周壁の外側となる範囲に放熱板の端部
がはみ出していない場合にも、放熱板を金型内で保持す
ることができるので、金型内での放熱板の浮き上がり等
の挙動を抑えることができ、放熱板をクランプ力で平坦
化することができるという利点がある。
【００２１】また以上の本出願第１の発明の電子部品の
製造に当たり、リードフレームにより前記導電部材を形
成し、前記リードフレームとは別の金属板によって前記
放熱板を形成し、前記リードフレーム及び前記金属板を
前記樹脂周壁に相当するキャビティを備えた金型内に配
置し、前記樹脂周壁をモールド成型し、型開きし、その
後に、前記放熱板及び前記導電部材にメッキするメッキ
工程を備える様にし、前記メッキ工程が、前記放熱板に
銀メッキを電気メッキする工程と、前記導電部材に金メ
ッキを電気メッキする工程と、前記放熱板の前記樹脂周
壁の外側となる範囲に金メッキを電気メッキする工程と
からなる様にすることによって、使用されるリードフレ
ームとは別の金属板によって放熱板を形成するため、リ
ードと放熱板とを電気的に隔絶した状態に構成すること
ができ、メッキ工程において、リードフレームと放熱板
とを特にマスクを使用することなく別々に電気メッキす
ることができるという利点がある。
【００２２】加えて前記課題を達成する本出願第２の発
明の電子部品は、放熱板と、前記放熱板上に接合する内
部搭載素子と、前記放熱板に下端を接合し前記内部搭載
素子を包囲する樹脂周壁と、前記樹脂周壁を貫通して前
記樹脂周壁に保持され、前記内部搭載素子と外部との電
気的導通をとる導電部材と、前記樹脂周壁の上端に接合
する蓋とを備え、前記放熱板、樹脂周壁及び蓋によって
閉鎖された空間に前記内部搭載素子が封止され、前記蓋
及び/又は前記樹脂周壁の全体又は一部に導電性部分を
有することを特徴とする。
【００２３】以上において、蓋は金属板や導電性樹脂、
樹脂に金属板を埋め込んだもの、または樹脂やセラミッ
クなどの絶縁体に導電性の層を形成したもので構成す
る。また周壁は、リードと接触しないように導電部材を
埋設したり、外壁または内壁に導電性の層を形成したも
ので構成する。なお、この周壁の導電性部分を介して放
熱板と蓋の導電部分とを電気的に接続することによって
より大きな効果が得られる。
【００２４】以上の本出願第２の発明の電子部品によれ
ば、前記蓋及び/又は前記樹脂周壁の全体又は一部に導
電性部分を有するので、内部搭載素子の電磁界シールド
性を向上させることができ、電子部品の動作が安定し、
高周波特性が向上する。すなわちマイクロ波帯、特に１
GHz以上で使用する電子部品においては、より高周波に
なるほどパッケージを通して内部搭載素子を通るべき信
号の一部が外部に漏れたり、逆に外部からの高周波ノイ
ズの影響を浮けたりし易くなる。この現象を防止するた
めの一つの方法として、中空構造の内部と外部とを導電
材で遮蔽する方法がある。このように遮蔽することによ
って高周波信号が、内部から外部または外部から内部に
直接的には伝わりにくくなるため、結果として、電子部
品の動作が安定し、高周波特性の向上を図ることができ
る。
【００２５】前記課題を達成する本出願第３の発明の電
子部品は、本出願第２の発明の電子部品において、前記
放熱板と前記蓋の導電性部分が周壁の導電性部分を介し
て電気的に導通していることを特徴とする。
【００２６】以上の本出願第３の発明の電子部品によれ
ば前記蓋の導電性部分が周壁の導電性部分を介して前記
放熱板と電気的に導通して接地されるので、より有効に
高周波特性が改善される。すなわち、中空構造の内部と
外部とを遮蔽する導電性部分が完全に接地されていない
場合には、浮遊容量として他の特性に影響する場合が有
る。したがって中空構造の内部と外部とを遮蔽する導電
性部分が完全に接地されることによって遮蔽効果をより
確実なものとすることができる。
【００２７】前記課題を達成する本出願第４の発明の電
子部品は、本出願第２の発明又は本出願第３の発明の電
子部品において前記樹脂周壁を貫通する導電部材、すな
わち機能性導電部材と接触しない形状の導電部材を前記
樹脂周壁の内部に埋設するように前記樹脂周壁の導電性
部分が形成されてなることを特徴とする。
【００２８】以上の本出願第４の発明の電子部品によれ
ば、前記樹脂周壁を貫通して配置されて電子部品の機能
に直接関与する機能性導電部材と接触しない形状に前記
樹脂周壁の導電性部分が形成されてなるので係る導電性
部分と前記機能性導電部材との干渉を回避することがで
きる。
【００２９】前記課題を達成する本出願第５の発明の電
子部品は、本出願第２の発明又は本出願第３の発明の電
子部品において、前記樹脂周壁に設けられる導電性部分
は前記樹脂周壁を貫通する導電部材と絶縁領域を介して
前記樹脂周壁の内部に埋設するように形成されてなるこ
とを特徴とする。
【００３０】以上の本出願第５の発明の電子部品によれ
ば、前記樹脂周壁を貫通して配置されて電子部品の機能
に直接関与する機能性導電部材との間に絶縁領域を介し
て前記樹脂周壁の導電性部分が形成されてなるので係る
導電性部分と前記機能性導電部材との干渉を容易に回避
することができる。
【００３１】前記課題を達成する本出願第６の発明の電
子部品は、本出願第４の発明又は本出願第５の発明の電
子部品において、前記樹脂周壁の内部に埋設するように
形成されてなる導電部分が、金属板又は導電性樹脂であ
ることを特徴とする。
【００３２】以上の本出願第６の発明の電子部品におい
て金属板又は導電性樹脂の埋設は樹脂周壁をモールドす
る際にそれと同時に金属板及び/又は導電性樹脂を添加
することによって行われる。係る金属板としてはCu,Au
等が有効に適用される。またここに言う導電性樹脂とし
ては、カーボンまたは金属片を混ぜ合わせた熱硬化性樹
脂がある。
【００３３】前記課題を達成する本出願第７の発明の電
子部品は、本出願第２の発明又は本出願第３の発明の電
子部品において、前記樹脂周壁の導電性部分が、前記樹
脂周壁を貫通する導電部材と接触しない形状で前記樹脂
周壁の外側壁又は内側壁に導電材からなる導電層を形成
してなることを特徴とする。
【００３４】以上の本出願第７の発明の電子部品によれ
ば、前記樹脂周壁を貫通して配置されて電子部品の機能
に直接関与する機能性導電部材と接触しない形状に前記
樹脂周壁の外側壁又は内側壁に前記樹脂周壁の導電性部
分が形成されてなるので係る導電性部分と前記機能性導
電部材との干渉を回避することができる。また以上にお
いて、前記導電層は前記樹脂周壁形成後に、前記導電層
形成不要部分をマスクすることにより形成されるので、
形状変更や複雑な形状の形成が容易となる。
【００３５】前記課題を達成する本出願第８の発明の電
子部品は、本出願第２の発明又は本出願第３の発明の電
子部品において前記樹脂周壁の導電性部分が、前記樹脂
周壁を貫通する導電部材と絶縁領域を介して前記樹脂周
壁の外側壁又は内側壁に形成した導電材からなる導電層
であることを特徴とする。
【００３６】以上の本出願第８の発明の電子部品によれ
ば、前記樹脂周壁を貫通して配置されて電子部品の機能
に直接関与する機能性導電部材との間に絶縁領域を介し
て前記樹脂周壁の導電性部分が前記樹脂周壁の外側壁又
は内側壁に形成されてなるので係る導電性部分と前記機
能性導電部材との干渉を容易に回避することができる。
【００３７】前記課題を達成する本出願第９の発明の電
子部品は、本出願第７の発明又は本出願第８の発明の電
子部品において前記導電層及び前記樹脂周壁本体の少な
くともいずれか一方が、該導電層と前記樹脂周壁本体と
の熱膨張差を緩和するための熱膨張差緩和構造を備える
ことを特徴とする。
【００３８】以上の本出願第９の発明の電子部品によれ
ば、電子部品の製造過程において不可避的に加えられる
熱サイクル下においても、前記導電層と前記樹脂周壁本
体との熱膨張差に起因して生じる反り、歪等が熱膨張差
緩和構造によって有効に防止される。
【００３９】前記課題を達成する本出願第１０の発明の
電子部品は、本出願第９の発明の電子部品において、前
記熱膨張差緩和構造が前記樹脂周壁本体及び/又は前記
導電層に厚さが所定以上異なる部分を形成してなること
を特徴とする。
【００４０】以上の本出願第１０の発明の電子部品によ
れば、前記熱膨張差緩和構造が厚さが所定以上異なる部
分を形成して簡易に得られ、厚さの差異に起因する熱膨
張差によって前記導電層と前記樹脂周壁本体との熱膨張
差に起因して生じる反り、歪等が相殺され、打ち消され
て好便に防止される。
【００４１】前記課題を達成する本出願第１１の発明の
電子部品は、本出願第２の発明又は本出願第３の発明の
電子部品において前記蓋が金属板または導電性樹脂で形
成されてなることを特徴とする。
【００４２】以上の本出願第１１の発明の電子部品にお
いて金属板としてはCu,Au等が有効に適用される。また
ここに言う導電性樹脂としては、カーボンまたは金属片
を混ぜ合わせた熱硬化性樹脂がある。
【００４３】前記課題を達成する本出願第１２の発明の
電子部品は、本出願第２の発明又は本出願第３の発明の
電子部品において前記蓋が絶縁体によって形成され、前
記導電性部分が前記絶縁体の内部に導電部材を埋設して
形成される導電層であることを特徴とする。
【００４４】以上の本出願第１２の発明の電子部品にお
ける絶縁体としては、セラミック、樹脂等があり、係る
セラミック若しくは樹脂の蓋が製造される際にこれと併
せて、前記導電部材の埋設または表面に層形成が行われ
る。
【００４５】前記課題を達成する本出願第１３の発明の
電子部品は、本出願第１２の発明の電子部品において、
前記蓋が絶縁性樹脂によって形成されてなることを特徴
とする。
【００４６】以上の本出願第１３の発明の電子部品によ
れば、例えば前記樹脂周壁と同一の材料を用いて蓋を形
成することができ、適用材料の共通化による低コスト化
を図ることができる。
【００４７】前記課題を達成する本出願第１４の発明の
電子部品は、本出願第１２の発明又は本出願第１３の発
明の電子部品において、前記蓋の内部に埋設するように
形成される導電部材が、金属板又は導電性樹脂であるこ
とを特徴とする。
【００４８】以上の本出願第１４の発明の電子部品にお
いて金属板又は導電性樹脂の埋設は絶縁体例えば樹脂蓋
をモールドする際にそれと同時に金属板及び/又は導電
性樹脂を添加することによって行われる。係る金属板と
してはCu,Au等が有効に適用される。またここに言う導
電性樹脂としては、カーボンまたは金属片を混ぜ合わせ
た熱硬化性樹脂がある。
【００４９】前記課題を達成する本出願第１５の発明の
電子部品は、本出願第１２の発明の電子部品において前
記導電層及び前記蓋本体の少なくともいずれか一方が、
該導電層と前記蓋本体との熱膨張差を緩和するための熱
膨張差緩和構造を備えることを特徴とする。
【００５０】以上の本出願第１５の発明の電子部品によ
れば、電子部品の製造過程において不可避的に加えられ
る熱サイクル下においても、前記導電層と前記樹脂蓋本
体との熱膨張差に起因して生じる反り、歪等が熱膨張差
緩和構造によって有効に防止される。
【００５１】前記課題を達成する本出願第１６の発明の
電子部品は、本出願第１５の発明の電子部品において前
記熱膨張差緩和構造が前記蓋本体及び/又は前記導電層
に厚さが所定以上異なる部分を形成してなることを特徴
とする。
【００５２】以上の本出願第１６の発明の電子部品によ
れば、前記熱膨張差緩和構造が厚さが所定以上異なる部
分を形成して簡易に得られ、厚さの差異に起因する熱膨
張差によって前記導電層と前記樹脂蓋本体との熱膨張差
に起因して生じる反り、歪等が相殺され、打ち消されて
好便に防止される。
【００５３】前記課題を達成する本出願第１７の発明の
電子部品は、本出願第９の発明又は本出願第１５の発明
の電子部品において前記熱膨張差緩和構造が前記導電層
に欠落部を形成してなることを特徴とする。
【００５４】以上の本出願第１７の発明の電子部品によ
れば、前記熱膨張差緩和構造が前記導電層に欠落部を形
成して簡易に得られ、前記導電層と前記樹脂周壁若しく
は前記樹脂蓋本体との熱膨張差に起因して生じる反り、
歪等は前記導電層に形成された欠落部によって吸収され
て打ち消されて好便に防止される。
【００５５】
【発明の実施の形態】以下に本発明の実施の形態の電子
部品につき図面を参照して説明する。以下は本発明の例
示される実施形態であって本発明を限定するものではな
い。
【００５６】第一の実施の形態 まず、本発明の第一の実施の形態の電子部品１２の構造
につき、図１〜図６を参照して説明する。図１は本発明
の第一の実施の形態の電子部品１２の部分的に切り開い
て描いた斜視図である。
【００５７】図１に示すように本実施形態の電子部品１
２は、放熱板を備えた樹脂封止パッケージであり、内部
搭載素子１と、放熱板２０と、リード３０と、樹脂周壁
４０と、蓋５０とを備えて構成される。樹脂周壁４０は
エポキシ樹脂等の熱硬化性樹脂からなる。また蓋５０は
その材質は特には限定されない。しかし、蓋５０を樹脂
周壁４０と同一の材料を用いて形成することができ、そ
の場合適用材料の共通化による低コスト化を図ることが
できる。またその他に蓋５０はセラミックを適用して形
成することもできる。
【００５８】放熱板２０は、銅板にニッケルメッキ、銀
メッキ、金メッキを施したものである。但し、樹脂周壁
４０が接合する部分はメッキされず、素材（銅板）に樹
脂が直接接着する。放熱板２０のパッケージ外装部分
（樹脂周壁４０の外側）の表面は、下地の銅板に対して
ニッケルメッキ、銀メッキの順で積層し、最表面に金メ
ッキが被着して表面仕上げされている。放熱板２０のパ
ッケージ内装部分（樹脂周壁４０の内側）の表面は、下
地の銅板にニッケルメッキが被着し、そのニッケルメッ
キ上に銀メッキ（最表面）が被着して表面仕上げされて
いる。放熱板２０のパッケージ外側となる両端部にはネ
ジ孔４が穿設される。ネジ孔４は電子部品１２の実装時
にアルミシャーシ等のベース材に電子部品１２をネジに
よって固定するためのものである。図２に放熱板２０の
斜視図を示す。図２に示すように、放熱板２０は、端部
２１と、中央部２２と、端部２３と、凸部２４とを有す
る。中央部２２は板状の直方体形状を基本とする。図
上、左右方向を長さ、上下方向を幅、奥行き方向を厚み
として説明する。端部２１、２３は、中央部２２の長さ
方向の両端に一体的に連続して形成されている。端部２
１，２３の幅は、中央部２２の幅より大きく、中央部２
２の側面２２ａから幅方向の両側に張り出し、段付面２
１ａ、２３ａを形成している。対向する段付面２１ａと
段付面２３ａと中央部２２の側面２２ａとで、放熱板２
０の相対する側部に凹部が形成される。その凹部の内面
となる側面２２ａに凸部２４が３つずつ計６つ突設され
ている。凸部２４は幅方向に突出するが、その先端は端
部２１及び２３の幅方向の（幅方向に垂直な）端面より
突出することはなく、前記凹部内に収まっている。図３
に示すように、この凹部に樹脂周壁４０の下端部が埋設
され、この凹部及び凸部２４に樹脂周壁４０が嵌合す
る。ここで、図３は本発明の第一の実施の形態の電子部
品１２の底面側から見た斜視図であり、部分的に切り開
いて描いたものである。端部２１、２３のほぼ中央にネ
ジ孔４が厚み方向に向けて穿設されている。
【００５９】再び図１を参照する。リード３０は銅から
なる薄板にニッケルメッキが被着し、そのニッケルメッ
キ上に金メッキ（最表面）が被着して表面仕上げされた
ものである。但し、樹脂周壁４０に被覆される部分はメ
ッキされず、素材（銅板）に樹脂が直接接着する。リー
ド３０には、樹脂周壁４０の外側位置に第一の孔部３１
が設けられている。図４にリードフレーム３９の平面図
を示す。本実施形態においてはリード３０はリードフレ
ーム３９によって形成される。リードフレーム３９は銅
からなる金属シートにリード３０のパターンが連結され
たものである。図４に示すようにリード３０には、第一
の孔部３１と第二の孔部３２と切欠部３３が加工されて
いる。
【００６０】図５に蓋５０の平面図（ａ）、側面図
（ｂ）、正面図（ｃ）を示す。図５（ｂ）及び（ｃ）か
らわかるように蓋５０は、上下面対称の形状を有する。
ベース部５１の上下両面に凸部５２が形成されている。
上下両面の凸部５２の周囲に、樹脂周壁４０の内周縁に
嵌合する段差部５３が形成されている。すなわち、凸部
５２の外周と樹脂周壁４０の内周は寸法、形状ともにほ
ぼ一致しており、互いに嵌り合う。ベース部５１の外周
は樹脂周壁４０の外周に対応する寸法、形状を有する。
【００６１】次に図６を参照して説明する。図６（ａ）
は、電子部品１２から蓋５０を取り除いた状態の平面図
である。図６（ｂ）は図６（ａ）におけるＡ−Ａ線断面
図であり、蓋５０を描いている。図６（ｃ）は図６
（ａ）におけるＢ−Ｂ線断面図であり、蓋５０を描いて
いる。
【００６２】図６に示すように、放熱板２０の中央に内
部搭載素子１が接合する。樹脂周壁４０は、内部搭載素
子１を包囲し、その下端を放熱板２０に接合する。リー
ド３０は樹脂周壁４０を貫通して樹脂周壁４０に保持
（狭持）される。リード３０の第二の孔部３２及び切欠
部３３は、リード３０の樹脂周壁４０を貫通する範囲に
設けられている。すなわち、第二の孔部３２及び切欠部
３３は樹脂周壁４０内に埋没している。樹脂周壁４０の
構成する樹脂の一部は第二の孔部３２及び切欠部３３内
に充填されて硬化している。リード３０のアウターリー
ド部３０ｂは、樹脂周壁４０の外側に樹脂周壁４０の外
壁面から突出している。リード３０のインナーリード部
３０ａは、樹脂周壁４０の内側で樹脂周壁４０の内壁面
及び放熱板２０と平行な方向に拡張し、アウターリード
部３０ｂよりも幅広に形成されボンディング領域を確保
している。インナーリード部３０ａは樹脂周壁４０の一
部として形成された台座部４１に搭載される態様で支持
される。これによりインナーリード部３０ａの支持強度
が向上する。インナーリード部３０ａと内部搭載素子１
の電極６とはボンディングワイヤ７によって連結され、
電気的接続が成されている。
【００６３】樹脂周壁４０の上端には蓋５０が接合す
る。蓋５０の凸部が樹脂周壁４０内に落ち込み、樹脂周
壁４０と蓋５０は嵌り合う。樹脂周壁４０と蓋５０とは
樹脂系接着剤によって接合される。全体として、放熱板
２０、樹脂周壁４０及び蓋５０によって閉鎖された空間
（パッケージ内）に内部搭載素子１、ボンディングワイ
ヤ７及びインナーリード部３０aが封止される。図６
（ｂ）（ｃ）に示すように、内部搭載素子１及びボンデ
ィングワイヤ７は樹脂とは接触せずに、放熱板２０、樹
脂周壁４０及び蓋５０により形成された中空構造の内部
に設置される。
【００６４】次に、本実施形態の電子部品１２の製造方
法につき説明する。電子部品１２は、次のようにして製
造される。まず、図７を参照する。図７（ａ）は図６
（ａ）におけるＡ−Ａ線断面に相当するモールド成型金
型の断面図である。図７（ｂ）は図６（ｂ）におけるＢ
−Ｂ線断面に相当するモールド成型金型の断面図であ
る。
【００６５】図７に示すような上型６１及び下型６２か
らなるモールド成型金型を使用する。上型６１と下型６
２とで、樹脂周壁４０に相当するキャビティ６３を形成
する。図７に示すように、下型６２の所定位置に放熱板
２０及びリードフレーム３９を搭載する。その後、上型
６１を重ね合わせ型閉めする。この時、放熱板２０及び
リードフレームは上型６１と下型６２とでクランプされ
る。放熱板２０は樹脂周壁形成位置の外側のみならず、
内側もクランプされる。これにより放熱板２０の平坦化
が図られる。型閉め後、溶融した樹脂を射出しキャビテ
ィ６３内に充填する。この時、リード３０の第二の孔部
３２及び図示しない切欠部３３にも樹脂が充填される。
その後、樹脂を硬化させ、型開きし、成型物を取り出
す。すると図８に示すような、リードフレーム３９、放
熱板２０及び樹脂周壁４０からなる構造物が取り出され
る。
【００６６】次にメッキ工程を施す。図９を参照する。
図９はメッキが積層されていく様子を示したメッキ工程
フロー図である。まず、図９（ａ）にハッチを掛けて示
すようにリード３０を含むリードフレーム３９及び放熱
板２０の露出した面にニッケルメッキを施す。次に、図
９（ｂ）にハッチを掛けて示すように電気メッキ法によ
って放熱板２０のニッケルメッキ上に銀メッキを施す。
具体的には、銀イオンを含む溶液中に放熱板２０を浸漬
し、放熱板２０を陰極として放熱板２０のニッケルメッ
キ表面に銀皮膜を電解析出させる。次に、図９（ｃ）に
ハッチを掛けて示すように電気メッキ法によってリード
３０を含むリードフレーム３９のニッケルメッキ上に金
メッキを施す。具体的には、金イオンを含む溶液中にリ
ード３０を浸漬し、リード３０を陰極としてリード３０
のニッケルメッキ表面に金皮膜を電解析出させる。次
に、図９（ｄ）にハッチを掛けて示すように電気メッキ
法によって放熱板２０の樹脂周壁４０の外側となる範囲
（パッケージ外装となる範囲）に金メッキを施す。した
がって、銀メッキ上に金メッキが施される。具体的に
は、樹脂周壁４０の内側（パッケージ内となる範囲）に
フォトレジスト等でマスクを掛け、金イオンを含む溶液
中に放熱板２０を浸漬し、放熱板２０を陰極として放熱
板２０の銀メッキ表面に金皮膜を電解析出させる。
【００６７】次に、内部搭載素子１をボンディングす
る。具体的には、内部搭載素子１を樹脂周壁４０に包囲
される放熱板２０の銀メッキ仕上げされた表面上に導電
性のダイボンド材を介して搭載、接合するとともにその
接合面側に設けられた内部搭載素子１の電極（図示せ
ず）と放熱板２０とを電気的に接続する。次に、内部搭
載素子１の上面に設けられた電極６と、リード３０のイ
ンナーリード部３０ａとをボンディングワイヤ７により
接続する。その後、樹脂周壁４０の上端に接着剤を塗布
し、蓋５０を被せ、接合する。これによりリードフレー
ム３９上に電子部品１２が連続して複数個組み立てられ
てた状態となる。さらに、リードフレーム３９を切断す
る。以上の工程により、図１に示すような電子部品１２
が得られる。
【００６８】電子部品１２を実装する際には、アウター
リード部３０ｂの端部に溶融半田やフラックスが付着す
る。それらの液体が樹脂周壁４０の外壁面へ向かってリ
ード２０上を流動する場合があっても、その流れの全部
又は一部は第一の穴部３１によって堰き止められる。一
部の液体が樹脂周壁４０の外壁面に到達する場合でも、
第二の孔部及び切欠部３３が設けられていることによっ
て、樹脂周壁４０とリード３０との接合界面へ、さらに
はその接合界面を通ってパッケージ内部へフラックスや
溶融半田が侵入することは低減される。
【００６９】第二の実施の形態 次ぎに本発明の第二の実施の形態の電子部品につき図１
０を参照して説明する。図１０は本発明の第二の実施の
形態におけるリードフレームを示す平面図である。
【００７０】本実施形態の電子部品は、上記第一の実施
の形態の電子部品１２のリード３０に代えて、リード７
０を使用するものである。リード７０は、リード３０と
比較して第一の孔部７１が異なる。リード７０上を樹脂
周壁４０の外側から樹脂周壁４０方向（図中の矢印Ｃ）
に見て、第一の孔部７１が、一の第二の孔部７２とそれ
に隣接する他の第二の孔部７２との間隔領域及び第二の
孔部７２と切欠部７３と間隔領域に重なるように配設さ
れている。このような構造とすることにより、パッケー
ジ外部のリード７０上を伝わってくるフラックス、溶融
半田等の液体の樹脂周壁４０の外壁面への流れは第一の
孔部によって堰き止めることができ、フラックスや溶融
半田の一部が第一の孔部の間隔領域へ流動し樹脂周壁４
０の外壁面へ到達しても、そのフラックスや溶融半田が
さらに樹脂とリード７０との接合界面へ、さらにはその
接合界面を通ってパッケージ内部へ侵入することは、第
二の孔部７２又は切欠部７３によって阻止することがで
きる。
【００７１】第三の実施の形態 次に本発明の第三の実施の形態の電子部品につき図１１
を参照して説明する。図１１に示すように本実施形態の
電子部品１２は、放熱板を備えた樹脂封止パッケージで
あり、内部搭載素子１と、放熱板２０と、リード３０
と、樹脂周壁４０と、樹脂蓋７４とを備えて構成され
る。樹脂周壁４０及び樹脂蓋７４は共にエポキシ樹脂等
の熱硬化性樹脂からなる。
【００７２】図示されるように、樹脂蓋７４にはその内
側面全体に蓋部導電層７５が形成される。この蓋部導電
層７５は金属板または導電性樹脂で形成することがで
き、金属板としてはCu,Au等が有効に適用される。導電
性樹脂としては、カーボンまたは金属片を混ぜ合わせた
熱硬化性樹脂が適用できる。なお本第三の実施の形態で
は図１２に示されるように樹脂蓋７４にはその内側面全
体に金属板または導電性樹脂の蓋部導電層７５が取りつ
けられる。しかし図１３に示されるように蓋部導電層を
樹脂蓋７４の内部に導電部材を埋設して形成される導電
層７６とすることもできる。その場合、樹脂蓋７４がモ
ールドされる際にこれと併せて、前記導電部材の埋設が
行われ導電層７５aが形成される。さらに図１４に示さ
れるように蓋部導電層を樹脂蓋７４の内側に導電部材を
埋設して形成される導電層７７とすることもできる。な
お図示されるように、蓋部導電層７５は接着剤７６によ
って樹脂周壁４０の上端面に固着される。
【００７３】また蓋本体である樹脂蓋７４及び前記蓋部
導電層７５の少なくともいずれか一方に熱膨張差緩和構
造が設けられる。それによって電子部品１２の製造過程
において不可避的に加えられる熱サイクル下において
も、樹脂蓋７４及び前記蓋部導電層７５間に熱膨張差に
起因して生じる反り、歪等が有効に防止される。この熱
膨張差緩和構造は例えば図１５に示すように前記蓋部導
電層７５に厚さが所定以上異なる部分７５a及び部分７
５bを形成することによって構成することができる。そ
のように厚さが所定以上異なる部分７５a及び部分７５b
を形成することによって厚さの差異に起因して樹脂蓋７
４及び前記蓋部導電層７５のそれぞれに内部的に生じる
熱膨張差と樹脂蓋７４と前記蓋部導電層７５との間の熱
膨張差に起因して生じる反り、歪等が相殺され、打ち消
されて樹脂蓋７４の反りが好便に防止される。同様の機
能は前記熱膨張差緩和構造を蓋部導電層７５に図示しな
い欠落部を形成することによっても達成できる。 第四の実施の形態 次に本発明の第四の実施の形態の電子部品につき図１６
を参照して説明する。図１６に示すように本第四の実施
の形態の電子部品１２は、放熱板を備えた樹脂封止パッ
ケージであり、内部搭載素子１と、放熱板２０と、リー
ド３０と、樹脂周壁４０と、樹脂蓋７４とを備えて構成
される。樹脂周壁４０及び樹脂蓋７４は共にエポキシ樹
脂等の熱硬化性樹脂からなる。
【００７４】図示されるように、樹脂蓋７４にはその内
側面全体に蓋部導電層７５が形成され、さらに樹脂周壁
４０の内側面には周壁部導電層７９が形成される。この
周壁部導電層７９は金属膜または導電性樹脂で形成する
ことができ、金属膜としてはCu,Au等が有効に適用され
る。導電性樹脂としては、カーボンまたは金属片を混ぜ
合わせた熱硬化性樹脂が適用できる。なお本第四の実施
の形態では樹脂周壁４０には導電部材と接触しないよう
に金属膜または導電性樹脂の周壁部導電層７９が取りつ
けられるが、周壁部導電層７９を樹脂周壁４０の内部に
導電部材を埋設して形成される導電層とすることもでき
る。その場合、樹脂周壁４０がモールドされる際にこれ
と併せて、前記導電部材の埋設が行われる。樹脂周壁４
０の内部に導電部材を埋設して形成される導電層では、
導電部材を金属膜又は導電性樹脂とすることができる。
なお、図示されるように、蓋部導電層７５は接着剤７６
によって樹脂周壁４０の上端面に固着される。この場
合、接着剤７６に導電性樹脂を用い、なおかつ接着時に
蓋部導電層７５と周壁部導電層７９を接着剤７６を介し
て導通をとることによって、結果として蓋部導電層７５
が放熱板２０と電気的に導通して接地されるので、より
確実な遮蔽効果が得られる。
【００７５】また周壁本体である樹脂周壁４０及び前記
周壁部導電層７９の少なくともいずれか一方に熱膨張差
緩和構造が設けられる。それによって電子部品１２の製
造過程において不可避的に加えられる熱サイクル下にお
いても、樹脂周壁４０及び前記周壁部導電層７９間に熱
膨張差に起因して生じる反り、歪等が有効に防止され
る。この熱膨張差緩和構造は樹脂周壁４０及び前記周壁
部導電層７９の少なくともいずれか一に厚さが所定以上
異なる部分を形成することによって構成することができ
る。そのように厚さが所定以上異なる部分を形成するこ
とによって厚さの差異に起因して樹脂周壁４０及び前記
周壁部導電層７９のそれぞれに内部的に生じる熱膨張差
と樹脂周壁４０と前記周壁部導電層７９との間の熱膨張
差に起因して生じる反り、歪等が相殺され、打ち消され
て樹脂周壁４０の反りが好便に防止される。同様の機能
は前記熱膨張差緩和構造を図１７に示されるように周壁
部導電層７９に欠落部８０を形成して構成することによ
っても達成できる。
【００７６】
【発明の効果】上述のように本発明は、樹脂周壁と蓋と
から中空パッケージを構成し、さらに、上述のように放
熱板やリード、蓋の形状、メッキ方法等を工夫したこと
により、高出力動作時の信頼性向上、高周波動作時の特
性向上、樹脂周壁と放熱板との密着性の向上、樹脂周壁
とリードとの密着性の向上、耐湿性の向上、特に、リー
ド−樹脂界面からの水分、フラックス、溶融半田、腐食
性ガス等の侵入の防止、リードフレームの切断時や電子
部品の実装時にアウターリードから樹脂パッケージ本体
へ伝搬する応力の緩和、外装メッキによって電子部品の
外装の耐食性を維持しつつメッキに要するコストを低
減、パッケージング時の組立の容易化、組立精度の向
上、蓋の温度変化による反りの低減などの効果があり、
本発明により放熱板を備えた樹脂封止パッケージの信頼
性向上、性能向上が図られた。本発明により大電力用ト
ランジスタ等に樹脂封止パッケージを適用し、安価に提
供することができる。
【図面の簡単な説明】
【図１】 本発明の第一の実施の形態の電子部品１２の
部分的に切り開いて描いた斜視図である。
【図２】 本発明の第一の実施の形態の電子部品１２を
構成する放熱板２０の斜視図である。
【図３】 本発明の第一の実施の形態の電子部品１２の
底面側から見た斜視図であり、部分的に切り開いて描い
たものである。
【図４】 本発明の第一の実施の形態の電子部品１２の
製造に用いられるリードフレーム３９の平面図である。
【図５】 本発明の第一の実施の形態の電子部品１２成
する蓋５０の平面図（ａ）、側面図（ｂ）、正面図
（ｃ）である。
【図６】 図６（ａ）は本発明の第一の実施の形態の電
子部品１２の蓋５０を取り除いた状態の平面図である。
図６（ｂ）は図６（ａ）におけるＡ−Ａ線断面図であ
り、蓋５０を描いている。図６（ｃ）は図６（ａ）にお
けるＢ−Ｂ線断面図であり、蓋５０を描いている。
【図７】 図７（ａ）は図６（ａ）におけるＡ−Ａ線断
面に相当するモールド成型金型の断面図である。図７
（ｂ）は図６（ｂ）におけるＢ−Ｂ線断面に相当するモ
ールド成型金型の断面図である。
【図８】 本発明の第一の実施の形態の電子部品１２の
製造途中である型抜き後の斜視図である。
【図９】 本発明の第一の実施の形態の電子部品１２の
製造におけるメッキが積層されていく様子を示したメッ
キ工程フロー図である。
【図１０】本発明の第二の実施の形態におけるリードフ
レームを示す平面図である。
【図１１】本発明の第三の実施の形態の電子部品１２の
断面図である。
【図１２】本発明の第三の実施の形態の電子部品１２の
部分断面図である。
【図１３】本発明の第三の実施の形態の電子部品１２の
他の部分断面図である。
【図１４】本発明の第三の実施の形態の電子部品１２の
別の部分断面図である。
【図１５】本発明の第三の実施の形態の電子部品１２の
また別の部分断面図である。
【図１６】本発明の第四の実施の形態の電子部品１２の
断面図である。
【図１７】本発明の第四の実施の形態の電子部品１２の
一部切り欠き斜視図である。
【図１８】従来の一例の放熱板を備えた樹脂封止パッケ
ージの部分的に切り開いて描いた斜視図である。
【図１９】従来の一例の放熱板を備えたセラミックパッ
ケージの部分的に切り開いて描いた斜視図である。
【符号の説明】
１…内部搭載素子 ２、２０…放熱板 ３、３０、７０…リード ４…ネジ孔 ５…封止樹脂 ６…電極 ７…ボンディングワイヤ ８…セラミック枠 ９…セラミックキャップ １０、１１，１２…電子部品 ２４…凸部 ３１、７１…第一の孔部 ３２、７２…第二の孔部 ３３、７３…切欠部 ３９…リードフレーム ４０…樹脂周壁 ５０…蓋 ６１…モールド成型金型の上型 ６２…モールド成型金型の下型 ７４…樹脂蓋 ７５…蓋部導電層 ７５a，７５b…厚さが所定以上異なる部分 7６… 接着剤 ７９…周壁部導電層 ８０…周壁部導電層欠落部。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/48 Ｈ０１Ｌ 23/48 Ｈ Ｍ Ｐ 23/36 Ｃ (72)発明者 上田 隆 滋賀県大津市晴嵐二丁目９番１号 関西日 本電気株式会社内 Ｆターム(参考） 5F036 AA01 BB09 BB14

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 放熱板と、前記放熱板上に接合する内部
    搭載素子と、前記放熱板に下端を接合し前記内部搭載素
    子を包囲する樹脂周壁と、前記樹脂周壁を貫通して前記
    樹脂周壁に保持され、前記内部搭載素子と外部との電気
    的導通をとる導電部材と、前記樹脂周壁の上端に接合す
    る蓋とを備え、前記放熱板、樹脂周壁及び蓋によって閉
    鎖された空間に前記内部搭載素子が封止されることを特
    徴とする電子部品。
  2. 【請求項２】 放熱板と、前記放熱板上に接合する内部
    搭載素子と、前記放熱板に下端を接合し前記内部搭載素
    子を包囲する樹脂周壁と、前記樹脂周壁を貫通して前記
    樹脂周壁に保持され、前記内部搭載素子と外部との電気
    的導通をとる導電部材と、前記樹脂周壁の上端に接合す
    る蓋とを備え、前記放熱板、樹脂周壁及び蓋によって閉
    鎖された空間に前記内部搭載素子が封止され、前記蓋及
    び/又は前記樹脂周壁の全体又は一部に導電性部分を有
    することを特徴とする電子部品。
  3. 【請求項３】 前記放熱板と前記蓋の導電性部分が周壁
    の導電性部分を介して電気的に導通していることを特徴
    とする請求項２に記載の電子部品。
  4. 【請求項４】 前記樹脂周壁を貫通する導電部材と接触
    しない形状の導電部材を前記樹脂周壁の内部に埋設する
    ように前記樹脂周壁の導電性部分が形成されてなること
    を特徴とする請求項２又は請求項３に記載の電子部品。
  5. 【請求項５】 前記樹脂周壁に設けられる導電性部分は
    前記樹脂周壁を貫通する導電部材と絶縁領域を介して前
    記樹脂周壁の内部に埋設するように形成されてなること
    を特徴とする請求項２又は請求項３に記載の電子部品。
  6. 【請求項６】 前記樹脂周壁の内部に埋設するように形
    成されてなる導電部分が、金属板又は導電性樹脂である
    ことを特徴とする請求項４又は請求項５に記載の電子部
    品。
  7. 【請求項７】 前記樹脂周壁の導電性部分が、前記樹脂
    周壁を貫通する導電部材と接触しない形状で前記樹脂周
    壁の外側壁又は内側壁に導電材からなる導電層を形成し
    てなることを特徴とする請求項２又は請求項３に記載の
    電子部品。
  8. 【請求項８】 前記樹脂周壁の導電性部分が、前記樹脂
    周壁を貫通する導電部材と絶縁領域を介して前記樹脂周
    壁の外側壁又は内側壁に形成した導電材からなる導電層
    であることを特徴とする請求項２又は請求項３に記載の
    電子部品。
  9. 【請求項９】 前記導電層及び前記樹脂周壁本体の少な
    くともいずれか一方が、該導電層と前記樹脂周壁本体と
    の熱膨張差を緩和するための熱膨張差緩和構造を備える
    ことを特徴とする請求項７又は請求項８に記載の電子部
    品。
  10. 【請求項１０】 前記熱膨張差緩和構造が前記樹脂周壁
    本体及び/又は前記導電層に厚さが所定以上異なる部分
    を形成してなることを特徴とする請求項９に記載の電子
    部品。
  11. 【請求項１１】 前記蓋が金属板または導電性樹脂で形
    成されてなることを特徴とする請求項２又は請求項３に
    記載の電子部品。
  12. 【請求項１２】 前記蓋が絶縁体によって形成され、前
    記導電性部分が前記絶縁体の内部に導電部材を埋設して
    形成される導電層であることを特徴とする請求項２又は
    請求項３に記載の電子部品。
  13. 【請求項１３】 前記蓋が絶縁性樹脂によって形成され
    てなることを特徴とする請求項１２に記載の電子部品。
  14. 【請求項１４】 前記蓋の内部に埋設するように形成さ
    れる導電部材が、金属板又は導電性樹脂であることを特
    徴とする請求項１２又は請求項１３に記載の電子部品。
  15. 【請求項１５】 前記導電層及び前記蓋本体の少なくと
    もいずれか一方が、該導電層と前記蓋本体との熱膨張差
    を緩和するための熱膨張差緩和構造を備えることを特徴
    とする請求項１２に記載の電子部品。
  16. 【請求項１６】 前記熱膨張差緩和構造が前記蓋本体及
    び/又は前記導電層に厚さが所定以上異なる部分を形成
    してなることを特徴とする請求項１５に記載の電子部
    品。
  17. 【請求項１７】 前記熱膨張差緩和構造が前記導電層に
    欠落部を形成してなることを特徴とする請求項９又は請
    求項１５に記載の電子部品。
JP2002052295A 2002-02-27 2002-02-27 電子部品及びその製造方法 Pending JP2003258141A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002052295A JP2003258141A (ja) 2002-02-27 2002-02-27 電子部品及びその製造方法
US10/374,602 US7002803B2 (en) 2002-02-27 2003-02-25 Electronic product with heat radiating plate
TW092104134A TW594956B (en) 2002-02-27 2003-02-26 Electronic product with heat radiating plate
EP03004467A EP1341228A3 (en) 2002-02-27 2003-02-27 Electronic product with heat radiating plate
KR10-2003-0012481A KR20030071570A (ko) 2002-02-27 2003-02-27 방열판을 구비한 전기제품
CNB031064744A CN1226783C (zh) 2002-02-27 2003-02-27 带有散热板的电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002052295A JP2003258141A (ja) 2002-02-27 2002-02-27 電子部品及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003258141A true JP2003258141A (ja) 2003-09-12

Family

ID=27678532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002052295A Pending JP2003258141A (ja) 2002-02-27 2002-02-27 電子部品及びその製造方法

Country Status (6)

Country Link
US (1) US7002803B2 (ja)
EP (1) EP1341228A3 (ja)
JP (1) JP2003258141A (ja)
KR (1) KR20030071570A (ja)
CN (1) CN1226783C (ja)
TW (1) TW594956B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158216A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置
JP2011096753A (ja) * 2009-10-28 2011-05-12 Kyocera Corp 電子部品収納用パッケージおよびこれを用いた電子装置
JP2011119601A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法
JP2013175597A (ja) * 2012-02-24 2013-09-05 Sumitomo Electric Device Innovations Inc パッケージ
JP2015188006A (ja) * 2014-03-26 2015-10-29 エムテックスマツムラ株式会社 中空パッケージの製造方法および中空パッケージ
JPWO2014156029A1 (ja) * 2013-03-28 2017-02-16 パナソニックＩｐマネジメント株式会社 半導体パッケージおよび半導体デバイス
JP2017063135A (ja) * 2015-09-25 2017-03-30 エムテックスマツムラ株式会社 中空パッケージの製造方法及び中空パッケージ
WO2022107697A1 (ja) * 2020-11-17 2022-05-27 三菱電機株式会社 パワー半導体モジュール及びその製造方法並びに電力変換装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145317A1 (en) * 2004-12-31 2006-07-06 Brennan John M Leadframe designs for plastic cavity transistor packages
US7518880B1 (en) * 2006-02-08 2009-04-14 Bi-Link Shielding arrangement for electronic device
US20070230185A1 (en) * 2006-03-31 2007-10-04 Shuy Geoffrey W Heat exchange enhancement
US8183680B2 (en) * 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US8450842B2 (en) * 2007-03-20 2013-05-28 Kyocera Corporation Structure and electronics device using the structure
FR2939562B1 (fr) * 2008-12-10 2011-01-21 Astrium Sas Circuit integre hyperfrequence encapsule dans un boitier.
CA2704683A1 (en) * 2010-05-28 2010-08-12 Ibm Canada Limited - Ibm Canada Limitee Grounded lid for micro-electronic assemblies
JP2013243340A (ja) 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP5885690B2 (ja) 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
US9258878B2 (en) * 2013-02-13 2016-02-09 Gerald Ho Kim Isolation of thermal ground for multiple heat-generating devices on a substrate
JP6620725B2 (ja) * 2016-11-14 2019-12-18 株式会社オートネットワーク技術研究所 電気接続箱
US10418291B2 (en) * 2017-09-29 2019-09-17 Intel Corporation Induced warpage of a thermal conductor
US10999957B2 (en) * 2018-02-12 2021-05-04 Samsung Electro-Mechanics Co., Ltd. Communication module and mounting structure thereof
TWI779811B (zh) * 2021-09-01 2022-10-01 豪傑長宏科技有限公司 用於半導體晶片封裝的複合式封閉型金屬蓋板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767839A (en) * 1971-06-04 1973-10-23 Wells Plastics Of California I Plastic micro-electronic packages
JPS50133860A (ja) 1974-04-09 1975-10-23
US4139859A (en) * 1975-06-30 1979-02-13 Burroughs Corporation Semiconductor device package
JPS5816552A (ja) * 1981-07-22 1983-01-31 Fujitsu Ltd 半導体素子用パッケ−ジ
JPS607741A (ja) 1983-06-27 1985-01-16 Nec Corp 混成集積回路装置
JPH065699B2 (ja) * 1987-09-16 1994-01-19 日本電気株式会社 半導体装置
JPH03116948A (ja) * 1989-09-29 1991-05-17 Yoshiki Tanigawa 超高周波ｉｃ用窒化アルミニウムパッケージ
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
JP2705368B2 (ja) * 1991-05-31 1998-01-28 株式会社デンソー 電子装置
JP3362530B2 (ja) 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5869883A (en) * 1997-09-26 1999-02-09 Stanley Wang, President Pantronix Corp. Packaging of semiconductor circuit in pre-molded plastic package
JP3543189B2 (ja) 1997-12-10 2004-07-14 日本オプネクスト株式会社 半導体素子パッケージおよび半導体装置
JPH11233696A (ja) * 1998-02-17 1999-08-27 Mitsubishi Electric Corp パワー半導体モジュール及びパワー半導体モジュールと冷却装置の接合体
JP2001094006A (ja) 1999-09-22 2001-04-06 Hitachi Cable Ltd 半導体素子搭載用基板及び半導体装置
US6362964B1 (en) * 1999-11-17 2002-03-26 International Rectifier Corp. Flexible power assembly
JP3533159B2 (ja) 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
JP3433732B2 (ja) * 2000-11-22 2003-08-04 住友電気工業株式会社 光半導体気密封止容器及び光半導体モジュール並びに光ファイバー増幅器
KR20030046795A (ko) * 2001-12-06 2003-06-18 삼성전자주식회사 안내 벽이 형성된 방열판을 갖는 고전력 패키지

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158216A (ja) * 2005-12-08 2007-06-21 Yamaha Corp 半導体装置
JP2011096753A (ja) * 2009-10-28 2011-05-12 Kyocera Corp 電子部品収納用パッケージおよびこれを用いた電子装置
JP2011119601A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法
JP2013175597A (ja) * 2012-02-24 2013-09-05 Sumitomo Electric Device Innovations Inc パッケージ
JPWO2014156029A1 (ja) * 2013-03-28 2017-02-16 パナソニックＩｐマネジメント株式会社 半導体パッケージおよび半導体デバイス
JP2015188006A (ja) * 2014-03-26 2015-10-29 エムテックスマツムラ株式会社 中空パッケージの製造方法および中空パッケージ
JP2017063135A (ja) * 2015-09-25 2017-03-30 エムテックスマツムラ株式会社 中空パッケージの製造方法及び中空パッケージ
WO2022107697A1 (ja) * 2020-11-17 2022-05-27 三菱電機株式会社 パワー半導体モジュール及びその製造方法並びに電力変換装置

Also Published As

Publication number Publication date
US20030161109A1 (en) 2003-08-28
US7002803B2 (en) 2006-02-21
EP1341228A3 (en) 2004-04-07
TW594956B (en) 2004-06-21
EP1341228A2 (en) 2003-09-03
CN1226783C (zh) 2005-11-09
TW200303608A (en) 2003-09-01
KR20030071570A (ko) 2003-09-03
CN1441484A (zh) 2003-09-10

Similar Documents

Publication Publication Date Title
JP2003258141A (ja) 電子部品及びその製造方法
JP4343158B2 (ja) 半導体デバイスのパッケージ製造方法
JP3533159B2 (ja) 半導体装置及びその製造方法
TWI479635B (zh) 用於電磁隔離的積體電路封裝件系統
US6002165A (en) Multilayered lead frame for semiconductor packages
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US7781266B2 (en) Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in leadframe integrated circuit (IC) packages
US8698291B2 (en) Packaged leadless semiconductor device
JP4195380B2 (ja) 冷却を改善した半導体デバイスのパッケージ
JPH0817957A (ja) 半導体素子およびその形成方法
JPH0621276A (ja) 熱強化型半導体素子およびその製造方法
JP2005506691A5 (ja)
JPH09260550A (ja) 半導体装置
JPH11150225A (ja) リードフレームベースの垂直相互接続パッケージ
JP4967701B2 (ja) 電力半導体装置
JP7210868B2 (ja) 半導体装置
JP7221930B2 (ja) パワー半導体モジュール
US20050046035A1 (en) Semiconductor device
JP2612468B2 (ja) 電子部品搭載用基板
JP2007035913A (ja) 半導体装置
JPH10189792A (ja) 半導体パッケージ
JP2022154006A (ja) 半導体装置、および半導体装置の製造方法
JPS59119751A (ja) 半導体装置
JP2003168954A (ja) Ｓａｗデバイスのパッケージ構造
JPH01207936A (ja) 樹脂封止型半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040121

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040823

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050920