TW594956B - Electronic product with heat radiating plate - Google Patents

Electronic product with heat radiating plate Download PDF

Info

Publication number
TW594956B
TW594956B TW092104134A TW92104134A TW594956B TW 594956 B TW594956 B TW 594956B TW 092104134 A TW092104134 A TW 092104134A TW 92104134 A TW92104134 A TW 92104134A TW 594956 B TW594956 B TW 594956B
Authority
TW
Taiwan
Prior art keywords
frame member
frame
scope
electronic product
conductive
Prior art date
Application number
TW092104134A
Other languages
English (en)
Other versions
TW200303608A (en
Inventor
Toshimichi Kurihara
Takashi Ueda
Original Assignee
Nec Compound Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Compound Semiconductor filed Critical Nec Compound Semiconductor
Publication of TW200303608A publication Critical patent/TW200303608A/zh
Application granted granted Critical
Publication of TW594956B publication Critical patent/TW594956B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/06Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

594956 五、發明說明(l) —、【發明所屬之技術領域屬 本發明係關於一種設右丑 ‘ 一種電子製品,苴中包括有i :之電子製品,尤其關於 於散熱板上且黏附於其上有;:=晶體之電子組件安聚 並且囊封於包封件中。 二、【先前技術】 常用於==二,间功率電晶體例如功率M0SFET或類似者# 二用於類比放大器或類似者,,在 ::者時 因此,當雷+細杜、 干產生大里的熱。 贡日μ 件包括尚功率電晶體時,使用包括古 ,晶體之電子組件的電子製品會設有由適ί =:功率 :鋼或類似者所形成的散熱⑯,藉以促進“ = 例 ,子製品設有用以囊封電子組件 = = 且電子組件之引線延:穿以 品稱:樹脂密熱固ί樹脂所形成時’此電子製 料所护成睹,μ恭衣亦且,當包封件係由適當之陶瓷材 ,,此電子製品稱為適當之陶瓷封裝。更且,♦ :^ :係由適當之金屬材料所形成時,此電子製品稱為金 製品i Ξ i如ί括例如功率mosfet的樹脂密封封裝之電子 底而ϋ ΐ件安裝於散熱板上且黏附於其上,使得設於其 ^勺電子組件之電極墊電連接至散熱板。亦且,電子 、、且牛具有兩組電極墊設於其頂面上,且各組電極墊係經由 η 594956 發明說明(2) 結合配線而連接$ + & ^3 ^至兩引線之内引線部。 中,鋏後宓封抖昨一引線邛放置於金屬模具之鑄模腔 部被模造樹脂所囊封,曰^ ^ 糟而電子組件與内引線 出。因此,在習知的桝J f之外引線部從模造樹脂穿透 部係直接接觸於模造“ ,封裝中,電子組件與内引線 操作功率f耗太大時,在電子組件之 此情況下,電子制,之^,使得模造樹脂變差且剥落。在 亦且,特徵:變,導致操作可靠度下降。 與内引線部,故苴得作造樹脂直接接觸於電子組件 據此,由於寄Πί:;ΐ,導致寄生電容產生。 超過1 GHz的高頻率41^"^之干擾,電子製品之頻率特徵在 之艾差造成嚴重問題於 尤,、,南頻率特徵 在萝拌陶这々人 % 丁衣口口之被波應用。 ^ ^ ^ 2 是或金屬封裝型電子掣口中 _ =於政熱板上且黏附於苴 二°〇中,電子組件係安 黏附於iir後’矩形陶竟或金屬框:i::?電 隨後,使得電子組件由陶曼或全牢穩地 f #上’且各組頂電極墊细屬框架之相對的側壁之 内引綠部。在各細二:經由結合配線而連接至: 在各組頂電極墊 丧主兩引線之 麦’陶瓷或金屬^:椹杜a 連接至引線之内引魂邱
頂開D妒# J"構件牛穩地黏附於陶咨十人^線口P 铋,糟以形成用以容 =陶是或金屬框架之 屬封裂’並且引線之外;=封電子組件之陶兗或全 ___ 線部攸框架構件與蓋構件間 第7頁 五、發明說明(3) 面穿透出 陶瓷或金屬封梦刑+ 的前述問題。然而:豆盔子製口口: T ? ί關於樹脂密封封裝 下所述。 /、“、、法獲得樹脂密封封裝之優點,如 歷史上,陶隻武人显 例如功率MOSFET或類似者封:已;::高功率電晶體中, 而,仍期望將包括古功ί,用以獲付向操作可靠度。然 封封裝,其可用低:本晶體之電子製品實現為樹脂密 當然,陶奢達成高產率之製造。 操作可靠度與較m 2 j比:脂密封封裝更可獲得較高 之製造成本,包括材,:。雖然如此,肖瓷或金屬封裝 J寺別地,在增強陶封襄更高。 =:陶竟封裝儘可能地消作可靠度之 力為了抑制陶瓷封梦中敎處f示由/皿度夂動造成的熱應 之熱膨脹係數必須匹配於用、if之產生,用以製造的材料 以製造陶究封裝之材料之壁。封的:竟。雖然如此,用 並無太多種材料之敎 2 #圍顯著地受到限制,因為 亦且,對於金屬_==匹配於用來包封的H 類似者之熱膨脹係數可;鶴/銅合金、銦/麵合金或 料係相對地責。 、陶瓷包封件,但此等金屬材 據此,询若羽头弟J、 建構成樹脂密封;二金屬封裝之電子製品 造成本。 、/差頌著地降低電子掣$之製 第8頁 594956
五、發明說明(4) 三、【發明内容】 因而,本發明之目的在於提供一種電子製品,包含·· 二散熱板;一電子組件,包括有一高功率電晶體且安裝於 该散熱板上;以及一包封件,牢穩地黏附於該散熱板,建 構成可在電子製品之高功率操作中確保優良的操作可 度。 本發明之另一目的在於提供一種前述類型的電子製 品’建構成改良其高頻率操作特徵。 本發明之又另一目的在於提供一種前述類型的電子 品,可用低成本製造。 < ’包括 組件, 口端, 至少— 框架構 選自於 之族群 成材料 成’該 料。亦 封於~ 脂板元 由一陶 中之一 得由一 適當之 且,該 樹脂板 件,其 之第一 一電子 一框架 以及一 藉以容 導電元 件係由一適當 瓷材料 材料所 適當之 填充物 合成材 種電子製品,包 於該散熱板上; 於該散熱板以包 附於該框架構件 件於該包封件 架構件。依據本 所形成,且該蓋 、一金屬材料、及一合成材 依據本發明 含:一散 一包封件 圍該電子 之一上開 中,以及 發明,該 構件係由 料所組成 該合 材料所組 非導電材 心體而包 包含一樹 貫施態樣,提供一 組件,牢穩地安裝 構件,牢穩地黏附 蓋構件,牢穩地接 納且密封該電子組 件’延伸穿過該框 之樹脂材料 形成。 樹脂材料與 材料係包含 料得由一金 元件所組成。更且 中一金屬片元件嵌 一適當之填充物 一導電材料或一 屬片元件作為核 ,該合成材料得 埋於該樹脂板元
第9頁 W4956 五、發明說明(5) 成;3 Γ中们于该金屬片元件之表面露出。更Η兮入 成材料得由一非導雷士- 更且,滅d 雷Μ焱r丄人 電板凡件與一導電層所組成开彡忐兮導 電層係形成於該非導電板元件之表面上。成开/成’该v 展現ίΐί發:;【:實::態^該蓋構件之至少-部分 所形成。亦且,該蓋構件=構Π二;:之金屬材料 且’該蓋構件得建構成 :”形成。更 雷姑-批? Γ 成。更且’該蓋構件得包含-非導 之表面上“亥導雷W : : ^層係形成於該非導電板元件 於該非導電之金“,牢穩地接附 電夥材料塗佈該ϋΐί面/者得藉由使用一適當之導 較“ ! ί: 牛之該表面而形成。 旱乂佳地,該導電層係建構 導電層間之熱膨脹差異減輕。為于:非::板70:與該 數個厚部與複數個薄部所形成了 士、番/¥電層得由複 元件之兮矣而μ ^ 成規律地配置於該非導電板 之熱膨;差It亦】以!電板元件與該導電層間 以減輕該非導電:元件成ί複數個開口,用 低 丁〇為等冤層間之熱膨脹差異。 本發明之第二實施能揭φ ^ , 有一導 珩#貝也心、樣中,較佳地,該框架構件設 框架2 ^ 該,件經由其電連接至該散熱板。當該 元件彳曰&係藉由一杈造製程從該樹脂模造而成時,該導電 兀件侍肷埋於該模造的框架構件中。 = ^ _ 、電曰,^成於孩框采構件之一内壁面上。在此 月况下’料電層得包含一適當之金屬片,牢穩地黏附至
第10頁 ^4956 五、發明說明(6)
°亥框架構件之該内壁面,戋 4 A 材料塗佈該框架構件之該内;:精由使用-適當之導電膠 ’料電層係建構成使得該框架構 熱f脹差異減輕。為…,該導電層得由複i: =灵數個薄部:嶋,規律地配置於該框架構件之: : ,用以減輕該框架構件與該導電層間之熱膨脹差 半椹:ί ’該導電層得形成有複數個開口,用以減輕該框 木構件與該導電層間之熱膨脹差異。 f ^發明之第一與第二實施態樣中,較佳地,該框架 件得藉由一模造製程從樹脂模造而成,且該散熱板係建 構成機械性嚅合於該模造的框架構件。舉例而言,該散熱 板得形成有至少一凹槽,嵌埋於該模造的框架構件中,以' 機械性嚅合於該模造框架構件。亦且,該散熱板得形成有 至 >、凸部’配置於形成5亥凹槽之一壁面上,藉以更確保 該散熱板與該模造的框架構件間之機械性餐合。 在本發明之第/與第二實施態樣中,較佳地,該導電 元件係建構成機械性嚆合於該模造的框架構件。為這目 的,該導電元件得形成有至少一孔,嵌埋於該模造的框架 構件中,以機械性囉合於該模造的框架構件。亦且,該導 電元件得形成有複數個孔之一對準部,嵌埋於該模造的框 ,構件中。更且,該導電元件得形成有複數個孔與複數個 最末端切除部之一對準部,嵌埋於該模造的框架構件中。 该導電元件得形成有複數個孔之另一對準部,沿著該 模造的框架構件之/外壁面配置’藉以降低該導電元件之
IIMI 第11頁 594956 五、發明說明(7) 一外部之剛性。 該導電元件得形成有複數個孔之一第一對準部,嵌埋 於該模造的框架構件中,以機械性嚅合於該模造的框架構 件,以及複數個孔之一第二對準部,沿著該模造的框架構 件之一外壁面配置,藉以降低該導電元件之一外部之剛 性。較佳地,包括在第二對準部中之該複數個孔與包括在 第一對準部中之複數個孔係交互地配置。 該蓋構件得形成有兩個矩形台部,從相對的壁面隆起 且配置成對稱於該蓋構件之幾何中心面,且每一台部之尺 寸係配合於該框架構件之該上開口端。 在本發明之第一與第二實施態樣中,該散熱板包括内 與外部,由該框架構件所分隔且定義。在此情況下,較佳 地,該散熱板之該内部,位於該框架構件内,具有鍍銀的 表面,且該散熱板之該外部,位於該框架構件外,具有鍍 金的表面。該導電元件亦包括内與外引線部,由該框架構 件所分隔且定義,且較佳地,該内與外引線部具有鍍金的 表面。 在本發明之第一與第二實施態樣中,較佳地,該導電 元件係從一引線框架衍生出,且該散熱板係準備成獨立於 該引線框架之一部分。 在本發明之第一與第二實施態樣中,電子組件得包含 一高功率電晶體。在此情況下,前述導電元件係定義成一 第一引線,且該電子製品更包含一第二引線,延伸穿過該 框架構件。第一與第二引線分別電連接至該高功率電晶
第12頁
4…、下文附有圖示之詳細說 、, 其他目的。 兄乃將更加清楚丽述目的與 參照圖1至8 參考符號1 〇作全 如圖1至4所 如鋼或類似者所 私,如下文所詳 立而’當組裝於電 由螺絲而接附至 圖示)。 ,依據本發明之電子製品之第一實施例由 面性地標示。 示,、電子製品1 〇包含由適當之金屬材料例 形成的散熱板1 2,且散熱板丨2受到電鍍製 述。散熱板1 2形成有一對螺孔丨2a於其末 子设備中日守螺孔1 2 a用於使電子製品1 〇藉 適當之基礎框架例如鋁底盤或類似者(未 亦且,電子製品ίο包含電子組件14,安裝於散熱板12 上且黏附於其上。在此實施例中,電子組件丨4包括一功率 MOSFET作為高功率電晶體’用於類比放大器或類似者中, 且設有三組墊··第一、第二、與第三組墊。 尤其,如圖1與2所示,由參考符號丨6所標示的第一組 墊設於電子組件14之頂面上,且形成功率MOSFET之汲極 (D)。類似地,由參考符號1 7所標示的第二組墊設於電子 組件14之頂面上,且形成功率MOSFET之閘極(G)。第三組 墊設於電子組件14之底面上(未圖示),且形成功率MOSFET 之源極(S)。當電子組件1 4安裝於散熱板1 2上且黏附於其
第13頁 594956 五、發明說明(9) 曰寸’弟二組塾電連接至散熱板1 2 ’因此散熱板1 2亦 作為功率MOSFET之源極端子(S)。 ’、、、 '、且 電子製品10更包含一包封件18,用以囊封電子組 14 ^以保護其隔離於外界。包封件18包含由適當之" 座祕脂例如環氧樹脂或類似者所形成的矩形框架構件1 9 γ 及牢穩地黏附於框架構件丨9之頂開口端的蓋構。 以 第一實施例中,蓋構件20係由適當之陶瓷材料所形成。此 矩形框架構件19係藉由模造製程所形成,並於二 機械性嗡合於散熱板12且黏附於其上。為了 Ϊ: 政熱板1 2與框架構件丨9間之牢穩地機械性嚅合,如盥乐 :::乂舰12設有一對側邊凹槽12b ’沿著°其相二縱6 η,以及三個凸部12c,從每一側邊凹槽i2b之最内 :面大出。因此,如圖5所示,可使框架構件丨9 械性接附於散熱板1 2。 心也故 從圖1至4可知,矩形框架構件19設有一對搁架元 與22,從框架構件丨9之相對的縱侧壁之内壁面 伸於框架構件1 9之相對的橫側壁間。請注 ^ 22之功能將說明於後。 W木兀件21與 盍構件20得使用適當之黏附劑而牢穩地黏附於框 件1 9之頂開口端,藉以封閉框架構件丨9之頂開口因 此,電子組件14囊封於包封件18中,藉而可密 子組件1 4隔離於外界。 了且保4電 較佳地,蓋構件2〇建構如圖以至7(:所示。,苗 件2 0之形狀為矩形板,具有相同於框架構件“之矩形ς
第14頁 594956 五、發明說明(10) ' --—^ 廓,且形成有兩矩形台部2〇a與2〇b,從其相對的壁面隆 起。台部20a與20b係配置成對稱於蓋構件2〇之幾何中心 面,且每一台部(20a,20b)之尺寸配合著矩形框架構件19 之上開口端。因此,可輕易且準確地使蓋構件2〇接附至框 架構件1 9之上開口端。亦且,雖然蓋構件2 〇遭受溫度變 動,但因為蓋構件20之對稱組態,可降低蓋構件2〇之翹 曲。 更且,電子製品10包含一對引線23與24,由適當之金 屬例如銅或類似者所形成,且引線23與24分別延伸穿過框 架構件1 9之相對的縱側壁,如圖i、2、與4所示。當框架 _ 構件19被模造時,每一引線23與24係機械性由框架構件1 9 之對應的縱側壁所固持。請注意,類似於散熱板丨2,此對 引線23與24亦遭受電鍍製程,如下文所詳述。 參知圖8 ’顯不引線框架3 〇之一部分之平面圖,此對 引線23與24係得自於引線框架30。引線框架3〇包含伸長的 金屬(例如銅)片,其中一對引線圖案23,與24,以網狀細工 (openwork)之方式連續地形成。如不文所述,當矩形框架 構件1 9由金屬模具所模造時,此對引線圖案23,與24,與散 熱板1 2 —起放置於金屬模具之鑄模腔中。在框架構件丨9之 模造完成後,此對引線圖案23’與24,從引線框架30切除,藝 藉以製成此對引線23與24。 如圖8所示,每一引線圖案2 3 ’形成有一第一對準部 (三個槽或孔32與兩個最末端切除部34)以及一第二對準部 (三個貫通槽或孔3 6 )。類似地,每一引線圖案2 4 ’形成有
第15頁 594956 五、發明說明(π) --—— 一第一對車邱(:j 二個槽或孔38與最末端切除部40)以及一第 二對準部(三個槽或孔42)。 如圖2所示,a 萄矩形框架構件1 9被模造時,引線圖案 2 3,中之孔3 2與最末端切除部3 4之第一對準部與引線圖案 24中之孔38與最末端切除部4〇之第一對準部分別埋入框 架構件19之相對的縱側壁中,導致引線圖案23,與24,及框 架,件1 9之相對的縱側壁間之機械性且嚴密嚅合。因此, 可藉由框&構件1 9之相對的縱侧壁機械性且堅固地保持各 引線23與24。 引線23具有内與外引線部23a與23b,藉由框架構件19 之對應的縱側壁所分隔並定義。亦且,引線24具有内與外 引,部24a與24b,藉由框架構件19之對應的縱側壁所分隔 並定義。亦即’内引線部23a與24a分別從框架構件19之相 對的縱側壁之内壁面突出,且外引線部2 3 b與2 4 b分別從框 架構件1 9之相對的縱侧壁之外壁面突出。請注意内引線部 23a與24a分別放置於搁架元件21與22上。 如圖1與2所示,内引線部23a藉著結合配線26電連接 至第一組墊16 ’因此外引線部23b形成功率M〇SFET之汲極 端子(D)。類似地,内引線部24a藉著結合配線28電連接至 第二組墊1 7 ’因此外引線部24b形成功率MOSFET之閘極端 子⑹。 前述的電子製品1 〇得製造如下。 首先,參照圖9與1 〇,用以模造矩形框架構件丨9的前 述金屬模具由參考符號4 4作全面性地標示。金屬模具4 4包
第16頁 594956 五、發明說明(12) 含上與下模部44a與44b,當相互組合時 框架構件1 9之輪廓的鑄模腔46。亦即,’ 、j心於矩形 係由上模部44a所定義,且鑄模腔4 半果腔:6之上半部 44b所定義。 义下+ 糸由下模部 =9與10所示,散熱板12與此對引線圖㈣ 夾在上與下模部4“與4413間,使得此等元件以案:、、4 2 4放置於鑄模腔4 6之空間中。鈇德 人 鑄模腔46且硬化。從圖1〇可4…、後,液態環氧樹脂注入 ^38 Λ „34 ^4; Ξ . ί ; . ^ ^ ^32 =嘱合於模造物。隨後,金屬模具 打開/猎以獲侍如圖]^所示的中間製品1〇,。 同/然後’中間製品1 〇’依據圖1 2A至1 2D所示的電#产裎 圖受到電鍍製程。 丨丁曰]电锻肌私
和0(:在5 = 2第—電鍵製程中,散熱板12與引線框 =斜Λ/ 3,與24,)皆電鑛有錦(Νι),如圖i2A 件19之μ材枓所覆蓋的之面積無法受到鎳電鍛。 更進示的第二電鍍製程中,散熱板12之電鍍鎳 ^:乂使用電鍍方法電鑛有銀(Ag),如圖12B中之斜影 早夕!f其,散熱板12與引線框架30 一起浸入含有Ag離 ίίίΐ 且負電壓施加至散熱板12,藉而散熱板12之 電鍍鎳更進一步受到銀電鍍。 # ® ^圖1 2 C Κ不的第三電鍍製程中,引線框架3 〇 (包括引 、、回〃、23與24 )之鎳電鍍表面更進一步使用電鍍方法電
594956 五、發明說明(13) 鍍有金,如圖12C中之斜影線所示。尤其,引線框架3〇盘 散熱板12 —起浸入含有Au離子之溶液中,且負電壓施加、 引線框架3 0,藉而引線框架3 〇之電鍍鎳更進一步: 鍍。 j 1電 在圖1 2D所示的第四電鍍製程中,散熱板丨2之外 位於矩形框架構件19之外,更進一步使用電鍍方法電 金’如圖12D中之斜影線所示。尤其,散熱仙之 又, 位於矩形框架構件19之内,藉由光阻或類似者所遮蔽, 散熱板12與引線框架30 —起浸入含有Au離子之溶液中, ί:壓m文熱板12,藉而僅散熱板12之外部之電鍵銀 更進一步文到金電錢。 然後,使用適當之導電結合劑使電子組件14安裝於 熱板12之鍍銀表面上且黏附於其上。據此,如前所述,、^ 子組件1J之底面上的第三組墊(未圖示)電連接至散熱 板2,因此散熱板12作為功率M0SFET之源極端子。 ,而,進行配線結合製程以藉著結合配線26建立電連 =第一組塾16與弓I、線圖案23,之内引線部仏間,且藉著 =配線28建立電連接於第二組塾17與引線圖案24,之内 =部24a間。在配線結合製程中,内引線部…與仏分 =位於擱架元件21與22上,藉以防止内引線部…與^變 錄图線結合製程完成後,藉由從中間製品1〇,切除引 1 q : 5 3興2 4而將之從引線框架3 0移除,然後框架構件 之頂開口端由蓋構件20封閉,藉以囊封電子組件“於包
第18頁 594956 五、發明說明(14) 封件1 8中,導致電子製品1 〇之製造完成,其中電子組件1 4 密封且保護於包封件1 8中而隔離於外界。 依據前述製造程序,可獲得如下所述的各種優點。 舉例而言,模造製程有助於散熱板1 2之平坦化。尤 其,散熱板1 2時常使用沖擊機械由銅片所形成。在此情況 下’散熱板1 2殘留有沖擊時無可避免的應變或應力,因此 可能因殘留的應變或應力而紐曲。然而,在模造製程中可 使翹曲的散熱板1 2平坦化,因為從圖9與1 〇可知,當金屬 模具44封閉時,翹曲的散熱板12由上與下模部44a與44b所 箝制住。 簡言之,既然矩形框架構件丨9係模造於金屬模具44 中,以機械性嚆合於散熱板12之一部分,故散熱板12必須 被上與下模部44a與44b所箝制,導致翹曲的散熱板12平坦 化0 亦且,依據 立於引線框架30 緣,故可在無須 地電鍍散熱板1 2 示,當散熱板1 2 此,可輕易地用 此外,由於 形成得比引線框 依據本發明 舉例而言, 丽述製造 ,且既然 遮蔽散熱 與引線框 受到鍍銀 低成本進 散熱板1 2 架30更厚 之電子製 藉著電子 散熱板1 2 板1 2或引 架30。舉 時,無須 行電鍍製 獨立於引 ’因此可 品1 0亦具 製品1 0之 然散熱板1 2之準備係獨 與引線框架3 0彼此電絕 線框架3 0下各自且分離 例而言,如圖12B所 遮蔽引線框架30。因 程(圖12A至12D)。 線框架30,散熱板12可 促進散熱板1 2之散熱。 有各種優點。 配置,既然電子組件
第19頁 594956
14、内引線部23a與24a、以及結合配線26與28皆配置於包 封件18之内部空間,亦即既然此等元件(14、23a、24a、匕 2 6 — 2 8 )不直接由模造樹脂所覆蓋與密封,故電子製品1 〇 不會有寄生電容之問題,導致其高頻率特徵之改良' "亦 且’雖然電子組件14之表面因電子製品10之高功率操作所 產生之熱而升起,包封件18不會受到加熱的電子組件14之 熱影響,因為包封件1 8不直接接觸於電子組件丨4,導致在 局功率輸出操作中電子製品1 〇之操作可靠度之改良與保
亦且,由於外引線部23b與24b中之孔36與42之第二對 準部之形成,外引線部23b與24b之剛性降低,藉而可防止 矩I杧木構件1 9損壞。尤其,舉例而言,當引線圖案2 3, 與24’從引線框架30切除時及/或當電子製品1〇組裝於電子 設,中時,過強的外力可能施加於外引線部23b與24b上。 倘=外引線部23b與24b之剛性太大,過強的外力可能損壞 框架構件19。然而,實際上,外引線部23b與24b因剛性降 低而展現可撓性。因此,過強的外力可由外引線部23b與 24b之變形而吸收,導致防止外引線部23b與24b損壞。
更且電子製品1 0整體展現出優良的抗腐蝕性,因為 散熱板12之外部,位於框架構件19之外,具有鍍金的表 面,且因為引線23與24之外引線部23b與24b具有鍍金的表 面。.此外,由於引線23與24之内與外引線部(238;231)與 24a,、24b)鑛金,故可改良引線23與24之抗電致遷移特 徵,導致電子製品1 〇之操作可靠度提升。亦且,既然由框
594956 發明說明(16) 架構件1 9所包圍的散熱板丨2之内面積的表面並非鍍金而是 鍵銀,故可降低電鍍製程所需的成本。 更且’在引線(23,24)中形成孔(32,38)與最末端切 除部(34,40)之第一對準部以及孔(36,42)之第二對 可獲得優點。 0 尤其,當電子製品1 〇組裝於電子設備中時,必須使用 熔2焊料與助熔劑連接外引線部23b與24b至電性端子。在 此情況下,熔融焊料與助熔劑得滲入樹脂框架構件丨9及引 線2 3與24間之界面,且得更經由前述界面侵犯包封件丄8之 =邛然而,由於引線(2 3,2 4 )中提供孔(3 2,3 8 )盥最末 端切除部(34,40)夕筮一姐、、隹如 取不 '' 4U)之弟一對準部以及孔(36,42)之第二對 止溶融焊料與助溶劑滲入樹脂㈣ _ Β之界面並防止熔融焊料與助熔劑經由前述界 面侵犯包封件18之内部。 街引I介 中,所示的引線框架30之修改例。在此圖 類似於引線框架30^元二2波作全面性地標示,且 在引線圖案23,、中使用:::二的^考符號所帛示。除了 槽42,之第二對準邻取我°一\在引線圖案24,中使用四個 外,佟对#邛取代一個槽或孔42之第二對準部以 卜 U改的引線框牟30’耸FiMtsi。 如圖13所示,丨線㈣3〇。 长引綠圖案2 3中,第二對舉邱中所句 括的四個孔3 6,與第一對進卹士〜a 早口P中斤匕 端切弟子皁邠中所包括的三個孔32與最末 而切除抑係父互地配置。丨其,在第-對準部中兩個最
第21頁 594956 五、發明說明(17) 末端孔36’中之每一個係相對於對應的最末 相鄰的孔32間之空間面積,且兩中間槽36,中了 介於兩最末端孔36’間,係相對於在第二對 應的相鄰孔32間之空間面積。同樣地, 兩于 24,中的四個孔42,之第二對準ΓΛ個=引線圖案 切除部4。之第-對準部間之關=與兩個最末端 當修改的引線框架30,用於製造電子製品1〇日士,口 有效率地防止熔融焊料與助熔劑浸入樹脂&框"架k ’ f t ,23與24間之界面且防止溶融焊料與助溶劑經由前述界面 知犯包封件1 8之内部,由於在第二對準部中之四個孔 (田36,,42’)以及在第一對準部中之三個孔(32,38)與兩個 农末端切除部(34,40)交互配置。 如前所述,在第一實施例中,蓋構件20係由陶究材料 所形成。然而,當電子組件14處理高頻率信號時,較佳為 修改電子製品1 0,如圖1 4所示,對應於圖4。亦即,蓋構 件2 0由適當之金屬材料例如銅、銀或類似者所形成。金屬 蓋構件20因其導電性而作為電磁屏蔽,藉而可抑制高頻率 雜訊從電子製品1 0發出。 、 更且’電子製品1 〇得修改成如圖1 5所示。亦即,在此 修改的貫施例中’蓋構件2 〇由適當之熱固性樹脂例如環氧 化物或類似者以及適當之填充物所組成的合成材料所形 成’該填充物係由圖1 5中之複數個小空心三角形"△”所表 示。當電子組件1 4中處理低頻率信號時,填充物得包含適 當之非導電材料,例如木屑或木塊、陶瓷屑或塊或類似
594956 五 發明說明(18) ,。當電子組件1 4中處理 適當之導電材料,例如 、:〜寸,填充物應該包含 即,當填充物包含導電片±或,、碳粉或類似者。亦 用以抑制高頻率雜訊從電;:品二::20作為電磁屏蔽, 圖16顯示蓋構件2〇之修二,』侔 出導電性。尤其,I改 j件2G之—部分展現 件,其包含由適當之金糸建構成-合成蓋構 二金屬片元件21…乍為核心體,而包Λ或::之所:成 :如環氧化物或類似者所形成的樹脂板元件心之= 成盍構件20亦作為電磁屏 此5 製品10發出。 π剌回頻率雜訊從電子 圖17顯示蓋構件20之另一修改例 =現=電⑯。尤其,修改的蓋構件係建 1當之熱固性樹脂材料例如環氧化物或= 旬板7^牛21。,其中由適當之金屬材料例如 或類似者所形成的金屬片元件21d,後埋於樹脂板 :件21C之表面中,使得金屬片元件21d之表面露出。較佳 地,金屬片元件2Id係嵌埋成使得樹脂板元件21c與金屬片 元件21d之表面彼此齊平,如圖17所示。類似於圖u、之修 改例’合成蓋構件20作為電磁屏蔽,用以抑制高頻率雜訊 從電子製品1 〇發出。 y 圖1 8,類似於圖4,顯示依據本發明之電子製品之第 二實施例。在此圖中,類似於圖4之元件係由相同夂老 符號所表示。
第23頁 594956
在第二實施例中,廣義地 _ 製品實質上等同於電子樂]M n = 斤^不的電子 卞衣口口 10,除了使用蓋構件处装 構件20以外。蓋構件5〇包含輪廊 ^^ 矩繼板元件52以及一導電層54,其施加 5 2之表面且藉著適當之斑附如& j免板tl件 山。 、田之黏附劑黏附於框架構件19之頂開口 '^而 導電層54之形成得藉由接附或黏附由 :形成之適當之金屬片至陶究板元件52之表面:η 猎由濺鍍製程沉積金屬層進行導電層54之形成。, 電層54之形成得藉由導電膠塗佈陶瓷板元件“之表面。, 當然,既然導電層54作為電磁屏蔽,故電子製品48適 用於電子組件1 4中處理高頻率信號之情況。 電子製品10得修改成如圖19所示。亦即,在此修改的 貫施例中,使用由適當之熱固性樹脂材料所形成的樹脂板 元件52,取代蓋構件50之陶莞板元件52。另外,樹脂板元 件52,得由非導電合成材料所形成的合成板元件所取代, 如參照圖15所說明之。亦即,合成板元件係由適當之熱固 性樹脂例如環氧化物或類似者以及適當之非導電填充物例 如木屑或塊、陶瓷片或塊或類似者所組成。 在圖1 8與1 9所示的實施例中,難以選擇用於板元件 (52,52’)與導電層54之材料,使得板元件(52,52,)之熱 %脹係數相等於導電層54,因此蓋構件52可能因板元件 (52,52 )與導電層54間之熱膨脹差異而翹曲並變形。最 後,板元件(5 2,5 2 ’)與導電層5 4在長時間中受到溫度變
第24頁 594956 五、發明說明(20) 動後可能相互剝離。 為了減輕板元件(52,52’)與導電層54間之熱膨脹差 異’較佳為修改蓋構件5 0,如圖2 0所示。尤其,在此修改 的貫施例中,蓋構件5 〇設有導電層5 4 a,其厚度係規律地 變動。亦即,導電層5 4 a係由複數個厚部5 6與複數個薄部 58所形成,其規律地配置於板元件(52,52,)之表面上。 當蓋構件5 0受到溫度變動時,可藉由厚與薄部5 6與5 8之規 律配置吸收板元件(52,52,)與導電層54間之熱膨脹差 異’導致板元件(52,52,)與導電層54a間之熱膨脹差異減 輕。 圖2 1顯示圖1 8或圖1 9所示的蓋構件5 0之另一修改例。 在此修改例中,蓋構件50具有規律地形成有複數個開口 6〇 之導電層54b。當蓋構件5〇受到溫度變動時,可藉由開口 6〇之規律配置吸收板元件(52,52,)與導電層54b間之熱膨 服差異,導致板元件(52,52,)與導電層54b間之熱膨脹差 異減輕。 在前述實施例中,蓋構件(2〇,5〇)整體或一部分展現 出導電性,寄生電容得因展現導電性的蓋構件(2〇,5〇)電 性浮接而產生。應該防止寄生電容之產生,因為寄生電容 對於電子組件1 4之操作有不良影響。舉例而言,寄生電容 之產生使電子組件1 4中信號之傳輸延遲。 一每圖2 2 ’類似於圖!,顯示依據本發明之電子製品之第 了 κ施例’主要用於防止前述寄生電容產生。在此圖中, 類似於圖1之元件係由相同的參考符號所標示。
594956 五、發明說明(21) 在第三實施例中,矩形框架構件丨9具有導電元件6 2, 嵌埋於相對的橫側壁其中之一内。導電元件62得形成為適 當之板狀元件’由適當之金屬例如銅、銀或類似者所形 成。當框架構件1 9被模造時,導電元件6 2放置於金屬模具 44之鑄模腔中(圖9與10),藉而嵌埋導電元件62使得導電 元件6 2之下末端面電接觸於散熱板1 2。 如圖22所示,導電元件62之上末端露出。因此,藉由 電連接展現導電性的蓋構件(2 〇,5 〇 )至導電元件6 2之上末 端面’蓋構件(2 〇,5 0 )被接地至散熱板1 2,導致防止寄生
電容產生。舉例而言,電連接蓋構件(2 〇,5 〇)至導電元件 6 2之上末端面可藉由使用導電黏附劑黏附蓋構件(2 〇,5 〇 ) 至框架構件1 9之上開口端而達成。 在第三實施例中,雖然導電元件62僅嵌埋於相對的橫 側壁其中之一内,但可嵌埋一導電元件於另一橫側壁内。 亦且’導電元件得在不接觸於對應的引線(2 3,2 4 )下嵌埋 於框架構件1 9之相對的縱側壁其中至少一個内。 圖2 3 ’類似於圖1,顯示圖2 2所示的第三實施例之修 改例。在此圖中,類似於圖1之元件係由相同的參考符號 所標示。
加如圖2 3所示,在此修改的實施例中,導電層6 4施加至 4構件1 9之相對的橫側壁之一内壁面。導電層6 4之形成 '曰 使用適當之黏附劑接附或黏附由銅、銀或類似者所 y 週當之金屬片至框架構件1 9之橫側壁之内表面。亦 ’ ¥電層64之形成得藉由使用導電膠塗佈框架構件19之
第26頁 594956 五、發明說明(22) 橫侧壁之内表面。 類似於第三實施例’導電層64係電接觸於散熱板12, 且藉由使用適當之導電黏附劑黏附蓋構件(2 〇,5 0 )至框架 構件19之上開口端而電連接至展現導電性的蓋構件(2〇 5 0 )。因此’蓋構件(2 0,5 0 )被接地至散熱板丨2,導致防 止寄生電容產生。 在圖2 3所示的修改的實施例中,難以選擇用於框架構 件1 9與導電層6 4之材料’使得框架構件1 9之熱膨脹係數等 於導電層64 ’因此導電層64可能由於框架構件19與導電層 64間之熱膨脹差異而翹曲並變形。最後,導電層64在長時 間受到溫度變動後可能從框架構件丨9之橫側壁剝離。 為了減輕框架構件1 9與導電層6 4間之熱膨脹差異,較 佳為修改導電層64,如圖25所示。尤其,導電層64由厚度 規律地變動的導電層64a所取代。亦即,導電層64&係由複 數個厚部66與複數個薄部68所形成,規律地配置於框架構 11 9之,側壁之内壁面上。當導電層64&受到溫度變動 時’可藉由厚與薄部66與88之配置吸收框架構件19之橫側 壁與導電層64a間之熱膨服差異’導致框架構件19之橫側 壁與導電層6_4a間之熱膨脹差異減輕。 一、圖25顯示圖24所示的導電層64之另-修改例。尤其, V電層64由$成有複數個開口 7〇的導電層所取代。當 導電層64b受到溫度變動時,可藉由開口7〇之規律配置吸 收框架構件1 9之橋相丨|辟Λa n 也、側壁與導電層64b間之熱膨脹差異,導 致框架構件1 9之橫相丨|后奈&、致+成p ^ I、側壁與導電層6 4 b間之熱膨脹差異減
27頁 594956
第28頁 594956 圖式簡單說明 五、【圖示之簡單說明】 圖1係依據本發明之電子製品之第一實施例之部分切 除立體圖。 圖2係圖1所示的電子製品在移除蓋構件後之平面圖。 圖3係沿著圖1之I I I - I I I線顯示蓋構件之縱剖面圖。 圖4係沿著圖1之I V- I V線顯示蓋構件之橫剖面圖。 圖5係圖1所示的電子製品從電子製品之底側觀察之部 分切除立體圖。 圖6係形成電子製品之一部分的散熱板之立體圖。 圖7A係蓋構件之平面圖。 圖7B係圖7A所示的蓋構件之侧視圖。 圖7C係圖7A所示的蓋構件之正視圖。 圖8係在製造電子製品中所用的引線框架之部分平面 圖。 圖9係用以模造矩形成電子製品之一部分的形框架構 件之金屬模具之部分縱剖面圖。 圖1 0係圖9所示的金屬模具之部分橫剖面圖。 圖11係電子製品之中間製品之立體圖。 圖1 2 A係受到第一電鍍製程之中間製品之立體圖。 圖1 2B係受到第二電鍍製程之中間製品之立體圖。 圖1 2C係受到第三電鍍製程之中間製品之立體圖。 圖1 2D係受到第四電鍍製程之中間製品之立體圖。 圖1 3係圖8所示的引線框架之修改例之部分平面圖。 圖1 4顯示電子製品之修改例之橫剖面圖,類似於圖
第29頁 594956 圖式簡單說明 4 〇 圖1 5顯示電子製品之另一修改例之橫剖面圖,類似於 圖4。 圖1 6顯示圖1 5所示的合成蓋構件之修改例之橫剖面 圖。 圖1 7顯示圖1 5所示的合成蓋構件之另一修改例之橫剖 面圖。 圖1 8顯示依據本發明之電子製品之第二實施例之橫剖 面圖,類似於圖4。 圖1 9顯示電子製品之第二實施例之修改例之橫剖面 圖,類似於圖1 8。 圖2 0顯示圖1 8或圖1 9所示的電子製品所用的蓋構件之 修改例之部分橫剖面圖。 圖2 1顯示圖1 8或圖1 9所示的電子製品所用的蓋構件之 另一修改例之部分橫剖面圖。 圖2 2顯示依據本發明之電子製品之第三實施例之部分 切除立體圖,類似於圖1。 圖2 3顯示依據本發明之電子製品之第三實施例之修改 例之部分切除立體圖,類似於圖1。 圖2 4顯示形成於圖2 3所示的電子製品所用的矩形框架 構件之橫侧壁之内壁面上的導電層之修改例之垂直剖面 圖。 圖2 5顯示形成於圖2 3所示的電子製品所用的矩形框架 構件之橫侧壁之内壁面上的導電層之另一修改例之垂直剖
第30頁 594956 圖式簡單說明 面圖。 元件符號說明:
10 電子製品 10’ 中間製品 12 散熱板 12a 螺孔 12b 側邊凹槽 12c 凸部 14 電子組件 16 第一組塾 17 第二組墊 18 包封件 19 框架構件 20 蓋構件 20a, 20b 台部 21, 22 搁架元件 21a, 21d 金屬片元件
21b, 21c 樹脂板元件 23, 24 引線 23’, 24’ 引線圖案 23a, 24a 内引線部 23b, 24b 外引線部 26, 28 結合配線
第31頁 594956 圖式簡單說明 3 0, 30’ 引線框架 32,36,38,42,36’,42’ 孔(槽) 34, 40 最末端切除部 44 金屬模具 44a 上模部 44b 下模部 4 6 鑄模腔 48 電子製品 50 蓋構件 52 陶瓷板元件 5 2’ 樹脂板元件 54, 54a, 54b 導電層 5 6, 6 6 厚部 5 8,88 薄部 60, 70 開口 62 導電元件 64, 64a, 64b 導電層
第32頁

Claims (1)

  1. 594956 六、申請專利範圍 1 · 一種電子製品,包含·· 一散熱板(1 2 ); 二,子組件(14),牢穩地安裝於該散熱板上; μ献Γ封件(18 ),包括—框架構件(19 ),牢穩地黏附於 板以包圍該電子組件’以及_蓋構件(2〇,5〇 = =架構件之一上開口端,藉以容納且密封該 電千組件於該包封件中;以及 =:導電元件(23,24),延伸穿過該框架構件, 甚m L 5亥框架構件係由一適當之樹脂材料所形成,且兮 係由選自於由一陶竟材料、 =一;^ 材枓所組成之族群中之一材料所形成。#寸+及口成 、田之树月曰材枓及一適當之填充物材料所组成。 二如申請專利範圍第1項 制 精由-模造製程從該樹脂模造::°,且;:f框架構件係 機械性嚷合於該模造的框架 ::纟…熱板係建構成 至少、衣私伙该^脂模造而成,且該散熱板俾弗+女 械性喝合於該模造的框架構件。 线中,以機
    W4956 六、申請專·S 一 如申清專利範圍第4 :成有至少-凸部(12c;,配:製品,其中該散熱板係更 2以更確保該散熱板匕形成該凹槽之-壁面 生嚷合。 、w核&的框架構件間之該機械 電子製品,其中該框 造而成,且該至少一 造的樞架構件。 電子製品,其中該框 造而成,且該至少一 ’其嵌埋於該模造的 的框架構件。 電子製品,其中該至 數個最末端切除部之 構件中,以機械性嚅 架構件係 導電元件 6難申請專利範圍第1項之 i建:模造製程從該樹脂模 、集成機械性嚅合於該模 架構件係 導電元件 框架構件 少一導電 一對準 合於該模 ^如申請專利範圍第1項之 =由二模造製程從該樹脂模 係成右P I 战有至少一孔(32,38) ,以機械性嚅合於該模造 8」如,申請專利範圍第丄項之 元件係形成有複數個孔與複 部,其嵌埋於該模造的框架 造的框架構件。 9由如/Λ專利範圍第1項之電子製品,其中該框芊構件传 由一桓造製程從該樹脂模造而成, =構件係 (23,24)係形成有至少一孔(36,42),位;2元件 構件之外,藉以降低該導電元件(23,24)之一^以的框架 2 4 b )之剛性。 外部(2 3 b,
    第34頁 594956
    10·如申請專利範圍第1項之電子製品,其中該框架構件 係藉由一模造製程從該樹脂模造而成,該至少一導電元件 係形成有複數個孔(32,38)之一第一對準部,其嵌埋於該 模造的框架構件中,以機械性嚅合於該模造的框架構件, 且該至少一導電元件(23,24)係更形成有複數個孔(36,, 42’)之一第二對準部,沿著該模造的框架構件之一外壁面 配置,藉以降低該導電元件(23,24)之一外部(23b,24b) 之剛性,其中包括於該第二對準部中的該複數個孔(3 6,) 舆包括於該第一對準部中的該複數個孔(32)係交互地配 置。 11·如申請專利範圍第1項之電子製品,其中該蓋構件係 形成有兩個矩形台部(20&與2〇1)),從其相對的壁面成一 地隆起且配置成對稱於該蓋構件之幾何中心面,且每一台 部(20a,20b)之尺寸係配合於該框架構件之該上開口端:
    12·如申請專利範圍第1項之電子製品,其中該散熱板包 括内部與外部,由該框架構件所分隔且定義;該散熱板之 該内部位於該框架構件内,具有鍍銀的表面,且該散埶板 之該外部位於該框架構件外,具有鍍金的表面;該至少'一 導電7L件(23,24)包括内引線部與外引線部(23a與231^ ; 2 4a與2 4b) ’由該框架構件分隔且定義;且該内引線部與 外引線部(23a與23b ; 24a與24b)具有鍍金的表面。
    第35頁 594956 、申請專利範圍 1 電3·元:二專利範圍第1項之電子製品,其中該至少-導 熱板你進供^4)係由一引線框架(3〇,30’)引出,且該散 ’、準備成為獨立於該引線框架(3 〇,3 〇,)之一部分。 =人t =請專利範圍第1項之電子製品,其中該電子組件 一引 同功率電晶體,且該至少一導電元件係定義成一第 -線(2 3 )’该電子製品更包含延伸穿過該框架構件的一 :弓丨線(24) ’該第一與第二引線(23與24)分別電連接至 =问f,電晶體,以形成該高功率電晶體之輸入與輸出端 ’该散熱板(1 2)係被電連接以形成該高功率電晶體之一 接地端子。 15 種電子製品,包含 散熱板(1 2); 一電子組件(14),牢穩地安裝於該散熱板上; 二 一包封件(1 8 ),包括一框架構件(1 9 ),牢穩地黏附於 5亥散熱板以包圍該電子組件,以及一蓋構件(2 〇,5 〇 ),牢 %地接附於該框架構件之一上開口端,藉以容納且密封該 電子組件於該包封件中;以及 至少一導電元件(2 3,2 4 ),延伸穿過該框架構件,其 中ϋ亥框架構件(1 9 )係由一適當之樹脂材料所形成,且該蓋 構件之至少一部分展現導電性。
    第36頁 594956 六、申請專利範圍 1 6·如申請專利範圍第1 5項之雷早制 ★— ⑵)係由-適當之金屬材^ =製品,其中該盖構件 ,申請專利範〒第15項之電子製品,其中該蓋構件 (2 0 )係由一導電樹脂材料所形成。 1如申請專利範圍第15項之電子製品,其中該 係建構成由-金屬片元件(21a,21d)及—樹1 (21b,21c)所組成的一合成蓋構件所形成。 汉凡件 如申請專利範圍第15項之電子製品,其中該蓋構件 (50)係建構成由一非導電板元件(52 ,52,)及一導電居 (54 ’54a,54b)所組成的一合成蓋構件所形成,該^ 係形成於該非導電板元件之一表面上。 % ^ 20·如申請專利範圍第19項之電子製品,其中該導電岸勺 含一適當之金屬片,牢穩地接附於該非導電板元件之^ ^ 面。 21. 如申請專利範圍第1 9項之電子製品,其中該導電居 _ 形成係藉由使用一適當之導電膠材料塗佈ί亥非^電板^之 之該表面。 %件 22. 如申請專利範圍第1 9項之電子製品,其中該導電層
    第37頁 594956 六、申請專利範圍 28.如申請專利範圍第27項之電子製品,其中該導電層 (64,64a,64b)包含一適當之金屬片,牢穩地接附於該框 架構件之該壁面。 2 9·如申请專利範圍第2 7項之電子製品,其中該導電層 (64,64a ’64b)之形成係藉由使用一適當之導電膠材料塗 佈該框架構件之該壁面。 $ 3 0·如申請專利範圍第2 7項之電子製品,其中該導電層 ,64b)係建構成使得該框架構件與該導電層間之熱膨 X I異減輕。 請專利範圍第27項之電子製品,其中該導電層 規律你由複數個厚部(66)與複數個薄部(68)所形成,复 該導ΪΪ置於該框架構件之㈣U,使得該框架構件盘 ^層間之熱膨脹差異減輕。 〜 ^4b)V請專利範圍第27項之電子製品,其中該導電層 電層間 >开1成4有複數個開口(70),使得該框架構件與該導 ^之熱月多脹差異減輕。 33· 士 係藉由範圍第15項之電子製品,,中該框架構件 成機械性旨模造而成’且該散熱板係建構 丨王廢口於该权造的框架構件。
    第39頁 594956 六、申請專利範園 3 4·如申凊專利範圍第1 5項之電+制口, j藉由一模造製程從該樹脂模造而:且;:::匡架構件 有至少一凹槽(12b), μ政熱板係形成 機械性屬合於該模造的框架^牛3&造的框架構件中,以 35·如申請專利範圍第34項之 形成有至少一凸部(12c),配置于衣/其中該散熱板係 上,藉以更確保該散熱板盥、^成二凹槽之一壁面 性嚅合。 杈&的框架構件間之該機械 36. 如申請專利範圍第15項之 係藉由一模造製程從該 ^,其中該框架構件 件係建構成機械性售合於該=的而:架=至少-導電元 37. 如申請專利範圍第15項之口 係藉由一模造製程從該樹 叩,其中該框架構件 件係形成有至少一孔(32,且該至少一導電元 件中’以機械性鬌合於該模造的框該模造的框架構 =·如申請專利範圍第1 5項之電+制口 電凡件係形成有複數個孔與複 ^口 ’丨巾^少一導 部,其嵌埋於該模造的框架取末端切除部之一對準 造的框架構件。 、 干’以機械性嚙合於該模 第40頁 594956
    39·如申請專利範圍第15項之電子製品,其中該框芊 係藉由一模造製程從該樹脂模造而成,且該至少—導 :(:3,24)係形成有至少一孔(36,42) ’位於該模造的: 木構件外,藉以降低該導電元件(23,24)之一外部(2儿, 2 4 b)之岡ij十生。 ’
    4〇二如申請專利範圍第15項之電子製品,其中該框架構 係藉由一模造製程從該樹脂模造而成,該至少一導電元讲 係形成有複數個孔(3 2,3 8 )之一第一對準部,其嵌埋於号 杈造的框架構件中,以機械性嚅合於該模造的框架構件, 且該至少一導電元件(23,24)係更形成有複數個孔, 42’)之一第二對準部,沿著該模造的框架構件之一外壁运 配置,藉以降低該導電元件(23,24)之一外部(23b,2扑、 之剛性,其中包括於該第二對準部中之該複數個孔) 與包括於該第一對準部中之複數個孔(32)係交互地配置。 4 j ·、如申請專利範圍第丨5項之電子製品,其中該蓋構件係 开y成有兩個矩开> 台部(2 〇 a與2 〇 b ),從其相對的壁面隆起且 配置成對稱於該蓋構件之幾何中心面,且每一台部(2 0 a, 2 0b)之尺寸係配合該框架構件之該上開口端。 42.如申請專利範圍第15項之電子製品,其中該散熱板包 括内與外部,由該框架構件所分隔且定義;該散熱板之該
    第41頁 594956 六、申請專利範圍 ' ---- 位於忒框架構件内,具有鍍銀的表面;該散熱板之 =卜部,位於該框架構件外,具有鍍金的表面;該至少一 兀件(23 ’ 24)包括内與外引線部(23a與231) ; 24a與 由"玄框采構件所分隔且定義;且該内與外引線部 (23a與23b ·’ 24a與24b)具有鍍金的表面。 43、如申請專利範圍第15項之電子製品,其中該至少一導 ^兀件(23,24)係由一引線框架(μ,3〇,)衍生出,且該 月欠熱板係準備成為獨立於該引線框架(3〇,3〇,)之一部 人士:明專利範圍第1 5項之電子製品,其中該電子組件 =έ 一高功率電晶體,且該至少一導電元件係定義成一第 引線(23),該電子製品更包含一第二引線(24),延伸穿 =^框架構件,該第—與第二引線⑵與⑷分別電連接至 =π電晶體,以形成該高功率電晶體之輸入與輸出端 ^政熱板(12)係電連接成該高功率電晶體之一接地端 千0
    第42頁
TW092104134A 2002-02-27 2003-02-26 Electronic product with heat radiating plate TW594956B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002052295A JP2003258141A (ja) 2002-02-27 2002-02-27 電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
TW200303608A TW200303608A (en) 2003-09-01
TW594956B true TW594956B (en) 2004-06-21

Family

ID=27678532

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092104134A TW594956B (en) 2002-02-27 2003-02-26 Electronic product with heat radiating plate

Country Status (6)

Country Link
US (1) US7002803B2 (zh)
EP (1) EP1341228A3 (zh)
JP (1) JP2003258141A (zh)
KR (1) KR20030071570A (zh)
CN (1) CN1226783C (zh)
TW (1) TW594956B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779811B (zh) * 2021-09-01 2022-10-01 豪傑長宏科技有限公司 用於半導體晶片封裝的複合式封閉型金屬蓋板

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060145317A1 (en) * 2004-12-31 2006-07-06 Brennan John M Leadframe designs for plastic cavity transistor packages
JP4779614B2 (ja) * 2005-12-08 2011-09-28 ヤマハ株式会社 半導体装置
US7518880B1 (en) * 2006-02-08 2009-04-14 Bi-Link Shielding arrangement for electronic device
US20070230185A1 (en) * 2006-03-31 2007-10-04 Shuy Geoffrey W Heat exchange enhancement
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
US8450842B2 (en) * 2007-03-20 2013-05-28 Kyocera Corporation Structure and electronics device using the structure
FR2939562B1 (fr) * 2008-12-10 2011-01-21 Astrium Sas Circuit integre hyperfrequence encapsule dans un boitier.
JP2011096753A (ja) * 2009-10-28 2011-05-12 Kyocera Corp 電子部品収納用パッケージおよびこれを用いた電子装置
JP5293579B2 (ja) * 2009-12-07 2013-09-18 トヨタ自動車株式会社 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法
CA2704683A1 (en) * 2010-05-28 2010-08-12 Ibm Canada Limited - Ibm Canada Limitee Grounded lid for micro-electronic assemblies
JP5948693B2 (ja) * 2012-02-24 2016-07-06 住友電工デバイス・イノベーション株式会社 パッケージ
JP6296687B2 (ja) 2012-04-27 2018-03-20 キヤノン株式会社 電子部品、電子モジュールおよびこれらの製造方法。
JP5885690B2 (ja) * 2012-04-27 2016-03-15 キヤノン株式会社 電子部品および電子機器
JP2013243340A (ja) 2012-04-27 2013-12-05 Canon Inc 電子部品、実装部材、電子機器およびこれらの製造方法
US9258878B2 (en) * 2013-02-13 2016-02-09 Gerald Ho Kim Isolation of thermal ground for multiple heat-generating devices on a substrate
US20160071777A1 (en) * 2013-03-28 2016-03-10 Panasonic Intellectual Property Management Co., Ltd. Semiconductor package and semiconductor device
JP6027569B2 (ja) * 2014-03-26 2016-11-16 エムテックスマツムラ株式会社 中空パッケージの製造方法および中空パッケージ
JP6554699B2 (ja) * 2015-09-25 2019-08-07 エムテックスマツムラ株式会社 中空パッケージの製造方法及び中空パッケージ
JP6620725B2 (ja) * 2016-11-14 2019-12-18 株式会社オートネットワーク技術研究所 電気接続箱
US10418291B2 (en) 2017-09-29 2019-09-17 Intel Corporation Induced warpage of a thermal conductor
US10999957B2 (en) * 2018-02-12 2021-05-04 Samsung Electro-Mechanics Co., Ltd. Communication module and mounting structure thereof
WO2022107697A1 (ja) * 2020-11-17 2022-05-27 三菱電機株式会社 パワー半導体モジュール及びその製造方法並びに電力変換装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3767839A (en) * 1971-06-04 1973-10-23 Wells Plastics Of California I Plastic micro-electronic packages
JPS50133860A (zh) 1974-04-09 1975-10-23
US4139859A (en) * 1975-06-30 1979-02-13 Burroughs Corporation Semiconductor device package
JPS5816552A (ja) * 1981-07-22 1983-01-31 Fujitsu Ltd 半導体素子用パッケ−ジ
JPS607741A (ja) 1983-06-27 1985-01-16 Nec Corp 混成集積回路装置
JPH065699B2 (ja) * 1987-09-16 1994-01-19 日本電気株式会社 半導体装置
JPH03116948A (ja) * 1989-09-29 1991-05-17 Yoshiki Tanigawa 超高周波ic用窒化アルミニウムパッケージ
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
JP2705368B2 (ja) * 1991-05-31 1998-01-28 株式会社デンソー 電子装置
JP3362530B2 (ja) 1993-12-16 2003-01-07 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3542677B2 (ja) * 1995-02-27 2004-07-14 セイコーエプソン株式会社 樹脂封止型半導体装置およびその製造方法
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5869883A (en) * 1997-09-26 1999-02-09 Stanley Wang, President Pantronix Corp. Packaging of semiconductor circuit in pre-molded plastic package
JP3543189B2 (ja) 1997-12-10 2004-07-14 日本オプネクスト株式会社 半導体素子パッケージおよび半導体装置
JPH11233696A (ja) * 1998-02-17 1999-08-27 Mitsubishi Electric Corp パワー半導体モジュール及びパワー半導体モジュールと冷却装置の接合体
JP2001094006A (ja) 1999-09-22 2001-04-06 Hitachi Cable Ltd 半導体素子搭載用基板及び半導体装置
US6362964B1 (en) * 1999-11-17 2002-03-26 International Rectifier Corp. Flexible power assembly
JP3533159B2 (ja) 2000-08-31 2004-05-31 Nec化合物デバイス株式会社 半導体装置及びその製造方法
JP3433732B2 (ja) * 2000-11-22 2003-08-04 住友電気工業株式会社 光半導体気密封止容器及び光半導体モジュール並びに光ファイバー増幅器
KR20030046795A (ko) * 2001-12-06 2003-06-18 삼성전자주식회사 안내 벽이 형성된 방열판을 갖는 고전력 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI779811B (zh) * 2021-09-01 2022-10-01 豪傑長宏科技有限公司 用於半導體晶片封裝的複合式封閉型金屬蓋板

Also Published As

Publication number Publication date
JP2003258141A (ja) 2003-09-12
KR20030071570A (ko) 2003-09-03
US20030161109A1 (en) 2003-08-28
CN1441484A (zh) 2003-09-10
EP1341228A2 (en) 2003-09-03
US7002803B2 (en) 2006-02-21
CN1226783C (zh) 2005-11-09
TW200303608A (en) 2003-09-01
EP1341228A3 (en) 2004-04-07

Similar Documents

Publication Publication Date Title
TW594956B (en) Electronic product with heat radiating plate
CN109935574B (zh) 半导体模块和用于生产半导体模块的方法
US5672908A (en) Thin semiconductor integrated circuit device assembly
TWI257692B (en) Leadframe-based component-housing, leadframe-band, surface-mountable electronic component and its production method
US20080054438A1 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP4036694B2 (ja) 積層型半導体装置
JP5071405B2 (ja) 電力用半導体装置
CN107546184B (zh) 半导体封装体及其制造方法
JP3533159B2 (ja) 半導体装置及びその製造方法
JP2000294723A (ja) 積層型半導体装置およびその製造方法
CN107924977A (zh) 用于制造器件的方法和器件
JP4458260B2 (ja) 中空パッケージの製造方法及び半導体パッケージの製造方法
JP2012156428A (ja) 電子部品収納用パッケージ、およびそれを備えた電子装置
JP3734225B1 (ja) 面実装タイプ樹脂製中空パッケージ及びこれを用いた半導体装置
JP2007035913A (ja) 半導体装置
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
JP7364168B2 (ja) 半導体モジュール及び半導体デバイス収容体
JP2021132115A (ja) 部品内蔵基板およびその製造方法
KR20240096407A (ko) 반도체 장치 및 반도체 장치 제조 방법
JP2023160176A (ja) 半導体装置および半導体装置の製造方法
KR100369501B1 (ko) 반도체패키지
JP2002124594A (ja) 半導体素子搭載部品及びそれを用いた半導体装置
JPH10163387A (ja) 半導体装置用パッケージ及び半導体装置
JPH01128887A (ja) 半導体ic装置
JPH03209748A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees