JP7364168B2 - 半導体モジュール及び半導体デバイス収容体 - Google Patents

半導体モジュール及び半導体デバイス収容体 Download PDF

Info

Publication number
JP7364168B2
JP7364168B2 JP2020018745A JP2020018745A JP7364168B2 JP 7364168 B2 JP7364168 B2 JP 7364168B2 JP 2020018745 A JP2020018745 A JP 2020018745A JP 2020018745 A JP2020018745 A JP 2020018745A JP 7364168 B2 JP7364168 B2 JP 7364168B2
Authority
JP
Japan
Prior art keywords
frame
semiconductor module
module according
base
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020018745A
Other languages
English (en)
Other versions
JP2020136674A (ja
Inventor
智基 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Publication of JP2020136674A publication Critical patent/JP2020136674A/ja
Application granted granted Critical
Publication of JP7364168B2 publication Critical patent/JP7364168B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本開示は、半導体モジュール及び半導体デバイス収容体に関する。
従来、半導体モジュールとして、金属製のベースと、該ベース上に設けられた絶縁性のフレームと、該フレーム上に設けられたリード端子とを備え、フレームの開口部分に半導体デバイスがマウントされる構成が知られている（例えば特許文献１参照）。
特開平１０－１６３３５３号公報
上述したような半導体モジュールでは、フレームは例えば銀を含む半田によってベースに固着される。このような構成において、リードとベースとの間に電界が存在すると、特に高多湿化において、イオン化した金属が電界間の物質の表面を移動するイオンマイグレーションが発生する。イオンマイグレーションが発生した場合には、電界に引かれて移動した金属イオンが何らかの理由でイオン化状態から金属に戻ると、このような金属が蓄積してデンドライト（樹枝状の結晶）が生成される場合がある。デンドライトが成長することによって、電極間がショートし、最終的に回路や半導体が破壊されるおそれがある。
そこで、本開示の一態様は、イオンマイグレーションの発生を抑制することを目的とする。
本開示の一態様に係る半導体モジュールは、金属製のベースと、該ベースの周縁部上に設けられた絶縁性のフレームと、該フレーム上に設けられた金属製のリードと、フレームに囲まれた空間のベース上に搭載された半導体チップと、を備え、フレームは、銀を含む接合材によってベースに固着されており、フレームは、ベースに対向する面の、空間側の角部である内側部分、及び、内側部分の反対側の角部である外側部分において、凹部が形成されており、外側部分及び内側部分の凹部内の少なくとも一方には、保護材が充填されている。
上記によれば、イオンマイグレーションの発生を抑制することができる。
本開示の一態様に係る半導体モジュールを示す平面図である。 図１に示す半導体モジュールの断面図である。 コーティング材充填前の半導体モジュールの断面図である。 フレームにおける凹部の形成領域を模式的に示す図である。 比較例に係る半導体モジュールの断面図である。 他の比較例に係る半導体モジュールの断面図である。 変形例に係る半導体モジュールにおける凹部の形成領域を模式的に示す図である。 別の形態のフレームを有する半導体モジュールの断面図である。
本発明の実施形態に係る半導体モジュールの具体例を、以下に図面を参照しつつ説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。本発明は以下の例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意図及び範囲内での全ての変更が含まれることが意図される。
図１は、本実施形態に係る半導体モジュール１を示す平面図である。なお、図１においては、半導体モジュール１に含まれる半導体デバイス１４（図２等参照）の図示を省略している。半導体モジュール１は、窒化物半導体からなる半導体デバイス１４を含んで構成された、高出力高周波半導体パッケージである。図１に示されるように、半導体モジュール１は、ベースプレート１１（ベース）と、フレーム１２と、リード１３と、半導体デバイス１４（図２参照）とを備えている。ベースプレート１１と、フレーム１２と、リード１３とを含む構成は、半導体デバイス１４の収容体（半導体デバイス収容体）である。
ベースプレート１１は、銅や銅合金、もしくはそれらの積層構造を有する金属板材であり、平面視矩形状に形成されている。ベースプレート１１は、図２に示されるように、例えば、銅１１ａ、モリブテン１１ｂ、銅１１ａが積層された積層構造である。銅１１ａ、モリブテン１１ｂ、銅１１ａの各層の厚さは、それぞれ、例えば０．２ｍｍ、０．３ｍｍ、０．２ｍｍ程度である。ベースプレート１１は、全体が金メッキされており、半導体デバイス１４を例えば金とすず（ＡｕＳｎ）又は金とシリコン（ＡｕＳｉ）の合金等でダイボンドする。金メッキの厚さは、例えば０．２μｍ程度である。ベースプレート１１は、電気的にはグランド電位である。
フレーム１２は、ベースプレート１１の周縁部上に設けられた絶縁性の部材である。フレーム１２は、図１に示されるように、矩形状のベースプレート１１の縁に沿って設けられており、ベースプレート１１の中央部分上には設けられていない。ベースプレート１１におけるフレーム１２が設けられていない領域（中央部分）には、半導体デバイス１４が設けられる（図２参照）。すなわち、フレーム１２は、半導体デバイス１４を囲んでいる。フレーム１２は、ベースプレート１１と絶縁してリード１３を保持する。
フレーム１２は、例えばセラミックで構成されている。具体的には、酸化アルミニウム、窒化アルミなどがあげられる。フレーム１２の厚さは例えば０．５ｍｍ程度であり、幅は例えば１．５ｍｍ程度である。なお、フレーム１２の幅とは、リード１３を接合する部分（図１の例では４か所の部分）における、リード１３の延在方向の長さである。フレーム１２における表面側のリード１３を接合する部分と裏面側の全面は、タングステンをメタライズした後にニッケルメッキが施されている。なお、フレーム１２の裏面側は、全面ではなく間欠的にニッケルメッキが施されていてもよい。フレーム１２の裏面（下面）は、銀を含む接合材５１（銀系接合材）によってベースプレート１１に固着されている（図２参照）。また、フレーム１２の表面（上面）には、銀を含む接合材５１（銀系接合材）を介してリード１３が固着されている（図２参照）。接合材５１，５２は、例えばＡｇＣｕ半田等である。
図３は、コーティング材６０（後述）充填前の半導体モジュール１の断面図である。図３に示されるように、フレーム１２は、ベースプレート１１に対向する面（裏面）の角部に凹部１２ａ，１２ｂが形成されている。フレーム１２は、凹部１２ａ，１２ｂが形成されていることによって、ベースプレート１１に対向する面が段差状に形成されている。角部は、フレーム１２の幅方向の両端部であり、半導体デバイス１４を囲う空間側の角部である内側部分、及び、内側部分の反対側の角部である外側部分である。凹部１２ａは、内側部分に形成された凹形状である。凹部１２ｂは、外側部分に形成された凹形状である。凹部１２ａ，１２ｂは、互いに同様の形状及び大きさ（ディメンジョン）とされている。凹部１２ａ，１２ｂの奥行き（フレーム１２の幅方向の中央に向かう長さ）は、例えば０．０５ｍｍ以上０．５ｍｍ以下とされている。凹部１２ａ，１２ｂの高さ（ベースプレート１１に対向する面からの凹み長）は、例えば０．０５ｍｍ以上０．５ｍｍ以下とされている。図４は、フレーム１２における凹部１２ａ，１２ｂの形成領域を模式的に示す図である。図４において二点鎖線で囲われた領域が凹部１２ａ，１２ｂの形成領域を示している。図４に示されるように、凹部１２ａ，１２ｂは、フレーム１２の長手方向に沿って、フレーム１２の長手方向略全域に形成されている。すなわち、本実施形態では、凹部１２ａ，１２ｂは、積層方向においてリード１３と重なる部分に限られず、フレーム１２の長手方向略全域に形成されている。
なお、フレーム１２は、セラミックではなく、例えば樹脂を含んで構成されていて（樹脂製であって）もよい。具体的には、ポリイミド系樹脂、エポキシ系樹脂があげられる。すなわち、フレーム１２は、例えば樹脂基板（プリント配線板）で構成されていてもよい。樹脂基板で構成されたフレーム１２の厚さは例えば０．５ｍｍ程度であり、幅は例えば０．１５ｍｍ程度であり、詳細な材質は例えばガラスエポキシ基板である。このようなフレーム１２の上下面（表面及び裏面）にはプリント配線パターンが設けられている。表面（上面）のプリント配線パターンは、リード１３に接合される。裏面（下面）のプリント配線パターンはベースプレート１１に接合される。樹脂基板で構成されたフレーム１２においても、接合に用いられる接合材５１，５２としては銀系接合材が用いられる。例えば鉛フリー半田で接合した場合、本半導体モジュール１を実装基板等に実装する際のリフロー工程で半田が溶融し、端子が乖離してしまうおそれがある。また、例えば樹脂接着剤は、接合面との科学的結合が主であるため、ベースプレート１１の金メッキとの接着性が極めて悪い。このため、接合信頼性の観点から銀系接合材が用いられる。銀系接合材は、例えば粒径の極めて小さい銀フィラーと溶剤からなるペースト（焼結型ナノ銀ペースト）である。これは微細な銀フィラーが活性化し低温で溶融する現象を生じさせるものであり、金と銀の金属的結合となるため、強度及び長期信頼性に優れている。
図２は、図１に示す半導体モジュール１の断面図である。図２に示されるように、上述した凹部１２ａ，１２ｂ（図３参照）には、コーティング材６０（保護材）が充填されている。なお、凹部１２ａ，１２ｂの双方にコーティング材６０が充填されていなくてもよく、凹部１２ａ，１２ｂの少なくとも一方にコーティング材６０が充填されていればよい。コーティング材６０は、凹部１２ａ，１２ｂに溜め込まれている。コーティング材６０は、凹部１２ａ，１２ｂに充填されることにより、銀系接合材である接合材５１の表面を物理的に押さえつけ、イオンマイグレーション（詳細は後述）の発生を抑制する。コーティング材６０は、凹部１２ａ，１２ｂの段差形状に沿って塗布され、毛細管現象によって凹部１２ａ，１２ｂの奥にまで流れ込み、凹部１２ａ、１２ｂ内を覆う。なお、コーティング材６０は、接合材５１を露出させないことが好ましいが、例えば接合材５１の一部が露出した状態で凹部１２ａ，１２ｂに充填されるものであってもよい。
コーティング材６０は、例えば熱可塑性の絶縁材の樹脂である。具体的には、シクロオレフィンポリマー系樹脂、エポキシ系樹脂などがあげられる。コーティング材６０として熱可塑性のものを用いることにより、フレーム１２の周辺において容易にコーティング材６０の塗布及び硬化を行うことができる。また、コーティング材６０は、高周波用半導体デバイスのパッケージに使用することを考慮して低誘電率のものが望ましい。例えば誘電率（ε）が３．４以上４．０以下のコーティング材６０が用いられることにより、高周波特性への影響を適切に抑制することができる。また、コーティング材６０は、硬化温度が１５０℃以上２３０℃以下のものを用いることにより、硬化を容易に行うことができる。
半導体デバイス１４（半導体チップ）は、例えばＬＤＭＯＳ、ＧａＮ－ＨＥＭＴ、又はＧａＡｓ－ＦＥＴ等の半導体デバイスである。半導体デバイス１４は、フレーム１２に囲まれた空間のベースプレート１１上に搭載されている。半導体デバイス１４は、図２に示されるように、表面（上面）にゲート電極１４ａ及びドレイン電極１４ｂを有している。また、半導体デバイス１４は、裏面（下面）にソース電極１４ｃを有している。ゲート電極１４ａは、ボンディングワイヤ１５ａ（図２参照）を介してリード１３のゲートリード１３ａに接続されている。ドレイン電極１４ｂは、ボンディングワイヤ１５ｂ（図２参照）を介してリード１３のドレインリード１３ｂ（図１参照）に接続されている。半導体デバイス１４は、その裏面にダイボンド材１４ｘが塗布され、ダイボンド材１４ｘによってベースプレート１１に接合されている。ダイボンド材１４ｘは、例えば金とすず又はシリコンの合金（ＡｕＳｎ、ＡｕＳｉ）等である。なお、半導体デバイス１４は、例えばベース電極及びコレクタ電極を有するバイポーラトランジスタ等の半導体デバイスであってもよい。
リード１３は、フレーム１２上に設けられた金属製の部材である。リード１３は、例えば銅、銅合金、及び鉄合金を含む金属薄板である。リード１３の厚さは例えば０．１ｍｍ程度であり、リード１３の長さ（延在方向の長さ）は例えば３ｍｍ程度である。リード１３は、高周波信号の入力又は出力となる電極であり、パッケージ内部において半導体デバイス１４の入力又は出力につながっている。リード１３は、半導体デバイス１４の入力にバイアス電圧を加えること、又は、出力に電源電圧を与えること等を行う。図１に示されるように、リード１３は、２つのゲートリード１３ａ，１３ａと、２つのドレインリード１３ｂ，１３ｂと、を有している。ゲートリード１３ａ，１３ａとドレインリード１３ｂ，１３ｂとは、リード１３の延在方向において互いに対向している。すなわち、ゲートリード１３ａ，１３ａとドレインリード１３ｂ，１３ｂとは、フレーム１２に囲まれた空間に設けられた半導体デバイス１４を挟み、互いに対向している。図２に示されるように、ゲートリード１３ａは、ボンディングワイヤ１５ａを介して半導体デバイス１４のゲート電極１４ａに接続されている。また、ドレインリード１３ｂは、ボンディングワイヤ１５ｂを介して半導体デバイス１４のドレイン電極１４ｂに接続されている。
リード１３の別の形態とし、図８に示す半導体モジュール１Ａでは、フレーム１２を多層基板で構成し、この多層基板の最上層のみをパッケージ外方に引出し、かつ、この最上層の表面（ベースとは反対の面）上に形成した金属製の配線パターン１３０ａを設けることができる。最上層のみであるため可撓性を備えることになり、このパッケージ外方に引き出した部位は、その表面に配線パターン１３０ａを有する、所謂フレキシブルプリント基板とすることができる。この外方部位において最上層の裏面にも金属製パターン１３ｃを設け、外方部位に設けたビアホール１３ｄを介して、表面と裏面側の金属製パターン１３ｃを導通させ、外部実装基板に対して裏面側の金属製パターン１３ｃをソルダリングすることができる。この場合、最上層の裏面に設けた金属製パターン１３ｃと接合材５１との距離を離すことができるため、フレーム１２の外方に設けた凹部１２ｂを省略することもできる。
次に、本実施形態に係る半導体モジュール１の作用効果について、比較例と対比しながら説明する。
図５は、比較例に係る半導体モジュール５０１の断面図である。比較例に係る半導体モジュール５０１は、ベースプレート１１と、フレーム５１２と、リード１３と、半導体デバイス１４とを備えている。ベースプレート１１、リード１３、及び半導体デバイス１４については、上述した本実施形態に係る半導体モジュール１におけるそれらの構成と同様である。半導体モジュール５０１のフレーム５１２は、半導体モジュール１のフレーム１２と異なり、角部の凹部（段差形状）を有していない。また、半導体モジュール５０１では、コーティング材が用いられていない。
ここで、半導体モジュール５０１では、フレーム５１２が銀を含む接合材５５１（銀系接合材）によってベースプレート１１に固着されている。このような構成において、リード１３とベースプレート１１との間に電界が存在すると、特に高多湿化において、イオン化した金属が電界間の物質の表面を移動するイオンマイグレーションが発生する。イオンマイグレーションが発生した場合には、電界に引かれて移動した金属イオンが何らかの理由でイオン化状態から金属に戻ると、このような金属が蓄積してデンドライト（樹枝状の結晶）が生成される場合がある。デンドライトが成長することによって、電極間がショートし、最終的に回路や半導体が破壊されるおそれがある。銀のイオンマイグレーションは電位の高い側から低い側にデンドライトが成長する。例えば、半導体モジュール５０１に含まれる半導体デバイスがＧａｎ－ＨＥＭＴである場合、リード１３がゲート電極に電気的に接続されている場合には、リード１３の電位は負であるため、ベースプレート１１側の接合材５５１の銀がリード１３側に向かって成長していく。反対に、リード１３がドレイン電極に電気的に接続されている場合には、リード１３の電位は正であるため、リード１３側の接合材の銀がベースプレート１１側に向かって成長していく。このように、銀系接合材によってフレーム５１２をベースプレート１１に固着している半導体モジュール５０１においては、イオンマイグレーションが発生することによって半導体が故障するおそれがある。なお、近年、ＧａｎやＳｉＣ、Ｇａ２Ｏ３等のワイドギャップ半導体の開発が進み実用化が図れている。ワイドギャップ半導体は、耐電圧が高いことから、電源電圧を高めて移動度を上げたり、電極間寄生容量を減らしたりすることによって半導体の性能を上げることができる。一方で、ワイドギャップ半導体は、電界が強くなるため、上述したイオンマイグレーションが起きやすくなっている。このように、ワイドギャップ半導体の実用化が進むことによって、上述したイオンマイグレーションに起因した問題はより顕著となる可能性がある。
この点、本実施形態に係る半導体モジュール１は、図１～図３に示されるように、金属製のベースプレート１１と、該ベースプレート１１の周縁部上に設けられた絶縁性のフレーム１２と、該フレーム１２上に設けられた金属製のリード１３とを備え、フレーム１２に囲まれた空間のベースプレート１１上に半導体デバイス１４を搭載した半導体モジュールであって、フレーム１２は、銀を含む接合材５１によってベースプレート１１に固着されており、フレーム１２は、ベースプレート１１に対向する面の、上述した空間側の角部である内側部分、及び、内側部分の反対側の角部である外側部分において、凹部１２ａ，１２ｂが形成されており、凹部１２ａ，１２ｂ内にコーティング材６０が充填されている。
本実施形態に係る半導体モジュール１では、フレーム１２におけるベースに対向する面（銀を含む接合材５１が塗布される面）の角部（内側部分及び外側部分）に凹部１２ａ，１２ｂが形成されており、該凹部１２ａ，１２ｂ内にコーティング材６０が充填されている。接合材５１が塗布される面にコーティング材６０が塗布されることにより、接合材５１に含まれる銀の表面を物理的に押さえつけることができ、イオンマイグレーションの発生を抑制することができる。
ここで、コーティング材を塗布する構成としては、図６に示される比較例に係る半導体モジュール６０１の構成も考えられる。図６に示されるように、半導体モジュール６０１では、半導体モジュール１のような凹部を設けておらず、単にフレーム６１２の平坦な面に対してコーティング材６６０を塗布している。このような構成においては、コーティング材６６０を十分に溜め込むスペースがなく、接合材６５１とフレーム６１２との境界面に対して隙間なくコーティング材６６０を塗布できない場合があり、当該隙間においてイオンマイグレーションが発生してしまうおそれがある。
この点、本実施形態に係る半導体モジュール１では、上述したコーティング材６０を溜め込む（充填する）凹部１２ａ，１２ｂが形成されていることによって、コーティング材６０が流れ込みやすくなり、接合材５１とフレーム１２との境界面に対してコーティング材６０を隙間なく塗布することができる。これにより、接合材５１の表面がコーティング材６０で覆われ、イオンマイグレーションの発生をより効果的に抑制することができる。なお、凹部１２ａ，１２ｂが設けられることによって、接合材５１とリード１３との距離を長くすることができ、このことによって、イオンマイグレーションが発生した場合においてもデンドライトの発生を抑制することができる。
本実施形態に係る半導体モジュール１において、コーティング材６０は、熱可塑性の低誘電率のコーティング材である。熱可塑性のコーティング材６０が用いられることにより、フレーム１２周辺におけるコーティング材６０の塗布及び硬化を容易に行うことができる。また、低誘電率のコーティング材６０が用いられることにより、本実施形態の構成が高周波用半導体デバイスのパッケージに使用された場合において、コーティング材６０が高周波特性に影響を及ぼすことを抑制できる。
本実施形態に係る半導体モジュール１において、凹部１２ａ，１２ｂの奥行き及び高さは、０．０５ｍｍ以上０．５ｍｍ以下とされている。これにより、コーティング材６０を充填する凹部１２ａ，１２ｂを適切にディメンジョンで形成することができる。
本実施形態に係る半導体モジュール１において、フレーム１２は、セラミック製であってもよい。これにより、絶縁性のフレーム１２を簡易な構成で確実に形成することができる。
本実施形態に係る半導体モジュール１において、フレーム１２は、樹脂製であってもよい。これにより、絶縁性のフレームを簡易な構成で確実に形成することができる。
本実施形態に係る半導体モジュール１において、半導体デバイスは、窒化物半導体を含んで構成されていてもよい。
以上、本実施形態に係る半導体モジュールについて説明してきたが、本発明はこれらに限定されるものではなく、種々の変形を適用することができる。また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。例えば、上述した半導体モジュール１では、凹部１２ａ，１２ｂがフレーム１２の長手方向の略全域に形成されている（図４参照）として説明したがこれに限定されず、例えば図７に示されるように、凹部１２０ａ，１２０ｂがフレーム１２の長手方向の一部の領域に形成されていてもよい。具体的には、図７に示される例では、凹部１２０ａ，１２０ｂは、フレーム１２０の内側部分及び外側部分のうち、積層方向においてリードと重なる部分にのみ形成されている。イオンマイグレーションはリードが設けられている領域で生じるところ、リードと重なる部分にのみ凹部１２０ａ，１２０ｂが形成されることにより、凹部の形成領域を必要最小限とすることができる。
１…半導体モジュール、１１…ベースプレート（ベース）、１２，１２０…フレーム、１２ａ，１２ｂ，１２０ａ，１２０ｂ…凹部、１３…リード、１４…半導体デバイス、５１…接合材、６０…コーティング材。

Claims (14)

  1. 金属製のベースと、
    前記ベースの周縁部上に設けられた絶縁性のフレームと、
    前記フレーム上に設けられた金属製のリードと、
    前記フレームに囲まれた空間の前記ベース上に搭載された半導体チップと、を備え、 前記フレームは、銀を含む接合材によって前記ベースに固着されており、
    前記フレームは、前記ベースに対向する面の、前記空間側の角部である内側部分、及び、前記内側部分の反対側の角部である外側部分において、凹部が形成されており、
    前記外側部分及び前記内側部分の前記凹部内の少なくとも一方には、保護材が充填されている、半導体モジュール。
  2. 前記保護材は、熱可塑性の樹脂である、請求項１に記載の半導体モジュール。
  3. 前記保護材は、１５０℃以上２３０℃以下の温度で硬化する樹脂である、請求項２に記載の半導体モジュール。
  4. 前記保護材は、シクロオレフィンポリマー樹脂である、請求項２又は請求項３に記載の半導体モジュール。
  5. 前記保護材の誘電率は、３．４以上４．０以下である、請求項１から請求項４のいずれか一項に記載の半導体モジュール。
  6. 前記凹部は、前記内側部分及び前記外側部分のうち、積層方向において前記リードと重なる部分にのみ形成されている、請求項１から請求項５のいずれか一項に記載の半導体モジュール。
  7. 前記凹部の奥行き及び高さは、０．０５ｍｍ以上０．５ｍｍ以下とされている、請求項１から請求項６のいずれか一項に記載の半導体モジュール。
  8. 前記フレームは、セラミック製である、請求項１から請求項７のいずれか一項に記載の半導体モジュール。
  9. 前記セラミックは、酸化アルミニウムを含む材料である、請求項８に記載の半導体モジュール。
  10. 前記フレームは、樹脂製である、請求項１から請求項７のいずれか一項に記載の半導体モジュール。
  11. 前記樹脂は、ポリイミド系樹脂である、請求項１０に記載の半導体モジュール。
  12. 前記半導体チップは、窒化物半導体を含んで構成されている、請求項１から請求項１１のいずれか一項に記載の半導体モジュール。
  13. 前記フレームは少なくとも２層を含む多層基板を含み、前記リードは前記多層基板のうちの１層上に設けられた金属製配線であり、前記１層の基板が前記空間の外部に引き出されている、請求項１から請求項１２のいずれか一項に記載の半導体モジュール。
  14. 金属製のベースと、
    前記ベースの周縁部上に設けられた絶縁性のフレームと、
    前記フレーム上に設けられた金属製のリードとを備え、
    前記フレームは、銀を含む接合材によって前記ベースに固着されており、
    前記フレームは、前記ベースに対向する面の、前記フレームに囲まれた空間側の角部である内側部分、及び、前記内側部分の反対側の角部である外側部分において、凹部が形成されており、
    前記外側部分及び前記内側部分の前記凹部内の少なくとも一方には、保護材が充填されている、半導体デバイス収容体。
JP2020018745A 2019-02-12 2020-02-06 半導体モジュール及び半導体デバイス収容体 Active JP7364168B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019022410 2019-02-12
JP2019022410 2019-02-12

Publications (2)

Publication Number Publication Date
JP2020136674A JP2020136674A (ja) 2020-08-31
JP7364168B2 true JP7364168B2 (ja) 2023-10-18

Family

ID=71946297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020018745A Active JP7364168B2 (ja) 2019-02-12 2020-02-06 半導体モジュール及び半導体デバイス収容体

Country Status (3)

Country Link
US (2) US10957613B2 (ja)
JP (1) JP7364168B2 (ja)
CN (1) CN111554650B (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236034A (ja) 1999-02-16 2000-08-29 Sumitomo Metal Electronics Devices Inc 電子部品用パッケージ
JP2003218252A (ja) 2002-01-28 2003-07-31 Mitsubishi Electric Corp 高周波高出力半導体パッケージ装置
JP2003282751A (ja) 2002-03-20 2003-10-03 Sumitomo Metal Electronics Devices Inc 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法
JP2007528590A (ja) 2003-05-21 2007-10-11 キョウセラ アメリカ インコーポレーテッド 金／銀／銅の合金の金属フィラーを有する半導体パッケージ
JP2011176089A (ja) 2010-02-24 2011-09-08 Mitsubishi Electric Corp 気密パッケージ
JP2014132651A (ja) 2012-12-03 2014-07-17 Deiakkusu:Kk マイクロ波電力素子用外囲器、マイクロ波電力素子及びそれらの製造方法
JP2014154636A (ja) 2013-02-06 2014-08-25 Mitsubishi Electric Corp 電子部品パッケージおよびその製造方法
JP2015204426A (ja) 2014-04-16 2015-11-16 Ｎｇｋエレクトロデバイス株式会社 電子部品収納用パッケージ
JP2017092389A (ja) 2015-11-16 2017-05-25 シャープ株式会社 半導体装置
WO2019026975A1 (en) 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0783069B2 (ja) * 1985-12-19 1995-09-06 第一精工株式会社 半導体装置およびその製造方法
JPH0487354A (ja) * 1990-07-30 1992-03-19 Hitachi Ltd 半導体装置
JPH10163353A (ja) 1996-02-27 1998-06-19 Toshiba Corp マイクロ波デバイス用パッケージ
CN1497716A (zh) * 2002-10-22 2004-05-19 住友电气工业株式会社 用于装载半导体芯片的封装及半导体器件
JP2007250703A (ja) * 2006-03-15 2007-09-27 Fujitsu Ltd 半導体装置及びその製造方法
JP5310660B2 (ja) * 2010-07-01 2013-10-09 富士電機株式会社 半導体装置
JP2012028699A (ja) * 2010-07-27 2012-02-09 Panasonic Corp 半導体装置、リードフレーム集合体及びその製造方法
CN104603943B (zh) * 2012-09-24 2017-07-04 瑞萨电子株式会社 半导体器件的制造方法以及半导体器件
CN105684147B (zh) * 2014-04-30 2019-04-05 富士电机株式会社 半导体模块及其制造方法
DE112016000614T5 (de) * 2015-09-17 2017-10-19 Fuji Electric Co., Ltd. Lotmaterial für Halbleiterelemente

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000236034A (ja) 1999-02-16 2000-08-29 Sumitomo Metal Electronics Devices Inc 電子部品用パッケージ
JP2003218252A (ja) 2002-01-28 2003-07-31 Mitsubishi Electric Corp 高周波高出力半導体パッケージ装置
JP2003282751A (ja) 2002-03-20 2003-10-03 Sumitomo Metal Electronics Devices Inc 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法
JP2007528590A (ja) 2003-05-21 2007-10-11 キョウセラ アメリカ インコーポレーテッド 金／銀／銅の合金の金属フィラーを有する半導体パッケージ
JP2011176089A (ja) 2010-02-24 2011-09-08 Mitsubishi Electric Corp 気密パッケージ
JP2014132651A (ja) 2012-12-03 2014-07-17 Deiakkusu:Kk マイクロ波電力素子用外囲器、マイクロ波電力素子及びそれらの製造方法
JP2014154636A (ja) 2013-02-06 2014-08-25 Mitsubishi Electric Corp 電子部品パッケージおよびその製造方法
JP2015204426A (ja) 2014-04-16 2015-11-16 Ｎｇｋエレクトロデバイス株式会社 電子部品収納用パッケージ
JP2017092389A (ja) 2015-11-16 2017-05-25 シャープ株式会社 半導体装置
WO2019026975A1 (en) 2017-08-02 2019-02-07 Sumitomo Electric Device Innovations, Inc. METHOD FOR ASSEMBLING SEMICONDUCTOR DEVICE

Also Published As

Publication number Publication date
JP2020136674A (ja) 2020-08-31
US11502011B2 (en) 2022-11-15
US10957613B2 (en) 2021-03-23
US20210159132A1 (en) 2021-05-27
CN111554650B (zh) 2023-09-29
CN111554650A (zh) 2020-08-18
US20200258796A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP7364168B2 (ja) 半導体モジュール及び半導体デバイス収容体
US20220301966A1 (en) Semiconductor device
US10629452B2 (en) Manufacturing method of a chip package structure
CN113614898A (zh) 带有暴露的夹的电子器件倒装芯片封装
US20220173017A1 (en) Semiconductor device
JP2574510B2 (ja) 高周波半導体装置
JP3203228B2 (ja) 半導体装置とその製造方法
JP7156641B2 (ja) 半導体装置用のパッケージおよび半導体装置
JP6901196B2 (ja) 半導体モジュール、及び半導体モジュールの製造方法
US9362221B2 (en) Surface mountable power components
US20240170353A1 (en) Semiconductor device and mounting structure for semiconductor element
US20220301967A1 (en) Semiconductor device
US20220301993A1 (en) Semiconductor device
US20230230904A1 (en) Semiconductor device
US20220301965A1 (en) Semiconductor device
KR102228938B1 (ko) 커플드 반도체 패키지
KR20190085587A (ko) 고열전도성 반도체 패키지
JP2019050297A (ja) 半導体装置
WO2023112677A1 (ja) 半導体装置および半導体装置の製造方法
JP6901197B2 (ja) 半導体モジュール、及び半導体モジュールの製造方法
US20230107764A1 (en) Semiconductor device and semiconductor device manufacturing method
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20220921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230926

R150 Certificate of patent or registration of utility model

Ref document number: 7364168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150