JP2003218252A - 高周波高出力半導体パッケージ装置 - Google Patents
高周波高出力半導体パッケージ装置Info
- Publication number
- JP2003218252A JP2003218252A JP2002018515A JP2002018515A JP2003218252A JP 2003218252 A JP2003218252 A JP 2003218252A JP 2002018515 A JP2002018515 A JP 2002018515A JP 2002018515 A JP2002018515 A JP 2002018515A JP 2003218252 A JP2003218252 A JP 2003218252A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- metal frame
- package device
- frame
- power semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ベース材と金属枠とを接合する際におけるＡ
ｇロー材のフィレットのボリュームを吸収することがで
きる半導体パッケージ装置を提供する。 【解決手段】 Ｃｕ、ＣｕＷ等からなるベース材１に金
属枠２をロー材で接合すると共に、上記金属枠２内に半
導体チップを装着した高周波高出力半導体パッケージ装
置において、上記金属枠２は、所定の厚さを有する枠部
２２と、この枠部に連なって設けられ、上記枠部より厚
さが薄くされた部分を有し、上記ベース材に接合される
接合部２３とから構成され、上記接合部の厚さの薄い部
分によってロー材の溜まり部を形成する構成とする。
ｇロー材のフィレットのボリュームを吸収することがで
きる半導体パッケージ装置を提供する。 【解決手段】 Ｃｕ、ＣｕＷ等からなるベース材１に金
属枠２をロー材で接合すると共に、上記金属枠２内に半
導体チップを装着した高周波高出力半導体パッケージ装
置において、上記金属枠２は、所定の厚さを有する枠部
２２と、この枠部に連なって設けられ、上記枠部より厚
さが薄くされた部分を有し、上記ベース材に接合される
接合部２３とから構成され、上記接合部の厚さの薄い部
分によってロー材の溜まり部を形成する構成とする。
Description
【０００１】
【発明の属する技術分野】この発明は、高周波高出力半
導体パッケージ装置に関するものである。
導体パッケージ装置に関するものである。
【０００２】
【従来の技術】図６は、従来の高周波高出力半導体パッ
ケージ装置の構成を示す平面図であり、図７は、図６の
VII−VII線から切断した構成を示す断面図である。これ
らの図において、１はＣｕ、ＣｕＷ等からなるベース
材、２はKOVARからなる金属枠、３はベース材１と金属
枠２とを接合するＡｇロー材で、図８に接合手順を斜視
図で示すように、ベース材１の表面の金属枠の接合部に
予めＡｇロー材のプレフォーム３Ａを配設し、その上か
ら図８に矢印で示すように、金属枠２を載せて固定し、
７００〜８００℃の高温炉で加熱処理し、Ａｇロー材３
を溶かすことによって接合する。この時、Ａｇロー材３
のフィレットが図７に示すように金属枠２の側面に形成
される。
ケージ装置の構成を示す平面図であり、図７は、図６の
VII−VII線から切断した構成を示す断面図である。これ
らの図において、１はＣｕ、ＣｕＷ等からなるベース
材、２はKOVARからなる金属枠、３はベース材１と金属
枠２とを接合するＡｇロー材で、図８に接合手順を斜視
図で示すように、ベース材１の表面の金属枠の接合部に
予めＡｇロー材のプレフォーム３Ａを配設し、その上か
ら図８に矢印で示すように、金属枠２を載せて固定し、
７００〜８００℃の高温炉で加熱処理し、Ａｇロー材３
を溶かすことによって接合する。この時、Ａｇロー材３
のフィレットが図７に示すように金属枠２の側面に形成
される。
【０００３】４は外部接続端子を構成するセラミック端
子で、金属枠２の一部に形成された貫通部２１内に配設
され、ベース材１に固定されている。なお、図示してい
ないが金属枠２内の中央部に半導体チップが実装され、
半導体チップとセラミック端子４との間に調整用の回路
基板を実装するセラミック基板が装着され、半導体チッ
プ及び調整用の回路基板並びにセラミック端子はＡｕの
細線で接続されると共に、金属枠２の上面はメタライズ
及びＡｕめっきされたアルミナまたはＡｕめっきされた
金属板を用い、AuSnの溶融接合またはシーム溶接により
封止され、パッケージ構造とされている。
子で、金属枠２の一部に形成された貫通部２１内に配設
され、ベース材１に固定されている。なお、図示してい
ないが金属枠２内の中央部に半導体チップが実装され、
半導体チップとセラミック端子４との間に調整用の回路
基板を実装するセラミック基板が装着され、半導体チッ
プ及び調整用の回路基板並びにセラミック端子はＡｕの
細線で接続されると共に、金属枠２の上面はメタライズ
及びＡｕめっきされたアルミナまたはＡｕめっきされた
金属板を用い、AuSnの溶融接合またはシーム溶接により
封止され、パッケージ構造とされている。
【０００４】
【発明が解決しようとする課題】従来の半導体パッケー
ジ装置は以上のように構成されていたため、Ａｇロー材
３の使用量が少なかった場合には、図９に示すように、
Ａｇロー材３の盛りが少なくなり、金属枠２の下端とベ
ース材１との間に点状または線状の隙間（リーク）５が
発生して不良品となり、歩留まりが低下してパッケージ
装置のコストアップを招くという問題点があった。ま
た、封止あるいは気密封止作業時の残留応力あるいは後
工程のストレスによりＡｇロー材のフィレット部の接合
強度が低下してこの部分に亀裂が発生し、リークが生じ
たり、剥がれが発生したりして製品として致命的な不良
に繋がることもあった。
ジ装置は以上のように構成されていたため、Ａｇロー材
３の使用量が少なかった場合には、図９に示すように、
Ａｇロー材３の盛りが少なくなり、金属枠２の下端とベ
ース材１との間に点状または線状の隙間（リーク）５が
発生して不良品となり、歩留まりが低下してパッケージ
装置のコストアップを招くという問題点があった。ま
た、封止あるいは気密封止作業時の残留応力あるいは後
工程のストレスによりＡｇロー材のフィレット部の接合
強度が低下してこの部分に亀裂が発生し、リークが生じ
たり、剥がれが発生したりして製品として致命的な不良
に繋がることもあった。
【０００５】また、Ａｇロー材３の使用量が多い場合に
は、Ａｇロー材のフィレットが図１０に示すように、金
属枠２の内方で横方向に広がる結果、集積度が高くなっ
ている現在の半導体装置では、金属枠２のパッケージ内
に装着する調整用回路基板実装用のセラミック基板６を
金属枠２の内壁ぎりぎりまで近接させて装着するため、
図示のように、セラミック基板６の端部がＡｇロー材の
フィレット３の表面と接触してセラミック基板６がベー
ス材から浮き、ベース材１に装着できなくなる不具合が
発生して歩留まりの大幅な低下に繋がるという問題点が
あった。更に、Ａｇロー材プレフォームを所定量使用し
ても、ベース材１や、金属枠２の表面の仕上がり状態に
よっては、Ａｇロー材３の流れ出しが一定とならず、フ
ィレットの形状にバラツキが生ずるという問題点があっ
た。
は、Ａｇロー材のフィレットが図１０に示すように、金
属枠２の内方で横方向に広がる結果、集積度が高くなっ
ている現在の半導体装置では、金属枠２のパッケージ内
に装着する調整用回路基板実装用のセラミック基板６を
金属枠２の内壁ぎりぎりまで近接させて装着するため、
図示のように、セラミック基板６の端部がＡｇロー材の
フィレット３の表面と接触してセラミック基板６がベー
ス材から浮き、ベース材１に装着できなくなる不具合が
発生して歩留まりの大幅な低下に繋がるという問題点が
あった。更に、Ａｇロー材プレフォームを所定量使用し
ても、ベース材１や、金属枠２の表面の仕上がり状態に
よっては、Ａｇロー材３の流れ出しが一定とならず、フ
ィレットの形状にバラツキが生ずるという問題点があっ
た。
【０００６】この発明は、上記のような問題点に対処す
るためになされたもので、Ａｇロー材のフィレットのボ
リュームを吸収することができる半導体パッケージ装置
を提供することを目的とする。
るためになされたもので、Ａｇロー材のフィレットのボ
リュームを吸収することができる半導体パッケージ装置
を提供することを目的とする。
【０００７】
【課題を解決するための手段】この発明に係る高周波高
出力半導体パッケージ装置は、Ｃｕ、ＣｕＷ等からなる
ベース材に金属枠をロー材で接合すると共に、上記金属
枠内に半導体チップを装着した高周波高出力半導体パッ
ケージ装置において、上記金属枠は、所定の厚さを有す
る枠部と、この枠部に連なって設けられ、上記枠部より
厚さが薄くされた部分を有し、上記ベース材に接合され
る接合部とから構成され、上記接合部の厚さの薄い部分
によってロー材の溜まり部を形成するようにしたもので
ある。
出力半導体パッケージ装置は、Ｃｕ、ＣｕＷ等からなる
ベース材に金属枠をロー材で接合すると共に、上記金属
枠内に半導体チップを装着した高周波高出力半導体パッ
ケージ装置において、上記金属枠は、所定の厚さを有す
る枠部と、この枠部に連なって設けられ、上記枠部より
厚さが薄くされた部分を有し、上記ベース材に接合され
る接合部とから構成され、上記接合部の厚さの薄い部分
によってロー材の溜まり部を形成するようにしたもので
ある。
【０００８】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、上記接合部を、上記枠部より薄い一
様な厚さに形成し、その外面及び内面が、上記枠部の外
面と内面とをそれぞれ延長した面の間に位置するように
したものである。
ージ装置は、また、上記接合部を、上記枠部より薄い一
様な厚さに形成し、その外面及び内面が、上記枠部の外
面と内面とをそれぞれ延長した面の間に位置するように
したものである。
【０００９】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、上記接合部を、上記枠部より薄い一
様な厚さに形成し、その外面が、上記枠部の外面を延長
した面上に位置するようにしたものである。
ージ装置は、また、上記接合部を、上記枠部より薄い一
様な厚さに形成し、その外面が、上記枠部の外面を延長
した面上に位置するようにしたものである。
【００１０】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、上記接合部の外面が上記枠部の外面
を延長した面上に位置し、内面が上記枠部の内面から外
面延長方向に延在する傾斜面とされ、上記枠部から遠去
かるにしたがって厚さが薄くなるようにされているもの
である。
ージ装置は、また、上記接合部の外面が上記枠部の外面
を延長した面上に位置し、内面が上記枠部の内面から外
面延長方向に延在する傾斜面とされ、上記枠部から遠去
かるにしたがって厚さが薄くなるようにされているもの
である。
【００１１】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、上記金属枠を、四角状のパイプ材を
カットして形成するようにしたものである。
ージ装置は、また、上記金属枠を、四角状のパイプ材を
カットして形成するようにしたものである。
【００１２】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、Ｃｕ、ＣｕＷ等からなるベース材に
金属枠をロー材で接合すると共に、上記金属枠内に半導
体チップを装着した高周波高出力半導体パッケージ装置
において、上記金属枠は、所定の厚さを有する枠部と、
この枠部に連なって設けられ、上記枠部より厚さが薄く
された部分を有し、上記ベース材に接合される接合部
と、この接合部の一部に接合部と併せて加工形成され、
上記半導体チップの接続端子を配設する貫通部とから構
成され、上記接合部の厚さの薄い部分によってロー材の
溜まり部を形成するようにしたものである。
ージ装置は、また、Ｃｕ、ＣｕＷ等からなるベース材に
金属枠をロー材で接合すると共に、上記金属枠内に半導
体チップを装着した高周波高出力半導体パッケージ装置
において、上記金属枠は、所定の厚さを有する枠部と、
この枠部に連なって設けられ、上記枠部より厚さが薄く
された部分を有し、上記ベース材に接合される接合部
と、この接合部の一部に接合部と併せて加工形成され、
上記半導体チップの接続端子を配設する貫通部とから構
成され、上記接合部の厚さの薄い部分によってロー材の
溜まり部を形成するようにしたものである。
【００１３】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、Ｃｕ、ＣｕＷ等からなるベース材に
四角状の金属枠をロー材で接合すると共に、上記金属枠
内に半導体チップを装着した高周波高出力半導体パッケ
ージ装置において、上記金属枠の上記ベース材との接合
面に上記ロー材の溜まり部を形成するようにしたもので
ある。
ージ装置は、また、Ｃｕ、ＣｕＷ等からなるベース材に
四角状の金属枠をロー材で接合すると共に、上記金属枠
内に半導体チップを装着した高周波高出力半導体パッケ
ージ装置において、上記金属枠の上記ベース材との接合
面に上記ロー材の溜まり部を形成するようにしたもので
ある。
【００１４】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、上記金属枠の上記ベース材との接合
面を、角部から辺中央部にかけて上記ベース材との間隔
が次第に大きくなるような弧状とし、上記間隔をロー材
の溜まり部としたものである。
ージ装置は、また、上記金属枠の上記ベース材との接合
面を、角部から辺中央部にかけて上記ベース材との間隔
が次第に大きくなるような弧状とし、上記間隔をロー材
の溜まり部としたものである。
【００１５】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、上記金属枠の上記ベース材との接合
面に適宜の間隔で複数個の凹部を設け、上記各凹部をロ
ー材の溜まり部としたものである。
ージ装置は、また、上記金属枠の上記ベース材との接合
面に適宜の間隔で複数個の凹部を設け、上記各凹部をロ
ー材の溜まり部としたものである。
【００１６】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図にもとづいて説明する。図１は、実施
の形態１の構成を示す概略図で、図７に相当する断面構
成のうちの片側の金属枠とベース材との構成を示すもの
である。この図において、１はＣｕ、ＣｕＷ等からなる
ベース材、２はKOVARからなる金属枠で、所定の厚さＡ
を有する枠部２２と、この枠部に連なって設けられ、枠
部より薄い一様な厚さＢを有し、ベース材１に接合され
る接合部２３とから構成され、四角状のパイプ材を適宜
の間隔でカットして形成される。また、接合部２３は枠
部２２の厚さ方向に対してほぼ中央部から突出する形に
なっており、その両側にＡｇロー材の溜まり部となる凹
所が形成されるようになっている。換言すれば、接合部
２３の外面及び内面が枠部２２の外面及び内面をそれぞ
れ延長した面の間に位置するようにされ、接合部の高さ
は枠部の厚さであるＡとほぼ同じ寸法とされている。な
お、接合部の凹所はセラミック端子４用の貫通部２１の
加工時に併せて同時に加工される。３はベース材１と金
属枠２とを接合するＡｇロー材で、接合の手順及びＡｇ
ロー材の量は図８で説明した従来装置とほぼ同じである
が、図１の構成によると、Ａｇロー材３のほとんどは接
合部２３の両側に位置する凹所、即ちロー材の溜まり部
に図示のように吸収され、フィレットが横方向に広がる
ことがない。
実施の形態１を図にもとづいて説明する。図１は、実施
の形態１の構成を示す概略図で、図７に相当する断面構
成のうちの片側の金属枠とベース材との構成を示すもの
である。この図において、１はＣｕ、ＣｕＷ等からなる
ベース材、２はKOVARからなる金属枠で、所定の厚さＡ
を有する枠部２２と、この枠部に連なって設けられ、枠
部より薄い一様な厚さＢを有し、ベース材１に接合され
る接合部２３とから構成され、四角状のパイプ材を適宜
の間隔でカットして形成される。また、接合部２３は枠
部２２の厚さ方向に対してほぼ中央部から突出する形に
なっており、その両側にＡｇロー材の溜まり部となる凹
所が形成されるようになっている。換言すれば、接合部
２３の外面及び内面が枠部２２の外面及び内面をそれぞ
れ延長した面の間に位置するようにされ、接合部の高さ
は枠部の厚さであるＡとほぼ同じ寸法とされている。な
お、接合部の凹所はセラミック端子４用の貫通部２１の
加工時に併せて同時に加工される。３はベース材１と金
属枠２とを接合するＡｇロー材で、接合の手順及びＡｇ
ロー材の量は図８で説明した従来装置とほぼ同じである
が、図１の構成によると、Ａｇロー材３のほとんどは接
合部２３の両側に位置する凹所、即ちロー材の溜まり部
に図示のように吸収され、フィレットが横方向に広がる
ことがない。
【００１７】実施の形態２．次に、この発明の実施の形
態２を図にもとづいて説明する。図２は、実施の形態２
の構成を示すもので、図１に対応する部分の構成を概略
的に示すものである。この図において、図１と同一また
は相当部分にはそれぞれ同一符号を付して説明を省略す
る。図１と異なる点は、接合部２３を枠部２２の外面側
に寄せて設けた点で、接合部２３の外面が枠部２２の外
面を延長した面上に位置するようにされている。このよ
うな構成とすれば、Ａｇロー材３の溜まり部である凹所
が金属枠２の内面側にのみ形成されることになり、ベー
ス材１と金属枠２とを接合した場合のＡｇロー材３は、
金属枠２の外面側ではフィレットが図示のように従来と
同様な通常の形となるが、内面側では、そのほとんどが
接合部２３の側面の凹所に吸収されてフィレットが横方
向に広がることがない。従って、金属枠２内に配設され
る調整用回路基板実装用のセラミック基板６を図示のよ
うに、金属枠２の内壁ぎりぎりまで近接させてもセラミ
ック基板６がＡｇロー材３のフィレットに接触すること
がなく、歩留まりの向上に寄与する。
態２を図にもとづいて説明する。図２は、実施の形態２
の構成を示すもので、図１に対応する部分の構成を概略
的に示すものである。この図において、図１と同一また
は相当部分にはそれぞれ同一符号を付して説明を省略す
る。図１と異なる点は、接合部２３を枠部２２の外面側
に寄せて設けた点で、接合部２３の外面が枠部２２の外
面を延長した面上に位置するようにされている。このよ
うな構成とすれば、Ａｇロー材３の溜まり部である凹所
が金属枠２の内面側にのみ形成されることになり、ベー
ス材１と金属枠２とを接合した場合のＡｇロー材３は、
金属枠２の外面側ではフィレットが図示のように従来と
同様な通常の形となるが、内面側では、そのほとんどが
接合部２３の側面の凹所に吸収されてフィレットが横方
向に広がることがない。従って、金属枠２内に配設され
る調整用回路基板実装用のセラミック基板６を図示のよ
うに、金属枠２の内壁ぎりぎりまで近接させてもセラミ
ック基板６がＡｇロー材３のフィレットに接触すること
がなく、歩留まりの向上に寄与する。
【００１８】実施の形態３．次に、この発明の実施の形
態３を図にもとづいて説明する。図３は、実施の形態３
の構成を示すもので、図１に対応する部分の構成を概略
的に示すものである。この図において、図１と同一また
は相当部分にはそれぞれ同一符号を付して説明を省略す
る。図１と異なる点は、接合部２３の厚さが枠部２２か
ら遠去かるにしたがって薄くなるように形成された点
で、具体的には、接合部２３の外面は枠部２２の外面を
延長した面上に位置し、内面は枠部２２の下端内面から
外面の延長方向に延在する傾斜面としたもので、この場
合も、実施の形態２と同様に、Ａｇロー材の溜まり部が
金属枠２の内面側にのみ形成されることになり、ベース
材１と金属枠２とを接合した場合のＡｇロー材３は、金
属枠２の外面側ではフィレットが図示のように通常の形
となるが、内面側では、そのほとんどが接合部２３の側
面の凹所に吸収されてフィレットが横方向に広がること
がない。従って、金属枠２内に調整用回路基板実装用の
セラミック基板６を設ける場合に、図２と同様に、金属
枠２の内壁ぎりぎりまで近接させてもセラミック基板６
がＡｇロー材３のフィレットに接触することがなく、歩
留まりの向上に寄与する。
態３を図にもとづいて説明する。図３は、実施の形態３
の構成を示すもので、図１に対応する部分の構成を概略
的に示すものである。この図において、図１と同一また
は相当部分にはそれぞれ同一符号を付して説明を省略す
る。図１と異なる点は、接合部２３の厚さが枠部２２か
ら遠去かるにしたがって薄くなるように形成された点
で、具体的には、接合部２３の外面は枠部２２の外面を
延長した面上に位置し、内面は枠部２２の下端内面から
外面の延長方向に延在する傾斜面としたもので、この場
合も、実施の形態２と同様に、Ａｇロー材の溜まり部が
金属枠２の内面側にのみ形成されることになり、ベース
材１と金属枠２とを接合した場合のＡｇロー材３は、金
属枠２の外面側ではフィレットが図示のように通常の形
となるが、内面側では、そのほとんどが接合部２３の側
面の凹所に吸収されてフィレットが横方向に広がること
がない。従って、金属枠２内に調整用回路基板実装用の
セラミック基板６を設ける場合に、図２と同様に、金属
枠２の内壁ぎりぎりまで近接させてもセラミック基板６
がＡｇロー材３のフィレットに接触することがなく、歩
留まりの向上に寄与する。
【００１９】実施の形態４．次に、この発明の実施の形
態４を図にもとづいて説明する。図４は、実施の形態４
の構成を示す概略図である。この図において、１はＣ
ｕ、ＣｕＷ等からなるベース材、２はKOVARからなる四
角状の金属枠で、ベース材との接合面（図４において下
端面）が、角部から辺中央部にかけて上記ベース材１と
の間隔２４が次第に大きくなるような弧状とされると共
に、上記間隔２４をＡｇロー材３の溜まり部とするよう
にしたものである。このような構成とすることにより、
ベース材１と金属枠２とを接合した場合に、Ａｇロー材
３はベース材１と金属枠２との間隔であるＡｇロー材の
溜まり部２４に吸収され、外側面及び内側面においてＡ
ｇロー材３のフィレットが横方向に広がることがない。
態４を図にもとづいて説明する。図４は、実施の形態４
の構成を示す概略図である。この図において、１はＣ
ｕ、ＣｕＷ等からなるベース材、２はKOVARからなる四
角状の金属枠で、ベース材との接合面（図４において下
端面）が、角部から辺中央部にかけて上記ベース材１と
の間隔２４が次第に大きくなるような弧状とされると共
に、上記間隔２４をＡｇロー材３の溜まり部とするよう
にしたものである。このような構成とすることにより、
ベース材１と金属枠２とを接合した場合に、Ａｇロー材
３はベース材１と金属枠２との間隔であるＡｇロー材の
溜まり部２４に吸収され、外側面及び内側面においてＡ
ｇロー材３のフィレットが横方向に広がることがない。
【００２０】実施の形態５．次に、この発明の実施の形
態５を図にもとづいて説明する。図５は、実施の形態５
の構成を示す概略図である。この図において、１はＣ
ｕ、ＣｕＷ等からなるベース材、２はKOVARからなる四
角状の金属枠で、ベース材との接合面（図５において下
端面）に、適宜の間隔で複数個の凹所２５が形成され、
この凹所２５をＡｇロー材３の溜まり部とするようにし
たものである。このような構成とすることにより、ベー
ス材１と金属枠２とを接合した場合に、Ａｇロー材３
は、各凹所であるＡｇロー材の溜まり部２５に吸収さ
れ、外側面及び内側面においてＡｇロー材３のフィレッ
トが横方向に広がることがない。
態５を図にもとづいて説明する。図５は、実施の形態５
の構成を示す概略図である。この図において、１はＣ
ｕ、ＣｕＷ等からなるベース材、２はKOVARからなる四
角状の金属枠で、ベース材との接合面（図５において下
端面）に、適宜の間隔で複数個の凹所２５が形成され、
この凹所２５をＡｇロー材３の溜まり部とするようにし
たものである。このような構成とすることにより、ベー
ス材１と金属枠２とを接合した場合に、Ａｇロー材３
は、各凹所であるＡｇロー材の溜まり部２５に吸収さ
れ、外側面及び内側面においてＡｇロー材３のフィレッ
トが横方向に広がることがない。
【００２１】
【発明の効果】この発明に係る高周波高出力半導体パッ
ケージ装置は、Ｃｕ、ＣｕＷ等からなるベース材に金属
枠をロー材で接合すると共に、上記金属枠内に半導体チ
ップを装着した高周波高出力半導体パッケージ装置にお
いて、上記金属枠は、所定の厚さを有する枠部と、この
枠部に連なって設けられ、上記枠部より厚さが薄くされ
た部分を有し、上記ベース材に接合される接合部とから
構成され、上記接合部の厚さの薄い部分によってロー材
の溜まり部を形成するようにしたものであるため、Ａｇ
ロー材が接合部の厚さが薄くされた部分に吸収され、フ
ィレットが横方向に広がることがない。従って、調整用
回路基板を実装するセラミック基板を金属枠の内壁ぎり
ぎりまで近接させてもフィレットに接触することがな
く、歩留まりの向上を図ることができる。
ケージ装置は、Ｃｕ、ＣｕＷ等からなるベース材に金属
枠をロー材で接合すると共に、上記金属枠内に半導体チ
ップを装着した高周波高出力半導体パッケージ装置にお
いて、上記金属枠は、所定の厚さを有する枠部と、この
枠部に連なって設けられ、上記枠部より厚さが薄くされ
た部分を有し、上記ベース材に接合される接合部とから
構成され、上記接合部の厚さの薄い部分によってロー材
の溜まり部を形成するようにしたものであるため、Ａｇ
ロー材が接合部の厚さが薄くされた部分に吸収され、フ
ィレットが横方向に広がることがない。従って、調整用
回路基板を実装するセラミック基板を金属枠の内壁ぎり
ぎりまで近接させてもフィレットに接触することがな
く、歩留まりの向上を図ることができる。
【００２２】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、上記接合部を、上記枠部より薄い一
様な厚さに形成し、その外面及び内面が、上記枠部の外
面と内面とをそれぞれ延長した面の間に位置するように
しているため、接合部の両側の溜まり部にＡｇロー材が
吸収され、フィレットが横方向に広がることがない。
ージ装置は、また、上記接合部を、上記枠部より薄い一
様な厚さに形成し、その外面及び内面が、上記枠部の外
面と内面とをそれぞれ延長した面の間に位置するように
しているため、接合部の両側の溜まり部にＡｇロー材が
吸収され、フィレットが横方向に広がることがない。
【００２３】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、上記接合部を、上記枠部より薄い一
様な厚さに形成し、その外面が、上記枠部の外面を延長
した面上に位置するようにしたため、少なくとも金属枠
の内面側ではＡｇロー材が溜まり部に吸収され、フィレ
ットが横方向に広がることがない。
ージ装置は、また、上記接合部を、上記枠部より薄い一
様な厚さに形成し、その外面が、上記枠部の外面を延長
した面上に位置するようにしたため、少なくとも金属枠
の内面側ではＡｇロー材が溜まり部に吸収され、フィレ
ットが横方向に広がることがない。
【００２４】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、上記接合部の外面が上記枠部の外面
を延長した面上に位置し、内面が上記枠部の内面から外
面延長方向に延在する傾斜面とされ、上記枠部から遠去
かるにしたがって厚さが薄くなるようにされているた
め、傾斜面のある内面側にＡｇロー材が吸収され、フィ
レットが横方向に広がることがない。
ージ装置は、また、上記接合部の外面が上記枠部の外面
を延長した面上に位置し、内面が上記枠部の内面から外
面延長方向に延在する傾斜面とされ、上記枠部から遠去
かるにしたがって厚さが薄くなるようにされているた
め、傾斜面のある内面側にＡｇロー材が吸収され、フィ
レットが横方向に広がることがない。
【００２５】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、接合部におけるロー材の溜まり部の
加工をセラミック端子を配設する貫通部の加工と併せて
同時に加工するようにしたため、従来の装置と同等のコ
ストでこの発明の溜まり部を形成することができる。
ージ装置は、また、接合部におけるロー材の溜まり部の
加工をセラミック端子を配設する貫通部の加工と併せて
同時に加工するようにしたため、従来の装置と同等のコ
ストでこの発明の溜まり部を形成することができる。
【００２６】この発明に係る高周波高出力半導体パッケ
ージ装置は、また、Ｃｕ、ＣｕＷ等からなるベース材に
四角状の金属枠をロー材で接合すると共に、上記金属枠
内に半導体チップを装着した高周波高出力半導体パッケ
ージ装置において、上記金属枠の上記ベース材との接合
面に上記ロー材の溜まり部を形成するようにしたため、
Ａｇロー材は溜まり部に吸収され、フィレットが横方向
に広がることがない。
ージ装置は、また、Ｃｕ、ＣｕＷ等からなるベース材に
四角状の金属枠をロー材で接合すると共に、上記金属枠
内に半導体チップを装着した高周波高出力半導体パッケ
ージ装置において、上記金属枠の上記ベース材との接合
面に上記ロー材の溜まり部を形成するようにしたため、
Ａｇロー材は溜まり部に吸収され、フィレットが横方向
に広がることがない。
【図１】 この発明の実施の形態１の構成を示す概略図
である。
である。
【図２】 この発明の実施の形態２の構成を示す概略図
である。
である。
【図３】 この発明の実施の形態３の構成を示す概略図
である。
である。
【図４】 この発明の実施の形態４の構成を示す概略図
である。
である。
【図５】 この発明の実施の形態５の構成を示す概略図
である。
である。
【図６】 従来の高周波高出力半導体パッケージ装置の
構成を示す平面図である。
構成を示す平面図である。
【図７】 図６のVII−VII線から切断した構成を示す断
面図である。
面図である。
【図８】 従来の高周波高出力半導体パッケージ装置の
ベース材と金属枠との接合手順を示す概略斜視図であ
る。
ベース材と金属枠との接合手順を示す概略斜視図であ
る。
【図９】 従来の装置における課題を説明するための概
略図である。
略図である。
【図１０】 従来の装置における他の課題を説明するた
めの概略図である。
めの概略図である。
１ ベース材、 ２ 金属枠、 ３ Ａｇロー材、 ２
２ 枠部、 ２３ 接合部。
２ 枠部、 ２３ 接合部。
Claims (9)
- 【請求項１】 Ｃｕ、ＣｕＷ等からなるベース材に金属
枠をロー材で接合すると共に、上記金属枠内に半導体チ
ップを装着した高周波高出力半導体パッケージ装置にお
いて、上記金属枠は、所定の厚さを有する枠部と、この
枠部に連なって設けられ、上記枠部より厚さが薄くされ
た部分を有し、上記ベース材に接合される接合部とから
構成され、上記接合部の厚さの薄い部分によってロー材
の溜まり部を形成するようにしたことを特徴とする高周
波高出力半導体パッケージ装置。 - 【請求項２】 上記接合部は、上記枠部より薄い一様な
厚さに形成され、その外面及び内面が、上記枠部の外面
と内面とをそれぞれ延長した面の間に位置するようにさ
れたことを特徴とする請求項１記載の高周波高出力半導
体パッケージ装置。 - 【請求項３】 上記接合部は、上記枠部より薄い一様な
厚さに形成され、その外面が、上記枠部の外面を延長し
た面上に位置するようにされたことを特徴とする請求項
１記載の高周波高出力半導体パッケージ装置。 - 【請求項４】 上記接合部は、その外面が上記枠部の外
面を延長した面上に位置し、内面が上記枠部の内面から
外面延長方向に延在する傾斜面とされ、上記枠部から遠
去かるにしたがって厚さが薄くなるようにされているこ
とを特徴とする請求項１記載の高周波高出力半導体パッ
ケージ装置。 - 【請求項５】 上記金属枠は、四角状のパイプ材をカッ
トして形成されることを特徴とする請求項１〜請求項４
のいずれか１項記載の高周波高出力半導体パッケージ装
置。 - 【請求項６】 Ｃｕ、ＣｕＷ等からなるベース材に金属
枠をロー材で接合すると共に、上記金属枠内に半導体チ
ップを装着した高周波高出力半導体パッケージ装置にお
いて、上記金属枠は、所定の厚さを有する枠部と、この
枠部に連なって設けられ、上記枠部より厚さが薄くされ
た部分を有し、上記ベース材に接合される接合部と、こ
の接合部の一部に接合部と併せて加工形成され、上記半
導体チップの接続端子を配設する貫通部とから構成さ
れ、上記接合部の厚さの薄い部分によってロー材の溜ま
り部を形成するようにしたことを特徴とする高周波高出
力半導体パッケージ装置。 - 【請求項７】 Ｃｕ、ＣｕＷ等からなるベース材に四角
状の金属枠をロー材で接合すると共に、上記金属枠内に
半導体チップを装着した高周波高出力半導体パッケージ
装置において、上記金属枠の上記ベース材との接合面に
上記ロー材の溜まり部を形成するようにしたことを特徴
とする高周波高出力半導体パッケージ装置。 - 【請求項８】 上記金属枠の上記ベース材との接合面
は、角部から辺中央部にかけて上記ベース材との間隔が
次第に大きくなるような弧状とされ、上記間隔をロー材
の溜まり部としたことを特徴とする請求項７記載の高周
波高出力半導体パッケージ装置。 - 【請求項９】 上記金属枠の上記ベース材との接合面に
適宜の間隔で複数個の凹部を設け、上記各凹部をロー材
の溜まり部としたことを特徴とする請求項７記載の高周
波高出力半導体パッケージ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018515A JP2003218252A (ja) | 2002-01-28 | 2002-01-28 | 高周波高出力半導体パッケージ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002018515A JP2003218252A (ja) | 2002-01-28 | 2002-01-28 | 高周波高出力半導体パッケージ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003218252A true JP2003218252A (ja) | 2003-07-31 |
Family
ID=27653841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002018515A Pending JP2003218252A (ja) | 2002-01-28 | 2002-01-28 | 高周波高出力半導体パッケージ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003218252A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015204426A (ja) * | 2014-04-16 | 2015-11-16 | Ｎｇｋエレクトロデバイス株式会社 | 電子部品収納用パッケージ |
| CN110064899A (zh) * | 2019-05-06 | 2019-07-30 | 福达合金材料股份有限公司 | 一种钨复铜电接触材料及其制备方法 |
| JP7364168B2 (ja) | 2019-02-12 | 2023-10-18 | 住友電工デバイス・イノベーション株式会社 | 半導体モジュール及び半導体デバイス収容体 |
-
2002
- 2002-01-28 JP JP2002018515A patent/JP2003218252A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015204426A (ja) * | 2014-04-16 | 2015-11-16 | Ｎｇｋエレクトロデバイス株式会社 | 電子部品収納用パッケージ |
| JP7364168B2 (ja) | 2019-02-12 | 2023-10-18 | 住友電工デバイス・イノベーション株式会社 | 半導体モジュール及び半導体デバイス収容体 |
| CN110064899A (zh) * | 2019-05-06 | 2019-07-30 | 福达合金材料股份有限公司 | 一种钨复铜电接触材料及其制备方法 |
| CN110064899B (zh) * | 2019-05-06 | 2021-03-05 | 福达合金材料股份有限公司 | 一种钨复铜电接触材料及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9215802B2 (en) | Wiring substrate and multi-piece wiring substrate | |
| KR101630547B1 (ko) | 세라믹 패키지 | |
| US4943686A (en) | Seal frame and method of use | |
| KR20070007194A (ko) | 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치 | |
| JP2003218252A (ja) | 高周波高出力半導体パッケージ装置 | |
| JP2000277557A (ja) | 半導体装置 | |
| JPH0590433A (ja) | 電子部品用パツケージのメタル壁形成方法 | |
| JP2005353885A (ja) | 電子デバイスの製造方法 | |
| JP2001144201A (ja) | 電子部品装置 | |
| JP2004253556A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2006179740A (ja) | パッケージの封止方法 | |
| JP2006114710A (ja) | パッケージの封止方法 | |
| JP2004273927A (ja) | 半導体パッケージ | |
| JP2013232446A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP3127895B2 (ja) | マイクロ波半導体素子用キャリア、該キャリアに搭載される整合回路基板およびマイクロ波半導体装置 | |
| JP2004088036A (ja) | 電子装置及びその製造方法 | |
| JP3762261B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP2004179332A (ja) | 電子装置 | |
| JP2003179433A (ja) | 表面実装用の水晶発振器 | |
| JP3754902B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JPH10148736A (ja) | 光通信用パッケージ | |
| JPH0810737B2 (ja) | チップキャリア及びその製造方法 | |
| JP2024001515A (ja) | 圧電デバイス及びその製造方法 | |
| JP2004056063A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2009105747A (ja) | 表面実装用の水晶デバイス |