JP2011176089A - 気密パッケージ - Google Patents

気密パッケージ Download PDF

Info

Publication number
JP2011176089A
JP2011176089A JP2010038503A JP2010038503A JP2011176089A JP 2011176089 A JP2011176089 A JP 2011176089A JP 2010038503 A JP2010038503 A JP 2010038503A JP 2010038503 A JP2010038503 A JP 2010038503A JP 2011176089 A JP2011176089 A JP 2011176089A
Authority
JP
Japan
Prior art keywords
metal ring
ceramic substrate
conductor layer
width
joined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010038503A
Other languages
English (en)
Inventor
Kotono Nunome
こと野 布目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010038503A priority Critical patent/JP2011176089A/ja
Publication of JP2011176089A publication Critical patent/JP2011176089A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】 従来の気密パッケージのセラミック基板と金属リングの接合は、セラミック基板への熱応力緩和のために低融点接合剤が用いられているので、プリント基板への２次実装を行う際に、低融点接合剤を使用することができない。
【解決手段】 低温焼成セラミック基板の導体層に接合される金属リングと、金属リングに接合される金属カバーから構成される半導体素子用の気密パッケージにおいて、接合部面積を小さくした金属リングを用いることで、導体層端面および基材への応力が緩和し、高いヤング率を持つ高温はんだでの接合が可能となるので、当該パッケージのプリント基板への２次実装において、低融点接合剤を用いることができる。
【選択図】 図１

Description

この発明は、内部に収納する電子部品を気密封止する気密パッケージに関する。
高周波回路においては、多くの場合当該電子部品を水分や塵埃等から保護してその性能の低下や誤作動を防止するために、絶縁基体として電子部品を収容する低温焼成セラミック基板（Low Temperature Co-fired Ceramics）を用いて、低温焼成セラミック基板に金属蓋（リッド）を取り付け、内部を気密に封止する気密パッケージが主に利用されている。
上記の気密パッケージは、所定の配線とメタライズ層を有する低温焼成セラミック基板と、メタライズ層上に接合された金属リング（シールリング）と、金属リングに接合される金属カバーで構成される。この金属リングはメタライズ層上に予めロウ付けされ、金属カバーは低温焼成セラミック基板への電子部品の実装後に、金属リングに接合される。気密性を高めるために、金属カバーと金属リングの接合には一般的にシーム溶接（抵抗溶接）が用いられる。
金属リングは、ロウ材を溶融させてから低温焼成セラミック基板と接合するため、ロウ付け完了後の常温冷却時に低温焼成セラミック基板と金属リングとの間に両者の熱膨張係数の差による応力が発生し、基材となる低温焼成セラミック基板からのメタライズ層の剥離、及び基材のクラック等が発生するという課題があった。
このような熱応力による絶縁基体の割れ防止対策として、セラミック基板と金属リングの接合温度を低温化して熱応力を低減する方策が考えられており、その１つの接合手段として、３００℃以下で接合可能な低融点接合剤を用いた接合方法が提案されている（例えば、特許文献１参照）。
特開２００５−２６８３０１号公報
しかし、例えば、ＳｎＰｂ（錫鉛）はんだのような共晶はんだからなる低融点接合剤を、金属リングと絶縁基体との接合に使用した場合、同じく低融点接合剤を用いる例えばＢＧＡ（Ball Grid Array）により、気密パッケージをプリント基板へ２次実装する際に、金属リングを接合している低融点接合剤が同時に溶解してしまい、金属リングの接合部分の気密に問題が生じるため、低融点接合剤を使用できないという問題がある。
この発明は、係る課題を解決するためになされたものであり、絶縁基体に金属リングを接合しても、気密性の損なわれない気密パッケージを得ることを目的とする。
この発明による気密パッケージは、表面に導体層を有した多層セラミック基板と、上記多層セラミック基板の導体層上に、共晶はんだよりも融点の高い高温はんだによって接合される金属リングと、上記金属リングに接合される金属蓋とを備え、上記金属リングと導体層との接合部における金属リングの接合面幅が、当該金属リングに接合される導体層の幅よりも狭く、上記金属リングの当該接合部に段差部が設けられたものである。
この発明によれば、共晶はんだのような低融点接合剤を使用することなく、多層セラミック基板と金属リングを接合することができるので、低融点接合剤を用いた気密パッケージの２次実装時に、多層セラミック基板と金属リングの接合部の気密性を維持することができる。
この発明に係る実施の形態１による気密パッケージの構成を示す図である。 図１の気密パッケージにおける金属リング接合部の部分拡大図である。
実施の形態１．
以下、この発明に係る実施の形態１について図１を用いて説明する。
図１は実施の形態１による気密パッケージの構成を示す断面図である。図２は図１の気密パッケージにおける金属リング接合部Ｂ部の部分拡大図である。
実施の形態１による気密パッケージ１０は、多層セラミック基板（ガラスセラミック基板）３と、多層セラミック基板３の上面に接合される金属リング（シールリング）１と、金属リング１の上面に接合される金属カバー（金属蓋）５から構成される。多層セラミック基板３は、例えば低温焼成セラミック基板（Low Temperature Co-fired Ceramics）から構成される。多層セラミック基板３の上面には、金や銀パラジウムの導体ペーストにより形成された導体層７が設けられている。金属リング１の下側端面（底面）は、全周角部に溝の形成された段差部２０が設けられている。
気密パッケージ１０は半導体素子４が収納される。半導体素子４は、多層セラミック基板３表層の配線パターンに対し、ボンディングワイヤや導体リボンを介して接続される。金属リング１の上面に金属カバー７がシーム溶接によって接合され、気密パッケージ１０内に窒素ガスが封入されることで、気密パッケージ１０が気密封止される。多層セラミック基板３の下面には、はんだボールが接続され、ＢＧＡ（Ball Grid Array；ボールグリッドアレイ）を形成している。
図２の拡大図に示すように、金属リング１の下側端面は、多層セラミック基板３の導体層７の上面に、高温はんだ２を用いて接合されている。高温はんだ２は、融点が２８０℃以上となる例えばＡｕ−Ｓｎ系はんだ（金錫はんだ）が用いられる。このとき、金属リング１と多層セラミック基板３の導体層７との接合部において、金属リング１の根元部の断面横幅（接合面幅）が細く（狭く）、金属カバー５にシーム溶接される上部の断面横幅が当該根元部の接合面幅に比べて太く（広く）なるように、金属リング１の下側端面に段差部２０が形成されている。また、金属リング１と導体層７との接合部における金属リングの接合面幅は、金属リング１に接合される導体層７の幅よりも狭くなっている。
なお、金属リング１の上部の断面横幅は、特許文献１の金属枠に示されるような従来の金属リングと同程度の横幅に設定することができるので、シーム溶接時に気密性を確保できるだけの十分な接合強度を得ることができる。
このような接合構造をとることで、金属リング１と多層セラミック基板３の導体層７との接合部において、金属リング１の下端面に接する導体層７の断面横幅よりも、小さい幅（狭い幅）で高温はんだ２のフィレットを形成することが可能になる。このフィレットは、金属リング１の段差部２０の下方（金属リング１の根元部）に位置して段差部溝の空隙に収容されている。このため、導体層７の端面ではなく、導体層７の面内に最も応力がかかることとなり、ヤング率の高い高温はんだ２を使用しても、基材（多層セラミック基板３）からのメタライズ層の剥離や、基材のクラック発生を防ぐことができる。
また、導体層７の幅は、特許文献１の金属枠接合用パッドに示すような従来の導体層の幅から変える必要がなく、導体層７に面内応力を作用させるように導体層７のサイズを敢えて大きくする必要はないので、気密パッケージ１０のパッケージサイズに影響を与えることもない。
従って、金属リング１と多層セラミック基板３の導体層７との接合時の１次実装に、共晶はんだよりも融点の高い例えば金錫はんだのような高温はんだを用いることができるので、気密パッケージ１０のプリント基板への２次実装時に、例えばＳｎＰｂ（錫鉛）はんだのような共晶はんだからなる、低融点接合剤はんだ６を用いることが可能となる。
以上説明したとおり、実施の形態１による気密パッケージは、表面に導体層を有した多層セラミック基板と、上記多層セラミック基板の導体層上に、共晶はんだよりも融点の高い高温はんだによって接合される金属リングと、上記金属リングに接合される金属蓋と、を備えた気密パッケージにおいて、上記金属リングと導体層との接合部における金属リングの接合面幅が、当該金属リングに接合される導体層の幅よりも狭く、上記金属リングの当該接合部に段差部が設けられたことを特徴とする。また、上記金属リングの段差部に、上記高温はんだによるフィレットが形成され、当該フィレットの幅は、上記金属リングに接合される導体層の幅よりも狭いことを特徴とする。
これによって、共晶はんだのような低融点接合剤を使用することなく、多層セラミック基板と金属リングを共晶はんだよりも融点の高い高温はんだで接合することができるので、低融点接合剤を用いた気密パッケージの２次実装時に、多層セラミック基板と金属リングの接合部の気密性を維持することができる。
１ 金属リング、２ 高温はんだ、３ 多層セラミック基板、４ 金属リング（シールリング）、５ 金属カバー（金属蓋）、６ 低融点接合剤、７ 導体層、１０ 気密パッケージ、２０ 段差部。

Claims (2)

  1. 表面に導体層を有した多層セラミック基板と、
    上記多層セラミック基板の導体層上に、共晶はんだよりも融点の高い高温はんだによって接合される金属リングと、
    上記金属リングに接合される金属蓋と、
    を備え、
    上記金属リングと導体層との接合部における金属リングの接合面幅が、当該金属リングに接合される導体層の幅よりも狭く、上記金属リングの当該接合部に段差部が設けられた気密パッケージ。
  2. 上記金属リングの段差部に、上記高温はんだによるフィレットが形成され、
    当該フィレットの幅は、上記金属リングに接合される導体層の幅よりも狭いことを特徴とする請求項１記載の気密パッケージ。
JP2010038503A 2010-02-24 2010-02-24 気密パッケージ Pending JP2011176089A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010038503A JP2011176089A (ja) 2010-02-24 2010-02-24 気密パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010038503A JP2011176089A (ja) 2010-02-24 2010-02-24 気密パッケージ

Publications (1)

Publication Number Publication Date
JP2011176089A true JP2011176089A (ja) 2011-09-08

Family

ID=44688707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010038503A Pending JP2011176089A (ja) 2010-02-24 2010-02-24 気密パッケージ

Country Status (1)

Country Link
JP (1) JP2011176089A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7364168B2 (ja) 2019-02-12 2023-10-18 住友電工デバイス・イノベーション株式会社 半導体モジュール及び半導体デバイス収容体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7364168B2 (ja) 2019-02-12 2023-10-18 住友電工デバイス・イノベーション株式会社 半導体モジュール及び半導体デバイス収容体

Similar Documents

Publication Publication Date Title
US6342407B1 (en) Low stress hermetic seal
JP2011165745A (ja) セラミックパッケージ
JP2007287712A (ja) 半導体装置、半導体装置の実装構造、及びそれらの製造方法
JP2007109790A (ja) フリップチップ型半導体装置
JP2014175567A (ja) セラミックパッケージ
JP2011176089A (ja) 気密パッケージ
JP2007242908A (ja) 電子部品収納用セラミックパッケージ
JP2009277940A (ja) 半導体パッケージ、実装用回路基板および実装構造体
JP3445761B2 (ja) 電子デバイス用セラミックパッケージ
JP2004158700A (ja) 電子制御装置およびその製造方法
JP2017126647A (ja) 電子部品パッケージおよび電子モジュール
JP2001185643A (ja) エリアアレイ実装用パッケージ基板およびこれを用いた半導体装置
JP7267869B2 (ja) パワーモジュール及びその製造方法
JP2004047897A (ja) 電子部品および電子部品の製造方法
JP3339964B2 (ja) 表面実装型水晶発振器及びその製造方法
JP5274434B2 (ja) 電子部品収納用パッケージ
JP4503398B2 (ja) 半導体パッケージ
JP2715974B2 (ja) 半導体装置及びその製造方法
JP2011176088A (ja) 気密封止用パッケージ
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JPH06140527A (ja) 半導体用封止装置部品
JP5401498B2 (ja) 電子装置
JP3850338B2 (ja) 配線基板
JPH10209213A (ja) 半導体装置およびその製造方法
JP4947925B2 (ja) 気密封止パッケージおよびその製造方法