JP7267869B2 - パワーモジュール及びその製造方法 - Google Patents

パワーモジュール及びその製造方法 Download PDF

Info

Publication number
JP7267869B2
JP7267869B2 JP2019140538A JP2019140538A JP7267869B2 JP 7267869 B2 JP7267869 B2 JP 7267869B2 JP 2019140538 A JP2019140538 A JP 2019140538A JP 2019140538 A JP2019140538 A JP 2019140538A JP 7267869 B2 JP7267869 B2 JP 7267869B2
Authority
JP
Japan
Prior art keywords
recess
power semiconductor
metal
semiconductor chip
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019140538A
Other languages
English (en)
Other versions
JP2021027055A (ja
Inventor
和典 宮武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2019140538A priority Critical patent/JP7267869B2/ja
Publication of JP2021027055A publication Critical patent/JP2021027055A/ja
Application granted granted Critical
Publication of JP7267869B2 publication Critical patent/JP7267869B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本開示は、パワーモジュール及びその製造方法に関するものである。
特許文献1には、ボイドが接合部材の内部に残るのを抑制できる電子装置が記載されている。
同文献に記載の電子装置にあっては、ボイドを複数の凹部によって導き当該ボイドが接合材(半田層)から排出されるようにした。
特開2018-32817号公報
しかし、ボイドを接合材(半田層)から排出することが難しい場合もある。例えば、接合材が大面積である場合である。
一方、発熱源となるパワー半導体チップが、回路基板を介して放熱用金属に接合されたパワーモジュールが実施される。このとき、回路基板と放熱用金属とが半田等の熱伝導性を有した接合材により接合される。放熱用金属は、パワー半導体チップからの熱を吸熱、放熱する。パワー半導体チップと放熱用金属との間に、接合材に内包されるボイドが存在することにより、パワー半導体チップから放熱用金属への熱伝達性が悪化するという問題がある。
本開示の1つの態様のパワーモジュールは、パワー半導体チップと回路基板を含むパワー半導体モジュールと、放熱用金属と、前記パワー半導体モジュールの第1面と、前記放熱用金属の第2面とを接合する接合材とを備え、前記第1面又は前記第2面は、平面視で前記パワー半導体チップの配置領域の外に凹部を有するパワーモジュールであって、前記回路基板は、絶縁基板と、当該絶縁基板の一方の面に固定された複数の回路パターンと、当該絶縁基板の他方の面に固定された金属パターンとを有し、前記パワー半導体チップが前記回路パターンにボンディングされ、前記放熱用金属の第2面が前記金属パターンに前記接合材を介して接合しており、前記金属パターンの表面に前記凹部が開口しており、前記金属パターンは貫通孔を有し、前記凹部の内側面が前記貫通孔の内側面であり、前記凹部の底面が前記絶縁基板の他方の面であって前記貫通孔の一端を塞ぐ部位であり、前記貫通孔の他端が前記凹部の開口端であり、前記接合材内のボイドは前記凹部に内包されるように構成されている
本開示の1つの態様のパワーモジュールの製造方法は、パワー半導体チップと回路基板を含むパワー半導体モジュールと、放熱用金属と、前記パワー半導体モジュールの第1面と、前記放熱用金属の第2面とを接合する接合材とを備え、前記第1面又は前記第2面は、平面視で前記パワー半導体チップの配置領域の外に凹部を有するパワーモジュールを、製造する方法であって、前記回路基板は、絶縁基板と、当該絶縁基板の一方の面に固定された複数の回路パターンと、当該絶縁基板の他方の面に固定された金属パターンとを有し、前記パワー半導体チップが前記回路パターンにボンディングされ、前記放熱用金属の第2面が前記金属パターンに前記接合材を介して接合しており、前記金属パターンの表面に前記凹部が開口しており、前記金属パターンは貫通孔を有し、前記凹部の内側面が前記貫通孔の内側面であり、前記凹部の底面が前記絶縁基板の他方の面であって前記貫通孔の一端を塞ぐ部位であり、前記貫通孔の他端が前記凹部の開口端であり、前記接合材の溶融、再固化による前記パワー半導体モジュールと前記放熱用金属との接合工程において、溶融した前記接合材内のボイドを前記凹部に捕獲し、前記接合材を再固化して前記凹部内に前記ボイドを固定する。
本開示のパワーモジュールによれば、パワー半導体チップから放熱用金属への熱伝達性を良好にすることができる。
本開示のパワーモジュールの製造方法によれば、パワー半導体チップから放熱用金属への熱伝達性が良好なパワーモジュールを製造することができる。
本開示の一実施形態に係るパワーモジュールの斜視図である。 本開示の一実施形態に係るパワーモジュールに含まれるチップ搭載済み回路基板の上面図であり、同回路基板の下面に固定される金属パターンを透過して示す。 図3の回路基板の下面に固定される金属パターンの上面図である。 本開示の一実施形態に係るパワーモジュールの部分断面図である。
本開示の実施形態のパワーモジュール及びその製造方法について図面を参照して説明する。なお、以下の説明における上下の区別は便宜的なものであり、実際にパワーモジュールが使用される際の上下を限定するものではない。
図1から図4により示すように本実施形態のパワーモジュール1は、パワー半導体モジュール100と、放熱用金属20と、接合材としての半田30とを備える。半田30としてはフラックス入りの半田が使用されている。
パワー半導体モジュール100は、パワー半導体チップ110と、回路基板120とを有する。
回路基板120は、セラミック等の絶縁材料からなる絶縁基板121と、複数の回路パターン122と、金属パターン123とを備える。絶縁基板121の上面に複数の回路パターン122が固定されている。そのうち回路パターン122aには、パワー半導体チップ110がボンディングされている。また、回路パターン122aには、交流出力端子124が接続されている。その他の回路パターン122bには直流電源接続端子125の内端、制御信号の入力端子126の内端、ブリッジ状の配線板127の一端が接続されている。なお、ブリッジ状の配線板127の他端は、パワー半導体チップ110の上面電極に接続されている。また、回路基板120及び搭載部品は樹脂等で封止される。但し、端子類の外端を除く。
パワー半導体チップ110は、IGBT、MOSFET等のスイッチング素子である。図示例のパワーモジュール1としては、三相出力のインバーター回路である。
金属パターン123は、絶縁基板121の下面に固定されている。金属パターン123は、回路パターン122と同様の材質、製法で足りる。金属パターン123は半田30により接合するための金属部分である。そのため、金属パターン123は、単一で絶縁基板121の下面の大部分に広がっている。この金属パターン123が設けられた面が半田30により放熱用金属20に接合される第1面S1である。
放熱用金属20は、パワー半導体モジュール100の第1面S1に半田30により接合される第2面S2を有する。放熱用金属20の第2面S2が金属パターン123に半田30を介して接合している。放熱用金属20は、銅、銅合金、アルミニウム、アルミニウム合金等の放熱性の良好な金属材料からなる。放熱用金属20の形状は特に限定されない。
図4に示すように半田30に発生するボイドVを保持する凹部Dについて説明する。
図2及び図3に示すように本実施形態では13個の凹部D(D1-D13)が設けられている。凹部Dの数は任意に実施し得る。
図4に示すように金属パターン123は凹部Dを構成するための貫通孔を有する。凹部Dの内側面が同貫通孔の内側面であり、凹部Dの底面が絶縁基板121の下面であって同貫通孔の一端(上端)を塞ぐ部位である。同貫通孔の他端(下端)が凹部Dの開口端である。したがって、金属パターン123の表面に凹部Dが開口している構造である。また、凹部Dは、フラットな底面を有する。同構造により、凹部DからボイドVが脱出し難くすることができる。さらに、凹部Dは、フラットな底面に対して略直角に配置された内側面を有する。同構造により、さらに凹部DからボイドVが脱出し難くすることができる。
本実施形態に拘わらず、凹部Dを、金属パターン123に設けた底のある穴として実施してもよい。その場合も、金属パターン123の表面に凹部Dが開口している構造である。本実施形態のように凹部Dを金属パターン123に設けた貫通孔により構成する場合は、凹部Dを金属パターン123の厚みの全部に相当する深さにすることができ、ボイドVを保持しやすい。また、凹部Dを容易に精度よく形成できる。凹部Dを、金属パターン123に設けた底のある穴として実施する場合は、エッチングなどによる堀設作業を途中で止める精度を要するからである。
また、本実施形態に拘わらず、凹部を放熱用金属20の第2面S2に、底のある穴を設けることで実施してよい。この場合、放熱用金属20の第2面S2に凹部が開口している構造となる。
本実施形態のように、金属パターン123の表面に凹部Dが開口している構造とすることで、金属パターン123への加工により凹部Dを設けることができ、放熱用金属20の容量も欠けることなく、凹部Dを設けるための放熱用金属20への加工も必要ない。
また、金属パターン123は外周縁部に一周に亘って小孔の列Eを有する。この小孔の列Eは、熱応力等による外周縁部からの破損、剥離の可能性を低減するための応力緩和用である。
凹部Dはすべてこの応力緩和用の小孔の列Eの内側に配置されている。さらに平面視したときの凹部Dの配置は次の通りである。
図2から図4に示すように第1面S1(図4)は、平面視(図2)でパワー半導体チップ110の配置領域の外に凹部D1-D13を有する。逆に、平面視(図2)で凹部D1-D13の配置領域の外にパワー半導体チップ110が配置される。いずれのパワー半導体チップ110の下にも凹部Dは配置されない。
かかる配置により、凹部Dに保持されるボイドVが、パワー半導体チップ110から放熱用金属20への熱伝導の妨げになりにくくする。
さらに一部の凹部Dに関しては以下の配置をとる。
図2から図4に示すように第1面S1(図4)は、平面視(図2)で複数の回路パターン122のうちパワー半導体チップ110がボンディングされた回路パターン122aの配置領域の外に配置された凹部D1-D5,D8-D11,D13を有する。
回路パターン122aは、直接にパワー半導体チップ110から吸熱するので高温になりやすい。
かかる配置により、パワー半導体チップ110がボンディングされた回路パターン122aから放熱用金属20への熱伝導の妨げになりにくく、ボイドVを保持する凹部Dを設けることができる。これにより、パワー半導体チップ110から回路パターン122a、さらに放熱用金属20への熱伝導性を良好にする。但し、パワー半導体チップ110がボンディングされた回路パターン122aの配置領域内に、凹部D6,D7,D12を配置することを禁止するものではない。
図2から図4に示すように第1面S1(図4)は、平面視(図2)で複数の回路パターン122の配置領域の外に、少なくとも一部が配置された凹部D1-D4を有する。凹部D1-D4のそれぞれの一部が、平面視(図2)で複数の回路パターン122の配置領域の外に配置されている。特に本実施形態では、第1面S1(図4)は、平面視(図2)で複数の回路パターン122の互いに隣接する2つの回路パターン122b,122bの間の領域に、少なくとも一部が配置された凹部D1-D4を有する。凹部D1-D4のそれぞれの一部が、平面視(図2)で互いに隣接する2つの回路パターン122b,122bの間の領域に配置されている。
かかる配置により、凹部Dに保持されるボイドVが、回路パターン122から放熱用金属20への熱伝導の妨げになりにくくする。
本実施形態に拘わらず、2つの回路パターン122,122の間の領域以外にも、外周縁部などに、回路パターン122の配置領域の外となる余地があれば凹部Dを配置してもよい。
図2から図4に示すように第1面S1(図4)は、平面視(図2)で一つのパワー半導体チップ110と他のパワー半導体チップ110との間の領域に配置された凹部D6,D7,D10,D12を有する。
本実施形態のように、複数のパワー半導体チップ110が実装されるパワーモジュールにおいて、チップ間の領域も利用してボイドVを保持する凹部Dを設けることによって、発熱源となるパワー半導体チップ110下にボイドVが残りにくくすることができる。また、ボイドVを凹部Dに保持し、半田30の外部に排出しないから、このような凹部D6,D7,D10,D12の配置も可能である。
図2から図4に示すように第1面S1(図4)は、平面視(図2)で金属パターン123の外縁よりもパワー半導体チップ110の近くに配置された凹部D4,D6-8,10-12を有する。
かかる配置により、パワー半導体チップ110から、金属パターン123の外縁までの距離が長くなっても、よりパワー半導体チップ110に近い位置にある凹部D4,D6-8,10-12にボイドVを捕獲しやすくすることができる。
なお、第2面S2に凹部を設けた場合は、以上の凹部Dの配置の説明において、「第1面S1」を「第2面S2」と読み替える。
さらに本実施形態における凹部Dの長手方向とその配置は次の通りである。
凹部Dの開口は長手方向を有する。本実施形態では、凹部Dの開口は長手方向を一方向(X方向)に揃えている。
凹部D6,D7,D11-13の開口の長手方向は、当該凹部D6,D7,D11-13に近接するパワー半導体チップ110の縁に沿った方向である。
かかる配置により、パワー半導体チップ110下の領域で発生したボイドVの凹部D6,D7,D11-13への捕獲率を向上できる。なお、図示例に拘わらず、凹部Dの開口の長手方向を一方向に揃えずに、近接するパワー半導体チップ110の縁に沿った方向に長手方向を有した凹部Dを増加してもよい。凹部Dの長手方向の長さも増加してもよい。
次にパワーモジュール1の製造方法につき説明する。
本製造方法は、半田30による接合工程に関する製造方法である。
上記のパワー半導体モジュール100の第1面S1と、放熱用金属20の第2面S2とを半田30を介して合わせる。
図4に示すようにパワー半導体モジュール100を上、放熱用金属20を下に配置し、凹部Dの開口を重力方向に向ける。すなわち、凹部Dの開口が下向きである。
半田30をリフロー(溶融、再固化)する。このとき、溶融した半田30にボイドVを発生させる。半田30はフラックス入りであるため、フラックスの析出によりボイドVは発生しやすい。当該ボイドVは成長しながら、空間の大きい近くの凹部Dに逃げ込む。このようにしてボイドVを凹部Dに捕獲する。このとき、凹部Dが下向きに開口していることもあり、ボイドVは凹部Dから脱出し難い。
あとは再固化により凹部D内にボイドVを固定する。
以上のように、半田30による接合工程において、含有フラックス等を原因にして半田30内に発生するボイドVを、そのまま半田30に内包させておき、パワー半導体チップ110下の領域等の放熱性の観点で不都合な領域の外にボイドVを保持する。
以上により、パワー半導体チップ110から放熱用金属20への熱伝達性を良好にすることができる。
また、ボイドVを半田30の外に排出する場合、回路基板120の外縁部でフラックスが半田30の外に析出することになる。この場合にフラックスの洗浄不足があると、フラックスのイオン残渣などによりパターン間(金属パターン123と、回路パターン122との間)の絶縁不良が生じることがある。しかし、上記実施形態によれば、ボイドVを半田30に内包させておくので、ボイドV内に留まるフラックス残渣が多くなる分、フラックスの外部析出は抑えられ、従ってフラックス残渣による絶縁不良の発生を低減することができる。
なお、パワーモジュール1及びその製造方法は、上記実施形態に記載された例に限定されるものではなく、本開示の要旨の範囲内で種々の変更は可能である。
1 パワーモジュール
20 放熱用金属
30 半田
100 パワー半導体モジュール
110 パワー半導体チップ
120 回路基板
121 絶縁基板
122 回路パターン
123 金属パターン
124 交流出力端子
125 直流電源接続端子
126 制御信号の入力端子
127 配線板
D(D1-D13) 凹部
V ボイド

Claims (13)

  1. パワー半導体チップと回路基板を含むパワー半導体モジュールと、
    放熱用金属と、
    前記パワー半導体モジュールの第1面と、前記放熱用金属の第2面とを接合する接合材とを備え、
    前記第1面又は前記第2面は、平面視で前記パワー半導体チップの配置領域の外に凹部を有するパワーモジュールであって、
    前記回路基板は、絶縁基板と、当該絶縁基板の一方の面に固定された複数の回路パターンと、当該絶縁基板の他方の面に固定された金属パターンとを有し、
    前記パワー半導体チップが前記回路パターンにボンディングされ、
    前記放熱用金属の第2面が前記金属パターンに前記接合材を介して接合しており、
    前記金属パターンの表面に前記凹部が開口しており、
    前記金属パターンは貫通孔を有し、前記凹部の内側面が前記貫通孔の内側面であり、前記凹部の底面が前記絶縁基板の他方の面であって前記貫通孔の一端を塞ぐ部位であり、前記貫通孔の他端が前記凹部の開口端であり、
    前記接合材内のボイドは前記凹部に内包されるように構成されているパワーモジュール。
  2. 前記第1面又は前記第2面は、平面視で前記複数の回路パターンのうち前記パワー半導体チップがボンディングされた回路パターンの配置領域の外に配置された前記凹部を有する請求項に記載のパワーモジュール。
  3. 前記第1面又は前記第2面は、平面視で前記複数の回路パターンの配置領域の外に、少なくとも一部が配置された前記凹部を有する請求項1又は請求項に記載のパワーモジュール。
  4. 前記第1面又は前記第2面は、平面視で前記複数の回路パターンの互いに隣接する2つの回路パターンの間の領域に、少なくとも一部が配置された前記凹部を有する請求項に記載のパワーモジュール。
  5. 前記パワー半導体モジュールは前記パワー半導体チップを複数含み、
    前記第1面又は前記第2面は、平面視で一つの前記パワー半導体チップと他の前記パワー半導体チップとの間の領域に配置された前記凹部を有する請求項から請求項のうちいずれか一に記載のパワーモジュール。
  6. 前記第1面又は前記第2面は、平面視で前記金属パターンの外縁よりも前記パワー半導体チップの近くに配置された前記凹部を有する請求項から請求項のうちいずれか一に記載のパワーモジュール。
  7. 前記凹部は、フラットな底面を有する請求項1から請求項のうちいずれか一に記載のパワーモジュール。
  8. 前記凹部は、前記フラットな底面に対して略直角に配置された内側面を有する請求項に記載のパワーモジュール。
  9. 前記接合材はフラックス入りの半田である請求項1から請求項のうちいずれか一に記載のパワーモジュール。
  10. 前記凹部の開口は長手方向を有する請求項1から請求項のうちいずれか一に記載のパワーモジュール。
  11. 前記凹部の長手方向は、当該凹部に近接する前記パワー半導体チップの縁に沿った方向である請求項10に記載のパワーモジュール。
  12. パワー半導体チップと回路基板を含むパワー半導体モジュールと、放熱用金属と、前記パワー半導体モジュールの第1面と、前記放熱用金属の第2面とを接合する接合材とを備え、前記第1面又は前記第2面は、平面視で前記パワー半導体チップの配置領域の外に凹部を有するパワーモジュールを、製造する方法であって、
    前記回路基板は、絶縁基板と、当該絶縁基板の一方の面に固定された複数の回路パターンと、当該絶縁基板の他方の面に固定された金属パターンとを有し、
    前記パワー半導体チップが前記回路パターンにボンディングされ、
    前記放熱用金属の第2面が前記金属パターンに前記接合材を介して接合しており、
    前記金属パターンの表面に前記凹部が開口しており、
    前記金属パターンは貫通孔を有し、前記凹部の内側面が前記貫通孔の内側面であり、前記凹部の底面が前記絶縁基板の他方の面であって前記貫通孔の一端を塞ぐ部位であり、前記貫通孔の他端が前記凹部の開口端であり、
    前記接合材の溶融、再固化による前記パワー半導体モジュールと前記放熱用金属との接合工程において、溶融した前記接合材内のボイド前記凹部に捕獲し、前記接合材を再固化して前記凹部内に前記ボイドを固定するパワーモジュールの製造方法。
  13. 前記凹部の開口を重力方向に向けて前記接合工程を実施する請求項12に記載のパワーモジュールの製造方法。
JP2019140538A 2019-07-31 2019-07-31 パワーモジュール及びその製造方法 Active JP7267869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019140538A JP7267869B2 (ja) 2019-07-31 2019-07-31 パワーモジュール及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019140538A JP7267869B2 (ja) 2019-07-31 2019-07-31 パワーモジュール及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021027055A JP2021027055A (ja) 2021-02-22
JP7267869B2 true JP7267869B2 (ja) 2023-05-02

Family

ID=74662584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019140538A Active JP7267869B2 (ja) 2019-07-31 2019-07-31 パワーモジュール及びその製造方法

Country Status (1)

Country Link
JP (1) JP7267869B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344770A (ja) 2005-06-09 2006-12-21 Mitsubishi Electric Corp 半導体モジュールおよび半導体装置
JP2014187346A (ja) 2013-02-22 2014-10-02 Tokyo Electron Ltd 焼結銀被覆膜の作製方法及び焼成装置及び半導体装置
JP2015043356A (ja) 2013-08-26 2015-03-05 三菱電機株式会社 パワーモジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04223808A (ja) * 1990-04-19 1992-08-13 Sumitomo Electric Ind Ltd 窒化珪素系焼結体工具
JPH09102567A (ja) * 1995-10-09 1997-04-15 Mitsubishi Electric Corp 半導体装置
JP2853692B2 (ja) * 1997-02-07 1999-02-03 日本電気株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344770A (ja) 2005-06-09 2006-12-21 Mitsubishi Electric Corp 半導体モジュールおよび半導体装置
JP2014187346A (ja) 2013-02-22 2014-10-02 Tokyo Electron Ltd 焼結銀被覆膜の作製方法及び焼成装置及び半導体装置
JP2015043356A (ja) 2013-08-26 2015-03-05 三菱電機株式会社 パワーモジュール

Also Published As

Publication number Publication date
JP2021027055A (ja) 2021-02-22

Similar Documents

Publication Publication Date Title
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
US8441121B2 (en) Package carrier and manufacturing method thereof
JP5141076B2 (ja) 半導体装置
JP5853525B2 (ja) 半導体チップの位置決め治具及び半導体装置の製造方法
JP2003086737A (ja) 半導体装置
CN111128938A (zh) 半导体封装和制造半导体封装的方法
JP2009076703A (ja) 半導体装置
JP5050633B2 (ja) ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP5732880B2 (ja) 半導体装置及びその製造方法
JPH08306855A (ja) 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法
JP6336298B2 (ja) 半導体装置
JP2010245468A (ja) モールドパッケージの実装構造および実装方法
JP6702800B2 (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP7267869B2 (ja) パワーモジュール及びその製造方法
CN111937127B (zh) 功率半导体芯片上的材料减少的金属板
KR20220007878A (ko) 양면 냉각을 갖는 전자 디바이스
JP4305424B2 (ja) 半導体装置及びその製造方法
TWI607530B (zh) 封裝裝置與其製作方法
JP5418654B2 (ja) 半導体装置
US6555900B1 (en) Package, semiconductor device and method for fabricating the semiconductor device
JP4861200B2 (ja) パワーモジュール
JP6569610B2 (ja) 電子装置
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230420

R150 Certificate of patent or registration of utility model

Ref document number: 7267869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150