CN111128938A - 半导体封装和制造半导体封装的方法 - Google Patents

半导体封装和制造半导体封装的方法 Download PDF

Info

Publication number
CN111128938A
CN111128938A CN201911051437.7A CN201911051437A CN111128938A CN 111128938 A CN111128938 A CN 111128938A CN 201911051437 A CN201911051437 A CN 201911051437A CN 111128938 A CN111128938 A CN 111128938A
Authority
CN
China
Prior art keywords
major surface
peripheral edge
solder
electrode
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911051437.7A
Other languages
English (en)
Inventor
M.丁克尔
P.帕尔姆
赵应山
J.赫格劳尔
R.奥特伦巴
F.施诺伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN111128938A publication Critical patent/CN111128938A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

半导体封装和制造半导体封装的方法。在实施例中，半导体封装包括：封装覆盖区，其包括多个可焊接接触焊盘；半导体器件，其包括在第一表面上的第一功率电极和控制电极以及在第二表面上的第二功率电极；再分布衬底，其包括绝缘板，其中第一功率电极和控制电极安装在绝缘板的第一主表面上并且封装覆盖区的可焊接接触焊盘布置在绝缘板的第二主表面上，以及接触夹，其包括腹板部分和一个或多个外围边缘部分。腹板部分安装在第二功率电极上并电耦合到第二功率电极，并且外围边缘部分安装在绝缘板的第一主表面上。

Description

半导体封装和制造半导体封装的方法
背景技术
通常在封装中提供半导体器件。封装包括从半导体器件到包括外接触的引线框或衬底的内部电连接。外接触可以具有例如引脚或焊球的形式，并且用于将封装安装在衬底上，衬底例如诸如印刷电路板之类的再分布板。封装通常包括覆盖半导体器件和内部电连接的壳体。壳体可以包括诸如环氧树脂之类的塑料材料，并且可以通过诸如注塑之类的模制过程来形成。
发明内容
在实施例中，半导体封装包括封装覆盖区（package footprint），该封装覆盖区包括多个可焊接接触焊盘，半导体器件包括在第一表面上的第一功率电极（powerelectrode）和控制电极以及在与第一表面相对的第二表面上的第二功率电极，再分布衬底（redistribution substrate），包括具有第一主表面和第二主表面的绝缘板，其中第一功率电极和控制电极安装在绝缘板的第一主表面上并且封装覆盖区的可焊接接触焊盘被布置在绝缘板的第二主表面上，以及接触夹（clip），其包括腹板（web）部分和一个或多个外围边缘部分。腹板部分安装在第二功率电极上并电耦合到第二功率电极，并且外围边缘部分安装在绝缘板的第一主表面上。
在实施例中，制造半导体封装的方法包括在再分布衬底上布置半导体器件，该半导体器件在第一表面上具有第一功率电极和控制电极，以及在与第一表面相对的第二表面上具有第二功率电极，再分布衬底包括具有第一主表面和第二主表面的绝缘板，所述第二主表面具有形成封装覆盖区的可焊接接触焊盘，使得第一功率电极布置在第一导电迹线上并且控制电极布置在绝缘板的第一主表面上的第二导电焊盘上，在半导体器件上布置包括腹板部分和一个或多个外围边缘部分的接触夹，使得腹板部分被布置在第二功率电极上并且外围边缘部分被布置在绝缘板的第一主表面上的第三导电焊盘上，以及将第一功率电极、控制电极和外围边缘部分电耦合到再分布衬底的第一主表面上的导电焊盘并将腹板部分电耦合到第二功率电极。
在阅读以下详细描述时并且在查看附图时，本领域技术人员将认识到附加的特征和优势。
附图说明
附图中的元素不一定相对于彼此按比例。相同的附图标记表示相应的类似部分。可以组合各种示出的实施例的特征，除非它们彼此排斥。示例性实施例在附图中被描绘并且在以下描述中被详述。
图1包括图1a至1c，其示出了根据实施例的半导体封装的截面图、仰视图和俯视图。
图2示出了根据实施例的半导体封装的截面图。
图3包括图3a和3b，其示出了用于制造半导体封装的方法。
图4示出了用于制造半导体封装的方法的流程图。
图5示出了根据实施例的半导体封装的截面图。
图6示出了根据实施例的半导体封装的截面图。
图7示出了根据实施例的半导体封装的截面图。
图8a示出了用于制造多个半导体封装的面板（panel）。
图8b示出了包括用于制造多个半导体封装的多个罐（can）的引线框。
图9包括图9a和9b，其示出了用于制造半导体封装的方法。
图10示出了制造半导体封装的方法的流程图。
具体实施方式
在以下详细描述中，参考了附图，附图形成了详细描述的一部分，并且其中通过图示的方式示出了可以实践本发明的具体实施例。在这方面，参考所描述的（一个或多个）图的取向使用方向术语，诸如“顶部”、“底部”、“前部”、“后部”、“头部（leading）”、“尾部（trailing）”等。由于实施例的部件可以定位在许多不同的取向上，所以方向术语用于说明的目的并且绝不是不是限制性的。应当理解，在不脱离本发明的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑改变。其以下详细描述不被视为具有限制意义，并且本发明的范围由所附权利要求书来限定。
下面将解释多个示例性实施例。在该情况下，相同的结构特征由图中相同或相似的附图标记标识。在本说明书的上下文中，“横向”或“横的方向”应被理解为意味着大致平行于半导体材料或半导体载体的横向范围延伸的方向或程度。因此，横向方向大致平行于这些表面或侧面延伸。与此相对，术语“垂直”或“垂直方向”被理解为意味着大致垂直于这些表面或侧面并因此垂直于横的方向延伸的方向。因此，垂直方向在半导体材料或半导体载体的厚度方向上延伸。
如在本说明书中所采用的，当诸如层、区或衬底之类的元素被称为在另一元素“上”或延伸到另一元素“上”时，它可以直接在另一元素上或直接延伸到另一元素上，或也可能存在中间元素。相对地，当元素被称为“直接在”另一元素“上”或“直接”延伸到另一元素“上”时，不存在中间元件。
如在本说明书中所采用的，当元素被称为“连接”或“耦合”到另一元素时，它可以直接连接或耦合到另一元件，或者可能存在中间元素。相对地，当元素被称为“直接连接”或“直接耦合”到另一元素时，不存在中间元件。
包括图1a至1c的图1示出了半导体封装20。图1a示出了半导体封装20的截面图、图1b示出了半导体封装20的仰视图并且图1c示出了半导体封装20的俯视图。
半导体封装20包括封装覆盖区21，其包括多个可焊接接触焊盘22、半导体器件23、再分布衬底24和接触夹25。半导体器件23包括在第一表面28上的第一功率电极26和控制电极27，以及在与第一表面28相对的第二表面30上的第二功率电极29。
半导体器件23可以是具有垂直漂移路径的晶体管器件，诸如金属氧化物半导体场效应晶体管（MOSFET）、绝缘栅双极晶体管（IGBT）器件或双极结晶体管（BJT）器件。第一功率电极26可以是源电极、控制电极27可以是栅电极并且第二功率电极29可以是漏电极。
再分布衬底24包括具有第一主表面32和与第一主表面32相对的第二主表面33的绝缘板31。封装覆盖区21的可焊接接触焊盘22布置在绝缘板31的第二主表面33上。半导体器件23的第一功率电极26和控制电极27安装在绝缘板31的第一主表面32上。
接触夹25包括腹板部分34和一个或多个外围边缘部分35。腹板部分34安装在第二功率电极29上并且电耦合到第二功率电极29，以及外围边缘部分35安装在再分布衬底24的绝缘板31的第一主表面32上。腹板部分34具有横向大小，使得外围边缘部分35与半导体器件23的侧面相邻并间隔开一定距离布置。
半导体封装20包括导电接触夹25，其将面向上的第二功率电极29电耦合到再分布衬底24的第一主表面32，该第一主表面32与半导体器件23的相对的第一表面28相邻布置。接触夹25可以由铜形成。
在一些实施例中，诸如图1中所示的，接触夹25包括从腹板部分34的相对侧延伸的两个外围边缘部分35、35’，并且可以认为是具有凹部的罐。凹部由腹板部分34的安装表面36和外围边缘部分35、35’的内侧壁37来提供，半导体器件23容纳在其中。凹部的深度或内侧壁37的高度大于半导体器件23的厚度。外围边缘部分35、35’的下表面38基本上平行于腹板部分并提供用于接触夹25的接触区域。
在一些实施例中，外围边缘部分从腹板部分34的所有侧面延伸。在这些实施例中，内侧壁的高度可以不同。例如，对于正方形或矩形凹部，腹板部分34的两个相对侧上的内侧壁37的高度可以更大以提供两个接触表面38，并且其他两个侧壁的高度可以更低，使得当两个接触表面38与绝缘板31的第一主表面32接触时，这些侧壁不与绝缘板31的第一主表面32接触。
再分布衬底24包括导电再分布结构39，其包括位于绝缘板31的第一主表面32上的导电焊盘40和布置在第二主表面33上的可焊接接触焊盘22，其提供封装覆盖区21。再分布结构39还包括一个或多个垂直导电路径41，以便将位于绝缘板31的相对主表面32、33上的导电焊盘40和可焊接接触焊盘22彼此电连接。
多个导电焊盘40可以包括用于第一功率电极26的第一导电焊盘46、用于控制电极27的第二导电焊盘47和用于外围边缘部分35、35’中的每个的导电焊盘48，49。导电焊盘46、47、48、49的横向大小和形状可以不同，并且被配置成与第一功率电极26和控制电极27的横向大小和形状以及与外围边缘部分35、35’对准。
通过将导电焊盘40和/或可焊接接触焊盘22与垂直导电路径41组合地适当定位，可以提供导电路径的横向再分布。再分布衬底24的使用使封装覆盖区21能够具有与外围边缘部分35和第一负载电极26以及控制电极27的布置不同的布置。
在一些实施例中，覆盖区20的可焊接接触焊盘22包括预镀（pre-plating）层53，其改进了接触焊盘22的可焊接性。预镀层53可以包括NiSn并且可以包括两个或更多子层。
半导体封装20可以被认为将诸如以商品名DirectFET®或CanPAK®商业上可获得的封装之类的基于罐的封装与提供导电再分布结构39和封装覆盖区21的再分布衬底24组合。
在基于罐的封装中，半导体器件23位于由腹板部分34的安装表面36和外围边缘部分35、35’的内侧壁37提供的凹部内。在这种基于罐的封装中，封装覆盖区由外围边缘部分35、35’的下表面38与半导体器件23的第一负载电极26和控制电极27的组合来提供。
相对地，在半导体封装20中，覆盖区21由布置在再分布衬底24上的可焊接接触焊盘22来提供。接触夹25的外围边缘部分35的下接触表面38、第一功率电极26和控制电极27提供半导体封装20的内部连接。因此，封装覆盖区21可以具有可焊接接触焊盘22的布置，其与接触夹24的外围边缘部分35、35’的布置，以及位于半导体器件23的第一表面28上的第一功率电极26和控制电极27无关。
垂直晶体管器件的开关能力很大程度上由其面积确定。因此，为了提供包括不同开关容量的封装，能够在封装20中包括具有不同横向区域的垂直晶体管器件是有用的。通过将再分布衬底24与罐组合使用，由半导体器件23的横向大小的改变引起的第一功率电极26和/或控制电极27的位置的任何改变不导致封装的覆盖区的改变。由第一主表面32上的接触焊盘40提供的到半导体器件23的内部连接的布置与封装覆盖区21无关。因此，半导体封装20可以与不同横向大小的半导体器件23一起使用而保持相同的覆盖区。
图2示出了如下实施例，在该实施例中具有比图1的半导体器件23小的横向区域的半导体器件23’被安装在接触夹25内和在封装20的再分布衬底24上。封装20’具有图1a和1b所示的相同的封装覆盖区21。
如图2中可以看到的，由于半导体器件23’的第一功率电极26’具有较小的横向区域，第一导电焊盘46’的横向大小可以小于图1的半导体封装20中的第一导电焊盘46的横向大小。控制电极27’以及因此导电焊盘47’可以相对于外围边缘部分35、35’和它们相应的导电焊盘48、49处于不同的位置。然而，可焊接接触焊盘22的位置和布局与在包括较大的半导体器件23的封装20相中同。接触夹25可以具有与图1中所示的半导体封装中的形状相同的横向大小。
如图1b中所示，封装覆盖区21可以包括四个条状可焊接接触焊盘22，它们基本上彼此平行地布置，由此最外面的两个焊盘提供漏极焊盘42、42’，并且源极焊盘43和栅极焊盘44布置在漏极焊盘42、42’之间。根据图1C中所示的俯视图，可以看到封装20的上侧包括接触夹25的腹板部分34的上表面45。
由于暴露的接触夹25，半导体封装20使能从上表面更好地散热，并且由于再分布衬底24的导电再分布结构39使能从下表面更好地散热两者。
在一些实施例中，半导体封装20完全不含模制材料，使得封装20的最外表面由接触夹25的最外表面、绝缘板31的侧面和第二主表面33以及可焊接接触焊盘22来形成。半导体器件23与接触夹25的内表面36、37和绝缘板31的第一主表面32之间的间隙保持未被底部填料（underfill）、模制材料或其它绝缘材料占据。
第一功率电极26可以通过可以由软焊料形成的焊料连接50、51、52安装到第一导电焊盘46、控制电极27安装到第二导电焊盘47并且外围边缘部分35、35’安装到第三和第四导电焊盘48、49。第二功率电极29可以通过焊料连接56附接到腹板部分34的安装表面36，该焊料连接56可以通过将焊膏施加到第二功率电极29的安装表面36而形成。焊料连接50、51、52和56是内部连接。
在一些实施例中，提供这些内部导电连接50、51、52、56中的每一个的焊料具有大于将用于将半导体封装20安装到更高级电路板的、是也将施加到可焊接接触焊盘22的焊料的焊料的熔点的熔点。在一些实施例中，内部连接50、51、52、56的焊料具有大于230℃的熔点或具有260℃或更大的熔点。在这些实施例中，施加到可焊接接触焊盘22的焊料的熔点可以具有230℃的最大值。
在一些实施例中，内部连接50、51、52、56的焊料的熔点与用于可焊接接触焊盘22的焊料的熔点之间的差异足够大，以虑及在将可焊接接触焊盘22附接到更高级电路板的焊接过程期间封装20经受温度的变化。例如，用于外部接触焊盘22的焊料可具有230℃的熔点。可以在焊接过程中使用略高于230℃的温度以确保焊料已经完全熔化。在这些实施例中，使用具有比在焊料处理中使用的温度高的熔点的焊料。例如，可以选择具有260℃或更大熔点的焊料用于内部焊料连接50、51、52、56，使得避免了在形成外部焊料连接期间这些内部焊料连接50、51、52、56的熔化，并且避免了半导体器件23和/或接触夹25相对于再分布衬底24和/或彼此的移动。
垂直导电路径41中的一个或多个可以由导电通孔54来提供，导电通孔54从导电焊盘40中的一个延伸到布置在绝缘板31的相对侧上的可焊接接触焊盘22，以便将导电焊盘40与可焊接接触焊盘22耦合。导电通孔54可以包括位于绝缘板31中的通孔或过孔，该通孔或过孔衬有或填充有导电材料55，例如一种或多种金属或合金。一个或多个导电通孔54可用于每个垂直导电路径，例如用于其上安装第一功率电极26的导电焊盘46与可焊接接触焊盘43之间的和/或外围边缘部分35与可焊接接触焊盘42之间的和/或外围边缘部分35’与可焊接接触焊盘42’之间的垂直导电路径。单个导电通孔54可以用于导电焊盘47和可焊接接触焊盘44之间的栅极连接。
半导体器件23可以是垂直晶体管器件，诸如MOSFET器件、绝缘栅双极晶体管（IGBT）器件或双极结晶体管（BJT）器件。术语“第一功率电极”不仅包括MOSFET器件的源极，还包括绝缘体栅双极晶体管（IGBT）器件的发射极和BJT器件的发射极，术语“第二功率电极”不仅包括MOSFET器件的漏极，还包括绝缘体栅双极晶体管（IGBT）器件的集电极和BJT器件的集电极，并且术语“控制电极”不仅包括MOSFET器件的栅极，还包括绝缘体栅双极晶体管（IGBT）器件的栅极和BJT器件的基极。
半导体器件23的第一和第二功率电极26以及控制电极27和第二功率电极29可以分别由可焊接正面金属化和可焊接背面金属化来提供。
再分布衬底24可以被提供为预成型的预制造部件，其包括导电焊盘40、可焊接接触焊盘22和符合预定设计的垂直导电路径41。再分布衬底24的绝缘板31可以包括基本上平面的预制造板，该预制造板包括诸如玻璃纤维增强基质（matrix）之类的材料或其他材料，其通常用于制造印刷电路板的芯层（core layer）。例如，介电芯层可包括玻璃纤维增强的环氧树脂，诸如FR4。 介电芯层可包括例如PTFE（聚四氟乙烯（Polytetrafluoroethylene））、PEN（聚萘二甲酸乙二醇酯（Polyethylene Naphthalate））、PET（聚对苯二甲酸乙二醇酯（Polyethylene Terephthalate））、BT层压板（双马来酰亚胺三嗪（Bismaleimide Triazine））或聚酰亚胺。
再分布结构39可以是两层衬底，其包括在两个相对的主表面32、33上的导电迹线或焊盘40、22和导电通孔54，该导电通孔54可以衬有或填充有一种或多种金属或合金层。接触焊盘40、22可包括铜。导电通孔54还可以包括作为衬里或填充材料的铜。在一些实施例中，导电垂直路径可以由嵌入绝缘板中的例如铜块之类的金属块提供。绝缘板31中的通孔或过孔可以通过穿孔或钻孔制造。可以提供包括大量封装位置的面板，每个封装位置包括具有用于单个封装的再分布结构的绝缘板。
根据本文描述的实施例的半导体封装可以用于具有较小厚度的半导体器件，例如，从具有小于120μm的厚度的硅晶片制造的半导体器件。在一些实施例中，当半导体器件安装在再分布板上时，半导体器件具有在20μm至60μm或20μm至40μm的范围内的厚度。减小的厚度使得RDSon * A能够被改进。该封装还具有低封装电阻。
由于再分布板与接触夹或罐的组合使用，改进了板上温度循环（TCoB）的鲁棒性，因为再分布板具有与封装安装在其上的较高级别的再分布板的热膨胀系数类似的热膨胀系数。
半导体封装使能改进的双侧冷却，因为接触夹或罐由金属或合金形成并提供可在其上提供散热器的表面。由半导体器件23产生的热也可以借助于再分布衬底24的导电再分布结构39从半导体封装20的相对下侧耗散。
在一些实施例中，封装可以包括另外的半导体器件，诸如一个或多个无源器件，诸如电容器或电感器。另外的一个或多个器件可以安装在与半导体器件和接触夹相邻的再分布衬底上。无源器件可以借助于布置在再分布板的第一主表面上的一个或多个导电迹线电耦合到半导体器件。
参考图3a和3b描述了制造半导体封装的方法，所述半导体封装诸如图1中所示的半导体封装20和图2中所示的半导体封装50。
提供再分布衬底24，其包括在绝缘板31的第一主表面32上的导电焊盘40和形成布置在第二主表面33上的封装覆盖区21的可焊接接触焊盘22。在该实施例中，再分布衬底24包括在绝缘板31的第一和第二主表面32、33之间提供垂直导电路径41的导电通孔54。
将焊料沉积物60施加到将连接到接触夹25的外围边缘部分35、35’的导电焊盘48、49、将电连接到半导体器件23的第一功率电极26的第一导电焊盘46以及将连接到半导体器件23的第一表面28上的控制电极27的第二导电焊盘37。半导体器件23被放置在布置在第一焊盘46并且布置在第二焊盘47上的焊料60上，使得第一功率电极26布置在焊料60上并且直接位于第一焊盘46的上方，并且使得控制电极27布置在焊料60上并且直接在第二焊盘47的上方。 焊料沉积物61被施加到第二功率电极29并且导电夹25位于布置在半导体器件23上的焊料沉积物61上和布置在第三和第四导电焊盘48、49上的焊料沉积物60上，以形成组件62。焊料沉积物60、61可以包括焊膏，其包括具有在230℃或260℃之上或更大的熔点的焊料颗粒和粘合剂和/或溶液。
例如通过焊料回流过程执行焊接过程，其中将图3a中所示的组件62加热到高于焊料60的熔点的温度。这种焊料回流过程可以在惰性环境中进行并且可以通过使组件62通过烤炉在连续过程中进行。
导电焊盘46、47、48、49通过导电通孔41电耦合到绝缘板31的相对侧上的相应可焊接接触焊盘22。因此，加热组件62、熔化焊料沉积物60、61并随后冷却组件以将焊料重新固化（resolidifying）并形成焊料连接60’、61’ ，通过第二功率电极29和接触夹25之间的银沉积物61和外围边缘部分35、35’和导电焊盘48、49之间的焊料沉积物60将第一功率电极26电耦合到第一导电焊盘46和第一可焊接接触焊盘43，将控制电极27电耦合到第二导电焊盘47和第二可焊接接触焊盘44，并且将第二功率电极29电耦合到导电焊盘48、49。
可以选择焊料沉积物60、61的厚度，使得在焊膏熔化之后，提供足够的焊料以覆盖将要连接的整个表面或者这些表面的足够的比例，例如，外围边缘部分35、35’的下表面38和导电焊盘40、49。
可以选择用于焊料沉积物60、61的焊料的量，使得提供高度补偿机构，使得接触夹25的腹板部分34经由焊料连接61’连接到第二功率电极29，并且外围边缘部分35、35’的下表面38经由焊料连接60’连接到第三和第四导电焊盘48、49，并且使得第一功率电极26通过焊料连接60’连接到第一焊盘46，并且控制电极27通过焊料连接60’连接到第二焊盘47。因此，包括提供电极26、27、29的金属化的半导体器件23的厚度与通过安装表面36提供的和在侧壁37中的罐的深度之间的任何高度差可以得到补偿，如图3b中所示。
图4示出了制造半导体封装的方法的流程图70。
在框71中，将半导体器件布置在再分布衬底上。半导体器件在第一表面上具有第一功率电极和控制电极，以及在与第一表面相对的第二表面上具有第二功率电极。再分布衬底包括具有第一主表面和具有可焊接接触焊盘的第二主表面的绝缘板，所述可焊接接触焊盘形成了封装覆盖区。半导体器件布置在再分布衬底上，使得第一功率电极布置在第一导电焊盘上，并且控制电极布置在绝缘板的第一主表面上的第二导电焊盘上。
在框72中，在半导体器件上布置包括腹板部分和一个或多个外围边缘部分的接触夹，使得腹板部分布置在第二功率电极上，并且外围边缘部分布置在绝缘板的第一主表面上的第三导电焊盘上。在包括两个外围边缘部分的实施例中，第二外围边缘部分布置在绝缘板的第一主表面的第四导电焊盘上。第三和第四绝缘导电焊盘布置在半导体器件的相对侧上。在一些实施例中，接触夹具有罐的形式，包括用于由侧壁围绕的半导体器件的凹部。凹部的基部由腹板部分形成，并且侧壁由接触夹的外围边缘部分形成。
在框73中，第一功率电极、控制电极和外围边缘部分电连接到再分布衬底的第一主表面上的第一、第二和第三导电焊盘，并且接触夹的腹板部分电耦合到第二功率电极，以便制造具有封装覆盖区的半导体封装。
参考图3和4描述的制造半导体封装的方法是关于单个半导体封装来进行描述的。然而，通常使用相同的过程来制造许多半导体封装。例如，通常提供一种面板，其包括以行和列的网格布置的大量的封装位置，紧邻的封装位置通过切割（dice）区或线分离。每个封装位置提供用于封装20的再分布衬底24。在每个位置组装半导体器件23和接触夹25之后，面板可以经受焊料回流处理，并且然后通过沿着切割区切割或分割（singulating）再分布衬底24而将个体封装与面板分离。
图5示出了包括半导体器件23的半导体封装80，半导体器件23包括在第一侧28上的第一功率电极26和控制电极27以及在第二侧30上的第二功率电极29，包括具有布置在第一主表面32上的导电焊盘40和布置在第二主表面33上的形成覆盖区21的可焊接接触焊盘22的绝缘板31的再分布衬底24，以及具有从腹板部分34的相对侧延伸的外围边缘部分35、35’的接触夹25。
半导体封装80与图1至图3中所示的半导体封装在垂直导电路径41的结构方面不同，垂直导电路径41的结构用于将第一功率电极26和控制电极27电连接到绝缘再分布衬底24的第二主表面33上的可焊接接触焊盘22，并且在第一主表面32上的第一功率电极26和控制电极27的接触焊盘46、47的布置方面不同，并且在第一主表面33上的第一功率电极26和控制电极的可焊接接触焊盘43、44的布置方面不同。
在该实施例中，提供导电通孔81，其中孔径82提供在用于第一功率电极26的绝缘板31中，其具有比图1至3中所示的导电通孔54更大的面积。例如，孔径82可以具有至少是第一功率电极26的面积的一半的面积。绝缘板31中的孔径82衬有导电材料，例如一种或多种金属或合金层83。金属层83连接到第二主表面33上的可焊接接触焊盘43，并且可以连接到第一主表面32上的导电焊盘46。
接触焊盘46布置在与孔径82的侧面84相邻的第一主表面32上，并且可焊接接触焊盘43布置在与孔径82的侧面相邻的第二主表面33上。孔径82的中心部分未被接触焊盘46、43覆盖，并在绝缘板31中提供开口的过孔。接触焊盘46电耦合到在孔径82的侧壁84上布置的导电层83以及电耦合到布置在第二主表面33上的可焊接接触焊盘43。第一功率电极26的至少一部分位于孔径82的上方并且保持未被接触焊盘46和43覆盖。
在该实施例中，分别用于第一功率电极26和控制电极27的导电焊盘46、47和可焊接接触焊盘43、44可以被认为是分离的接触焊盘，因为它们具有分别布置在孔径82、90的相对侧上的部分。可焊接接触焊盘43、44和导电焊盘46、47中的每个可以具有环的形式。
第一功率电极26和布置在绝缘芯层31的第二主表面33上的可焊接接触焊盘43之间的电连接由焊料85来提供。焊料85位于孔径82中并与布置在第一主表面32上的第一功率电极26、孔径82的侧壁84上的导电层83和位于第二主表面上的可焊接接触焊盘43直接接触。焊料85填充孔径82和在可焊接接触焊盘43中的开口。
半导体器件23通过绝缘粘合剂86附接到绝缘板31的上表面第一主表面32，绝缘粘合剂86可以覆盖位于介电板31的第一主表面32上的导电焊盘46。绝缘粘合剂86可以位于控制电极27的外围区上以及第一功率电极26和控制电极27之间的区中。半导体器件23的第一表面28的外围区也可以包括绝缘材料87的一部分。在一些实施例中，与图1至图3中所示的实施例相对，第一功率电极26不与布置在第一主表面32上的导电焊盘46电接触。
在一些实施例中，从控制电极27到布置在绝缘层31的第二主表面33上的可焊接接触焊盘44的导电路径也是类似的结构。再分布板24包括孔径90，孔径90位于绝缘板31中，使得控制电极27位于孔径90的上方。孔径90包括侧壁91，侧壁91衬有导电材料92，导电材料92连接到布置在紧邻孔径90的第二主表面33上的可焊接接触焊盘44的部分。导电材料92也可以电连接到与孔径90相邻的布置在绝缘板31的第一主表面32上的导电焊盘47的部分。控制电极27通过位于孔径90中的焊料93电连接到可焊接接触焊盘44，使得焊料93与控制电极27、位于侧壁91上的导电材料92直接接触并且在布置在第二主表面33上的可焊接接触焊盘44上。焊料93可以填充孔径90。控制电极27可以通过电绝缘粘合剂86与导电焊盘47绝缘，电绝缘粘合剂86通过焊料93和可焊接接触焊盘44电耦合到再分布结构39。
半导体器件80可以具有与图1至3中所示的实施例的连续接触可焊接接触焊盘22所提供的相同的覆盖区21。分离的可焊接接触焊盘43、44确定焊料85、93的横向范围。分离的可焊接接触焊盘43、44中的孔径82、90被焊料85、93覆盖并填充。因此，如果接触焊盘43、44的外轮廓对应于图1至3的再分布板24的接触焊盘43、44的外轮廓，则由封装80的接触焊盘43、44和焊料85、93提供的覆盖区21与图1至3中所示的相同。
在图5中所示的实施例中，用于将接触夹25的外围边缘部分35、35’电耦合到布置在绝缘板31的第二主表面33上的可焊接接触焊盘42、42’的导电垂直导电路径41是由导电通孔54提供的，导电通孔54填充有如图1至3中所示的实施例中的一种或多种金属或合金。
图6示出了包括半导体器件23、再分布衬底24和接触夹25的半导体封装100，其类似于图5中所示的实施例。
半导体封装100在于用于将接触夹25的外围边缘部分35、35’电耦合到绝缘板31的第二主表面上的可焊接接触焊盘42、42’的垂直导电路径41方面与图5的半导体封装80不同。在图6中所示的实施例中，至少两个导电通孔54在绝缘板31的上表面32上的导电焊盘48、49中的每个与布置在绝缘板31的第二主表面33上的相关联的可焊接接触焊盘42、42’之间延伸。导电通孔54中的每个填充有一种或多种金属或合金。
如在图5中所示的实施例中，半导体器件23通过电绝缘粘合剂86附接到绝缘板31的第一主表面32。第一功率电极26通过延伸穿过绝缘板31中的孔径81的焊料85电耦合到可焊接接触焊盘43，并且控制电极27通过位于孔径91中的焊料93电耦合到绝缘板31的第二主表面33上的可焊接接触焊盘44，如图5中的实施例所示的那样。
图7示出了包括半导体器件23、再分布衬底24和接触夹25并且类似于图5和6中所示的实施例的半导体封装110。
半导体封装110在用于将外围边缘部分35、35’电耦合到绝缘板31的第二主表面33上的可焊接接触焊盘42、42’的导电路径41的结构方面与图5和6的半导体封装80、100不同。垂直导电路径41由焊料填充的孔径来提供，孔径具有与用于第一功率电极26和控制电极27的形式类似的形式。
绝缘板31包括孔径111，孔径111定位在绝缘板31中并且延伸穿过绝缘板31的厚度，使得外围边缘部分35的下表面38的一部分位于孔径111的上方。孔径111包括侧壁112，其与一种或多种金属或合金层113对准，所述一种或多种金属或合金层113与导电焊盘48直接接触，导电焊盘48与绝缘板31的第一主表面32上的孔径111直接相邻定位。类似地，可焊接接触焊盘42具有分离的结构，其部分与绝缘板31的第二主表面33上的孔径111的侧壁112相邻布置。可焊接接触焊盘42与侧壁112上的导电衬里113直接接触。焊料材料114位于孔径111内并且填充孔径111，使得其延伸穿过绝缘板31的整个厚度并且与外围边缘部分35的下表面38接触并且与可焊接接触焊盘42接触，因此将接触夹25和第二功率电极29电耦合到可焊接接触焊盘42。
在接触夹25包括一个或多个另外的外围边缘部分的实施例中，再分布衬底24可以包括用于每个外围部分的图7中所示的外围边缘部分35的结构。
对于内部连接中的每个使用相同类型的垂直导电路径41可用于简化制造并降低制造成本，内部连接即接触夹25、第一功率电极26和控制电极27与绝缘板31的第一主表面32之间的内部连接。例如，所有垂直接触导电路径41可以由孔径来提供，并且与再分布板的相对表面的导电连接可以通过使用例如焊料之类的相同的材料来制造。
在一些实施例中，可以省略衬在孔径的侧壁上的金属层。在第一功率电极26和控制电极27没有电连接到第一主表面上的导电焊盘46、47的实施例中，可以省略导电焊盘46、47。可以使用诸如银烧结材料之类的其他材料代替焊料。
如上面关于参考图3和4描述的方法所提到的，根据结合图5至7描述的任何一个实施例的制造半导体封装的方法也可以通过如下内容针对许多半导体封装来执行：提供具有多个封装位置的面板，通常以行和列布置，每个封装位置为单个半导体封装提供再分布衬底24。在将半导体器件23和接触夹25组装在绝缘板31的第一主表面32上、将焊料引入孔径82、90、111中和焊料回流之后，可以切割或分割再分布衬底24以将单独的半导体封装从组件或面板分离。
图8a示出了面板120的截面图，面板120包括以行和列的网格布置的多个封装位置121。每个封装位置121包括半导体封装，该半导体封装包括半导体器件23、再分布衬底24和接触夹25。在图8a中所示的实施例中，再分布衬底24具有图7中所示的结构。然而，在其他未示出的实施例中，再分布结构24也可以具有其他形式，例如图1、2、3和5至7中所示的形式。
多个接触夹25以引线框122的形式来提供，其中每个接触夹25通过系杆（tie bar）123连接到相邻的接触夹25。在所示的实施例中，具有带有用于具有基部126和侧壁127的半导体器件的凹部125的罐124的形式。图8B示出了包括多个罐124的引线框122的俯视图。引线框122使得多个接触夹或罐能够基本上同时被施加到面板120上的多个封装位置121。
可以通过使用电绝缘粘合剂将半导体器件23附着到绝缘板31的第一主表面32来制造图8a中所示的组件。第一功率电极26位于孔径82的上方并覆盖该孔径82，并且控制电极27位于孔径90的上方并覆盖该孔径90。然后可将焊料128施加到用于接触夹25的外围边缘部分35、35’的导电焊盘48、49上的再分布衬底24的第一主表面32并且施加到半导体器件23的面向外的第二功率电极29上。包括多个接触夹25的引线框122可以位于第一主表面上，使得每个夹25的安装表面36位于定位在第二功率电极29上的焊料128上，并且外围边缘部分35、35’位于定位在导电焊盘48、49上的焊料128上。
然后可以通过将组件加热到高于焊料128的熔点的温度来执行焊料回流过程，以将接触夹25附接到第二功率电极29和再分布衬底24并且将第一功率电极26和控制电极27附接到再分布衬底24。然后，可以将焊料129施加到再分布衬底24的第二主表面33，使得它填充孔径82、90、111并且定位在可焊接接触焊盘22上，并且可以执行第二回流过程。可以通过沿着引线框122的系杆123切割并且穿过在封装位置121之间的切割位置130处的面板120的厚度来切割封装以将单独半导体封装与面板120分离。
包括多个接触夹25的引线框122可以通过半蚀刻来形成，以便形成用于容纳半导体器件23的凹部125并形成系杆124。
图9a和9b示出了制造半导体封装的替代方法。半导体器件23通过可以是电绝缘的粘合剂附接到再分布衬底24的第一主表面32。焊料128被施加到引线框122并且特别地施加到罐124的基部126和外围边缘部分35、35’的表面38。包括附着的半导体器件23的再分布衬底24被反转并放置在引线框122上，使得第二功率电极29定位在罐124内，并且外围边缘部分35、35’定位在接触焊盘48、49上。然后将焊料129施加到再分布衬底24的第二主表面33上，使得如果孔径82、90、111存在，则孔径82、90、111填充有焊料129，并且焊料129位于再分布衬底24的第二主表面33上的可焊接接触焊盘22上。
在该方法中，可以执行单个焊料回流过程，从而将第二功率电极29机械地和电地附接到接触夹25并且附接到接触夹25的外围边缘部分35、35’，所述外围边缘部分35、35’继而电连接到再分布衬底24的导电焊盘48、49和可焊接接触焊盘42、42’，以及半导体器件23的第一功率电极26和控制电极27、再分布衬底24的可焊接接触焊盘43、44。
然后，通过沿着非器件区域130进行切割，可以将单独的封装从面板120分离。在该实施例中，可以从再分布衬底24的第二主表面33执行切割。
图10示出了用于制造半导体封装的方法的流程图140。
在框141中，将半导体器件布置在再分布衬底上。半导体器件在第一表面上具有第一功率电极和控制电极，并且在与第一表面相对的第二表面上具有第二功率电极。再分布衬底包括具有第一主表面和具有可焊接接触焊盘的第二主表面的绝缘板，所述可焊接接触焊盘形成封装覆盖区。再分布衬底包括从第一主表面延伸到第二主表面的一个或多个孔径。半导体器件布置在再分布衬底上，使得第一功率电极布置在第一导电焊盘上，并且控制电极布置在绝缘板的第一主表面上的第二导电焊盘上。孔径与可焊接接触焊盘之一相邻定位或位于可焊接接触焊盘之一中并且与第一和第二导电焊盘之一相邻定位或位于第一和第二导电焊盘之一中。
在框142中，在半导体器件上布置包括腹板部分和一个或多个外围边缘部分的接触夹，使得腹板部分布置在第二功率电极上，并且外围边缘部分布置在绝缘板的第一主表面上的第三导电焊盘上。在包括两个外围边缘部分的实施例中，第二外围边缘部分布置在绝缘板的第一主表面的第四导电焊盘上。第三和第四绝缘导电焊盘布置在半导体器件的相对侧上。在一些实施例中，接触夹具有罐的形式，包括用于半导体器件的被侧壁围绕的凹部。凹部的基部由腹板部分形成，并且侧壁由接触夹的外围边缘部分形成。
在框143中，第一功率电极或控制电极或接触夹的外围边缘部分布置在第一主表面上，使得第一功率电极或控制电极或外围边缘部分形成孔径的基部。在一些实施例中，在绝缘板中为第一功率电极、控制电极和接触夹的外围边缘部分中的每一个提供孔径，该孔径被布置成与第一功率电极、控制电极和接触夹的外围边缘部分中的一个垂直对准。
在框144中，将焊料插入孔径中，使得焊料位于第一功率电极或控制电极或外围边缘部分上、位于孔径的至少在侧面上并且位于再分布衬底的第二主表面上的可焊接接触焊盘上。
在框145中，熔化焊料以将第一功率电极或控制电极或外围边缘部分电耦合到可焊接接触焊盘。
在框146中，第一功率电极、控制电极和外围边缘部分电连接到再分布衬底的第一主表面上的第一、第二和第三导电焊盘，并且接触夹的腹板部分被电耦合到第二功率电极以便制造具有封装覆盖区的半导体封装。
在一些实施例中，第一功率电极和控制电极通过绝缘粘合剂安装在绝缘板的第一主表面上。在一些实施例中，第一功率电极和/或控制电极未被电连接到绝缘板的第一主表面上的导电焊盘。在一些实施例中，没有提供用于第一功率电极和控制电极中的一个或两个的导电焊盘。在这些实施例中，第一功率电极和/或控制电极可以通过例如电绝缘粘合剂之类的粘合剂附接到绝缘板。
为了便于描述，使用诸如“下面”、“下”、“下部”、“上面”、“上”以及诸如此类的空间相对术语来解释一个元素相对于第二元素的定位。除了与图中所示的取向不同的取向之外，这些术语旨在包括器件的不同取向。此外，诸如“第一”、“第二”以及诸如此类的术语也用于描述各种元素、区域、部分等，并且也没有意图进行限制。相同的术语贯穿说明书指代相同的元素。
如本文所用，术语“具有”、“含有”、“包括”、“包含”以及诸如此类是开放式术语，其表明所述元素或特征的存在，但不排除附加元素或特征。除非上下文另有明确说明，否则冠词“一”、“一个”和“该”旨在包括复数以及单数。应当理解，除非另外特别说明，否则本文描述的各种实施例的特征可以彼此组合。
尽管这里已经说明和描述了特定实施例，但是本领域普通技术人员应当理解，在不脱离本发明范围的情况下，可以用各种替代和/或等同实现方案来替代所示出和描述的特定实施例。本申请旨在涵盖本文所讨论的具体实施例的任何改编或变化。因此，本发明旨在仅由权利要求书及其等同物限制。

Claims (15)

1.一种半导体封装，包括：
封装覆盖区，包括多个可焊接接触焊盘；
半导体器件，包括在第一表面上的第一功率电极和控制电极，以及在与第一表面相对的第二表面上的第二功率电极；
再分布衬底，包括具有第一主表面和第二主表面的绝缘板，其中第一功率电极和控制电极安装在绝缘板的第一主表面上，并且封装覆盖区的可焊接接触焊盘布置在绝缘板的第二主表面上；
接触夹，包括腹板部分和一个或多个外围边缘部分，其中腹板部分安装在第二功率电极上并被电耦合到第二功率电极，并且外围边缘部分安装在绝缘板的第一主表面上。
2.根据权利要求1所述的半导体封装，其中接触夹包括从腹板部分的相对侧延伸的两个外围边缘部分。
3.根据权利要求1或权利要求2所述的半导体封装，其中再分布衬底还包括至少一个导电通孔，其从第一主表面延伸到第二主表面以及将第一主表面上的导电焊盘与第二主表面上的多个可焊接外接触焊盘中的至少一个电耦合。
4. 根据权利要求1至3中任一项所述的半导体封装，其中，
第一功率电极安装在绝缘板的第一主表面上的第一导电焊盘上并且电耦合到绝缘板的第一主表面上的第一导电焊盘，和/或控制电极安装在绝缘板的第一主表面上的第二导电焊盘上并且电耦合到绝缘板的第一主表面上的第二导电焊盘，和/或
接触夹的外围边缘部分安装在绝缘板的第一主表面上的第三导电焊盘上并且电耦合到绝缘板的第一主表面上的第三导电焊盘。
5. 根据权利要求4所述的半导体封装，其中，
第一功率电极通过焊料安装在绝缘板的第一主表面上的第一导电焊盘上并且电耦合到绝缘板的第一主表面上的第一导电焊盘，和/或控制电极通过焊料安装在绝缘板的第一主表面上的第二导电焊盘上并且电耦合到绝缘板的第一主表面上的第二导电焊盘，和/或
接触夹的外围边缘部分通过焊料安装在绝缘板的第一主表面上的第三导电焊盘上并且电耦合到绝缘板的第一主表面上的第三导电焊盘，
其中焊料包括大于230℃的熔点或260℃或更大的熔点。
6.根据权利要求1至5中任一项所述的半导体封装，其中绝缘板包括从第一主表面延伸到第二主表面的孔径，并且第一功率电极或控制电极或接触夹的外围边缘部分形成孔经的基部。
7.根据权利要求6所述的半导体封装，还包括焊料，所述焊料位于第一功率电极或控制电极或外围边缘部分上并且位于孔径的至少侧面上，所述焊料将第一功率电极或控制电极或外围边缘部分电连接到绝缘板的第二主表面上的可焊接接触焊盘。
8.根据权利要求6或权利要求7所述的半导体封装，其中第一功率电极和控制电极以及外围边缘部分通过绝缘粘合剂安装在绝缘板的第一主表面上并与绝缘板的第一主表面电绝缘。
9.根据权利要求1至8中任一项所述的半导体封装，还包括另外的半导体器件，其通过接触夹与半导体器件电耦合以形成电路。
10.根据权利要求9所述的半导体封装，其中另外的半导体器件包括以半桥配置与半导体器件耦合的晶体管或续流二极管。
11.一种制造半导体封装的方法，包括：
在再分布衬底上布置半导体器件，所述半导体器件具有在第一表面上的第一功率电极和控制电极以及在与第一表面相对的第二表面上的第二功率电极，再分布衬底包括绝缘板，所述绝缘板具有第一主表面和具有形成封装覆盖区的可焊接接触焊盘的第二主表面，使得第一功率电极布置在第一导电迹线上，并且控制电极布置在绝缘板的第一主表面上的第二导电焊盘上；
在半导体器件上布置包括腹板部分和一个或多个外围边缘部分的接触夹，使得腹板部分布置在第二功率电极上，并且外围边缘部分布置在绝缘板的第一主表面上的第三导电焊盘上，
将第一功率电极、控制电极和外围边缘部分电耦合到再分布衬底的第一主表面上的导电焊盘并且将腹板部分电耦合到第二功率电极。
12.根据权利要求11所述的方法，还包括：
将焊料施加到第一导电焊盘、第二导电焊盘和第三导电焊盘；
将第一功率电极布置在位于第一导电焊盘上的焊料上并且将控制电极布置在位于第二导电焊盘上的焊料上；
将焊料施加到第二功率电极；
将接触夹的腹板部分施加到位于第二功率电极上的焊料并且将接触夹的外围边缘施加在位于第三导电焊盘上的焊料上，并形成组件；
将组件加热到焊料的熔点以上，并且将第一功率电极、控制电极和外围边缘部分电耦合到再分布衬底的第一主表面上的第一、第二和第三导电焊盘，并将接触夹的腹板部分电耦合到第二功率电极。
13.根据权利要求11或权利要求12所述的方法，其中第一、第二和第三导电焊盘中的每个通过导电通孔电耦合到绝缘板的第二主表面上的第一、第二和第三可焊接接触焊盘，使得加热组件将第一功率电极电耦合到第一可焊接接触焊盘、将控制电极电耦合到第二可焊接接触焊盘并且将第二功率电极电耦合到第三可焊接接触焊盘。
14.根据权利要求11所述的方法，其中再分布衬底包括从第一主表面延伸到第二主表面的孔径，并且所述方法还包括：
将第一功率电极或控制电极或接触夹的外围边缘部分布置在第一主表面上，使得第一功率电极或控制电极或外围边缘部分形成孔径的基部；
将焊料插入孔径中，使得其位于第一功率电极或控制电极或外围边缘部分上，位于孔径的至少在侧面上并且位于再分布衬底的第二主表面上的可焊接接触焊盘上；
熔化焊料以将第一功率电极或控制电极或外围边缘部分电耦合到可焊接接触焊盘。
15.根据权利要求11或权利要求14所述的方法，还包括通过绝缘粘合剂将第一功率电极和控制电极安装在绝缘板的第一主表面上。
CN201911051437.7A 2018-10-31 2019-10-31 半导体封装和制造半导体封装的方法 Pending CN111128938A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP18203811.7A EP3648159B1 (en) 2018-10-31 2018-10-31 Semiconductor package and method of fabricating a semiconductor package
EP18203811.7 2018-10-31

Publications (1)

Publication Number Publication Date
CN111128938A true CN111128938A (zh) 2020-05-08

Family

ID=64051493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911051437.7A Pending CN111128938A (zh) 2018-10-31 2019-10-31 半导体封装和制造半导体封装的方法

Country Status (4)

Country Link
US (2) US11302610B2 (zh)
EP (1) EP3648159B1 (zh)
KR (1) KR20200050406A (zh)
CN (1) CN111128938A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3648159B1 (en) 2018-10-31 2021-12-15 Infineon Technologies Austria AG Semiconductor package and method of fabricating a semiconductor package
DE102019131857B4 (de) * 2019-11-25 2024-03-07 Infineon Technologies Ag Ein halbleiterbauelement mit einer dose, in der ein halbleiterdie untergebracht ist, der von einer einkapselung eingebettet ist
KR20210082638A (ko) * 2019-12-26 2021-07-06 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US11502012B2 (en) 2020-01-28 2022-11-15 Infineon Technologies Ag Semiconductor packages and methods of manufacturing thereof
JP7490974B2 (ja) * 2020-02-05 2024-05-28 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
US11973063B2 (en) * 2021-07-19 2024-04-30 Infineon Technologies Ag Semiconductor package with low parasitic connection to passive device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
JP3467454B2 (ja) * 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
EP1465250A1 (en) 2003-04-02 2004-10-06 Abb Research Ltd. Insulated power semiconductor module with reduced partial discharge and manufacturing method
US7315081B2 (en) * 2003-10-24 2008-01-01 International Rectifier Corporation Semiconductor device package utilizing proud interconnect material
US7757392B2 (en) * 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices
US7982292B2 (en) 2008-08-25 2011-07-19 Infineon Technologies Ag Semiconductor device
US20120235293A1 (en) 2011-03-15 2012-09-20 Infineon Technologies Ag Semiconductor device including a base plate
US9040346B2 (en) 2012-05-03 2015-05-26 Infineon Technologies Ag Semiconductor package and methods of formation thereof
US9397212B2 (en) 2012-10-18 2016-07-19 Infineon Technologies Americas Corp. Power converter package including top-drain configured power FET
KR102104919B1 (ko) 2013-02-05 2020-04-27 삼성전자주식회사 반도체 패키지 및 이의 제조방법
JP6147588B2 (ja) * 2013-07-01 2017-06-14 ルネサスエレクトロニクス株式会社 半導体装置
US9653386B2 (en) 2014-10-16 2017-05-16 Infineon Technologies Americas Corp. Compact multi-die power semiconductor package
SG10201400390YA (en) 2014-03-05 2015-10-29 Delta Electronics Int L Singapore Pte Ltd Package structure
JP2017005153A (ja) 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置
EP3206229B1 (en) 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
US11069667B2 (en) 2016-03-31 2021-07-20 Stmicroelectronics Pte Ltd Wafer level proximity sensor
US10170428B2 (en) 2016-06-29 2019-01-01 Intel Corporation Cavity generation for embedded interconnect bridges utilizing temporary structures
US10666140B2 (en) 2016-08-22 2020-05-26 Infineon Technologies Americas Corp. Power converter with at least five electrical connections on a side
DE102017105330B4 (de) 2017-03-14 2020-10-15 Infineon Technologies Austria Ag Leistungshalbleiterbauelement-Package und Verfahren zum Einbetten eines Leistungshalbleiter-Dies
EP3376539A1 (en) 2017-03-14 2018-09-19 HS Elektronik Systeme GmbH Stackable power module
US11043409B2 (en) 2018-03-05 2021-06-22 Infineon Technologies Ag Method of forming contacts to an embedded semiconductor die and related semiconductor packages
EP3648159B1 (en) 2018-10-31 2021-12-15 Infineon Technologies Austria AG Semiconductor package and method of fabricating a semiconductor package
CN109727969A (zh) 2018-12-29 2019-05-07 华进半导体封装先导技术研发中心有限公司 一种基板埋入式功率器件封装结构及其制造方法

Also Published As

Publication number Publication date
US11776882B2 (en) 2023-10-03
US20200135619A1 (en) 2020-04-30
EP3648159A1 (en) 2020-05-06
US11302610B2 (en) 2022-04-12
US20220230941A1 (en) 2022-07-21
EP3648159B1 (en) 2021-12-15
KR20200050406A (ko) 2020-05-11

Similar Documents

Publication Publication Date Title
US11776882B2 (en) Method of fabricating a semiconductor package
CN107452707B (zh) 含热、电性能改善的再分布结构的芯片载体及半导体器件
US7541681B2 (en) Interconnection structure, electronic component and method of manufacturing the same
US7569920B2 (en) Electronic component having at least one vertical semiconductor power transistor
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
US7271470B1 (en) Electronic component having at least two semiconductor power devices
US7829989B2 (en) Vertical packaged IC device modules with interconnected 3D laminates directly contacts wafer backside
US7816784B2 (en) Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US8680666B2 (en) Bond wireless power module with double-sided single device cooling and immersion bath cooling
US7838977B2 (en) Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
KR101519062B1 (ko) 반도체 소자 패키지
US10373897B2 (en) Semiconductor devices with improved thermal and electrical performance
US20090127677A1 (en) Multi-Terminal Package Assembly For Semiconductor Devices
EP3577684B1 (en) Power semiconductor module
US20160365296A1 (en) Electronic Devices with Increased Creepage Distances
US10777491B2 (en) Package comprising carrier with chip and component mounted via opening
CN104051363A (zh) 芯片封装和用于制造该芯片封装的方法
KR101343199B1 (ko) 반도체 패키지
US11164846B2 (en) Semiconductor device manufacturing method and soldering support jig
EP4020547A2 (en) Packaged electronic device with high thermal dissipation and manufacturing process thereof
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
US11984392B2 (en) Semiconductor package having a chip carrier with a pad offset feature
TWI459512B (zh) 使用相互連接的三維層片將垂直封裝的ｍｏｓｆｅｔ和積體電路功率器件構建成集成模組
CN105529277A (zh) 用于将电路载体与载体板焊接的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination