JP2011176088A - 気密封止用パッケージ - Google Patents
気密封止用パッケージ Download PDFInfo
- Publication number
- JP2011176088A JP2011176088A JP2010038502A JP2010038502A JP2011176088A JP 2011176088 A JP2011176088 A JP 2011176088A JP 2010038502 A JP2010038502 A JP 2010038502A JP 2010038502 A JP2010038502 A JP 2010038502A JP 2011176088 A JP2011176088 A JP 2011176088A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- low
- temperature fired
- fired ceramic
- thick film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【課題】 低温焼成セラミック基板の表面に形成された厚膜導体上に金属フレーム接合する際に、低融点のSn−Pb系はんだを使用していた。このため、気密半導体デバイスを2次実装する際にSn−Pb系はんだを使用できず、気密半導体デバイスにキャリアを取付け、キャリアをシャシにねじ固定する構成が採用されており、実装面積が大きく、コストも大きいという課題があった。
【解決手段】 低温焼成セラミック基板に厚膜導体を介して高温焼成セラミック基板を焼結結合させ、高温焼成セラミック基板の表面に形成された厚膜導体に金属フレームをAn−Sn系はんだで接合する。
【選択図】 図1
【解決手段】 低温焼成セラミック基板に厚膜導体を介して高温焼成セラミック基板を焼結結合させ、高温焼成セラミック基板の表面に形成された厚膜導体に金属フレームをAn−Sn系はんだで接合する。
【選択図】 図1
Description
この発明は、内部に収納する電子部品を気密封止するための気密封止用パッケージに関する。
高周波回路や光半導体素子等の電子部品を収納する気密半導体デバイスは、電子部品を構成する半導体の劣化を防止するため、デバイス内部に不活性ガスを封入して、気密封止する必要がある。従来の気密半導体デバイスでは、低温焼成セラミック基板により構成された気密封止用パッケージに電子部品を収納し、シーム溶接またははんだ付けによって気密封止用パッケージに金属蓋(リッド)を接合することで、気密封止が行われていた。
シーム溶接により封止を行う場合は、低温焼成セラミック(Low Temperature Co-fired Ceramics)基板に直接、カバーを溶接することが困難である。このため、低温焼成セラミック基板表面に形成された厚膜導体上に、金属フレーム(シールリング)を接合して気密封止用パッケージを構成し、この金属フレームにカバーをシーム溶接して気密性を確保している。
ここで、低温焼成セラミック基板は基材にガラスが含有されているため、基材と厚膜導体の密着強度が低い。このため、前記のような半導体デバイスの封止構造において、低温焼成セラミック基板と金属フレームの接合に、接合温度が高くヤング率の大きいAu(金)−Sn(錫)系はんだを用いると、接合時の熱応力により基材からの導体剥離または基材のクラックが発生する。このため、低温焼成セラミック基板と金属フレームの接合には、従来、接合温度が低く、ヤング率の小さいSn(錫)−Pb(鉛)系はんだが用いられていた。
例えば、特許文献1に示す従来の気密封止用パッケージでは、低温焼成セラミック基板と金属フレームの接合時に低温焼成セラミック基板の導体剥離や基材クラックが発生しないように、低温焼成セラミック基板と金属フレームの接合部に、Sn−Pb系はんだからなる、2種類の融点の異なる接合材を使用することにより、熱応力を緩和する構造が採られている。
しかしながら、前記のようなSn−Pb系はんだを用いた気密半導体デバイスの封止構造では、当該デバイスをはんだ付けによりプリント基板に2次実装する際に、プリント基板への部品実装として多く用いられているSn−Pb系はんだを使用すると、低温焼成セラミック基板と金属フレームの接合部においてはんだが再溶融し、気密性が損なわれるため、Sn−Pb系はんだを使用できないという問題があった。
従って、従来の気密半導体デバイスの2次実装時は、気密半導体デバイスの底部に金属キャリアを接合し、金属キャリアをプリント基板やシャシ等にねじ固定するという構成が採られていた。このため、金属キャリアのねじ固定部を設ける分だけ気密半導体デバイスの実装面積が大きくなる。また、金属キャリアには、セラミックと熱膨張係数が近い鉄ニッケルコバルト合金を用いるので、コストも高く付くという問題があった。
この発明は、係る課題を解決するためになされたものであり、低温焼成セラミック基板と金属フレームの接合部にSn−Pb系はんだを用いなくても、気密性の損なわれない気密封止用パッケージを得ることを目的とする。
この発明による気密封止用パッケージは、厚膜導体の形成された低温焼成セラミック基板と、上記低温焼成セラミック基板の厚膜導体上に焼結により接合された高温焼成セラミック基板と、上記高温焼成セラミック基板の厚膜導体上にAu−Sn系はんだにより接合された金属フレームとを備えたものである。
この発明によれば、Sn−Pb系はんだのような低融点接合材を使用せずに、低温焼成セラミック基板を用いた気密半導体デバイスに金属フレームを接合できるため、当該気密半導体デバイスの2次実装時に、低融点接合材を使用することが可能となる。
実施の形態1.
以下、この発明に係る実施の形態1について図1を用いて説明する。
図1は実施の形態1による気密封止用パッケージの封止構造の構成を示す断面図である。この気密封止用パッケージ10は、多層セラミック基板3と、シールリングを構成する金属フレーム4から構成される。気密封止用パッケージ10は電子部品8が収納され、金属フレーム4の上面には、蓋体(リッド)である金属カバー7が接合される。
以下、この発明に係る実施の形態1について図1を用いて説明する。
図1は実施の形態1による気密封止用パッケージの封止構造の構成を示す断面図である。この気密封止用パッケージ10は、多層セラミック基板3と、シールリングを構成する金属フレーム4から構成される。気密封止用パッケージ10は電子部品8が収納され、金属フレーム4の上面には、蓋体(リッド)である金属カバー7が接合される。
多層セラミック基板3は、ガラスセラミック基板を形成する低温焼成セラミック基板1と、低温焼成セラミック基板1の上面に接合されてアルミナセラミック基板を形成する高温焼成セラミック基板2によって構成される。低温焼成セラミック基板1の上部表面には厚膜導体8aが形成されている。高温焼成セラミック基板2は厚膜導体8aを介して低温焼成セラミック基板1の上面に接合されている。低温焼成セラミック基板1の上面は、低温焼成セラミック基板1が接合されて上面が覆われた高温焼成セラミック基板接合領域と、高温焼成セラミック基板2が接合されずに低温焼成セラミック基板1の表面が剥き出しになった高温焼成セラミック基板非接合領域からなる。すなわち、高温焼成セラミック基板2の上面は、低温焼成セラミック基板1の上面に対して高さの異なる段差を有しており、多層セラミック基板3の上面におけるこの段差部分に、空洞(キャビティ)11が形成されている。
多層セラミック基板3の高温焼成セラミック基板2の上部表面には、厚膜導体8bが形成されている。高温焼成セラミック基板2の厚膜導体8bの表面には、金属フレーム4が取り付けられ、Au−Sn系はんだ5によって接合されている。また、多層セラミック基板3の低温焼成セラミック基板1における高温焼成セラミック基板非接合領域の表面には、高周波回路を構成する電子部品8が実装され、電子部品8は空洞11内に収容される。電子部品8は半導体やセラミック基板等の回路素子で構成され、電子部品8と多層セラミック基板3の高温焼成セラミック基板2または低温焼成セラミック基板1とは、ボンディングワイヤ6によって電気的に接続される。また、金属カバー7は金属フレーム4の上面に対して気密接合され、気密半導体デバイスが構成されている。
次に、前記の気密半導体デバイス及び気密封止用パッケージ10の製造工程について説明する。
まず、グリーンシートへの厚膜導体ペーストの印刷による回路印刷、及びグリーンシートの積層により、多層化された低温焼成セラミック基板1が形成される。低温焼成セラミック基板1を焼成した後、低温焼成セラミック基板1の最表面層には、厚膜導体8aが印刷により形成される。
まず、グリーンシートへの厚膜導体ペーストの印刷による回路印刷、及びグリーンシートの積層により、多層化された低温焼成セラミック基板1が形成される。低温焼成セラミック基板1を焼成した後、低温焼成セラミック基板1の最表面層には、厚膜導体8aが印刷により形成される。
また、高温焼成セラミック基板2についても、焼成後に厚膜導体8bが印刷により形成される。
次に、前記の厚膜導体8aが印刷された低温焼成セラミック基板1と高温焼成セラミック基板2を積み重ねてから、例えば200℃〜400℃の温度で低温焼成することにより、低温焼成セラミック基板1と高温焼成セラミック基板2とが、厚膜導体8aを介して、後焼成により焼結結合された多層セラミック基板3が形成される。
更に、高温焼成セラミック基板2の表面に形成された厚膜導体8bの上に、Au−Sn系はんだ5を供給してその上に金属フレーム4を取り付け、Au−Sn系はんだ5を280℃以上の溶融温度で溶融し、金属フレーム4を厚膜導体8bに接合する。
かくして、気密封止用パッケージ10が形成される。
かくして、気密封止用パッケージ10が形成される。
その後、気密封止用パッケージ10に電子部品58をダイボンドにより実装し、電子部品5と多層セラミック基板3をボンディングワイヤ6により接続する。
更に、シーム溶接(抵抗溶接)によって、金属カバーを金属フレーム4に気密接合する。これにより、Sn(錫)−Pb(鉛)系はんだのような低融点(例えば、183℃)の接合材を使用せずに、低温焼成セラミック基板を用いた気密半導体デバイスを構成することができる。この気密半導体デバイスをSn−Pb系はんだによりプリント基板に2次実装する際に、多層セラミック基板3と金属フレーム4の接合部においてAu−Sn系はんだ5が再溶融することがないので、気密半導体デバイスの気密性が損なわれることはない。このため、気密封止用パッケージ10の底部に金属キャリアを設けずとも、他の電気部品とともに、気密半導体デバイスをプリント基板上にはんだ付けで部品実装することができるようになる。
以上説明したとおり、実施の形態1による半導体気密デバイスは、低温焼成セラミック基板に金属フレームを取り付け、半導体部品のような電子部品を低温焼成セラミック基板上に実装し、金属フレームと金属カバーを気密接合して気密封止する気密半導体デバイスにおいて、低温焼成セラミック基板の表面に後焼成により厚膜導体を介して高温焼成セラミック基板を焼結接合させ、当該高温焼成セラミック基板の表面に形成された厚膜導体にAu―Sn系はんだにより金属フレームを取り付け、これに電子部品を実装した後、金属カバーを気密接合することで構成されることを特徴とする。
また、実施の形態1による気密封止用パッケージは、厚膜導体の形成された低温焼成セラミック基板と、上記低温焼成セラミック基板の厚膜導体上に後焼成による焼結により接合された高温焼成セラミック基板と、上記高温焼成セラミック基板の厚膜導体上に金錫系はんだにより接合された金属フレームとを備えて構成されることを特徴とする。
これにより、Sn−Pb系はんだ等の低融点の接合材を使用せずに、低温焼成セラミック基板を用いた気密半導体デバイスを構成できるため、当該気密半導体デバイスの2次実装時に低融点の接合材を使用することが可能となる。
1 低温焼成セラミック基板、2 高温焼成セラミック基板、3 多層セラミック基板、4 金属フレーム、5 Au−Sn系はんだ、7 金属カバー、8 電子部品、8a 厚膜導体、8b 厚膜導体、9 ボンディングワイヤ、10 気密封止用パッケージ。
Claims (2)
- 厚膜導体の形成された低温焼成セラミック基板と、
上記低温焼成セラミック基板の厚膜導体上に焼結により接合された高温焼成セラミック基板と、
上記高温焼成セラミック基板の厚膜導体上にAu−Sn系はんだにより接合された金属フレームと、
を備えた気密封止用パッケージ。 - 上記高温焼成セラミック基板は低温焼成セラミック基板上に段差を有して接合されて、当該段差部分に電子部品が実装され、上記金属フレームの上面には金属蓋が接合されることを特徴とした請求項1記載の気密封止用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038502A JP2011176088A (ja) | 2010-02-24 | 2010-02-24 | 気密封止用パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010038502A JP2011176088A (ja) | 2010-02-24 | 2010-02-24 | 気密封止用パッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011176088A true JP2011176088A (ja) | 2011-09-08 |
Family
ID=44688706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010038502A Pending JP2011176088A (ja) | 2010-02-24 | 2010-02-24 | 気密封止用パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011176088A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11575095B2 (en) | 2018-03-19 | 2023-02-07 | Ricoh Company, Ltd. | Photoelectric conversion device, process cartridge, and image forming apparatus |
-
2010
- 2010-02-24 JP JP2010038502A patent/JP2011176088A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11575095B2 (en) | 2018-03-19 | 2023-02-07 | Ricoh Company, Ltd. | Photoelectric conversion device, process cartridge, and image forming apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2008023465A1 (en) | Microelectronic machine mechanism device, and its manufacturing method | |
JP2011165745A (ja) | セラミックパッケージ | |
JP5251224B2 (ja) | 圧電振動デバイスの製造方法および圧電振動デバイス | |
JP2006269970A (ja) | 電子部品のはんだ接合方法 | |
JP2005286273A (ja) | 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法 | |
JP2008085108A (ja) | 接合構造体および電子装置 | |
JP2011176088A (ja) | 気密封止用パッケージ | |
JP2010135711A (ja) | 電子部品収納用パッケージ | |
JP5213663B2 (ja) | 電子装置の実装構造 | |
JP2001308211A (ja) | 電子部品収納用パッケージ | |
JP5274434B2 (ja) | 電子部品収納用パッケージ | |
JP2004207539A (ja) | 電子部品収納用容器および電子装置 | |
JP4044832B2 (ja) | 電子部品収納用容器用蓋部材およびそれを用いた電子部品収納用容器 | |
JP5084382B2 (ja) | 電子部品収納用パッケージ | |
JP2017126647A (ja) | 電子部品パッケージおよび電子モジュール | |
JP2003068900A (ja) | 電子部品収納用パッケージ | |
JP5695409B2 (ja) | 電子部品およびその製造方法 | |
JP2006324797A (ja) | 表面実装用の水晶デバイス | |
JP2007096250A (ja) | 蓋体、電子部品収納用パッケージおよびこれを用いた電子装置 | |
JP2002158305A (ja) | 電子部品収納用パッケージ | |
JP2007142186A (ja) | 電子部品パッケージの蓋体の製造方法、それを用いて製造された電子部品パッケージの蓋体、電子部品パッケージの製造方法およびそれを用いて製造された電子部品パッケージ | |
JP2003110037A (ja) | 電子部品収納用パッケージ | |
JP2011176089A (ja) | 気密パッケージ | |
JP4947925B2 (ja) | 気密封止パッケージおよびその製造方法 | |
JP2004296725A (ja) | 電子部品収納用パッケージ |