JP6901197B2 - 半導体モジュール、及び半導体モジュールの製造方法 - Google Patents

半導体モジュール、及び半導体モジュールの製造方法 Download PDF

Info

Publication number
JP6901197B2
JP6901197B2 JP2017093366A JP2017093366A JP6901197B2 JP 6901197 B2 JP6901197 B2 JP 6901197B2 JP 2017093366 A JP2017093366 A JP 2017093366A JP 2017093366 A JP2017093366 A JP 2017093366A JP 6901197 B2 JP6901197 B2 JP 6901197B2
Authority
JP
Japan
Prior art keywords
bonding wire
conductive paste
resin
semiconductor die
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017093366A
Other languages
English (en)
Other versions
JP2018190866A (ja
Inventor
真吾 井上
真吾 井上
弘宣 山本
弘宣 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2017093366A priority Critical patent/JP6901197B2/ja
Publication of JP2018190866A publication Critical patent/JP2018190866A/ja
Application granted granted Critical
Publication of JP6901197B2 publication Critical patent/JP6901197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4846Connecting portions with multiple bonds on the same bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体モジュール、及び半導体モジュールの製造方法に関するものである。
特許文献1には、電子装置と、その製造方法が記載されている。電子装置は、電子部品と、電子部品に機械的に接続する相手部材と、電子部品及び相手部材の間に介在し電子部品及び相手部材を互いに接続する金属導体を備える。金属導体は、Ag等の貴金属により構成されている。金属導体は空孔を有し、当該空孔には金属導体を補強するポリイミド等の補強樹脂が含浸される。この補強樹脂が当該空孔を埋めることにより、金属導体を補強する。
特許文献2には、最大粒径15μm以上且つ200μm以下のCu粉末とAgから成る接着層によってダイボンディング部の接続層を形成することが記載されている。接続層は、微細な空孔を均等に分散した構造を有する。この構造により、鉛不使用の実現、リフロー耐性の向上、及び温度サイクルの信頼性の確保を図っている。
半導体モジュールとして、パッケージ、金属製のベース、及び高周波高出力半導体である半導体ダイを備えたものが知られている。半導体ダイの搭載には、AuSn、AuGe及びAuSi等の共晶半田材が用いられる。共晶半田材は、接着信頼性は良好であるが、Auを含有するためコストが高いという問題がある。整合回路又はキャパシタ等、半導体ダイ以外の素子は、表面電極及び裏面電極を有するのが一般的であり、これらの部品も共晶半田材によってベース上に搭載される。
一方、半導体ダイの搭載に金属ペーストが用いられることがある。金属ペーストとしては、銀、銅又はニッケル等の金属粉体からなる導電性ペーストが用いられる。また、近年SiC、GaN、GaO又はZnO等のワイドバンドギャップ半導体が開発されている。ワイドバンドギャップ半導体は、高耐圧であることから高電圧動作が可能である。ワイドバンドギャップ半導体では、高電界により電子移動度が高くなるので、高周波領域において高性能となる。
しかしながら、ワイドバンドギャップ半導体を金属ペーストによりベースに搭載する場合、イオンマイグレーションが発生する。イオンマイグレーションは、高湿度又は高電界環境下で金属イオンが移動してショートを引き起こす現象である。ワイドギャップ半導体等の高電圧動作のデバイスでは、動作電圧が高く且つ動作電流が大きいため、イオンマイグレーションの反応が加速しやすい。
特開2012−109636号公報 特開2009−94341号公報
前述したように、ベースに半導体ダイ等の素子が搭載された後には、当該素子間にワイヤボンディングを行う。当該素子間には、数十本程度の多くのボンディングワイヤが接続することがある。ここで、ボンディングワイヤ間の物理的なアイソレーションが重要になる。各ボンディングワイヤを互いに独立させて各ボンディングワイヤを保護することが求められる。
本発明は、ボンディングワイヤを保護することができる半導体モジュール、及び半導体モジュールの製造方法を提供することを目的とする。
本発明の一形態に係る半導体モジュールは、半導体チップと、半導体チップの電極に接続されるボンディングワイヤと、ボンディングワイヤの直下においてボンディングワイヤに接触する固化樹脂と、を備えている。
本発明の一形態に係る半導体モジュールの製造方法は、ベースと、ベースの上に配置されベースとの間に素子搭載領域を画定する側壁を有するハウジングとを備えた半導体モジュールの製造方法であって、素子搭載領域に素子を搭載する工程と、素子に対してワイヤボンディングを施す工程と、素子搭載領域を、粘度1mPa・s以上且つ100mPa・s以下の固化樹脂で充填する工程と、ワイヤボンディングで得られたボンディングワイヤの直下であってベースとボンディングワイヤの間に固化樹脂を形成する工程と、を備える。
本発明によれば、ボンディングワイヤを保護することができる。
図1は、実施形態に係る半導体モジュールを示す平面図である。 図2は、半導体ダイの表面を示す図である。 図3は、図2の半導体ダイの裏面を示す図である。 図4は、図2の半導体ダイ、及び導電性ペーストを示す平面図である。 図5(a)〜図5(f)は、導電性ペーストの塗布の手順を示す図である。 図6(a)〜図6(d)は、導電性ペーストの塗布の手順の変形例を示す図である。 図7は、ベースと半導体ダイの間の導電性ペーストと有機材を示す図である。 図8は、ボンディングワイヤ及び固化した樹脂を示す断面図である。 図9は、図8の固化した樹脂を形成する手順を示す図である。 図10は、図8の固化した樹脂を形成する手順を示す図である。 図11は、図8の固化した樹脂を形成する手順を示す図である。 図12は、図8の固化した樹脂を形成する手順を示す図である。 図13は、図8のボンディングワイヤと固化した樹脂を示す断面図である。
以下では添付図面を参照しながら本発明に係る半導体モジュール、及び半導体モジュールの製造方法の実施形態について説明する。図面の説明において、同一又は相当する要素には同一の符号を付し、重複する説明を適宜省略する。
図1は、実施形態に係る半導体モジュール1の内部構造を示す平面図である。図1では、半導体モジュール1の蓋部を外した状態を示している。半導体モジュール1は、2つのユニットU1、U2を備えており、2つのユニットU1、U2の構成は互いに同一である。半導体モジュール1は、2つのユニットU1、U2を搭載するハウジング2を備える。
ハウジング2の内部空間には、金属製のベース3、及び、ベース3の上に配置されたセラミック製の一対の側壁2cを備える。一対の側壁2cとベース3により、入力整合回路6、半導体ダイ7(半導体チップ)、出力整合回路8及び出力キャパシタ9等の素子を搭載する素子搭載領域Aを画定している。ハウジング2の内部空間が窒素置換された状態で側壁2cに蓋部が被せられ、ハーメチックシールが施されることにより半導体モジュール1が使用可能となる。
2つのユニットU1、U2のそれぞれは、ハウジング2の前壁2aの上面に固定された入力リード4、及びハウジング2の後壁2bの上面に固定された出力リード5を備える。2つのユニットU1、U2のそれぞれは、側壁2cに囲まれた素子搭載領域Aに、入力整合回路6、半導体ダイ7、出力整合回路8及び出力キャパシタ9を備える。入力整合回路6、半導体ダイ7、出力整合回路8及び出力キャパシタ9は、前壁2aからこの順で設けられる。半導体ダイ7は、例えば、Si、SiC、GaN、GaAs又はダイヤモンド等の基板を備えており、当該基板の裏面には金属メッキが施されている。
入力整合回路6、半導体ダイ7及び出力整合回路8は、導電性ペーストによりベース3上に固定される。入力整合回路6は半導体ダイ7の入力側に搭載され、出力整合回路8は半導体ダイ7の出力側に搭載される。入力リード4と入力整合回路6の間、入力整合回路6と半導体ダイ7の間、半導体ダイ7と出力整合回路8の間、出力整合回路8と出力キャパシタ9の間、及び出力キャパシタ9と出力リード5の間、のそれぞれは複数のボンディングワイヤにより電気的に接続されている。
ベース3は、例えば銅、銅とモリブデンの合金、銅とタングステンの合金、あるいは、銅板、モリブデン板、タングステン板、銅とモリブデンの合金板、銅とタングステンの合金板による積層材から成る。ベース3の基材の表面にニッケルクロム(ニクロム)−金、ニッケル−金、ニッケル−パラジウム−金、銀若しくはニッケル、又は、ニッケル−パラジウム等のメッキを施す。金、銀及びパラジウムがメッキ材であり、NiCr及びNi等がシード材である。メッキ材のみの場合よりもメッキ材及びシード材を含む場合の方が密着性を高めることができる。
ベース3の厚さは、例えば、0.5〜1.5mmであり、側壁2cの厚さは0.5〜1.0mmである。また、前壁2a及び後壁2bの上面の一部に金属パターンを形成し、当該金属パターンに入力リード4及び出力リード5をそれぞれロウ付けしている。入力整合回路6及び出力整合回路8は、例えば、セラミック基板の上面及び下面のそれぞれに電極を設けた平行平板型キャパシタである。
図2は、半導体ダイ7の表面を示す図である。図3は、半導体ダイ7の裏面を示す図である。図2及び図3に示すように、半導体ダイ7は、細長く延びる矩形状を成している。半導体ダイ7は、一対の短辺7aと一対の長辺7bによって平面形状を画定している。
半導体ダイ7の短辺7a及び長辺7bのアスペクト比は、例えば、1以上且つ10以下である。一例として、半導体ダイ7の短辺7aの長さは0.5mm以上且つ2.0mm以下であり、長辺7bの長さは1.0mm以上且つ7.0mm以下であり、半導体ダイ7の厚さは50μm以上且つ200μm以下である。
半導体ダイ7は、基板7c、及び基板7cの裏面に設けられるソース電極7dを備える。また、半導体ダイ7は、基板7cの表面に、長辺7bに沿って並ぶ複数のゲート電極7e及びソースビア7f、活性領域7g、並びにドレイン電極7hを備える。ソース電極7dは、例えば、金メッキが施されており、ソース電極7dの厚さは5μm以上且つ20μm以下である。
ゲート電極7eは、活性領域7gから見てドレイン電極7hの反対側に設けられる。活性領域7gはドレイン及びソースフィンガを含む。ソースフィンガと裏面ソース電極7dとは、半導体ダイ7を貫通するソースビア7fにより電気的に接続される。ドレインからソースに流せる最大の電流値はゲート幅に比例するため、大出力のトランジスタでは、ゲート幅を大きくするために、多くのドレイン/ソースフィンガを並列に設ける。これにより、半導体ダイ7は、長辺7bに沿って細長く延びる形状となる。
入力整合回路6は、入力リード4と半導体ダイ7の間におけるインピーダンスのマッチングを行う。出力整合回路8は、半導体ダイ7と出力リード5の間におけるインピーダンスのマッチングを行う。出力整合回路8は、所望の出力、効率、周波数特性が得られるようにマッチングを行う。
図4は、半導体ダイ7及び導電性ペースト10を示す平面図である。導電性ペースト10は、例えば、微小な金属紛体を含み、この金属紛体を焼結して相互に接続させつつ硬化させるものである。導電性ペースト10は、銀、銅、ニッケル、アルミニウム、パラジウム、亜鉛若しくは錫の粉体(直径1nm以上且つ200nm以下)、又はこれらの合金を溶剤に含ませたものである。
すなわち、導電性ペースト10は、例えば、上記の金属紛体と、樹脂等の溶剤を含む液体で構成される。導電性ペースト10の溶剤等は、150℃以上且つ350℃以下といった比較的低温の環境下で揮発し、これにより導電性ペースト10の金属粉体が固化する。このとき粉体同士が結合するため、導電性ペースト10の焼結体は多くの空孔を有する。
半導体ダイ7は、導電性ペースト10がベース3との間に介在することによってベース3上に固定される。ベース3には、半導体ダイ7の短辺7aに対応する第1の領域3aと、一対の長辺7bの中央を含む領域に対応する第2の領域3bを有する。第1の領域3aからは導電性ペースト10が半導体ダイ7の幅方向(短辺7aに平行な方向)にはみ出しており、第1の領域3a(短辺7a)からの導電性ペースト10のはみ出し量L2は、短辺7aの長さL1の10%以上且つ50%以下である。
従来は、本実施形態の導電性ペースト10の形状とは異なり、半導体ダイ7の長辺7bに延びるように直線状に導電性ペーストを塗布していた。この方法で塗布した導電性ペースト上に半導体ダイ7を載置し、導電性ペーストが規定の厚さになるまで導電性ペーストに半導体ダイ7を押し付けると、導電性ペーストは半導体ダイ7とベース3の間で押し潰されて拡がっていく。
このとき、導電性ペーストは、長辺7bに沿った直線状とされていることにより、半導体ダイ7の幅方向よりも半導体ダイ7の長手方向に広がりやすい。よって、長手方向については容易に長手方向全体に渡って拡がるが、短手方向については、拡がる長さに制限を受けるため、表面張力によって短辺7aの側面を這い上がってフィレットを形成してしまう。
前述したように、半導体ダイ7の厚さは50μm以上且つ200μm以下と薄いので、導電性ペーストは半導体ダイ7を這い上がり、導電性ペーストの量が多い場合には半導体ダイ7の表面に導電性ペーストが拡がることもある。半導体ダイ7を這い上がった導電性ペーストはGND電位に設定され、一方、ドレイン電極7hには高圧の電圧が付与されるので、ドレイン電極7hと導電性ペーストの間に高電界が形成されてイオンマイグレーションが生じる可能性がある。
他方、導電性ペーストの塗布量を少なくすると、半導体ダイ7の裏面に導電性ペーストが均一に拡がらなくなり、半導体ダイ7とベース3の間に隙間が形成される。この隙間が、特に半導体ダイ7のドレイン又はソースフィンガの直下に形成されると、当該フィンガの部分の放熱特性が阻害される。従って、導電性ペーストの塗布量は、当該隙間が形成されないように余裕をもたせることが一般的である。
また、導電性ペーストを半導体ダイ7の平面形状に合わせて塗布すると、前述したように短辺7aから導電性ペーストが半導体ダイ7の側面を這い上がる。一方、導電性ペーストを半導体ダイ7の幅よりも広く塗布する場合には、当該這い上がりを抑制することが可能となる。しかしながら、このように導電性ペーストの塗布領域を広くするとハウジング2の大型化を招来する懸念がある。
そこで、本実施形態の導電性ペースト10の塗布では、半導体ダイ7の短辺7aを含む第1の領域3aに塗布する導電性ペースト10を短辺7aよりも半導体ダイ7の幅方向に長くしている。これにより、半導体ダイ7を搭載するときに、短辺7a付近の導電性ペースト10が短辺7aに沿って短辺7aに平行に流れやすくなるので、導電性ペースト10が半導体ダイ7の側面を這い上がることを抑制できる。よって、半導体ダイ7上の電極に導電性ペースト10が近接しないので、イオンマイグレーションを防ぐことができる。
次に、ベース3の上に導電性ペースト10を塗布する手順について説明する。まず、導電性ペースト10を塗布する手段として、エアディスペンサ又はスクリューディスペンサから導電性ペースト10を塗布する場合について説明する。
塗布するときの導電性ペースト10の温度、ベース3の温度、及び半導体ダイ7の温度は、例えば25±5℃(室温)である。導電性ペースト10の塗布にスクリューディスペンサを用いる場合、粘度が20Pa・s以上且つ30Pa・s以下の導電性ペースト10を10kPa以上且つ100kPa以下の圧力で塗布する。
ディスペンサのノズルの内径、及び導電性ペースト10の塗布線の幅は、例えば0.5mm以上且つ2.0mm以下である。導電性ペースト10の塗布量は、導電性ペースト10の上に半導体ダイ7を搭載して導電性ペースト10が硬化した後に10μm以上且つ50μm以下の厚みとなる量に調整される。
図5(a)に示すように、半導体ダイ7の一方の短辺7aに沿うように、ベース3の一方の第1の領域3aに導電性ペースト10を塗布する(第1の領域に導電性ペーストを塗布する工程、焼結型の導電性ペーストを塗布する工程)。このとき、第1の領域3aの一端3cから他端3dまで一気に塗布する(第1の領域の一端から他端まで塗布を行う工程)。また、導電性ペースト10の塗布長を第1の領域3aよりも長くして、第1の領域3aの両端から導電性ペースト10が10%以上且つ50%以下の範囲ではみ出して塗布を行う。
図5(b)に示すように、一方の第1の領域3aに導電性ペースト10の塗布を行った後には、導電性ペースト10の塗布を停止し、ディスペンサのノズル先端を一方の第1の領域3aの中央部C1に移動する。そして、図5(c)に示すように、中央部C1から第2の領域3bに沿って導電性ペースト10を塗布する(第2の領域に導電性ペーストを塗布する工程)。この塗布の幅Bは、半導体ダイ7の幅よりも狭い。
図5(c)及び図5(d)に示すように、他方の第1の領域3aに至る前に途中で塗布を停止する(停止する工程)。すなわち、第2の領域3bに導電性ペースト10の未塗布領域Zを形成する。塗布を停止した後には、ディスペンサのノズル先端を他方の第1の領域3aに移動し、当該他方の第1の領域3aに導電性ペースト10を塗布する。
このとき、前述と同様、領域3aの一端3eから他端3fまで一気に塗布する(一端から他端まで塗布を行う工程)。また、導電性ペースト10の塗布長を第1の領域3aより長くして、第1の領域3aの両端から導電性ペースト10が10%以上且つ50%以下の範囲ではみ出して塗布を行う。
図5(e)に示すように、他方の第1の領域3aに導電性ペースト10を塗布した後には、導電性ペースト10の塗布を停止し、ディスペンサのノズル先端を他方の第1の領域3aの中央部C2に移動する。そして、図5(f)に示すように、中央部C2から第2の領域3bの未塗布領域Zに導電性ペースト10を塗布する(停止した位置にまで塗布を行う工程)。
未塗布領域Zへの導電性ペースト10の塗布が終了した後には、塗布を停止して余剰ペーストを切る。そして、第1の領域3aに短辺7aを合わせ、第2の領域3bに長辺7bを合わせて、導電性ペースト10の上に半導体ダイ7を搭載する(半導体ダイを搭載する工程)。
以上のように導電性ペースト10を塗布することにより、導電性ペースト10の塗布が重複する部分、すなわち導電性ペースト10が二度塗りされる部分を減らすことができる。従って、塗布した導電性ペースト10の形状を安定させることができる。また、ベース3に塗布した導電性ペースト10の形状は左右対称となるが、これにより、半導体ダイ7を搭載したときの半導体ダイ7の傾きを抑えることができる。つまり、短辺中央部C1、C2については、いずれも導電性ペースト10を一気に塗布する中央部であり、また、互いに相手方の中央部C2、C1に向けて導電性ペースト10を塗布する際の塗布開始点となる。従って、中央部C1、C2の導電性ペースト10の塗布状況を同様にすることができる。
次に、変形例に係る導電性ペースト10の塗布方法について図6(a)〜図6(d)を参照しながら説明する。図6(a)〜図6(d)は、ジェットディスペンサを用いて導電性ペースト10を粒状に塗布する方法を示している。ジェットディスペンサによって導電性ペースト10を塗布するときに、塗布された導電性ペースト10の平面形状は、円形状の導電性ペースト10が連続する形状となる。
まず、図6(a)に示すように、ベース3の一方の第1の領域3aに導電性ペースト10を順次塗布する。そして、導電性ペースト10の塗布を停止してノズル先端を当該領域3aの中央部C1に移動し、図6(b)に示すように、中央部C1から第2の領域3bに沿って導電性ペースト10の塗布を行う。
第2の領域3bに沿って導電性ペースト10の塗布を行って他方の第1の領域3aに到達した後には、導電性ペースト10の塗布を停止し、ノズル先端を他方の第1の領域3aの端部に移動する。そして、図6(c)に示すように、他方の第1の領域3aに導電性ペースト10を塗布する。図6(d)に示すように、導電性ペースト10の塗布の終了後には、円形状の導電性ペースト10が徐々に広がり隣接する導電性ペースト10と一体になる。そして、塗布された導電性ペースト10は、その外縁が波形状とされる。
以上のようにジェットディスペンサで導電性ペースト10を塗布する場合には、粒状の導電性ペースト10を滴下して導電性ペースト10を塗布するため、塗布の順序性を無くすことができる。すなわち、ジェットディスペンサを用いた場合には、導電性ペースト10の塗布の順序は、図6(a)〜図6(d)に示す順序に限定されず適宜変更可能となる。
以上のように、ジェットディスペンサによって導電性ペースト10を塗布する場合であっても、第1の領域3aに塗布する導電性ペースト10を短辺7aよりも半導体ダイ7の幅方向に長くすることができる。従って、導電性ペースト10が半導体ダイ7の側面を這い上がることを抑制できるので、イオンマイグレーションを防ぐことができる。
導電性ペースト10を塗布して半導体ダイ7を搭載した後には、大気中又は窒素雰囲気中において150℃以上且つ350℃以下(具体例として250℃)で1時間程度熱処理を行うことにより、導電性ペースト10を固化する。固化後の導電性ペースト10は、多数の空孔を有する多孔性金属となる。当該空孔の大きさは例えば1μm以上且つ10μm以下であり、焼結前の導電性ペースト10に含まれる金属紛体の直径と同程度である。
図7に示すように、本実施形態では、導電性ペースト10の多孔性金属の空孔に液状の有機材11を含浸させる(有機材を含浸させる工程)。有機材11は、ベース3及び半導体ダイ7から露出した多孔性金属を覆う。有機材11は、例えば、溶剤揮散型硬化樹脂である。
有機材11は、例えば、温度80℃以上且つ120℃以下の環境下に1時間程度晒すことにより、含有する溶剤が揮散して硬化する。係る溶剤揮散型硬化樹脂は、例えば、ニトリルゴム系接着剤、又は環状ポリオレフィン樹脂である。有機材11が溶剤揮散型硬化樹脂である場合、有機材11の表面部11aは溶剤が揮散するため硬化するが、有機材11の内部11bは揮散しないため液状に維持される。
多孔性金属材の空孔に含浸した有機材11の内部11bが液状に維持されることにより、当該液状部分はベース3及び半導体ダイ7の熱膨張率の差に伴って生じる応力を吸収することが可能となる。よって、熱サイクルによって接合界面等に破壊が生じる事態を回避することができる。また、この有機材11が介在することにより熱伝導率を高めることができる。更に、有機材11の表面部11aは硬化するため、導電性ペースト10による接合強度を高めることができる。
また、有機材11は、湿気硬化型樹脂であってもよい。湿気硬化型樹脂は、液状の状態において大気中に曝されて大気中の水分と置換反応することにより硬化する樹脂である。湿気硬化型樹脂は、例えば、シアノアクリレート系樹脂、又はシリコーンゴム系樹脂である。多孔性金属材の表面側に存在する湿気硬化型樹脂は大気中の水分と反応して硬化するが、内部側に存在する湿気硬化型樹脂は水分と反応しないため液状に維持される。
有機材11が湿気硬化型樹脂であっても、有機材11の内部11bが液状に維持されることにより、当該液状部分がベース3及び半導体ダイ7の熱伝導率の差に伴って生じる応力を吸収する。有機材11が湿気型硬化樹脂であっても前述と同様の効果が得られる。
また、有機材11は、紫外線硬化型樹脂であってもよい。紫外線硬化型樹脂は、紫外線を照射することによって硬化する樹脂である。紫外線硬化型樹脂は、例えば、アクリル系樹脂、又はエポキシ系樹脂である。多孔性金属材の空孔に液状の有機材11が含浸した後に有機材11に紫外線を照射する。
この紫外線の照射により、有機材11の表面部11aは紫外線に曝されて硬化するが、紫外線は有機材11の内部11bにまで達しないため、紫外線に曝されなかった部位の樹脂は硬化せず液状に維持される。従って、有機材11が紫外線硬化型樹脂であっても前述と同様の効果が得られる。
以上、ベース3の上に半導体ダイ7をダイボンディングする手順を説明したが、ダイボンディングは、入力整合回路6、出力整合回路8及び出力キャパシタ9等、ハウジング2の内部に搭載される全ての素子に対して行う。そして、当該素子間、入力リード4及び出力リード5に対するワイヤボンディングを行う。
図8は、ワイヤボンディングによって得られたボンディングワイヤW及び素子の電気的接続を示している。本実施形態の半導体モジュール1では、入力リード4及び入力整合回路6の間を70本程度のボンディングワイヤWが接続し、入力整合回路6及び半導体ダイ7の間を16本程度のボンディングワイヤWが接続し、半導体ダイ7と出力整合回路8の間を100本程度のボンディングワイヤWが接続し、出力整合回路8及び出力キャパシタ9の間を30本程度のボンディングワイヤWが接続し、出力キャパシタ9及び出力リード5の間を30本程度のボンディングワイヤWが接続する。なお、図8〜図12では、図示を簡略化するため各素子を適宜省略している。
高周波用の半導体モジュールでは、ワイヤWの物理的形状が重要となる。ワイヤWの終始位置、高さ、長さ、及び曲がりの形状がインピーダンスマッチングに密接に関係し、ワイヤWが振動や衝撃により変形した場合には、設計インピーダンス値からの乖離が大きくなり、所望の特性が得られなくなる。本実施形態の半導体モジュール1は、ワイヤWの変形を抑制可能な構成を備える。
半導体モジュール1では、各ボンディングワイヤWの下部が固化樹脂Rによって保護されている。固化樹脂Rにより、ボンディングワイヤW、及びボンディングワイヤWと各素子の接続部が機械的に保護されるため、接続信頼性を高めることができる。更に、固化樹脂Rが耐湿性能を有する場合には、ボンディングワイヤWの腐食を抑制することができる。
固化樹脂Rは、例えば、溶剤揮散型樹脂又は加熱硬化型樹脂である。固化樹脂Rは、揮発成分(有機溶剤)を60%以上含み、硬化成分を10%以上且つ40%以下含んでいる。固化樹脂Rの粘度は、1mPa・s以上且つ100mPa・s以下である。一般的に、オイル(潤滑油)の粘度が60mPa・S程度、エタノールの粘度が1mPa・S程度、水の粘度が0.9mPa・S程度であるから、固化樹脂Rの粘度は通常の液体程度であって十分に滑らかな状態である。
ボンディングワイヤWは、半導体ダイ7の第1の電極と入力整合回路6を接続する第1のボンディングワイヤW1、及び半導体ダイ7の第2の電極と出力整合回路8を接続する第2のボンディングワイヤW2を含む。固化樹脂Rは、第1のボンディングワイヤW1に接触する第1の固化樹脂R1と、第2のボンディングワイヤW2に接触する第2の固化樹脂R2を含む。
固化樹脂Rは、各ボンディングワイヤWの下部のみに存在し、複数のボンディングワイヤW間に跨っていない。この固化樹脂Rにより、各ボンディングワイヤWが物理的に保護され、振動や衝撃によるワイヤWの変形を抑制することができる。
固化樹脂RがボンディングワイヤWの直下のみに存在するので、高周波性能に及ぼされる影響を低減させることができる。すなわち、ベース3及び側壁2cで囲まれた空間であるキャビティSの全体に樹脂が存在する場合には、複数のボンディングワイヤWの周囲全体に樹脂が存在することになるので、ボンディングワイヤWの電気信号の伝送特性への影響が大きくなる。これに対し、本実施形態では、各ボンディングワイヤWの直下のみに固化樹脂Rが存在するので、伝送特性への影響は極めて限定的となる。
次に、ボンディングワイヤWの直下に固化樹脂Rを形成する方法について説明する。まず、図9に示すように、入力整合回路6、半導体ダイ7及び出力整合回路8等の各素子をキャビティS内の素子搭載領域Aに搭載し(素子を搭載する工程)、その後、各素子をボンディングワイヤWで接続する(ワイヤボンディングを施す工程)。そして、図10に示すように、ハウジング2の側壁2c及びベース3によって囲まれたキャビティSに液状の固化樹脂Rを充填する。
キャビティSに固化樹脂Rを充填することにより、固化樹脂Rは、毛細管現象によって各ボンディングワイヤWに集約され、また、キャビティSの隅部及び隙間部分にいきわたる。そして、図11に示すように、固化樹脂Rの揮発成分を揮発させる。固化樹脂Rが溶剤揮散型樹脂である場合には、例えば、室温に放置して揮発成分の気化を行う。
また、固化樹脂Rが加熱硬化型樹脂である場合には、熱処理を行って揮発を促進する。揮発に伴って固化樹脂Rの粘度は高くなり、その結果、図12に示すように、各ボンディングワイヤWの直下のみに固化樹脂Rが残り固化樹脂Rが固化した樹脂膜となる(固化樹脂を形成する工程)。
図13は、ボンディングワイヤW、及びボンディングワイヤWの直下の固化樹脂Rの断面を示している。図13に示すように、固化樹脂Rは、ボンディングワイヤWを薄く被覆すると共に、ボンディングワイヤWの下部からベース3に向かって延びている。ボンディングワイヤWから延びる固化樹脂Rの厚さtは、ボンディングワイヤWの直径Dよりも小さい。このように、固化樹脂Rの厚さtが薄いことにより、固化樹脂RでボンディングワイヤWを保持しつつ伝送特性への影響を低減させることができる。
以上、半導体モジュール、及び半導体モジュールの製造方法の実施形態について説明したが、本発明は、前述した実施形態に限定されない。すなわち、特許請求の範囲に記載された本発明の要旨の範囲内において種々の変形及び変更が可能であることは当業者によって容易に認識される。例えば、前述した実施形態では、有機材11及び固化樹脂Rについて説明したが、有機材11の材料、及び固化樹脂Rの材料は、互いに同一であってもよいし、互いに異なっていてもよい。
1…半導体モジュール、2…ハウジング、2a…前壁、2b…後壁、2c…側壁、3…ベース、3a…第1の領域、3b…第2の領域、3c、3e…一端、3d、3f…他端、4…入力リード、5…出力リード、6…入力整合回路、7…半導体ダイ、7a…短辺、7b…長辺、7c…基板、7d…ソース電極、7e…ゲート電極、7f…ソースビア、7g…活性領域、7h…ドレイン電極、8…出力整合回路、9…出力キャパシタ、10…導電性ペースト、11…有機材、A…素子搭載領域、B…幅、C1、C2…中央部、D…直径、R…固化樹脂、R1…第1の固化樹脂、R2…第2の固化樹脂、S…キャビティ、U1、U2…ユニット、W…ボンディングワイヤ、W1…第1のボンディングワイヤ、W2…第2のボンディングワイヤ。

Claims (5)

  1. 半導体チップと、
    前記半導体チップの電極に接続されるボンディングワイヤと、
    前記ボンディングワイヤの直下において前記ボンディングワイヤに接触する固化樹脂と、
    を備え
    前記ボンディングワイヤの直下から延びる前記固化樹脂のボンディングワイヤの断面における横方向の厚さは、前記ボンディングワイヤの直径よりも小さい、半導体モジュール
  2. さらに、前記半導体チップの入力側に搭載された入力整合回路と、前記半導体チップの出力側に搭載された出力整合回路と、のいずれか一方を少なくとも有し、
    前記ボンディングワイヤは、前記半導体チップの第1の電極と前記入力整合回路を接続する第1のボンディングワイヤと、前記半導体チップの第2の電極と前記出力整合回路を接続する第2のボンディングワイヤと、を含み、
    前記固化樹脂は、前記第1のボンディングワイヤに接触する第1の固化樹脂と、前記第2のボンディングワイヤに接触する第2の固化樹脂と、を含む、
    請求項に記載の半導体モジュール。
  3. 前記半導体チップを搭載するベースを更に備え、
    前記固化樹脂は、前記ボンディングワイヤと前記ベースの間に介在する、
    請求項1または請求項2に記載の半導体モジュール。
  4. ベースと、前記ベースの上に配置され前記ベースとの間に素子搭載領域を画定する側壁を有するハウジングとを備えた半導体モジュールの製造方法であって、
    前記素子搭載領域に素子を搭載する工程と、
    前記素子に対してワイヤボンディングを施す工程と、
    前記素子搭載領域を、粘度1mPa・s以上且つ100mPa・s以下の固化樹脂で充填する工程と、
    前記ワイヤボンディングで得られたボンディングワイヤの直下であって前記ベースと前記ボンディングワイヤの間に固化樹脂を形成する工程と、
    を備える半導体モジュールの製造方法。
  5. 前記固化樹脂は、揮発成分を60%以上含むと共に、硬化成分を10%以上且つ40%以下含んでおり、
    前記固化樹脂を形成する工程では、前記揮発成分を温度80℃以上且つ120℃以下の環境下で揮散させることによって、前記固化樹脂を形成する、
    請求項に記載の半導体モジュールの製造方法。
JP2017093366A 2017-05-09 2017-05-09 半導体モジュール、及び半導体モジュールの製造方法 Active JP6901197B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017093366A JP6901197B2 (ja) 2017-05-09 2017-05-09 半導体モジュール、及び半導体モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017093366A JP6901197B2 (ja) 2017-05-09 2017-05-09 半導体モジュール、及び半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2018190866A JP2018190866A (ja) 2018-11-29
JP6901197B2 true JP6901197B2 (ja) 2021-07-14

Family

ID=64480274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017093366A Active JP6901197B2 (ja) 2017-05-09 2017-05-09 半導体モジュール、及び半導体モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP6901197B2 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3235452B2 (ja) * 1995-03-20 2001-12-04 松下電器産業株式会社 高周波集積回路装置
CN100570871C (zh) * 2005-08-24 2009-12-16 富士通微电子株式会社 半导体器件及其制造方法
US20090032972A1 (en) * 2007-03-30 2009-02-05 Kabushiki Kaisha Toshiba Semiconductor device
JP2008251929A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 積層型半導体装置
JP5357667B2 (ja) * 2009-08-24 2013-12-04 本田技研工業株式会社 電子装置の製造方法
JP5302147B2 (ja) * 2009-09-14 2013-10-02 新日鉄住金化学株式会社 封止用エポキシ樹脂組成物および硬化物
JP2011228336A (ja) * 2010-04-15 2011-11-10 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
JP2013058606A (ja) * 2011-09-08 2013-03-28 Renesas Electronics Corp 半導体装置の製造方法
WO2013145532A1 (ja) * 2012-03-28 2013-10-03 パナソニック株式会社 樹脂パッケージ

Also Published As

Publication number Publication date
JP2018190866A (ja) 2018-11-29

Similar Documents

Publication Publication Date Title
US7466012B2 (en) Power semiconductor package
US6020637A (en) Ball grid array semiconductor package
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US20040169289A1 (en) Semiconductor device, a method of manufacturing the same and an electronic device
US9029995B2 (en) Semiconductor device and method of manufacturing the same
WO1995028740A1 (en) Electronic package having improved wire bonding capability
CN108109927B (zh) 半导体器件及其制造方法
CN107210233B (zh) 半导体器件及其制造方法
CN109168320B (zh) 半导体装置
US11626352B2 (en) Semiconductor device and method for manufacturing the same
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP6901196B2 (ja) 半導体モジュール、及び半導体モジュールの製造方法
WO2018207583A1 (ja) 半導体装置およびその製造方法
US20180122729A1 (en) High power and high frequency plastic pre-molded cavity package
JP6901197B2 (ja) 半導体モジュール、及び半導体モジュールの製造方法
JP2003133329A (ja) 半導体装置
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JP2018190867A (ja) 半導体モジュールの製造方法
JP7022541B2 (ja) 半導体装置
US10957613B2 (en) Semiconductor module and semiconductor device container
CN111081662A (zh) 一种芯片模块、电子模组及制备方法
US11069643B2 (en) Semiconductor device manufacturing method
KR101473356B1 (ko) 히트 슬러그의 접지방법
JP2023065215A (ja) 半導体装置及びその製造方法
JP2021170679A (ja) 半導体装置

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20200323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210611

R150 Certificate of patent or registration of utility model

Ref document number: 6901197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250