JP2023065215A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2023065215A JP2023065215A JP2021175883A JP2021175883A JP2023065215A JP 2023065215 A JP2023065215 A JP 2023065215A JP 2021175883 A JP2021175883 A JP 2021175883A JP 2021175883 A JP2021175883 A JP 2021175883A JP 2023065215 A JP2023065215 A JP 2023065215A
- Authority
- JP
- Japan
- Prior art keywords
- bonding material
- electrode
- semiconductor device
- semiconductor chip
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 105
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 239000011347 resin Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 229910052709 silver Inorganic materials 0.000 claims abstract description 6
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- 238000007789 sealing Methods 0.000 claims description 15
- 230000003064 anti-oxidating effect Effects 0.000 claims description 12
- 238000005245 sintering Methods 0.000 claims description 8
- 239000011810 insulating material Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 229910021364 Al-Si alloy Inorganic materials 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract description 3
- 238000005538 encapsulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 16
- 230000017525 heat dissipation Effects 0.000 description 9
- 239000002904 solvent Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 5
- 229910018125 Al-Si Inorganic materials 0.000 description 4
- 229910018520 Al—Si Inorganic materials 0.000 description 4
- 239000012790 adhesive layer Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000005987 sulfurization reaction Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4839—Assembly of a flat lead with an insulating support, e.g. for TAB
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05082—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05644—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3205—Shape
- H01L2224/32057—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8384—Sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/182—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/186—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Die Bonding (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】放熱性を向上し、放熱性のばらつきを低減することができる半導体装置及びその製造方法を得る。【解決手段】半導体チップ5の裏面電極6と導電性のダイパッド4が、Agを50-85%含有するAg接合材8により接合されている。端子2が半導体チップ5に接続されている。絶縁性の封止樹脂1がダイパッド4、半導体チップ5、Ag接合材8、及び端子2の一部を覆う。端子2は封止樹脂1から突出して先端に基板接合面を有する。Ag接合材8に接する裏面電極6の下面の外周部から金属バリ16が突出している。Ag接合材8の厚みは金属バリ16の上下方向の高さよりも2μm以上大きい。【選択図】図2
Description
本開示は、半導体装置及びその製造方法に関する。
半導体チップの裏面電極とダイパッドの接合材として一般的にはんだが使用される。特にリフローで基板実装する場合は,鉛の含有量が多い高融点はんだが使用されていた(例えば、特許文献1参照)。しかし、基板リフロー対応又は高信頼性用途などの高融点はんだが求められる用途でも、環境影響を考慮しはんだ中の鉛の含有量が規制されるようになりつつある。環境影響を考慮してAgペーストを用いた焼結結合が適用されている。
しかし、熱収縮と溶剤の揮発によりAg接合材にボイドが発生し易いという問題がある。半導体チップのダイシングにより、半導体チップの裏面電極の外周部から平面視で略環状の金属バリが突出する。この金属バリが、Agペースト中に発生した溶剤の揮発分が外気に排出されるのを阻害することが判った。ボイドの発生により放熱性の低下とばらつきが生じるという問題があった。
本開示は、上述のような課題を解決するためになされたもので、その目的は放熱性を向上し、放熱性のばらつきを低減することができる半導体装置及びその製造方法を得るものである。
本開示に係る半導体装置は、導電性のダイパッドと、半導体チップと、前記半導体チップの裏面に設けられた裏面電極と、前記裏面電極と前記ダイパッドとを接合し、Agを50-85%含有するAg接合材と、前記半導体チップに接続された端子と、前記ダイパッド、前記半導体チップ、前記Ag接合材、及び前記端子の一部を覆う絶縁性の封止樹脂とを備え、前記Ag接合材に接する前記裏面電極の下面の外周部から金属バリが突出し、前記Ag接合材の厚みは前記金属バリの上下方向の高さよりも2μm以上大きいことを特徴とする。
本開示では、Ag接合材の厚みは金属バリの上下方向の高さよりも2μm以上大きい。これにより、Agペーストを焼結した際に溶剤の揮発又は収縮により発生するボイドを放出する経路を確保することができる。このため、Ag接合材中のボイドを低減することができる。従って、放熱性を向上し、放熱性のばらつきを低減することができる。
実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る半導体装置を示す上面図である。封止樹脂1は平面視で長方形である。封止樹脂1の対向する長辺からそれぞれ端子2,3が突出している。
図1は、実施の形態1に係る半導体装置を示す上面図である。封止樹脂1は平面視で長方形である。封止樹脂1の対向する長辺からそれぞれ端子2,3が突出している。
図2は図1のI-IIに沿った断面図である。端子2,3とダイパッド4は、銅等の金属で形成された導電性のリードフレームである。ダイパッド4と端子2は連結されている。端子2と端子3は電気的に分離されている。
半導体チップ5はSi又はSiCで形成されたパワーチップである。半導体チップ5の裏面に裏面電極6が設けられ、表面に表面電極7が設けられている。Ag接合材8が半導体チップ5の裏面電極6とダイパッド4とを接合する。端子2はダイパッド4及びAg接合材8を介して半導体チップ5に接続されている。
半導体チップ9は半導体チップ5の導通を制御する制御ICである。半導体チップ9の裏面に裏面電極10が設けられ、表面に表面電極11が設けられている。Ag接合材12が半導体チップ9の裏面電極10と端子3とを接合する。端子3はAg接合材12を介して半導体チップ9に接続されている。Ag接合材8,12はAgを50-85%含有する。
ワイヤ13が半導体チップ5の表面電極7と半導体チップ9の表面電極11を電気的に接続する。ワイヤ13はCu、Al、Au等の材質で形成されている。ダイパッド4の表面に半導体チップ5が接合され、裏面に絶縁層14が接合されている。絶縁層14の裏面に放熱板15が接合されている。放熱板15は例えば銅材で形成されている。
絶縁性の封止樹脂1が、ダイパッド4、半導体チップ5,9、Ag接合材8,12、ワイヤ13及び端子2,3の一部を覆う。放熱板15の裏面は封止樹脂1から露出しており、半導体チップ5の通電時の発熱を外部に放熱する。封止樹脂1の側面から突出した端子2,3は下方に屈折する。端子2,3の先端部は封止樹脂1より低い位置に調整され、封止樹脂1の裏面又は放熱板15と平行な基板接合部を有する。基板接合面を有することでパッケージを基板に面実装できる。
図3は、実施の形態1に係る半導体装置の半導体チップを拡大した断面図である。裏面電極6は、半導体チップ5側から順に積層されたオーミック電極6a、接着層6b及び酸化防止電極6cを有する。オーミック電極6aは半導体チップ5にオーミック接合される。最表面の酸化防止電極6cがAg接合材8に接する。裏面電極6の下面の外周部から平面視で略環状の金属バリ16が下方に突出している。Ag接合材8の厚みtは金属バリ16の上下方向の高さhよりも2μm以上大きい。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。図4及び図5は、実施の形態1に係る半導体装置の製造方法を示す断面図である。
まず、図4に示すように、ダイシングブレード17を用いて半導体ウェハ18をダイシングして個々の半導体チップ5に分割する。この際に裏面電極6が高温により変形して金属バリ16となる。
次に、図5に示すように、導電性のダイパッド4の上にAgペースト19を塗布する。裏面電極6を有する半導体チップ5をAgペースト19の上に載せる。Agペースト19を200℃で2時間程度加熱してダイパッド4と裏面電極6を焼結接合する。焼結後のAgペースト19がAg接合材8となる。ダイパッド4の上に塗布するAgペースト19の厚みは、焼結後のAg接合材8の厚みが金属バリ16の上下方向の高さよりも2μm以上大きくなるように設定する。
焼結前のAgペースト19の粘度は20Pa・S以上、望ましくは25Pa・S程度であることが好ましい。このように粘度の高いAgペースト19を使用することで、少ない量でAgペースト19を厚くすることができる。また、Agペースト19の供給量を削減することができる。これにより、Agペースト19の供給過多によるAgペースト19の飛び散り、半導体チップ5の表面への回り込み、又はダイパッド4の裏面への回り込みを防ぎ、半導体チップ5の傾き等を回避することができる。なお、Agペースト19の厚み上限値は、パッケージ高さ、ダイパッド4の面積、ペースト粘度、半導体チップ5の傾き精度などで決まる。
なお、Agペースト19は溶剤を含むため焼結後のAg含有率が85%以下となるが、ペーストでないAg接合材はAg含有率が85%より高くなる。ペーストでないAg接合材を用いた場合にはボイドの課題が無いため、本開示の対象外である。
図6は、実施の形態1に係るパッケージが絶縁基板に面実装された状態を示す断面図である。絶縁基板20は、絶縁材21と、絶縁材21の表面に設けられた金属配線22とを有する。封止樹脂1から突出した端子2の基板接合面が、導電性の接合材23により金属配線22に接合されている。
Agを50-85%含有するAg接合材8の再溶融温度は960度である。一方、接合材23は例えば鉛95%半田であり、その溶融温度は300度である。従って、接合材23の溶融温度はAg接合材8の再溶融温度よりも低い。
ダイパッド4と裏面電極6をAg接合材8により接合し樹脂封止した後に、封止樹脂1から突出した端子2,3を接合材23により金属配線22に接合する。このリフロー時にパッケージ内のAg接合材8も高温に曝される。そこで、リフローにより端子2,3を金属配線22に接合する際の加熱温度をAg接合材8の再溶融温度よりも低くする。これにより、Ag接合材8の再溶融を防止することができる。Ag接合材8が再溶融しないため、製品の信頼性を高く保つことができる。従って、面実装の半導体装置においてAg接合材8を適用するメリットは大きい。
以上説明したように、本実施の形態では、Ag接合材8の厚みは金属バリ16の上下方向の高さよりも2μm以上大きい。これにより、Agペースト19を焼結した際に溶剤の揮発又は収縮により発生するボイドを放出する経路を確保することができる。このため、Ag接合材8中のボイドを低減することができる。従って、放熱性を向上し、放熱性のばらつきを低減することができる。
Ag接合材8の厚みが金属バリ16の高さよりも2μm以上大きいとボイドが減少傾向となり、5μm以上大きいとボイドが大幅に減少するという結果が得られている。従って、Ag接合材8の厚みが金属バリ16の高さよりも5μm以上大きいことが好ましい。
金属バリ16の高さは裏面電極6の厚みと比例する。Al-Si、Ti、Ni、Auを積層した裏面電極6を用いて実験した結果、以下のような裏面電極6の厚みと金属バリ16の高さの関係が得られた。なお、Al-Si層は、Si/SiC基板とのオーミック性が良い、即ち接触抵抗が低いオーミック電極6aである。Au層は酸化防止電極6cであり、Ti層及びNi層は接着層6bである。Al-Si層の厚みは800μmで固定し、Au層、Ti層及びNi層のトータル厚みを変更した。なお、下記データでは、裏面電極6の積層構造のうちオーミック電極6aを除いた酸化防止電極6cと接着層6bの合計厚みを記載している。
裏面電極6のトータル厚みを薄くすることで金属バリ16の発生を抑制できることが分かった。オーミック電極6aは100μm以下とすることも可能であり、酸化防止電極6cの材質の選択次第では省略可能である。オーミック電極6aを薄くした場合も、酸化防止電極6cと接着層6bの合計厚みを削減した場合と同様に、金属バリ16を抑制できることを確認している。
また、裏面電極6の厚みを1650μm(サンプル1)以下とすることで、裏面電極6の下面全体に占めるボイドの占有面積を下げられることが分かった。従って、裏面電極6の厚みは1650μm以下とすることが望ましい。裏面電極6の厚みは1000μm以下が更に望ましく、100μm以下が最も望ましい。また、金属バリ16の高さを小さくすることでAg接合材8の厚みを薄くできるため、熱抵抗とコストを低減することもできる。
また、裏面電極6は、1層のオーミック電極6aと、1層の酸化防止電極6cとの積層構造でもよい。Ti,Ni等の接着層6bが無いため、裏面電極6のトータル厚みを抑制することができる。例えば、オーミック電極6aがAl-Si、酸化防止電極6cがAuの積層構造の場合、その合計厚みを100μm以下とすることができる。
オーミック電極6aは、Si/SiCとオーミック接触可能なAl-Si以外の金属に変更してもよい。酸化防止電極6cは、酸化及び硫化対策が可能なAu以外の金属、例えばAgに変更してもよい。また、Ag接合材8に接する酸化防止電極6cはAg層でもよい。これにより、裏面電極6とAg接合材8との密着性及び導通性を向上させることができる。また、オーミック電極6aはAg合金層でもよい。これにより、半導体チップ5と裏面電極6との間のオーミック性を確保することができる。
裏面電極6の最表面の酸化防止電極6cがAu層であれば、裏面電極6の酸化/硫化防止が可能であり、裏面電極6とダイパッド4の電気的及び機械的接合を安定的に確保することもできる。
裏面電極6は、半導体チップ5側からAg合金-Ag-Auが積層された構造、又は、Ag合金-Auが積層された構造でもよい。これにより、材料点数が少なく、製造性が高く、コストを削減できる。また、裏面電極6の厚みを薄くして、金属バリ16の高さを小さくしてボイドを低減することができる。また、Ag合金はSiとオーミックコンタクトが得られるため、Al-Si,Ti,Ni層を削減することができる。
実施の形態2.
図7は、実施の形態2に係る半導体装置の半導体チップの実装部分を拡大した断面図である。裏面電極6の端部は半導体チップ5の裏面の端部よりも内側に配置されている。図では矩形のパワーチップの2辺のみの端部を示しているが残りの2辺の端部でも同様に裏面電極6の端部は半導体チップ5の裏面の端部よりも内側に配置されている。裏面電極6には金属バリ16が存在しない。その他の構成は実施の形態1と同様である。
図7は、実施の形態2に係る半導体装置の半導体チップの実装部分を拡大した断面図である。裏面電極6の端部は半導体チップ5の裏面の端部よりも内側に配置されている。図では矩形のパワーチップの2辺のみの端部を示しているが残りの2辺の端部でも同様に裏面電極6の端部は半導体チップ5の裏面の端部よりも内側に配置されている。裏面電極6には金属バリ16が存在しない。その他の構成は実施の形態1と同様である。
図8は、実施の形態2に係る半導体装置の製造工程を示す断面図である。半導体ウェハ18に裏面電極6を形成する際に、後に半導体チップ5の端部となる位置に裏面電極6を形成しないようにパターニングする。半導体ウェハ18をダイシングして個々の半導体チップ5に分割する際に裏面電極6がダイシングされない。このため、裏面電極6に金属バリ16が形成されない。従って、Agペースト19を焼結した際に溶剤の揮発又は収縮により発生するボイドを放出する経路を確保することができる。このため、Ag接合材8中のボイドを低減することができる。従って、放熱性を向上し、放熱性のばらつきを低減することができる。また、金属バリ16が存在しないことでAg接合材8の厚みを小さくできるため、熱抵抗とコストを低減することもできる。
なお、半導体チップ5は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップは、耐電圧性及び許容電流密度が高いため、小型化できる。この小型化された半導体チップを用いることで、この半導体チップを組み込んだ半導体装置も小型化・高集積化できる。また、半導体チップの耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体装置を更に小型化できる。また、半導体チップの電力損失が低く高効率であるため、半導体装置を高効率化できる。
1 封止樹脂、2 端子、4 ダイパッド、5 半導体チップ、6 裏面電極、6a オーミック電極、6c 酸化防止電極、8 Ag接合材、16 金属バリ、19 Agペースト、21 絶縁材、20 絶縁基板、22 金属配線、23 接合材
Claims (14)
- 導電性のダイパッドと、
半導体チップと、
前記半導体チップの裏面に設けられた裏面電極と、
前記裏面電極と前記ダイパッドとを接合し、Agを50-85%含有するAg接合材と、
前記半導体チップに接続された端子と、
前記ダイパッド、前記半導体チップ、前記Ag接合材、及び前記端子の一部を覆う絶縁性の封止樹脂とを備え、
前記端子は前記封止樹脂から突出して先端に基板接合面を有し、
前記Ag接合材に接する前記裏面電極の下面の外周部から金属バリが突出し、
前記Ag接合材の厚みは前記金属バリの上下方向の高さよりも2μm以上大きいことを特徴とする半導体装置。 - 前記Ag接合材の厚みは前記金属バリの上下方向の高さよりも5μm以上大きいことを特徴とする請求項1に記載の半導体装置。
- 前記金属バリを除いた前記裏面電極の厚みは1650μm以下であることを特徴とする請求項1又は2に記載の半導体装置。
- 前記裏面電極は、前記半導体チップにオーミック接合されたオーミック電極と、前記Ag接合材に接する酸化防止電極との積層構造であることを特徴とする請求項1~3の何れか1項に記載の半導体装置。
- 前記裏面電極は、1層の前記オーミック電極と1層の前記酸化防止電極のみからなることを特徴とする請求項4に記載の半導体装置。
- 前記オーミック電極はAl-Si又はAg合金で形成されていることを特徴とする請求項4又は5に記載の半導体装置。
- 前記酸化防止電極はAuで形成されていることを特徴とする請求項4~6の何れか1項に記載の半導体装置。
- 前記酸化防止電極はAgで形成されていることを特徴とする請求項4~6の何れか1項に記載の半導体装置。
- 導電性のダイパッドと、
半導体チップと、
前記半導体チップの裏面に設けられた裏面電極と、
前記裏面電極と前記ダイパッドとを接合し、Agを50-85%含有するAg接合材と、
前記半導体チップに接続された端子と、
前記ダイパッドの一部、前記半導体チップ、及び前記Ag接合材を覆う絶縁性の封止樹脂とを備え、
前記端子は前記封止樹脂から突出して先端に基板接合面を有し、
前記裏面電極の端部は前記半導体チップの裏面の端部よりも内側に配置されていることを特徴とする半導体装置。 - 絶縁材と、前記絶縁材の表面に設けられた金属配線とを有する絶縁基板を備え、
前記端子の前記基板接合面は導電性の接合材により前記金属配線に接合され、
前記接合材の溶融温度は前記Ag接合材の再溶融温度よりも低いことを特徴とする請求項1~9の何れか1項に記載の半導体装置。 - 前記半導体チップはワイドバンドギャップ半導体によって形成されていることを特徴とする請求項1~10の何れか1項に記載の半導体装置。
- 請求項1~8の何れか1項に記載の半導体装置を製造する方法であって、
前記ダイパッドの上にAgペーストを塗布する工程と、
前記半導体チップを前記Agペーストの上に載せる工程と、
前記Agペーストを加熱して前記ダイパッドと前記半導体チップの前記裏面電極を焼結接合する工程とを備え、
焼結後の前記Agペーストが前記Ag接合材であり、
前記ダイパッドの上に塗布する前記Agペーストの厚みは、焼結後の前記Ag接合材の厚みが前記金属バリの上下方向の高さよりも2μm以上大きくなるように設定することを特徴とする半導体装置の製造方法。 - 焼結前の前記Agペーストの粘度は20Pa・S以上であることを特徴とする請求項12に記載の半導体装置の製造方法。
- 請求項10に記載の半導体装置を製造する方法であって、
前記ダイパッドと前記裏面電極を前記Ag接合材により接合した後に、前記端子の前記基板接合面を前記接合材により前記金属配線に接合する工程を備え、
リフローにより前記端子を前記金属配線に接合する際の加熱温度は、前記Ag接合材の再溶融温度よりも低いことを特徴とする半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021175883A JP2023065215A (ja) | 2021-10-27 | 2021-10-27 | 半導体装置及びその製造方法 |
US17/853,813 US20230132056A1 (en) | 2021-10-27 | 2022-06-29 | Semiconductor device and method for manufacturing the same |
DE102022120253.4A DE102022120253A1 (de) | 2021-10-27 | 2022-08-11 | Halbleitervorrichtung und Verfahren zu deren Herstellung |
CN202211297992.XA CN116031227A (zh) | 2021-10-27 | 2022-10-21 | 半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021175883A JP2023065215A (ja) | 2021-10-27 | 2021-10-27 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023065215A true JP2023065215A (ja) | 2023-05-12 |
Family
ID=85795929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021175883A Pending JP2023065215A (ja) | 2021-10-27 | 2021-10-27 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230132056A1 (ja) |
JP (1) | JP2023065215A (ja) |
CN (1) | CN116031227A (ja) |
DE (1) | DE102022120253A1 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4146785B2 (ja) | 2003-11-19 | 2008-09-10 | 三菱電機株式会社 | 電力用半導体装置 |
JP7310698B2 (ja) | 2020-05-01 | 2023-07-19 | 株式会社豊田自動織機 | 流体機械 |
-
2021
- 2021-10-27 JP JP2021175883A patent/JP2023065215A/ja active Pending
-
2022
- 2022-06-29 US US17/853,813 patent/US20230132056A1/en active Pending
- 2022-08-11 DE DE102022120253.4A patent/DE102022120253A1/de active Pending
- 2022-10-21 CN CN202211297992.XA patent/CN116031227A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
DE102022120253A1 (de) | 2023-04-27 |
CN116031227A (zh) | 2023-04-28 |
US20230132056A1 (en) | 2023-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8466548B2 (en) | Semiconductor device including excess solder | |
JP6755386B2 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
US8828804B2 (en) | Semiconductor device and method | |
US8637379B2 (en) | Device including a semiconductor chip and a carrier and fabrication method | |
TW201240031A (en) | Microelectronic packages with enhanced heat dissipation and methods of manufacturing | |
CN109616460B (zh) | 电力用半导体装置 | |
US20080029875A1 (en) | Hermetically sealed semiconductor device module | |
US20120074563A1 (en) | Semiconductor apparatus and the method of manufacturing the same | |
JP7204174B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20020095053A (ko) | 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법 | |
JP2012138470A (ja) | 半導体素子、半導体装置および半導体装置の製造方法 | |
JP2018006492A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2023065215A (ja) | 半導体装置及びその製造方法 | |
JP2020129605A (ja) | 半導体モジュール、半導体装置及び半導体装置の製造方法 | |
CN111433910B (zh) | 半导体装置以及半导体装置的制造方法 | |
JP6924432B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4861200B2 (ja) | パワーモジュール | |
CN112310053B (zh) | 半导体装置 | |
JP3446829B2 (ja) | 半導体装置 | |
US20220310409A1 (en) | Method to connect power terminal to substrate within semiconductor package | |
JP6119553B2 (ja) | 電力用半導体装置およびその製造方法 | |
US11069643B2 (en) | Semiconductor device manufacturing method | |
US20230317670A1 (en) | Packaged electronic devices having transient liquid phase solder joints and methods of forming same | |
CN116913790A (zh) | 制造封装体的方法和封装体 | |
CN115692366A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231106 |