CN116913790A - 制造封装体的方法和封装体 - Google Patents

制造封装体的方法和封装体 Download PDF

Info

Publication number
CN116913790A
CN116913790A CN202310395528.2A CN202310395528A CN116913790A CN 116913790 A CN116913790 A CN 116913790A CN 202310395528 A CN202310395528 A CN 202310395528A CN 116913790 A CN116913790 A CN 116913790A
Authority
CN
China
Prior art keywords
connection structure
metal connection
package
metal
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310395528.2A
Other languages
English (en)
Inventor
黄志洋
C·Y·刘
李瑞家
J·V·苏赛普拉卡萨姆
陈慧琴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN116913790A publication Critical patent/CN116913790A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/182—Disposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

公开了一种制造封装体(100)的方法，其中，所述方法包括：在牺牲载体(108)上施加金属连接结构(102)，所述金属连接结构(102)包括焊接材料或烧结材料；在金属连接结构(102)上安装电子部件(104)；通过包封材料(106)包封电子部件(104)和金属连接结构(102)两者的至少一部分；以及然后去除牺牲载体(108)，以便暴露金属连接结构(102)的至少一部分。

Description

制造封装体的方法和封装体
技术领域
各种实施例总体上涉及封装体和制造封装体的方法。
背景技术
传统的电子系统可以包括焊接在诸如引线框架的芯片载体上的电子部件，并且可以可选地使用模制化合物作为包封材料来模制。
发明内容
可能需要以简单高效的方式制造高性能的封装体。
根据一个示例性实施例，提供了一种制造封装体的方法，其中，所述方法包括：在牺牲载体上施加包括焊接材料或烧结材料的金属连接结构，在金属连接结构上安装电子部件，通过包封材料包封电子部件和金属连接结构两者的至少一部分，然后去除牺牲载体以便暴露金属连接结构的至少一部分。
根据另一个示例性实施例，提供了一种封装体，其包括金属连接结构、安装在金属连接结构上的电子部件以及包封电子部件和金属连接结构两者的至少一部分的包封材料，其中，金属连接结构的暴露部分包括金属间化合物。
根据一个示例性实施例，通过在牺牲载体或临时载体上施加可焊接或可烧结金属连接结构，可以使简单且高效的封装体制造成为可能，其中，牺牲载体或临时载体稍后将在完成制造过程之前被去除。在将电子部件组装到所施加的金属连接结构上并随后包封以将各部分牢固地保持在一起之后，可以去除牺牲载体以使金属连接结构至少部分可触及。所述暴露工艺可以简化随后封装体与外围电子设备的电耦合和机械耦合。上述制造工艺可以确保所制造的封装体具有紧凑设计，因为牺牲载体可以被去除从而可以获得具有小尺寸的无载体封装体。
有利地，当牺牲载体包括或由金属材料组成时，金属间化合物可以形成为牺牲载体与可焊接或可烧结金属连接结构之间的界面。这样的金属间化合物可以在要制造好的封装体中暴露并且可以促进封装体与诸如印刷电路板的外围电子设备的电连接和机械连接。描述性地讲，当实施适当的金属牺牲载体时，金属间化合物的存在可以是上述制造方法的实施例的区别点。
进一步示例性实施例的描述
在下文中，将解释所述方法和封装体的进一步的示例性实施例。
在本申请的上下文中，术语“封装体”可以特别地表示包括一个或多个被包封材料至少部分地包封的电子部件的电子器件。例如，这样的封装体可以是模块。
在本申请的上下文中，术语“金属连接结构”可以特别地表示能够在封装体和外围电子设备、例如安装基座(例如印刷电路板)之间直接或间接建立机械连接和/或电连接的任何金属结构。例如，金属连接结构可以包括焊接材料、烧结材料、导电胶或任何其它具有连接能力的金属介质。
在本申请的上下文中，术语“包括焊接材料或烧结材料的金属连接结构”可以特别地表示能够建立焊接连接或烧结连接的金属连接结构。焊料可以是用于在金属元件之间建立永久接合的可熔金属合金。焊料可以熔化以便在冷却后粘附和连接金属元件。因此，焊料可以是适合焊接的合金并且可以具有比被结合的金属元件低的熔点。烧结材料可以表示适合于通过烧结在金属元件之间建立连接的材料。烧结可表示通过热和/或压力压实和形成固体材料块而不将其熔化至液化点的工艺。在烧结过程中，材料中的原子可扩散跨过颗粒的边界，将颗粒熔合在一起并形成一个固体块。焊接材料可以包括粒状颗粒。
在本申请的上下文中，术语“牺牲载体”可以特别地表示临时支撑结构，金属连接结构和至少一个电子部件可以在包封之前组装在所述临时支撑结构上。在包封之后，可以部分或全部地去除或牺牲掉牺牲载体，使得牺牲载体的材料没有或不是全部形成要制造好的封装体的一部分。
在本申请的上下文中，术语“电子部件”可以特别地包括半导体芯片(特别是功率半导体芯片)、有源电子器件(例如晶体管)、无源电子器件(例如电容或电感或欧姆电阻)、传感器(例如麦克风、光传感器或气体传感器)、致动器(例如扬声器)和微机电系统(MEMS)。然而，在其它实施例中，电子部件也可以是不同类型的，例如机电构件、特别是机械开关等。
在本申请的上下文中，术语“包封材料”可以特别地表示围封电子部件的至少一部分、金属连接结构的至少一部分和/或牺牲载体的至少一部分的基本电绝缘且优选导热材料。例如，包封材料可以是模制化合物并且可以例如通过传递模制来产生。或者，包封材料可以是通过浇铸形成的浇铸化合物。
在本申请的上下文中，术语“金属间化合物”可以特别地表示可靠地连接部件和载体并且包括多种不同金属成分的复合材料。例如，这种金属间化合物可以由可焊接或可烧结材料(例如包括锡)和至少一种源自金属牺牲载体的额外金属(例如铜)形成。例如，金属间化合物可以是至少两种不同金属间材料、例如锡、钯、金、银、镍和/或铜的混合物。例如，金属间化合物可以形成金属间网状结构，即金属基体中不同金属材料的金属结构的网络。
在一个实施例中，所述方法包括提供在至少高达300℃的温度下保持稳定的牺牲载体。这可以确保牺牲载体能够经受住用于处理金属连接结构的焊接材料或烧结材料的回流工艺和/或模制工艺。
在一个实施例中，所述方法包括提供为带、板和框架的中的一种的牺牲载体。牺牲载体可以具有平面形状。提供平面带、板或框架作为牺牲载体可以简化制造过程。
在一个实施例中，所述方法包括提供包含金属(特别是铜)和/或陶瓷的牺牲载体。例如，载体包括引线框架结构(例如由铜制成)。因此，牺牲载体可以实施为图案化的金属板并因此以简单且易于加工的方式实施。然而，牺牲载体可以替代性地以另一种方式实施，例如作为中央电绝缘导热片(例如由陶瓷制成)，在其一个或两个相反的主表面上覆盖有导电层(例如铜或铝层)。例如，牺牲载体可以实施为DAB(直接铝接合)、DCB(直接铜接合)衬底等。此外，牺牲载体还可以被配置为活性金属钎焊(AMB)衬底。
在一个实施例中，所述方法包括通过包括沉积和印刷、特别是模板印刷、丝网印刷或喷墨印刷的组中的至少一种施加金属连接结构。优选地，金属连接结构可以印刷为牺牲载体上的一个或多个焊盘。模板印刷可以表示在牺牲载体上沉积金属连接结构(例如焊膏或烧结膏)以建立与一个或多个随后组装的电子部件的电连接的工艺。丝网印刷可以表示这样一种印刷技术，其中，网用于将金属连接结构转移到牺牲载体上，除了通过阻挡模板使金属连接结构不可渗透的区域之外。刀片或刮板可以在丝网上移动，以在印刷期间用金属连接结构填充开放的网孔。喷墨印刷可以表示通过将墨水型金属连接结构的液滴推进到牺牲载体上来创建印刷材料的图像的印刷工艺。
在一个实施例中，所述方法包括通过至少一个部件接触部将电子部件安装在金属连接结构上。这样的部件接触部可以是用作用于传输和/或接收信号或电能的部件接口的导电结构。例如，这样的部件接触部可以包括至少一个金属柱(例如铜柱)、至少一个金属凸块或金属球、和/或至少一个金属焊盘(特别是具有圆形或矩形几何形状)。
在一个实施例中，所述方法包括将至少一个部件接触部插入到金属连接结构中。特别地，所述至少一个部件接触部可以被压入或浸入仍然以可变形状态存在、例如作为膏状物的金属连接结构中。这可以允许在电子部件和金属连接结构之间建立可靠的大面积电连接。
在一个实施例中，所述方法包括在安装之后重新调整金属连接结构的轮廓。在用于在牺牲载体上施加金属连接结构的沉积或印刷工艺之后，可以通过对金属连接结构的特定处理来调整金属连接结构的至少一种物理特性。例如，重新调整可以是金属连接结构的重新成形。
在一个实施例中，所述方法包括通过包括固化工艺、回流工艺和扩散接合的组中的至少一种来重新调整金属连接结构的轮廓。特别地，重新调整金属连接结构的轮廓的工艺可涉及加热到升高的温度，例如高于200℃。例如，当金属连接结构是焊料结构时，回流工艺可以是回流焊接。特别地，回流焊接可以表示其中使用焊膏(即粉末状焊料和助焊剂的粘性混合物)来形成与所述至少一个电子部件的连接的工艺。通过对封装体的预成型体进行受控加热，焊膏在熔融状态下回流，形成永久焊料接合部。扩散接合可以表示用于结合不同金属结构的固态熔接技术。扩散接合可以基于固态扩散进行操作，其中，两个固态金属表面的原子在低于所涉及材料的熔化温度的升高的温度下相互散布。
在一个实施例中，所述方法包括通过选择性地在与所述至少一个电子部件的连接区域中局部加厚金属连接结构来重新调整金属连接结构的轮廓。特别地，重新调整可以是轮廓的调整，以在牺牲载体与电子部件的导电部件接触部之间具有与别处较薄的金属连接结构相比较厚的金属连接结构部分。这可以提高所制造的封装体的电可靠性。因此，金属连接结构可以在与电子部件的连接区域中局部加厚。例如，金属连接结构在横截面剖视图中是大致三角形形状(例如参见图1或图7)。
在一个实施例中，所述方法包括在与牺牲载体的界面处于金属连接结构中形成金属间化合物，特别是通过使牺牲载体的材料扩散或迁移到金属连接结构中。包括牺牲载体和金属连接结构两者的金属材料的金属间化合物的形成可以进一步提高所述金属间化合物所贡献的电连接的可靠性。
在一个实施例中，所述方法包括在包封之前在金属连接结构的暴露的表面区域中形成介电膜。相应地，所述封装体可以包括在所述金属连接结构的表面区域中的被所述包封材料覆盖的介电膜。例如，所述介电膜可以是在上述重新调整工艺期间、特别是在升高的温度的氧气环境中执行时，在金属连接结构的暴露表面上形成的金属氧化物层。有利地，这种介电膜可以在重新调整工艺期间限制并从而控制加热的金属连接结构的材料流动。
在一个实施例中，所述方法包括通过选择性蚀刻、研磨、释放和剥离中的至少一种去除牺牲载体。例如，可以通过选择性铜蚀刻去除由铜制成的牺牲载体。通过选择性蚀刻工艺，可以确保仅去除牺牲载体的材料，而基本上没有去除封装体的预成型体的其它材料。也可以通过从背面对封装体的预成型体进行背面研磨来机械去除牺牲载体。也可以从背面释放牺牲载体，例如通过压力和/或升高的温度触发。此外，可以将牺牲载体从封装体的其余部分拉离。
在一个实施例中，所述方法包括使用金属连接结构的位于与牺牲载体的界面处的金属间化合物作为停止层来去除牺牲载体。有利地，包括来自牺牲载体和来自金属连接结构的金属材料的金属间化合物可以具有比所涉及的单独金属结构更大的硬度。因此，金属间化合物可能非常适合用作停止层，用于限定牺牲载体材料去除工艺停止的停止位置。这使得工艺控制更加精确和简单。
在一个实施例中，所述方法包括在去除之后选择性地将表面覆层施加到金属连接结构的暴露的表面区域。例如，表面覆层可以是被配置为保护金属连接结构或金属间化合物免于氧化的导电材料。此外，表面覆层可以提高可焊性、电可靠性和性能。例如，这种表面覆层可以由锡或镍钯金制成。
在一个实施例中，所述方法包括形成图案化的介电保护层、特别是焊料阻挡物，用于暴露金属连接结构的至少一个限定表面区域或金属连接结构上的表面覆层的至少一个限定表面区域。有利地，这样的焊料阻挡物可以实施为施加到暴露的金属连接结构或金属间化合物的一部分的漆状聚合物膜，以防止紧密间隔开的焊盘之间的不期望的焊料桥。
在一个实施例中，金属连接结构包括或由互连的粒状材料、优选地可烧结粒状材料组成。这样的实施例在图2中示出。特别地，使用互连的粒状材料来形成金属连接结构可以允许形成更方形的焊盘并且可以降低短路风险。
在一个实施例中，封装体包括形成在金属间化合物上的电连接凸块、特别是焊料凸块。这样的电连接凸块可以允许通过其间的焊接连接等方式将封装体电安装在诸如印刷电路板的安装基座上。
在一个实施例中，封装体包括多个电子部件，每个电子部件安装在多个金属连接结构中的至少一个相应的金属连接结构上。因此，不止一个电子部件可以被包封在封装体中。例如，共同的封装体的不同电子部件可以相互电耦合以进行功能协作。
在一个实施例中，电子部件安装在多个空间上分离的金属连接结构上。通过这样的配置，可以正确地将电子部件与多个焊盘或其它种类的部件接触部电连接。
在一个实施例中，电子部件的有源区域面向金属连接结构或背离金属连接结构。电子部件的有源区域可以是至少一个集成电路单片集成在其中的半导体衬底的一部分。当有源区域面向金属连接结构时(例如参见图1的倒装芯片配置)，导电连接路径非常短。然而，有源区域也可能背离金属连接结构(如图16所示)。在这种情况下，有源区域和金属连接结构之间的电连接可以由一个或多个连接导线或者一个或多个夹形成。
在一个实施例中，金属间化合物的垂直厚度在5μm至50μm的范围内、特别地在10μm至30μm的范围内、更特别地在10μm至20μm的范围内。有利地，所述金属间化合物可以具有非常低的厚度。这使电子系统在垂直方向上保持紧凑，并确保电子系统的高机械可靠性、热可靠性和电可靠性。
在一个实施例中，所述至少一个电子部件中的至少一个是裸露的裸片。通过将所述至少一个电子部件实施为非包封芯片、即没有附加介电包封材料的纯半导体芯片，可以进一步提高封装体的紧凑性。
在一个实施例中，电子系统包括安装在金属连接结构上或安装在不同的金属连接结构上的多个(特别是电子)部件。因此，封装体可以包括一个或多个电子部件(例如至少一个无源部件、例如电容器和至少一个有源部件、例如半导体芯片)。
在一个实施例中，提供了一种电子器件，其包括上述封装体和安装基座(例如印刷电路板，PCB)，所述封装体安装在所述安装基座上并被电耦合。这种安装基座可以是用作封装体的机械基座的电子板。
在一个实施例中，封装体被配置为功率模块、例如模制功率模块。例如，电子系统的一个示例性实施例可以是智能功率模块(IPM)。封装体的另一个示例性实施例是双列直插式电子系统(DIP)。
在一个实施例中，电子部件被配置为功率半导体芯片。因此，电子部件(例如半导体芯片)可以用于例如汽车领域中的功率应用场合且可以例如具有至少一个集成绝缘栅双极晶体管(IGBT)和/或至少一个另一类型的晶体管(例如MOSFET、JFET等)和/或至少一个集成二极管。这种集成电路元件可以例如以硅技术或基于宽带隙半导体(例如碳化硅)制成。半导体功率芯片可包括一个或多个场效应晶体管、二极管、逆变器电路、半桥、全桥、驱动器、逻辑电路、其它器件等。
作为形成电子部件的基础的衬底或晶片，可以使用半导体衬底、特别是硅衬底。或者，可以提供氧化硅或其它绝缘体衬底。也可以实施锗衬底或III-V半导体材料。例如，示例性实施例可以以GaN或SiC技术实施。
从结合附图的以下描述和所附权利要求中，上述和其它目的、特征和优点将变得显见，其中相同的部分或元件由相同的附图标记表示。
附图说明
所包括的附图用以提供对示例性实施例的进一步理解并构成说明书的一部分，其示出了示例性实施例。
在附图中：
图1示出了根据一个示例性实施例的封装体的剖视图。
图2示出了根据另一个示例性实施例的封装体的剖视图。
图3至图10是根据一个示例性实施例的在制造封装体、例如如图1所示的封装体的过程中获得的结构的剖视图。
图11示出了根据又一示例性实施例的封装体的剖视图。
图12至图14是根据一个示例性实施例的封装体在制造过程中获得的结构的附视图。
图15示出了根据又一示例性实施例的封装体的剖视图。
图16示出了根据又一示例性实施例的封装体的剖视图。
具体实施方式
附图中的图示是示意性的而不是按比例的。
图1示出了根据一个示例性实施例的封装体100的剖视图。
封装体100包括电子部件104。例如，电子部件104是半导体芯片、例如半导体功率芯片(例如用于功率应用场合的MOSFET芯片)。
电子部件104具有部件接触部110(例如导电柱或焊盘)，用于为电子部件104内部的集成电路元件提供电接触部。
每个部件接触部110安装在金属连接结构102中的相应一个上并与其电耦合。因此，电子部件104的不同的部件接触部110分别安装在多个空间上分离的金属连接结构102中的指定的一个上并与其电耦合。每个金属连接结构102可以包括焊接材料、例如锡。在所示实施例中，每个金属连接结构102在图1的所示剖视图中具有大致三角形形状。更特别地，每个金属连接结构102在与电子部件104的相应一个部件接触部110的连接区域中局部加厚。这可以提高连接接触部110和金属连接结构102之间的电连接的可靠性。
电子部件104在图1中以倒装芯片的配置方式安装。因此，电子部件104的有源区域位于电子部件104的底部主表面上，因而，面向金属连接结构102。这使得电连接路径较短并且有助于封装体100的紧凑设计。
包封材料106包封电子部件104、包括其部件接触部110，并且包封金属连接结构102的一部分。例如，包封材料106可以是模制化合物。
金属连接结构102的暴露在包封材料106之外的一部分包括被实施为多金属膜的金属间化合物112。金属间化合物112包括可焊接材料、例如锡，金属连接结构102的其余部分由可焊接材料、例如锡制成。此外，金属间化合物112包括另一种金属材料、例如铜，它是在完成封装体100制造之前已经从封装体100中去除的临时铜载体(参见图3中的附图标记108)的残留物。金属间化合物112具有高的硬度，这提高了封装体100的机械可靠性，促进了封装体100的可靠电连接，并且可以在去除牺牲载体108的选择性蚀刻工艺中附加性地用作停止层(参见图8)。
如图1的局部放大部分124所示，封装体100包括在每个相应的金属连接结构102的表面区域中的介电膜114，其被包封材料106覆盖。有利地，介电膜114可以是金属连接结构102的氧化的金属材料，其可以在制造过程中重新成形大致三角形的金属连接结构102期间限制焊料流动，如下面更详细地描述的。
此外，金属连接结构102的外表面的一部分被表面覆层116、例如镍钯金覆盖，用于保护封装体100的导电表面免于氧化或腐蚀。此外，封装体100包括图案化的介电保护层118，其可以实施为焊料阻挡物并且可以用于仅暴露金属连接结构102上的表面覆层116的限定的表面区域。图案化的介电保护层118可防止不期望的焊料桥等。更特别地，图案化的介电保护层118可以限定期望的间距并且可以去除焊盘边界处的缺陷。
由于在完成封装体100的制造之前去除了牺牲载体108，所以封装体100是无载体封装体、即不包括任何载体。有利地，这使得封装体100实现紧凑设计。
下面将参考图3至图10描述用于制造图1的封装体100的方法。
图2示出了根据另一个示例性实施例的封装体100的剖视图。
根据图2的封装体100与根据图1的封装体100的不同之处特别在于，根据图2，金属连接结构102由互连的粒状材料122形成。换句话说，图2的金属连接结构102由互连的导电粒状颗粒126(例如由烧结材料形成)形成。有利地，这可以获得比图1中更方形的焊盘形状并且可以减少或者甚至最小化在封装体100的操作期间电短接的风险。
图3至图10是根据一个示例性实施例的在制造封装体100、例如图1所示的封装体的过程中获得的结构的剖视图。
参考图3，提供牺牲载体108作为平面导电体、例如铜带。有利地，牺牲载体108可以由至少高达300℃的温度下仍稳定的材料制成，以便经受回流工艺(参见图6)和模制工艺(参见图7)。
因此，可以使用块体铜带作为牺牲载体108，这可使得制造工作量较小。可以冲压牺牲载体108以形成分度孔(未示出)。
参考图4，在牺牲载体108上施加多个金属连接结构102。在图4中，金属连接结构104具有大致矩形的截面形状。例如，金属连接结构102可以包括焊接材料或烧结材料、例如焊膏或烧结膏。这种用于金属连接结构102的可变形材料可以通过沉积或印刷施加到牺牲载体108。优选地，金属连接结构102可以通过模板印刷施加。模板印刷可能适合于产生符合随后要安装的电子部件104的间距和尺寸。因此，金属连接结构102可以通过软材料的丝网印刷来施加，例如作为焊料或烧结焊盘。
参考图5，电子部件104，例如裸露的裸片，被安装在金属连接结构102上。因此，可以执行裸片接合工艺。更具体地，电子部件104的部件接触部110中的每一个可以分别插入仍然可变形的金属连接结构102的相应的一个中，部件接触部110的侧壁与相应的金属连接结构102之间具有直接物理接触。通过将部件接触部110插入金属连接结构102以便不仅在部件接触部110的底表面而且在侧壁区域建立接触，可以促进相应金属连接结构102和相应部件接触部110之间的可靠电连接。这可以确保所制造的封装体100的高的电可靠性。例如，每个部件接触部110可以是铜柱。描述性地讲，相应的金属柱可以用于接触相应的印刷焊盘。
参考图6，将之前为矩形的金属连接结构102的轮廓重新调整为大致三角形形状。通过这样的重新调整工艺，金属连接结构102的轮廓可以根据某些应用场合的要求进行修改。例如，可以通过执行回流工艺(例如回流焊接)或通过扩散接合来执行重新调整。在本示例中，重新调整使得每个金属连接结构102选择性地在与电子部件104的相应指定的部件接触部110的连接区域中加厚。因此，相应的金属连接结构102和其指定的部件接触部110之间的连接区域通过重新调整可以增加，从而提高它们之间的电和机械连接的可靠性。
从图6中的局部放大部分160可以看出，由于回流工艺期间的升高的温度(例如230℃或更高)，金属间化合物112可以形成在金属连接结构102和牺牲载体108之间的界面区域中。这可能是由诸如牺牲载体108的材料扩散和/或迁移到金属连接结构102中和/或反之的现象引起的。有利地，金属间化合物112可以具有显著的硬度并且可以非常适合于与外围电子设备建立电连接。
同样如局部放大部分160中所示，所述升高的温度可以通过氧化金属连接结构102的暴露的金属材料而在金属连接结构102的暴露的表面区域中形成介电膜114。因此，可以在金属连接结构102的外表面形成金属氧化物膜。有利地，介电膜114可以限制金属连接结构102的材料的流动，所述金属连接结构102的材料在回流工艺期间可能变得是可流动的。
特别地，可以调整所提到的回流工艺(用于轮廓调整)以符合期望的内部焊盘外观，例如光滑的或粒状的。例如，可以执行回流工艺以调整金属连接结构102的轮廓，以便在铜制成的牺牲载体108和构成金属连接结构102的印刷焊盘之间具有更厚的金属间化合物112层。
再次参考图2，通过相应地调整回流轮廓和/或通过改变材料(例如通过使用烧结材料)，金属连接结构102也可以以颗粒方式成形。
参考图7，电子部件104，包括其部件接触部110以及金属连接结构102的一部分，可以被包封材料106包封。包封材料106可以通过模制形成。
参考图8，牺牲载体108然后可以从封装体100的预成型体的其余部分去除，从而，暴露金属连接结构102的金属间化合物112的一部分。有利地，可以通过在与牺牲载体108的界面处的金属连接结构102的底部使用非常硬的金属间化合物112作为停止层进行选择性铜蚀刻来去除牺牲载体108。因此，当到达非常坚硬的金属间化合物112时，选择性铜蚀刻工艺将自动停止(或至少将极度延迟)。这简化了用于去除牺牲载体108的工艺控制。
或者，牺牲载体108可通过机械研磨、温度或压力触发的释放或通过将其剥离来去除。
参考图9，可选的导电表面覆层116可以选择性地形成到金属连接结构102的金属间化合物112的暴露表面区域。例如，表面覆层116可以通过镀镍钯金形成。表面覆层116可以保护金属表面、特别是防止氧化。
参考图10，图案化的介电保护层118可以以焊料阻挡物的形式形成，用于仅暴露金属连接结构102的金属间化合物112上的表面覆层116的限定表面区域。这可以防止形成不期望的焊料桥。因此，封装体100的最终焊盘可以由焊料掩模限定。例如，焊料掩模可以通过喷射印刷施加。
在形成焊料掩模之后，可以执行固化工艺。此外，可以执行阵列切割和封装体单体化(未示出)。
图11示出了根据又一示例性实施例的封装体100的剖视图。
在图11的实施例中，省略了表面覆层116(尽管它可以存在)。因此，在图11的实施例中可以省去镍钯金镀层。此外，根据图11的封装体100包括多个电连接凸块120，这里实施为焊料凸块，其形成在每个金属连接结构102的金属间化合物112上。简而言之，可以向暴露的焊盘添加额外的焊料(例如为了具有更多的焊料质量用于测试探测目的)。
图12至图14是根据一个示例性实施例的封装体100在制造过程中获得的结构的附视图。所述实施例示出了印刷焊盘网格作为裸片接合的基础。所示焊盘网格为用户提供了与封装体的可扩展性有关的高度的灵活性。
参考图12，示出了印刷在(例如框架型)牺牲载体108上的金属连接结构102(其可以表示为焊盘)的矩阵状图案。如图所示，上述焊盘可以以固定的网格、尺寸和间距印刷。
参考图13，多个电子部件104可以组装在多组金属连接结构102上。因此，根据图12的焊盘阵列简化了后续的芯片接合工艺并增加了其灵活性。特别地，根据图12的焊盘阵列能够接受不同尺寸、特别是不同芯片尺寸的电子部件104。图13示出了电子部件104与6、9或12个金属连接结构102连接的示例。
参考图14，封装体100的不同预成型体在被包封材料106包封之后被示出。
因此，对于封装体100的各种预成型体，可通用地执行诸如模制、载体去除、镀覆、焊料掩模印刷之类的各种工艺。通过使用不同的焊料掩模模板，可产生不同的覆盖区域尺寸。切割不同尺寸的区域会产生不同的封装体尺寸。
因此，之上带有多个金属连接结构102的公共牺牲载体108可以用于制造具有不同特性的封装体100。
图15示出了根据一个示例性实施例的封装体100的剖视图。
根据图15的封装体100是根据图1的封装体100的类型。图15示出了封装体100的一些有利特性和参数。
在区域140中，焊料凸块型金属连接结构102与柱型(或焊盘型)部件接触部110熔合以获得合适的机械完整性和可靠的电连接。此外，这可以避免任何氧化问题。
同样如图15所示，图案化介电保护层118中的窗口的暴露直径D可以例如为200μm。大致三角形的金属连接结构102的最大垂直延伸尺度B可以是例如30μm。相应金属连接结构102超出图案化介电保护层118中限定的窗口的延伸尺度L可以是例如100μm。
图16示出了根据又一示例性实施例的封装体100的剖视图。
根据图16的封装体100包括多个电子部件104，每个电子部件104安装在多个金属连接结构102中的相应的一个上。根据图16，电子部件104中的每一个的有源区域背离相应的金属连接结构102。更具体地，每个电子部件104的有源区域位于其顶部主表面。为了电连接电子部件104的有源区域，连接导线142(或夹，未示出)可以将有源区域处的部件接触部110(所示实施例中的焊盘)与之上没有安装电子部件的金属连接结构102连接。
电子部件104的底部主表面也可以包括或不包括有源区域。当在电子部件104的底部主表面和顶部主表面上都提供有源区域时，可以将具有垂直电流流动的器件包封在封装体100中。
例如，根据图16的封装体100可以用作(例如丝网印刷的)高压驱动器。仍然参考图16，可以使用焊料掩模创建浮动焊盘和覆盖焊盘。
图16的实施例与图1的实施例的不同之处例如还在于部件接触部110可以实施为金属焊盘而不是金属柱。
应当注意，术语“包括”不排除其它元件或特征，并且“一个”或“一种”不排除复数。还可以组合结合不同实施例描述的要素。还应注意，附图标记不应被解释为限制权利要求的范围。此外，本申请的范围并不旨在限于说明书中描述的工艺、机器、制造、物质的组成、装置、方法和步骤的特定实施例。因此，所附权利要求旨在将这样的工艺、机器、制造、物质的组成、装置、方法或步骤包括在它们的范围内。

Claims (19)

1.一种制造封装体(100)的方法，其中，所述方法包括：
·在牺牲载体(108)上施加金属连接结构(102)，所述金属连接结构(102)包括焊接材料或烧结材料；
·在金属连接结构(102)上安装电子部件(104)；
·通过包封材料(106)包封电子部件(104)和金属连接结构(102)两者的至少一部分；
·然后去除牺牲载体(108)，以便暴露金属连接结构(102)的至少一部分；和
·通过使牺牲载体(108)的材料扩散或迁移到金属连接结构(102)中，在与牺牲载体(108)的界面处于金属连接结构(102)中形成金属间化合物(112)。
2.根据权利要求1所述的方法，其中，所述方法包括提供在至少高达300℃的温度下保持稳定的牺牲载体(108)。
3.根据权利要求1或2所述的方法，其中，所述方法包括提供为带、板和框架中的一种的牺牲载体(108)。
4.根据权利要求1-3中任一项所述的方法，其中，所述方法包括提供包括金属和/或陶瓷的牺牲载体(108)。
5.根据权利要求1-4中任一项所述的方法，其中，所述方法包括通过包括沉积和印刷、特别是模板印刷、丝网印刷或喷墨印刷的组中的至少一种施加金属连接结构(102)。
6.根据权利要求1-5中任一项所述的方法，其中，所述方法包括通过至少一个部件接触部(110)、特别是通过包括至少一个金属柱、至少一个金属凸块、至少一个金属球以及至少一个金属焊盘的组中的至少一种将电子部件(104)安装在金属连接结构(102)上。
7.根据权利要求6所述的方法，其中，所述方法包括将所述至少一个部件接触部(110)插入到金属连接结构(102)中，特别是在相应的部件接触部(110)的侧壁的至少一部分与金属连接结构(102)之间直接物理接触。
8.根据权利要求1-7中任一项所述的方法，其中，所述方法包括在安装之后重新调整金属连接结构(102)的轮廓、特别是形状。
9.根据权利要求8所述的方法，其中，所述方法包括通过包括固化工艺、回流工艺和扩散接合的组中的至少一种来重新调整金属连接结构(102)的轮廓。
10.根据权利要求8或9所述的方法，其中，所述方法包括通过选择性地在与所述至少一个电子部件(104)的连接区域中、特别是选择性地在与所述至少一个电子部件(104)的至少一个部件接触部(110)的连接区域中局部加厚金属连接结构(102)来重新调整金属连接结构(102)的轮廓。
11.根据权利要求1-10中任一项所述的方法，其中，所述方法包括在包封之前在所述金属连接结构(102)的暴露的表面区域中形成介电膜(114)。
12.根据权利要求1-11中任一项所述的方法，其中，所述方法包括通过包括选择性蚀刻、研磨、释放和剥离的组中的至少一种来去除牺牲载体(108)。
13.根据权利要求1-12中任一项所述的方法，其中，所述方法包括使用金属连接结构(102)的位于与牺牲载体(108)的界面处的金属间化合物(112)作为停止层来去除牺牲载体(108)。
14.根据权利要求1-13中任一项所述的方法，其中，所述方法包括在去除之后将表面覆层(116)选择性地施加到金属连接结构(102)的暴露的表面区域。
15.根据权利要求1-14中任一项所述的方法，其中，所述方法包括形成图案化的介电保护层(118)、特别是焊料阻挡物，用于暴露金属连接结构(102)的至少一个限定表面区域，或者金属连接结构(102)上的表面覆层(116)的至少一个限定表面区域。
16.一种封装体(100)，其包括：
·金属连接结构(102)；
·安装在金属连接结构(102)上的电子部件(104)；和
·包封电子部件(104)和金属连接结构(102)两者的至少一部分的包封材料(106)；
·其中，金属连接结构(102)的暴露部分包括金属间化合物(112)。
17.根据权利要求16所述的封装体(100)，其中，金属连接结构(102)在与电子部件(104)的连接区域中被局部加厚。
18.根据权利要求16或17所述的封装体(100)，其中，所述金属连接结构(102)在横截面剖视图中是大致三角形形状。
19.根据权利要求16-18中任一项所述的封装体(100)，其中，所述封装体(100)包括以下特征中的至少一个：
金属连接结构(102)包括或由互连的粒状材料(122)组成；
所述封装体(100)包括在金属连接结构(102)的表面区域中的被包封材料(106)覆盖的介电膜(114)；
所述封装体(100)包括形成在金属间化合物(112)上的电连接凸块(120)、特别是焊料凸块；
所述封装体(100)包括多个电子部件(104)，每个电子部件(104)安装在多个金属连接结构(102)中的至少一个相应的金属连接结构(102)上；
电子部件(104)安装在多个空间上分离的金属连接结构(102)上；
电子部件(104)的有源区域面向金属连接结构(102)或背离金属连接结构(102)；
金属连接结构(102)包括焊接材料或烧结材料；
封装体(100)是无载体封装体。
CN202310395528.2A 2022-04-13 2023-04-13 制造封装体的方法和封装体 Pending CN116913790A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102022109053.1A DE102022109053A1 (de) 2022-04-13 2022-04-13 Herstellen eines Packages mittels einer lötbaren oder sinterbaren metallischen Verbindungsstruktur, welche auf einem Opferträger aufgebracht ist
DE102022109053.1 2022-04-13

Publications (1)

Publication Number Publication Date
CN116913790A true CN116913790A (zh) 2023-10-20

Family

ID=88191593

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310395528.2A Pending CN116913790A (zh) 2022-04-13 2023-04-13 制造封装体的方法和封装体

Country Status (3)

Country Link
US (1) US20230335516A1 (zh)
CN (1) CN116913790A (zh)
DE (1) DE102022109053A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504716B2 (en) 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
DE102006033701B4 (de) 2006-07-20 2012-02-23 Infineon Technologies Ag Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
US20200203243A1 (en) 2018-12-19 2020-06-25 Texas Instruments Incorporated Universal leaded/leadless chip scale package for microelecronic devices

Also Published As

Publication number Publication date
US20230335516A1 (en) 2023-10-19
DE102022109053A1 (de) 2023-10-19

Similar Documents

Publication Publication Date Title
US9147637B2 (en) Module including a discrete device mounted on a DCB substrate
US8987879B2 (en) Semiconductor device including a contact clip having protrusions and manufacturing thereof
TWI485817B (zh) 微電子封裝及其散熱方法
US8637379B2 (en) Device including a semiconductor chip and a carrier and fabrication method
KR100867575B1 (ko) 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
US8828804B2 (en) Semiconductor device and method
US20070166877A1 (en) Electronic component and method for its assembly
US20210013132A1 (en) Die Attach Methods and Semiconductor Devices Manufactured based on Such Methods
KR100957078B1 (ko) 전기적으로 절연된 전력 장치 패키지
CN109616460B (zh) 电力用半导体装置
CN110637366B (zh) 半导体器件及其制造方法
US20120074563A1 (en) Semiconductor apparatus and the method of manufacturing the same
US20100055839A1 (en) Method of manufacturing a semiconductor device
US20090051049A1 (en) Semiconductor device, substrate and semiconductor device manufacturing method
US20030124829A1 (en) Interconnection method entailing protuberances formed by melting metal over contact areas
CN107527827B (zh) 通过无焊剂焊接制造的半导体器件
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP2000082721A (ja) 半導体装置の製造方法
CN116913790A (zh) 制造封装体的方法和封装体
JP6966379B2 (ja) 半導体装置およびその製造方法
JP6274986B2 (ja) パワー半導体モジュールおよびその製造方法
CN100390979C (zh) 半导体封装、电子装置及它们的制备方法
CN110783211B (zh) 芯片组件及其制造方法
CN111354703A (zh) 一种封装电子元件及其制造方法
JP2014053406A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination