JP2008251929A - 積層型半導体装置 - Google Patents

積層型半導体装置 Download PDF

Info

Publication number
JP2008251929A
JP2008251929A JP2007092767A JP2007092767A JP2008251929A JP 2008251929 A JP2008251929 A JP 2008251929A JP 2007092767 A JP2007092767 A JP 2007092767A JP 2007092767 A JP2007092767 A JP 2007092767A JP 2008251929 A JP2008251929 A JP 2008251929A
Authority
JP
Japan
Prior art keywords
resin
metal wire
semiconductor element
stacked
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007092767A
Other languages
English (en)
Inventor
Tadanori Okubo
忠宣 大久保
Ryoji Matsushima
良二 松嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007092767A priority Critical patent/JP2008251929A/ja
Priority to US12/057,914 priority patent/US20090032972A1/en
Publication of JP2008251929A publication Critical patent/JP2008251929A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/386—Wire effects
    • H01L2924/3862—Sweep

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】複数の半導体素子を積層して樹脂封止するにあたって、上段側半導体素子に接続されたボンディングワイヤの樹脂封止時におけるワイヤ流れ等を抑制する。
【解決手段】積層型半導体装置１は、回路基板２上に積層して搭載された複数の半導体素子４、６、７を具備する。これら半導体素子４、６、７はそれぞれ金属ワイヤ５、８、９を介して回路基板２の接続パッド３と電気的に接続されている。上段側の半導体素子６、７に接続された金属ワイヤ８、９は、少なくともそれらの間に充填された樹脂固定部１１で固定されている。積層された半導体素子４、６、７は金属ワイヤ５、８、９と共に樹脂封止部１０で封止されている。
【選択図】図１

Description

本発明は複数の半導体素子を積層した積層型半導体装置に関する。
半導体装置の小型化や高密度実装化等を実現するために、１つのパッケージ内に複数の半導体素子を積層して封止した積層型半導体装置が実用化されている。積層型半導体装置において、複数の半導体素子は配線基板やリードフレーム等の回路基材上に接着剤層を介して順に積層される。各半導体素子の電極パッドは、回路基材の接続部とボンディングワイヤを介して電気的に接続される。このような積層体を封止樹脂でパッケージングすることによって、スタック型マルチチップパッケージ等の積層型半導体装置が構成される。
例えば、半導体メモリ装置は１個もしくは複数個のメモリ素子とコントローラ素子とから構成される。半導体メモリ装置に積層構造を適用する場合、１個もしくは多段に積層されたメモリ素子上に、それより小型のコントローラ素子が積層される（例えば特許文献１参照）。このため、大型のメモリ素子上に積層された小型のコントローラ素子に対するボンディング長さが必然的に長くなり、コントローラ素子に接続されたボンディングワイヤは長ループ化する傾向にある。さらに、ボンディングワイヤ自体は半導体素子のパッド面積の微小化等に伴って細線化する傾向にある。
上述したようなメモリ素子とコントローラ素子との積層体を樹脂封止すると、上段側のコントローラ素子に接続された長ループのボンディングワイヤが偏移（ワイヤ流れ）を起こし、ワイヤ間の接触によるショート等が発生しやすいという問題がある。このように、１つのパッケージ内に複数の半導体素子を積層して封止する場合、半導体装置の小型・高容量化、さらに高機能化等に起因して、上段側の半導体素子に接続されるボンディングワイヤが長ループ化する傾向がある。長ループ化したボンディングワイヤは樹脂封止時にワイヤ流れを起こしやすく、それによりワイヤ間が接触してショートし、積層型半導体装置の製品歩留りや信頼性を低下させることが問題となっている。
なお、特許文献２には１個の半導体素子に設けられた複数列の電極パッドとリードフレームとをワイヤボンディングするにあたって、半導体素子の内側に形成された電極パッドに接続するボンディングワイヤほどループ高さを高くし、これら高さの異なるボンディングワイヤ間にフィルム状の絶縁物を介在させることが記載されている。しかしながら、フィルム状の絶縁物はワイヤ間への設置性に劣ることから制限が大きく、さらに同一列の電極パッドに接続された複数のワイヤ間、すなわち横方向（面方向）に隣接するワイヤ間の接触を十分に防止することはできない。
また、特許文献３には半導体素子の電極パッドとリードフレームとをワイヤボンディングするにあたって、ボンディングワイヤ同士を横断方向に絶縁性補強材で連結することが記載されている。ここでは、絶縁性補強材に樹脂フィルムや液状樹脂の硬化体等が用いられている。しかしながら、単にボンディングワイヤに液状樹脂を塗布しても、液状樹脂の垂れ落ち等が発生してワイヤ間を十分に連結補強することができない。このため、特許文献３には液状樹脂にガラス繊維等を配合することが記載されている。この場合には、補強のための樹脂厚が増加してパッケージの薄型化等を阻害するおそれがあり、さらに積層された半導体素子に対しては有効ではない。
特開２００１−２１７３８３号公報 特開平１０−０７４７８６号公報 特許第３２１８８１６号公報
本発明の目的は、複数の半導体素子を積層して樹脂封止するにあたって、上段側半導体素子に接続されたボンディングワイヤの樹脂封止時におけるワイヤ流れ等を抑制することによって、製造歩留りや信頼性等を向上させた積層型半導体装置を提供することにある。
本発明の態様に係る積層型半導体装置は、素子搭載部と接続部とを有する回路基材と、前記回路基材の前記素子搭載部に搭載され、少なくとも外形の一辺に沿って配置された第１の電極パッドを有する第１の半導体素子と、前記第１の半導体素子上に積層され、少なくとも前記第１の半導体素子の前記辺の近傍に位置する一辺に沿って配置された第２の電極パッドを有する第２の半導体素子と、前記回路基材の前記接続部と前記第１の半導体素子の前記第１の電極パッドとを電気的に接続する第１の金属ワイヤと、前記第１の金属ワイヤと同方向にワイヤリングされ、前記回路基材の前記接続部と前記第２の半導体素子の前記第２の電極パッドとを電気的に接続する第２の金属ワイヤと、少なくとも前記第１の金属ワイヤと前記第２の金属ワイヤとの間に充填され、前記第２の金属ワイヤを固定する樹脂固定部と、前記第１および第２の半導体素子を前記第１および第２の金属ワイヤと共に封止する樹脂封止部とを具備することを特徴としている。
本発明の他の態様に係る積層型半導体装置は、素子搭載部と接続部とを有する回路基材と、前記回路基材の前記素子搭載部に搭載され、第１の電極パッドを有する第１の半導体素子と、前記第１の半導体素子上に積層され、少なくとも外形の一辺に沿って配置された第２の電極パッドを有する第２の半導体素子と、前記第２の半導体素子上に積層され、少なくとも前記第２の半導体素子の前記辺の近傍に位置する一辺に沿って配置された第３の電極パッドを有する第３の半導体素子と、前記回路基材の前記接続部と前記第１の半導体素子の前記第１の電極パッドとを電気的に接続する第１の金属ワイヤと、前記回路基材の前記接続部と前記第２の半導体素子の前記第２の電極パッドとを電気的に接続する第２の金属ワイヤと、前記第２の金属ワイヤと同方向にワイヤリングされ、前記回路基材の前記接続部と前記第３の半導体素子の前記第３の電極パッドとを電気的に接続する第３の金属ワイヤと、少なくとも前記第２の金属ワイヤと前記第３の金属ワイヤとの間に充填され、前記第２および第３の金属ワイヤを固定する樹脂固定部と、前記第１、第２および第３の半導体素子を前記第１、第２および第３の金属ワイヤと共に封止する樹脂封止部とを具備することを特徴としている。
本発明の態様に係る積層型半導体装置によれば、上段側の半導体素子に接続されたボンディングワイヤの樹脂封止時におけるワイヤ流れ等を抑制することができる。これによって、ワイヤ間の接触によるショートの発生等が抑制されるため、製造歩留りや信頼性に優れる積層型半導体装置を提供することが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。図１は本発明の第１の実施形態による積層型半導体装置の構成を示す平面図、図２はその断面図である。これらの図に示す積層型半導体装置１は、素子搭載用の回路基材として回路基板２を有している。回路基板２は半導体素子を搭載することが可能で、かつ表面や内部に設けられた配線網を有するものであればよい。回路基材はリードフレームのような素子搭載部と回路部とを一体化したものであってもよい。
回路基板２を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板を適用することができる。回路基板２の具体例としては、ガラス−エポキシ樹脂やＢＴ樹脂（ビスマレイミド・トリアジン樹脂）等を使用したプリント配線基板が挙げられる。回路基板２の下面側には、図示を省略した外部接続端子（半田バンプ等）が設けられる。回路基板２の上面には素子搭載部が設けられており、その周囲には外部接続端子（図示せず）と配線網（図示せず）を介して電気的に接続された接続パッド３が設けられている。接続パッド３はワイヤボンディング時の接続部となるものである。
回路基板２の素子搭載面（上面）には、第１の半導体素子４が図示を省略した接着層を介して接着されている。第１の半導体素子４はトランジスタを含む回路等が形成された素子本体の表面（上面）に配置された第１の電極パッド４ａを有している。第１の電極パッド４ａはＡｕワイヤ等の第１の金属ワイヤ５を介して回路基板２の接続パッド３と電気的に接続されている。第１の半導体素子４の具体例としては、外形形状が比較的大型のメモリ素子等が挙げられるが、必ずしもこれに限られるものではない。
第１の電極パッド４ａは、第１の半導体素子４の外形を構成する辺のうち対向する二辺に沿ってそれぞれ列状に配置されている。回路基板２の接続パッド３は二列に配置された第１の電極パッド４ａのそれぞれに対応するように配置されている。第１の金属ワイヤ５は第１の電極パッド４ａから接続パッド３に向けて、もしくは接続パッド３から第１の電極パッド４ａに向けてワイヤリングされており、第１の金属ワイヤ５の各端部は接続パッド３と第１の電極パッド４ａに接続されている。
第１の半導体素子４上には第２の半導体素子６が図示を省略した接着層を介して接着されている。さらに、第２の半導体素子６上には第３の半導体素子７が図示を省略した接着層を介して接着されている。第２の半導体素子６はトランジスタを含む回路等が形成された素子本体の表面（上面）に配置された第２の電極パッド６ａを有し、同様に第３の半導体素子７は第３の電極パッド７ａを有している。
第２および第３の半導体素子６、７は、第２および第３の電極パッド６ａ、７ａが第１の半導体素子４の第１の電極パッド４ａと近接するように、第１の半導体素子４上に方向を揃えて積層されている。すなわち、第２の電極パッド６ａは上述した第１の半導体素子４の電極形成辺（対向する二辺）の近傍に位置する二辺に沿ってそれぞれ列状に配置されている。同様に、第３の電極パッド７ａは第１および第２の半導体素子４、６の電極形成辺（二辺）の近傍に位置する二辺に沿ってそれぞれ列状に配置されている。
第２および第３の半導体素子６、７の具体例としては、外形形状が小型のコントローラ素子等が挙げられるが、必ずしもこれに限られるものではない。第２の半導体素子６は第１の半導体素子４より小形の形状を有し、第３の半導体素子７は第２の半導体素子６より小形の形状を有している。従って、第１、第２および第３の半導体素子４、６、７は、各電極パッド４ａ、６ａ、７ａを露出させたフェースアップ状態で、各電極パッド４ａ、６ａ、７ａの配置位置および配列方向を揃えて積層されている。
第２および第３の電極パッド６ａ、７ａは、第１の電極パッド４ａと同様に、Ａｕワイヤ等の第２および第３の金属ワイヤ８、９を介して回路基板２の接続パッド３と電気的に接続されている。第２および第３の金属ワイヤ８、９は第１の金属ワイヤ５と同方向にワイヤリングされており、それらの各端部は接続パッド３と第２および第３の電極パッド６ａ、７ａに接続されている。このように、各電極パッド４ａ、６ａ、７ａに接続された金属ワイヤ（ボンディングワイヤ）５、８、９は、同方向にワイヤリングされている。
そして、回路基板２上に積層された第１、第２および第３の半導体素子４、６、７を金属ワイヤ５、８、９と共に、エポキシ樹脂のような封止樹脂で封止して樹脂封止部１０を形成することによって、スタック型マルチチップパッケージ構造を有する積層型半導体装置１が構成されている。図１は樹脂封止部１０の図示を省略している。図１および図２では３個の半導体素子４、６、７を積層した構造を示したが、半導体素子の積層数はこれに限られるものではない。半導体素子の積層数は２層もしくは４層以上であってもよい。
ここで、第２および第３の半導体素子６、７が第１の半導体素子４に比べて小型である場合、第２および第３の金属ワイヤ８、９は第１の金属ワイヤ５より長ループ化する。このため、封止樹脂を例えばインジェクションモールドして樹脂封止部１０を成形する際に、長ループ化した第２および第３の金属ワイヤ８、９は樹脂流で偏移し、ショート等の発生原因となるワイヤ流れを起こしやすい。
そこで、第１の実施形態では第２および第３の金属ワイヤ８、９の素子接続側に液状樹脂を塗布した後に硬化させることによって、第２および第３の金属ワイヤ８、９を固定する樹脂固定部１１を形成している。樹脂固定部１１は少なくとも第２の金属ワイヤ８と第３の金属ワイヤ９との間に充填されていればよい。図２に示す積層型半導体装置１においては、樹脂固定部１１を第２および第３の金属ワイヤ８、９の間から第２の金属ワイヤ８の下方の空間まで充填している。樹脂固定部１１は第３の金属ワイヤ９と第１の半導体素子４の上面との間に充填されており、第１の半導体素子４の外形内に配置されている。
樹脂固定部１１を構成する樹脂としては、例えばエポキシ樹脂やシリコーン樹脂等の熱硬化性樹脂が用いられる。樹脂固定部１１は紫外線硬化型等の光硬化性樹脂で構成してもよい。熱硬化性や光硬化性等を有する樹脂組成物（液状樹脂）を第３の金属ワイヤ９上から面方向および高さ方向に隣接するワイヤ間を結合するように塗布し、この液状樹脂の塗布層（充填層）を硬化させて樹脂固定部１１を形成する。そして、樹脂固定部１１で第２および第３の金属ワイヤ８、９を固定した後に、封止樹脂をモールド成形して樹脂封止部１０を形成することによって、積層型半導体装置１を作製する。
このように、長ループ化した第２および第３の金属ワイヤ８、９を樹脂固定部１１で第１の半導体素子４上に固定した後に封止樹脂でモールドすることによって、モールド成形時の樹脂流によるワイヤ流れを防止することができる。これによって、ワイヤ間の接触によるショート不良等の発生が抑制されるため、積層型半導体装置１の製造歩留りや信頼性を高めることが可能となる。また、モールド成形時のワイヤ流れを防止することで、積層する半導体素子の組合せが広がる。さらに、封止樹脂を選定する際にワイヤ流れの防止を考慮する必要がなくなるため、他の不具合（例えば充填性や反り）に特化した樹脂を選定することで、積層型半導体装置１の製造歩留りをさらに高めることが可能となる。
図２に示す積層型半導体装置１において、樹脂固定部１１を形成する液状樹脂は第３の金属ワイヤ９の上から塗布される。この際、液状樹脂はその表面張力により第１の半導体素子４の外形からはみ出すことなく塗布される。例えば、液状樹脂が第１の半導体素子４の外形からはみ出した場合、液状樹脂を硬化させて形成した樹脂固定部１１が積層型半導体装置（パッケージ）１の表面に現出するおそれがある。このような場合には、樹脂固定部１１が樹脂封止部１０と同じ難燃性規格を満たす必要が生じる。
樹脂固定部１１を形成する液状樹脂を第１の半導体素子４の外形からはみ出すことなく塗布することによって、樹脂固定部１１に塗布性や充填性等の取扱い性のみを考慮して各種の液状樹脂を適用することが可能となる。さらに、低粘度の液状樹脂を使用することが可能となる。低粘度の液状樹脂を使用した場合、液状樹脂が毛管現象で第１の半導体素子４と第３の金属ワイヤ９との間の空間に集まるため、第３の金属ワイヤ９の下方のみに液状樹脂を塗布（充填）することができる。これによって、第３の金属ワイヤ９上の樹脂厚が数１０μｍ以下（厚くても５０μｍ程度）の積層型半導体装置（パッケージ）１の表面に、樹脂固定部１１が現出することによる外観不良等を抑制することが可能となる。
さらに、液状樹脂が毛管現象で第３の金属ワイヤ９の下方に集まることから、例えば長ループの第３の金属ワイヤ９の長さが５ｍｍで、通常の樹脂モールドでワイヤ流れを防止することが可能なワイヤ長さの限界が４ｍｍであった場合、液状樹脂で補強する金属ワイヤ（ボンディングワイヤ）９の長さは１ｍｍ以上（例えば１〜３ｍｍ）であればよい。従って、液状樹脂の塗布（吐出）精度を高精度化する必要がないため、樹脂固定部１１の形成に伴う製造コストの増加等を抑制することができる。
上述したように、樹脂固定部１１は少なくとも第２の金属ワイヤ８と第３の金属ワイヤ９との間に充填されていればよい。図３および図４に示す積層型半導体装置１においては、樹脂固定部１１を第２の金属ワイヤ８と第３の金属ワイヤ９との間の空間のみに充填している。液状樹脂を塗布して樹脂固定部１１を形成するにあたって、液状樹脂の粘度、塗布量、塗布速度等を制御することによって、樹脂固定部１１を第２の金属ワイヤ８と第３の金属ワイヤ９との間の空間のみに充填することができる。
この場合、第２の金属ワイヤ８と第３の金属ワイヤ９は樹脂固定部１１で一定の間隔を保った状態で固定（結合）されているため、モールド成形時の樹脂流で金属ワイヤ８、９が偏移したとしても、ワイヤ間の接触によるショート等の発生を抑制することができる。さらに、樹脂固定部１１を第２の金属ワイヤ８と第３の金属ワイヤ９との間の空間に形成することによって、樹脂固定部１１の形成位置を第１の半導体素子４の上方以外の場所に設定することが可能となる。例えば、図５および図６に示すように、樹脂固定部１１を第２および第３の金属ワイヤ８、９の立ち上り部に形成することができる。
一般的な半導体パッケージの樹脂モールド時におけるワイヤ流れは、ボンディングワイヤの水平面に平衡に張られた平坦部の偏移よりも、基板からの立ち上り部と平坦部の屈曲点が倒れる現象が問題となる。このような点に対して、図５および図６に示すように、樹脂固定部１１を第２および第３の金属ワイヤ８、９の立ち上り部に形成して一体的に結合することによって、ワイヤ流れによる屈曲点の転倒、ひいてはワイヤの転倒によるショートの発生等を有効に抑制することができる。
樹脂固定部１１を第２および第３の金属ワイヤ８、９の立ち上り部に形成した場合、比較的少量の樹脂でワイヤ流れ（屈曲点の転倒を含む）を防止することができる。図５および図６は第２および第３の金属ワイヤ８、９の間から第１および第２の金属ワイヤ５、８の間まで樹脂固定部１１を充填した状態を示している。このように、樹脂固定部１１は第１の金属ワイヤ５と第３の金属ワイヤ９との間に充填してもよい。その場合には、長ループの金属ワイヤ８、９が短ループの金属ワイヤ５に固定されるため、第２および第３の金属ワイヤ８、９のワイヤ流れをより有効に抑制することが可能となる。
次に、本発明の第２の実施形態による積層型半導体装置について、図７ないし図１２を参照して説明する。図７は第２の実施形態による積層型半導体装置の構成を示す平面図、図８はその断面図である。なお、前述した第１の実施形態と同一部分には同一符号を付して、その説明を一部省略する。図７および図８に示す積層型半導体装置２１は、回路基材としての回路基板２上に第１の半導体素子４と第２の半導体素子６のみを積層して搭載する以外は第１の実施形態の積層型半導体装置１と同様な構造を有している。
すなわち、回路基板２の素子搭載面（上面）には、第１の半導体素子４が図示を省略した接着層を介して接着されている。第１の半導体素子４はその外形を構成する辺のうち対向する二辺に沿ってそれぞれ列状に配置された第１の電極パッド４ａを有している。第１の電極パッド４ａはＡｕワイヤ等の第１の金属ワイヤ５を介して回路基板２の接続パッド３と電気的に接続されている。第１の金属ワイヤ５は第１の電極パッド４ａから接続パッド３に向けて、もしくは接続パッド３から第１の電極パッド４ａに向けてワイヤリングされており、その各端部は接続パッド３と第１の電極パッド４ａに接続されている。
第１の半導体素子４上には第２の半導体素子６が図示を省略した接着層を介して接着されている。第２の半導体素子６は第２の電極パッド６ａが第１の半導体素子４の第１の電極パッド４ａと近接するように、第１の半導体素子４上に方向を揃えて積層されている。すなわち、第２の電極パッド６ａは第１の半導体素子４の電極形成辺（対向する二辺）の近傍に位置する二辺に沿ってそれぞれ列状に配置されている。第２の半導体素子６は第１の半導体素子４より小形の形状を有している。第１および第２の半導体素子４、６は、各電極パッド４ａ、６ａを露出させたフェースアップ状態で、各電極パッド４ａ、６ａの配置位置および配列方向を揃えて積層されている。
第２の電極パッド６ａは、第１の電極パッド４ａと同様に、Ａｕワイヤ等の第２の金属ワイヤ８を介して回路基板２の接続パッド３と電気的に接続されている。第２の金属ワイヤ８は第１の金属ワイヤ５と同方向にワイヤリングされており、その各端部は接続パッド３と第２の電極パッド６ａに接続されている。そして、回路基板２上に積層された第１および第２の半導体素子４、６を金属ワイヤ５、８と共に、エポキシ樹脂のような封止樹脂で封止して樹脂封止部１０を形成することによって、スタック型マルチチップパッケージ構造を有する積層型半導体装置２１が構成されている。
第２の実施形態の積層型半導体装置２１においては、第１および第２の金属ワイヤ５、８に液状樹脂を塗布した後に硬化させることによって、第２の金属ワイヤ８を固定する樹脂固定部１１を形成している。樹脂固定部１１は少なくとも第１の金属ワイヤ５と第２の金属ワイヤ８との間に充填されていればよい。図８に示す積層型半導体装置２１においては、樹脂固定部１１を第１の金属ワイヤ４と第２の金属ワイヤ８との間の空間に充填することによって、長ループの第２の金属ワイヤ８を樹脂固定部１１で短ループの第１の金属ワイヤ５と一体的に固定している。
このような樹脂固定部１１によれば、長ループの第２の金属ワイヤ８が短ループの第１の金属ワイヤ５に固定されるため、その後のモールド成形時の樹脂流によるワイヤ流れを防止することができる。これによって、ワイヤ間の接触によるショートの発生等が抑制されるため、積層型半導体装置１の製造歩留りや信頼性を高めることが可能となる。また、モールド成形時のワイヤ流れを防止することで、積層する半導体素子の組合せ等が広がる。さらに、封止樹脂の選定に基づいて樹脂封止部１０の不具合を抑制することができるため、積層型半導体装置１の製造歩留りをさらに高めることが可能となる。
第２の実施形態の積層型半導体装置２１においても、樹脂固定部１１は図９および図１０に示すように、第１および第２の金属ワイヤ５、８の立ち上り部に形成することができる。この場合には、樹脂モールド時に転倒しやすい第２の金属ワイヤ８の立ち上り部が転倒しにくい短ループの第１の金属ワイヤ５と一体的に固定されるため、樹脂モールド時のワイヤ流れによる第２の金属ワイヤ８の屈曲点の転倒、ひいては第２の金属ワイヤ８の転倒によるショートの発生等を有効に抑制することができる。
また、図１１および図１２に示すように、樹脂固定部１１は第１および第２の金属ワイヤ５、８の間から第１の金属ワイヤ５と回路基板２との間にまで形成してもよい。このような樹脂固定部１１は第２の金属ワイヤ８を第１の金属ワイヤ５と回路基板２に固定する機能を有するため、樹脂モールド時におけるワイヤ流れを有効に抑制することが可能となる。ただし、この場合には樹脂固定部１１を形成する液状樹脂が回路基板２上を濡れ広がることによって、それを硬化して形成した樹脂固定部１１が封止樹脂部１０の表面に現出するおそれがある。このため、液状樹脂を第２の金属ワイヤ８の下方の空間のみに充填するように、液状樹脂の粘度や塗布量等を調節することが好ましい。
なお、本発明は上記した各実施形態に限定されるものではなく、複数の半導体素子を積層して回路基材上に搭載すると共に、各半導体素子の接続にワイヤボンディングを適用した各種の積層型半導体装置に適用することができる。例えば、半導体素子は電極パッドを一辺のみに沿って配列した片側パッド構造を有していてもよい。このような場合にも樹脂固定部は有効であり、そのような積層型半導体装置も本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の第１の実施形態による積層型半導体装置の平面図である。 図１に示す積層型半導体装置の断面図である。 図１に示す積層型半導体装置の変形例を示す平面図である。 図３に示す積層型半導体装置の断面図である。 図１に示す積層型半導体装置の他の変形例を示す平面図である。 図５に示す積層型半導体装置の断面図である。 本発明の第２の実施形態による積層型半導体装置の平面図である。 図７に示す積層型半導体装置の断面図である。 図７に示す積層型半導体装置の変形例を示す平面図である。 図９に示す積層型半導体装置の断面図である。 図７に示す積層型半導体装置の他の変形例を示す平面図である。 図１１に示す積層型半導体装置の断面図である。
符号の説明
１，２１…積層型半導体装置、２…回路基板、３…接続パッド、４…第１の半導体素子、４ａ…第１の電極パッド、５…第１の金属ワイヤ、６…第２の半導体素子、７…第３の半導体素子、６ａ…第２の電極パッド、７ａ…第２の電極パッド、８…第２の金属ワイヤ、９…第３の金属ワイヤ、１０…樹脂封止部、１１…樹脂固定部。

Claims (5)

  1. 素子搭載部と接続部とを有する回路基材と、
    前記回路基材の前記素子搭載部に搭載され、少なくとも外形の一辺に沿って配置された第１の電極パッドを有する第１の半導体素子と、
    前記第１の半導体素子上に積層され、少なくとも前記第１の半導体素子の前記辺の近傍に位置する一辺に沿って配置された第２の電極パッドを有する第２の半導体素子と、
    前記回路基材の前記接続部と前記第１の半導体素子の前記第１の電極パッドとを電気的に接続する第１の金属ワイヤと、
    前記第１の金属ワイヤと同方向にワイヤリングされ、前記回路基材の前記接続部と前記第２の半導体素子の前記第２の電極パッドとを電気的に接続する第２の金属ワイヤと、
    少なくとも前記第１の金属ワイヤと前記第２の金属ワイヤとの間に充填され、前記第２の金属ワイヤを固定する樹脂固定部と、
    前記第１および第２の半導体素子を前記第１および第２の金属ワイヤと共に封止する樹脂封止部と
    を具備することを特徴とする積層型半導体装置。
  2. 素子搭載部と接続部とを有する回路基材と、
    前記回路基材の前記素子搭載部に搭載され、第１の電極パッドを有する第１の半導体素子と、
    前記第１の半導体素子上に積層され、少なくとも外形の一辺に沿って配置された第２の電極パッドを有する第２の半導体素子と、
    前記第２の半導体素子上に積層され、少なくとも前記第２の半導体素子の前記辺の近傍に位置する一辺に沿って配置された第３の電極パッドを有する第３の半導体素子と、
    前記回路基材の前記接続部と前記第１の半導体素子の前記第１の電極パッドとを電気的に接続する第１の金属ワイヤと、
    前記回路基材の前記接続部と前記第２の半導体素子の前記第２の電極パッドとを電気的に接続する第２の金属ワイヤと、
    前記第２の金属ワイヤと同方向にワイヤリングされ、前記回路基材の前記接続部と前記第３の半導体素子の前記第３の電極パッドとを電気的に接続する第３の金属ワイヤと、
    少なくとも前記第２の金属ワイヤと前記第３の金属ワイヤとの間に充填され、前記第２および第３の金属ワイヤを固定する樹脂固定部と、
    前記第１、第２および第３の半導体素子を前記第１、第２および第３の金属ワイヤと共に封止する樹脂封止部と
    を具備することを特徴とする積層型半導体装置。
  3. 請求項２記載の積層型半導体装置において、
    前記樹脂固定部は前記第２の金属ワイヤの下方の空間まで充填されていることを特徴とする積層型半導体装置。
  4. 請求項３記載の積層型半導体装置において、
    前記樹脂固定部は第１の半導体素子の外形内に配置されていることを特徴とする積層型半導体装置。
  5. 請求項２記載の積層型半導体装置において、
    前記樹脂固定部は前記第１の金属ワイヤと前記第２の金属ワイヤとの間の空間まで充填されていることを特徴とする積層型半導体装置。
JP2007092767A 2007-03-30 2007-03-30 積層型半導体装置 Pending JP2008251929A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007092767A JP2008251929A (ja) 2007-03-30 2007-03-30 積層型半導体装置
US12/057,914 US20090032972A1 (en) 2007-03-30 2008-03-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007092767A JP2008251929A (ja) 2007-03-30 2007-03-30 積層型半導体装置

Publications (1)

Publication Number Publication Date
JP2008251929A true JP2008251929A (ja) 2008-10-16

Family

ID=39976508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007092767A Pending JP2008251929A (ja) 2007-03-30 2007-03-30 積層型半導体装置

Country Status (1)

Country Link
JP (1) JP2008251929A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217517B2 (en) 2009-07-09 2012-07-10 Elpida Memory, Inc. Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2018190866A (ja) * 2017-05-09 2018-11-29 住友電工デバイス・イノベーション株式会社 半導体モジュール、及び半導体モジュールの製造方法
JP2020109844A (ja) * 2019-01-01 2020-07-16 蔡 憲 聰 パッケージ内コンパートメントシールドを備える半導体パッケージ及びその製造方法
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8217517B2 (en) 2009-07-09 2012-07-10 Elpida Memory, Inc. Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2018190866A (ja) * 2017-05-09 2018-11-29 住友電工デバイス・イノベーション株式会社 半導体モジュール、及び半導体モジュールの製造方法
US11211340B2 (en) 2018-11-28 2021-12-28 Shiann-Tsong Tsai Semiconductor package with in-package compartmental shielding and active electro-magnetic compatibility shielding
US11239179B2 (en) 2018-11-28 2022-02-01 Shiann-Tsong Tsai Semiconductor package and fabrication method thereof
JP2020109844A (ja) * 2019-01-01 2020-07-16 蔡 憲 聰 パッケージ内コンパートメントシールドを備える半導体パッケージ及びその製造方法

Similar Documents

Publication Publication Date Title
US7049692B2 (en) Stacked semiconductor device
JP4489100B2 (ja) 半導体パッケージ
JP5840479B2 (ja) 半導体装置およびその製造方法
JP5075463B2 (ja) 半導体装置
TW201546986A (zh) 覆晶、面向上型及面向下型中心接合記憶體導線接合總成
US20130015570A1 (en) Stacked semiconductor package and manufacturing method thereof
JP5843803B2 (ja) 半導体装置とその製造方法
JP2010177456A (ja) 半導体デバイス
WO2011086613A1 (ja) 半導体装置及びその製造方法
JP2007281129A (ja) 積層型半導体装置
US20090032972A1 (en) Semiconductor device
JP2008251929A (ja) 積層型半導体装置
JP4435187B2 (ja) 積層型半導体装置
US9613938B2 (en) Module and method for manufacturing the module
US7598604B2 (en) Low profile semiconductor package
JP2007324443A (ja) 積層型半導体装置とその製造方法
US7968993B2 (en) Stacked semiconductor device and semiconductor memory device
JP2009016738A (ja) 半導体装置
KR20070030519A (ko) 본딩 와이어 고정 수단을 갖는 반도체 패키지
US8022515B2 (en) Semiconductor device
US8723334B2 (en) Semiconductor device including semiconductor package
KR20080077837A (ko) 탭용 테이프를 구비하는 패키지 온 패키지 형태의 반도체패키지
JP5078631B2 (ja) 半導体装置
JP2009152341A (ja) 半導体装置
JP2005057271A (ja) 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020