JP2007324443A - 積層型半導体装置とその製造方法 - Google Patents

積層型半導体装置とその製造方法 Download PDF

Info

Publication number
JP2007324443A
JP2007324443A JP2006154407A JP2006154407A JP2007324443A JP 2007324443 A JP2007324443 A JP 2007324443A JP 2006154407 A JP2006154407 A JP 2006154407A JP 2006154407 A JP2006154407 A JP 2006154407A JP 2007324443 A JP2007324443 A JP 2007324443A
Authority
JP
Japan
Prior art keywords
semiconductor element
insulating resin
resin
stacked
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006154407A
Other languages
English (en)
Inventor
Atsushi Yoshimura
淳 芳村
Masayuki Doi
雅之 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006154407A priority Critical patent/JP2007324443A/ja
Publication of JP2007324443A publication Critical patent/JP2007324443A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】上段側半導体素子の一部が下段側半導体素子の外周より外側に突出する積層構造において、突出部下方の中空部に起因するボンディングワイヤの接続不良や上段側半導体素子のクラック等を抑制する。
【解決手段】積層型半導体装置1は、回路基板2上に接着された第1の半導体素子5と、その上に積層されると共に、第1の半導体素子5の外周より外側に突出した部分8aを有する第2の半導体素子8とを具備する。第2の半導体素子8は、粘度[Pa・s]とチキソ比の積で表される樹脂特性が700以上の絶縁樹脂を用いて、第1の半導体素子5上に接着されていると共に、第2の半導体素子8の突出部分8aと回路基板2との間の中空部に絶縁樹脂が充填されている。
【選択図】図2

Description

本発明は複数の半導体素子を積層した積層型半導体装置とその製造方法に関する。
近年、半導体装置の小型化や高密度実装化等を実現するために、1つのパッケージ内に複数の半導体素子を積層して封止したスタック型マルチチップパッケージが実用化されている。スタック型マルチチップパッケージにおいて、複数の半導体素子は回路基板上に接着剤層を介して順に積層される。各半導体素子の電極パッドは、回路基板の接続パッドとボンディングワイヤを介して電気的に接続される。このような積層体を封止樹脂でパッケージングすることによって、スタック型マルチチップパッケージが構成される。
スタック型マルチチップパッケージにおいて、上段側に下段側より大きい半導体素子を積層する場合、あるいは上段側の半導体素子をオフセットさせて積層する場合、上段側半導体素子の一部は下段側半導体素子の外周から突出して配置されることになるため、この突出部分の下方は中空状態となる。このような突出部分を有する半導体素子にワイヤボンディングを実施すると、その際の荷重で半導体素子に撓みが生じる。このような撓みは半導体素子のクラックの発生原因になると共に、ボンディングワイヤの接続不良の原因になる。また、ボンディング時の超音波出力が突出部分下方の中空部に発散することによっても、ワイヤ接続部の信頼性が低下する。
このような点に対して、例えば特許文献1には下段側半導体素子の外側にスペーサを立設し、これらスペーサで上段側半導体素子を支持することが記載されている。この場合、スペーサはあくまでも上段側半導体素子を複数点で支持することになるため、ボンディングワイヤの接続不良を全体的に改善することはできない。また、スペーサの設置数や設置位置によっては上段側半導体素子のクラックも十分に抑制することができないおそれがある。また、特許文献2には下段側半導体素子の電極パッド上に複数のボールバンプを積層し、これらボールバンプをスペーサとして上段側半導体素子を支持することが記載されているが、この手法は同形状の半導体素子を積層する場合にしか適用できない。
また、上段側半導体素子を下段側半導体素子に接着する接着剤樹脂を突出部分下方の中空部に充填することが考えられる。しかしながら、単に中空部に接着剤樹脂を充填しようとしても、接着剤樹脂の形状を良好に維持することができない。特に、アスペクト比が大きい中空部では、接着剤樹脂の外側への流れ出しが生じやすいことから、中空部に充填した接着剤樹脂のスペーサとしての機能を十分に発揮させることができない。なお、特許文献3には球状粒子を添加した接着剤樹脂で上段側半導体素子を接着することが記載されている。球状粒子を含む接着剤樹脂は上下の半導体素子間の間隔の維持に対しては有効であるものの、それだけでは突出部分に対するスペーサ機能を十分に得ることはできない。
特開2002-222889号公報 特開2004-253693号公報 特開2004-296897号公報
本発明の目的は、上段側半導体素子の一部が下段側半導体素子の外周より外側に突出する積層構造において、突出部下方の中空部に起因するボンディングワイヤの接続不良や上段側半導体素子のクラック等を再現性よく抑制することによって、信頼性や製造歩留り等を向上させることを可能にした積層型半導体装置とその製造方法を提供することにある。
本発明の一態様に係る積層型半導体装置は、回路基材と、前記回路基材上に接着された第1の半導体素子と、前記第1の半導体素子上に積層され、前記第1の半導体素子の外周より外側に突出した部分を有する第2の半導体素子とを具備し、前記第2の半導体素子は、粘度[Pa・s]とチキソ比の積で表される樹脂特性が700以上の絶縁樹脂を用いて、前記第1の半導体素子上に接着されていると共に、前記第2の半導体素子の突出部分と前記回路基材との間の中空部に前記絶縁樹脂が充填されていることを特徴としている。
本発明の他の態様に係る積層型半導体装置の製造方法は、回路基材上に第1の半導体素子を接着する工程と、前記回路基材の接続パッドと前記第1の半導体素子とをボンディングワイヤを介して電気的に接続する工程と、前記第1の半導体素子上に、粘度[Pa・s]とチキソ比の積で表される樹脂特性が700以上の絶縁樹脂を介して、前記第1の半導体素子の外周より外側に突出した部分を有する第2の半導体素子を配置する工程と、前記絶縁樹脂を用いて前記第1の半導体素子上に前記第2の半導体素子を接着すると共に、前記第2の半導体素子の突出部分と前記回路基材との間の中空部に前記絶縁樹脂を充填する工程とを具備することを特徴としている。
本発明の態様に係る積層型半導体装置およびその製造方法によれば、上段側の半導体素子の突出部分の下方に存在する中空部に絶縁樹脂を良好に充填することができる。これによって、中空部に起因するボンディングワイヤの接続不良や上段側の半導体素子のクラック等が抑制されるため、信頼性や製造歩留り等を向上させた積層型半導体装置を再現性よく提供することが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
図1は本発明の第1の実施形態によるスタック型マルチチップ構造の積層型半導体装置の構成を示す平面図、図2はその断面図である。これらの図に示す積層型半導体装置1は、素子搭載用の回路基材2を有している。素子搭載用の回路基材2は半導体素子を搭載することが可能で、かつ回路を有するものであればよい。このような回路基材2としては、絶縁基板や半導体基板等の表面や内部に回路を形成した回路基板、あるいはリードフレームのような素子搭載部と回路部とを一体化した基材等を用いることができる。
図1に示す積層型半導体装置1は、素子搭載用回路基材として回路基板2を有している。回路基板2を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板等、各種の材料からなる基板を適用することができる。樹脂基板を適用した回路基板としては、一般的な多層銅張積層板(多層プリント配線板)等が挙げられる。回路基板2の下面側には、半田バンプ等の外部接続端子3が設けられている。
回路基板2の素子搭載面となる上面側には、外部接続端子3と例えば内層配線(図示せず)を介して電気的に接続された接続パッド4が設けられている。接続パッド4はワイヤボンディング部となるものである。このような回路基板2の素子搭載面(上面)には、第1の半導体素子5が第1の絶縁樹脂層6を介して接着されている。第1の絶縁樹脂層6には一般的なダイアタッチ材(ダイアタッチフィルム等)が用いられる。第1の半導体素子5の上面側に設けられた電極パッド(図示せず)は、第1のボンディングワイヤ7を介して回路基板2の接続パッド4と電気的に接続されている。
第1の半導体素子5上には第2の半導体素子8が積層されている。ここで、第2の半導体素子8は第1の半導体素子5より大形の形状を有している。従って、第2の半導体素子8のワイヤボンディング部にあたる外周部は、第1の半導体素子5の外周より外側に突出している。このような突出部分8aと回路基板2との間は中空状態とされている。第2の半導体素子8は第2の絶縁樹脂層9を介して第1の半導体素子5上に接着されている。さらに、第2の絶縁樹脂層9は突出部分8aと回路基板2との間の中空部に充填されており、突出部分8aは第2の絶縁樹脂層9で支持されている。すなわち、突出部分8aと回路基板2との間に充填された第2の絶縁樹脂層9は中空支持体として機能している。
第1のボンディングワイヤ7は少なくとも第1の半導体素子5との接続端側が第2の絶縁樹脂層9内に取り込まれており、これにより第2の半導体素子8との接触が防止されている。すなわち、第1のボンディングワイヤ7は第2の絶縁樹脂層9の厚さ(第1の半導体素子5と第2の半導体素子8との間隔)に基づいて第2の半導体素子8の下面から離間しており、これにより第1のボンディングワイヤ7と第2の半導体素子8との接触による絶縁不良やショート等の発生を防止している。このような機能を得る上で、第2の絶縁樹脂層9の素子間の厚さは50μm以上とすることが好ましい。
上述した第1の半導体素子5と第2の半導体素子8との接着剤としての機能に加えて、第2の半導体素子8の突出部分8aを支持する中空支持体(充填剤)としての機能を有する第2の絶縁樹脂層9には、粘度E[Pa・s]とチキソ比Tiの積で表される樹脂特性E・Tiが700以上の絶縁樹脂が用いられる。すなわち、樹脂特性E・Tiが700以上の絶縁樹脂を接着剤兼充填剤として用いて、突出部分8aの下方の中空部を充填しつつ、第1の半導体素子5上に第2の半導体素子8を接着する。
接着前段階における絶縁樹脂の樹脂特性E・Tiが700未満であると、第1の半導体素子5上に絶縁樹脂を供給した後に第2の半導体素子8を配置した際に、第2の半導体素子8の自重で高さ(第2の絶縁樹脂層9の厚さ)が変動しやすいだけでなく、中空部に相当する部分に配置した絶縁樹脂が硬化(例えば熱硬化)前に外側に流れ出すことによって、突出部分8aを支持する中空支持体としての機能が低下する。すなわち、突出部分8aを第2の絶縁樹脂層9で十分に支持することができなくなる。
特に、第1のボンディングワイヤ7の第2の半導体素子8への接触を防止する上で、接着剤兼充填剤として用いる絶縁樹脂は第1の半導体素子5上にある程度の高さで配置する必要がある。従って、中空部のアスペクト比(突出部分8aの幅Wに対する高さHの比(H/W))は大きくなる。例えば、中空部のアスペクト比が0.2以上というように大きい場合、硬化前の絶縁樹脂の樹脂特性E・Tiが700未満であると、絶縁樹脂で中空部に相当する形状を維持することが困難となる。
これに対して、第1の半導体素子5上に樹脂特性E・Tiが700以上の絶縁樹脂を介して第2の半導体素子8を配置することによって、第1および第2の半導体素子5、8間の距離を保つと共に、突出部分8aの下方の中空部に絶縁樹脂を良好に充填することができる。従って、このような第1および第2の半導体素子5、8間および突出部分8aの下方の中空部に充填された絶縁樹脂を例えば熱硬化させることによって、第1のボンディングワイヤ7の第2の半導体素子8への接触を防止しつつ、第2の半導体素子8を第2の絶縁樹脂層9を介して第1の半導体素子5上に接着すると共に、突出部分8aを第2の絶縁樹脂層9からなる中空支持体で良好に支持することが可能となる。
図3に粘度E[Pa・s]とチキソ比Tiの積で表される樹脂特性E・Tiと絶縁樹脂による維持可能な形状(アスペクト比)との関係を示す。図3から明らかなように、絶縁樹脂の樹脂特性E・Tiを700以上とすることによって、アスペクト比が0.2以上の形状を維持することが可能となる。ここで、絶縁樹脂の粘度E[Pa・s]とチキソ比Tiは、JIS K7117-2の「液状、乳濁状又は分散状の樹脂−回転粘度計による定せん断速度での粘度の測定方法」に基づくものであり、粘度EはE型粘度計で回転数0.5rpmの条件下で測定した値、チキソ比TiはE型粘度計で回転数0.5rpmと回転数5rpmの条件下で測定した粘度の比(0.5rpm/5rpm)である。
樹脂特性E・Tiが700以上の絶縁樹脂には、例えば紫外線硬化型樹脂に適量の紫外線を照射して半硬化(例えば表面部だけ硬化)させたものを使用することができる。このような絶縁樹脂の具体例としては、紫外線硬化型のエポキシ樹脂が挙げられる。紫外線硬化剤や紫外線硬化性基を付与したエポキシ樹脂等の熱硬化性樹脂によれば、硬化前(第1の半導体素子上に絶縁樹脂を介して第2の半導体素子を配置した段階)の樹脂特性E・Tiを紫外線の照射量等に基づいて制御することができ、その後熱硬化させることで第2の絶縁樹脂層9を接着剤層および充填剤層として機能させることができる。
接着剤兼充填剤として用いる絶縁樹脂の粘度Eおよびチキソ比Tiの個々の値は、上述したように硬化前の樹脂特性E・Tiが700以上であれば特に限定されるものではないが、例えばチキソ比Tiは3以上であることが好ましい。チキソ比Tiが3以上の絶縁樹脂を用いることによって、アスペクト比が大きい形状(中空部の形状)の維持能を高めることができる。絶縁樹脂の粘度Eは、チキソ比Tiが3以上の場合に樹脂特性E・Tiが700以上となる値であることが好ましい。また、絶縁樹脂の樹脂特性E・Tiは1000以上であることがより好ましく、さらに好ましくは1500以上である。ただし、絶縁樹脂の樹脂特性E・Tiが2000を超えると、塗出速度を落とさなければ塗出量が確保し難くなり、生産性に影響する場合がある。
第2の接着剤層9を介して第1の半導体素子5上に接着された第2の半導体素子8は、その上面側に設けられた第2の電極パッド(図示せず)が第2のボンディングワイヤ10を介して回路基板2の接続パッド4と電気的に接続されている。回路基板2上に積層、配置された第1および第2の半導体素子5、8は、例えばエポキシ樹脂のような封止樹脂11で封止されており、これらによってスタック型マルチチップパッケージ構造の積層型半導体装置1が構成されている。
第2の半導体素子8に第2のボンディングワイヤ10を接続するにあたって、第2の半導体素子8のボンディング部は、第1の半導体素子5の外周より外側に突出した突出部分8aに相当する。この突出部分8aの下方には第2の絶縁樹脂層9が充填されており、突出部分8a全体が第2の絶縁樹脂層9からなる中空支持体で支持されている。ここで、突出部分8aの下方が中空状態の場合には、ワイヤボンディング時に第2の半導体素子8に撓みが生じたり、また超音波出力が中空部に発散するおそれがある。
このような点に対して、この実施形態の積層型半導体装置1は、中空部に第2の絶縁樹脂層9を充填して突出部分8aを支持しているため、ワイヤボンディング時の第2の半導体素子8の撓みや超音波出力の発散が防止される。これらによって、第2のボンディングワイヤ10の接続不良や第2の半導体素子8のクラック等を再現性よく抑制することができる。従って、信頼性や製造歩留り等を向上させた積層型半導体装置1を再現性よく提供することが可能となる。なお、図1や図2では2個の半導体素子5、8を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではなく、3個もしくはそれ以上であってもよいことは言うまでもない。
上述した実施形態の積層型半導体装置1は、例えば以下のようにして作製される。積層型半導体装置1の製造工程について、図4を参照して説明する。まず、図4(a)に示すように、回路基板2上に第1の絶縁樹脂層(接着剤層)6を用いて第1の半導体素子5を接着する。続いて、ワイヤボンディング工程を実施して、第1のボンディングワイヤ7で回路基板2の接続パッド4と第1の半導体素子5の電極パッドとを電気的に接続する。次に、第1の半導体素子5上に第2の半導体素子8を接着する。
第2の半導体素子8の接着工程を実施するにあたって、まず図4(b)に示すように、第2の半導体素子8を搭載する位置に液状の絶縁樹脂として、例えば紫外線硬化型エポキシ樹脂のような紫外線硬化型の熱硬化性樹脂12をディスペンサ等で供給する。この際、紫外線硬化型の熱硬化性樹脂12の供給量は、第1の半導体素子5と第2の半導体素子8との接着剤層としての機能と、第2の半導体素子8の突出した部分8aの下方の中空部を充填・支持する充填剤としての機能が得られるように設定する。
次に、図4(c)に示すように、第1の半導体素子5上に紫外線硬化型の熱硬化性樹脂12を介して第2の半導体素子8を配置する。この際、予めレーザ変位計等で第1の半導体素子5の上面高さを測定しておき、第1の半導体素子5と第2の半導体素子8との間隔(第2の半導体素子8の高さ)が設定値となるように第2の半導体素子8を配置する。次いで、紫外線硬化型の熱硬化性樹脂12の樹脂特性E・Tiが700以上となるように適量の紫外線を照射して半硬化(例えば表面部のみを硬化)させる。
このように、紫外線硬化型の熱硬化性樹脂12に適量の紫外線を照射して樹脂特性E・Tiを700以上に制御することによって、熱硬化前の熱硬化性樹脂12のたれや流れが防止される。従って、第2の半導体素子8の突出部分8aの下方への熱硬化性樹脂(樹脂特性E・Tiが700以上とされた熱硬化性樹脂)12の充填状態を良好に保つことができ、さらに熱硬化前における第2の半導体素子8の自重による高さ(熱硬化性樹脂12の素子間の厚さ)の変動を抑制することが可能となる。
紫外線硬化型樹脂の硬化度の指標は弾性率であり、図5に示すように弾性率は紫外線の放射強度と照射時間の強度の積に関係し、紫外線の放射強度が強いほど短時間で硬化させることができる。ここでは、紫外線硬化型の熱硬化性樹脂12のたれや流れを防止するために半硬化させている。従って、紫外線の放射強度を強くして紫外線硬化型の熱硬化性樹脂12を短時間で硬化させることが好ましい。また場合によっては、第2の半導体素子8を配置する前の熱硬化性樹脂12の塗布直後に、たれ等が生じやすい部分に紫外線をスポット的に照射するようにしてもよい。これによって、紫外線硬化型の熱硬化性樹脂12のたれ等を事前に防止することができる。
次に、図4(d)に示すように熱硬化性樹脂12を熱硬化させることによって、第2の絶縁樹脂層9を介して第2の半導体素子8を第1の半導体素子5上に接着すると共に、第2の半導体素子8の突出部分8aと回路基板2との間の中空部に第2の絶縁樹脂層9を充填する。第2の絶縁樹脂層9は、予め熱硬化性樹脂12の樹脂特性E・Tiを700以上とすることによって、熱硬化前の熱硬化性樹脂12の段階での形状(第1の半導体素子5と第2の半導体素子8との間の層形状と中空部に相当する部分の形状)が良好に保たれているため、熱硬化後においても健全な形状を得ることができる。
すなわち、第2の絶縁樹脂層9は第1の半導体素子5と第2の半導体素子8との間隔を保っていると共に、第2の半導体素子8の突出部分8aの下方に良好に充填されている。従って、第2の半導体素子8に対してワイヤボンディング工程を実施した際に、第2のボンディングワイヤ10の接続不良や第2の半導体素子8のクラック等を再現性よく抑制することができる。従って、信頼性の高い積層型半導体装置1を高歩留りで作製することが可能となる。なお、積層型半導体装置1は第1および第2の半導体素子5、8をボンディングワイヤ7、10等と共に封止樹脂11で封止することで作製される。
上述した実施形態の具体例として、形状が10mm×10mmの第1の半導体素子5上に形状が10.8mm×10.8mmの第2の半導体素子8を積層すると共に、これらの間を粘度E(5rpm)が273Pa・sで、チキソ比Ti(0.5rpm/5rpm)が3.5のエポキシ樹脂(樹脂特性E・Ti=が955.5)を用いて接着した。ここで、エポキシ樹脂の粘度Eとチキソ比Tiは紫外線を照射して半硬化させた状態の値である。また、第2の半導体素子8の突出部分8aのアスペクト比は0.2(=高さH:0.08/幅W:0.4)である。エポキシ樹脂の熱硬化後の状態を確認したところ、第1の半導体素子5と第2の半導体素子8との間隔(=10μm)が良好に保たれており、さらに第2の半導体素子8の突出部分8aの下方に樹脂が健全に充填されていることが確認された。
次に、本発明の第2の実施形態による積層型半導体装置について、図6および図7を参照して説明する。図6は第2の実施形態による積層型半導体装置の構成を示す平面図、図7はその断面図である。なお、前述した第1の実施形態と同一部分には同一符号を付し、その説明を一部省略する。
図6および図7に示す半導体装置21は、前述した第1の実施形態と同様に、回路基板2等の回路基材上に第1の半導体素子22が第1の絶縁樹脂層6を介して接着されている。第1の半導体素子22の電極パッドは、第1のボンディングワイヤ7を介して回路基板2の接続パッドと電気的に接続されている。第1の半導体素子22上には第2の半導体素子23が積層されている。ここで、第2の半導体素子23は第1の半導体素子22に対してオフセットされて配置されている。
第2の半導体素子23のワイヤボンディング部にあたる両端部は、第1の半導体素子21の外周より外側に突出している。第2の半導体素子23は第2の絶縁樹脂層9を介して第1の半導体素子22上に接着されていると共に、第2の半導体素子23の突出部分23aと回路基板2との間の中空部には第2の絶縁樹脂層9が充填されている。ここで、第2の絶縁樹脂層9は第1の実施形態と同様に、熱硬化前の粘度Eとチキソ比Tiの積で表される樹脂特性E・Tiが700以上の絶縁樹脂、例えば半硬化させた紫外線硬化型の熱硬化性樹脂を用いて形成されたものである。第2の半導体素子8の電極パッドは、第2のボンディングワイヤ10を介して回路基板2の接続パッド4と電気的に接続されている。
第2の実施形態において、第2の絶縁樹脂層9は熱硬化温度に対して固形状態を維持する絶縁性フィラー24を含有しており、この絶縁性フィラー24が第1および第2の半導体素子22、23間の距離を保つスペーサとして機能している。言い換えると、第1のボンディングワイヤ7は絶縁性フィラー24により保持された第2の絶縁樹脂層9の厚さに基づいて第2の半導体素子23の下面から離間している。従って、第1のボンディングワイヤ7と第2の半導体素子23との接触等を防止した上で、第2の半導体素子8を第1の半導体素子5上に良好に接着することができる。
第2の絶縁樹脂層9内に配置する絶縁性フィラー24は、例えば第2の半導体素子23を接着する際の温度(熱硬化温度)に対して耐熱性と形状を維持し得る強度(形状維持能)を有する絶縁樹脂により構成され、その具体的な材料は特に限定されるものではない。絶縁性フィラー24の具体的な構成材料としては、ウレタン樹脂、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂等の熱硬化性樹脂が挙げられる。このような絶縁樹脂粒子からなる絶縁性フィラー24を含む絶縁樹脂(例えば紫外線硬化型エポキシ樹脂)を用いると共に、その熱硬化前の樹脂特性E・Tiを700以上に制御しながら、第1の半導体素子22上に第2の絶縁樹脂層9を介して第2の半導体素子23を接着し、それと同時に第2の半導体素子23の突出部分23aの下方に第2の絶縁樹脂層9を充填する。
第2の実施形態の積層型半導体装置21によれば、第1の半導体素子22に対してオフセット配置された第2の半導体素子23の突出部分23aを、その下方の中空部に充填した第2の絶縁樹脂層9で支持しているため、第1の実施形態と同様に第2のボンディングワイヤ10の接続不良や第2の半導体素子23のクラック等を再現性よく抑制することができる。さらに、第1および第2の半導体素子22、23間の間隔は絶縁性フィラー24で保たれているため、第1のボンディングワイヤ7と第2の半導体素子23との接触不良等をより確実に抑制することができる。従って、信頼性や製造歩留り等を向上させた積層型半導体装置1を再現性よく提供することが可能となる。
図6や図7では2個の半導体素子22、23を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではなく、3個もしくはそれ以上であってもよいことは言うまでもない。例えば、図8に示す半導体装置31において、第1の半導体素子32上にはそれより小形の第2の半導体素子33が積層されており、さらに第2の半導体素子33上には第3の半導体素子34が積層されている。第3の半導体素子34は第1および第2の半導体素子32、33に対してオフセットされて積層されている。このような積層構造に対しても、熱硬化前の樹脂特性E・Tiが700以上の絶縁樹脂を用いた絶縁樹脂層9は有効であり、突出部分34aを良好に支持することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、複数の半導体素子間を絶縁樹脂層で接着すると共に、上段側半導体素子の一部が下段側半導体素子の外周より外側に突出して配置される各種の積層型半導体装置に適用することができる。そのような積層型半導体装置についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の第1の実施形態による積層型半導体装置の平面図である。 図1に示す積層型半導体装置の断面図である。 絶縁樹脂の樹脂特性E・Tiと絶縁樹脂による維持可能な形状(アスペクト比)との関係の一例を示す図である。 図1に示す積層型半導体装置の製造工程を示す断面図である。 紫外線硬化型樹脂の紫外線照射強度と弾性率との関係例を示す図である。 本発明の第2の実施形態による積層型半導体装置の平面図である。 図6に示す積層型半導体装置の断面図である。 図6に示す積層型半導体装置の変形例を示す断面図である。
符号の説明
1,21,31…積層型半導体装置、2…回路基板、4…接続パッド、5,22…第1の半導体素子、6…第1の絶縁樹脂層、7…第1のボンディングワイヤ、8,23…第2の半導体素子、8a,23a…突出部分、9…第2の絶縁樹脂層、10…第2のボンディングワイヤ、11……封止樹脂。

Claims (5)

  1. 回路基材と、
    前記回路基材上に接着された第1の半導体素子と、
    前記第1の半導体素子上に積層され、前記第1の半導体素子の外周より外側に突出した部分を有する第2の半導体素子とを具備し、
    前記第2の半導体素子は、粘度[Pa・s]とチキソ比の積で表される樹脂特性が700以上の絶縁樹脂を用いて、前記第1の半導体素子上に接着されていると共に、前記第2の半導体素子の突出部分と前記回路基材との間の中空部に前記絶縁樹脂が充填されていることを特徴とする積層型半導体装置。
  2. 請求項1記載の積層型半導体装置において、
    前記絶縁樹脂は紫外線硬化型樹脂であり、かつ前記樹脂特性が700以上となるように半硬化されていることを特徴とする積層型半導体装置。
  3. 請求項1または請求項2記載の積層型半導体装置において、
    前記第1の半導体素子は前記回路基材の接続パッドとボンディングワイヤを介して電気的に接続されていると共に、前記ボンディングワイヤは前記絶縁樹脂の厚さに基づいて前記第2の半導体素子の下面から離間していることを特徴とする積層型半導体装置。
  4. 請求項1または請求項2記載の積層型半導体装置において、
    前記絶縁樹脂は絶縁性フィラーを含有しており、かつ前記第1の半導体素子は前記回路基材の接続パッドとボンディングワイヤを介して電気的に接続されていると共に、前記ボンディングワイヤは前記絶縁性フィラーにより保持された前記絶縁樹脂の厚さに基づいて前記第2の半導体素子の下面から離間していることを特徴とする積層型半導体装置。
  5. 回路基材上に第1の半導体素子を接着する工程と、
    前記回路基材の接続パッドと前記第1の半導体素子とをボンディングワイヤを介して電気的に接続する工程と、
    前記第1の半導体素子上に、粘度[Pa・s]とチキソ比の積で表される樹脂特性が700以上の絶縁樹脂を介して、前記第1の半導体素子の外周より外側に突出した部分を有する第2の半導体素子を配置する工程と、
    前記絶縁樹脂を用いて前記第1の半導体素子上に前記第2の半導体素子を接着すると共に、前記第2の半導体素子の突出部分と前記回路基材との間の中空部に前記絶縁樹脂を充填する工程と
    を具備することを特徴とする積層型半導体装置の製造方法。
JP2006154407A 2006-06-02 2006-06-02 積層型半導体装置とその製造方法 Withdrawn JP2007324443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006154407A JP2007324443A (ja) 2006-06-02 2006-06-02 積層型半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006154407A JP2007324443A (ja) 2006-06-02 2006-06-02 積層型半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2007324443A true JP2007324443A (ja) 2007-12-13

Family

ID=38856955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006154407A Withdrawn JP2007324443A (ja) 2006-06-02 2006-06-02 積層型半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2007324443A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040835A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 積層型半導体装置の製造方法
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
US20130049221A1 (en) * 2011-08-31 2013-02-28 Samsung Electronics Co., Ltd. Semiconductor package having plural semiconductor chips and method of forming the same
US8896111B2 (en) 2012-09-10 2014-11-25 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US11551985B2 (en) 2020-03-09 2023-01-10 Kioxia Corporation Semiconductor device having a resin layer sealing a plurality of semiconductor chips stacked on first semiconductor chips

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040835A (ja) * 2008-08-06 2010-02-18 Toshiba Corp 積層型半導体装置の製造方法
US7955896B2 (en) 2008-08-06 2011-06-07 Kabushiki Kaisha Toshiba Method of manufacturing stacked semiconductor device
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
US20130049221A1 (en) * 2011-08-31 2013-02-28 Samsung Electronics Co., Ltd. Semiconductor package having plural semiconductor chips and method of forming the same
US8664780B2 (en) 2011-08-31 2014-03-04 Samsung Electronics Co., Ltd. Semiconductor package having plural semiconductor chips and method of forming the same
US8896111B2 (en) 2012-09-10 2014-11-25 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US11551985B2 (en) 2020-03-09 2023-01-10 Kioxia Corporation Semiconductor device having a resin layer sealing a plurality of semiconductor chips stacked on first semiconductor chips

Similar Documents

Publication Publication Date Title
JP4188337B2 (ja) 積層型電子部品の製造方法
JP4746646B2 (ja) 積層型電子部品
JP5918664B2 (ja) 積層型半導体装置の製造方法
US20050205981A1 (en) Stacked electronic part
JP2010040835A (ja) 積層型半導体装置の製造方法
JP2007250887A (ja) 積層型半導体装置
JP4203031B2 (ja) 積層型電子部品の製造方法
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JP2007324443A (ja) 積層型半導体装置とその製造方法
CN101295710B (zh) 半导体器件
JP4594777B2 (ja) 積層型電子部品の製造方法
JPH10112478A (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP4621595B2 (ja) 半導体装置の製造方法
JP2007035864A (ja) 半導体パッケージ
JP4435187B2 (ja) 積層型半導体装置
JP2008251929A (ja) 積層型半導体装置
JP4702370B2 (ja) 回路モジュールの製造方法
JP2010147460A (ja) 半導体装置及びその製造方法
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2007081127A (ja) 半導体装置及び半導体装置の製造方法
JP4652428B2 (ja) 半導体装置およびその製造方法
JP2013157363A (ja) 積層型半導体装置
JP2008282941A (ja) 半導体装置
JP2000277564A (ja) 半導体装置及びその製造方法
JP4585216B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090804