JPH10112478A - ボールグリッドアレイ半導体装置及びその実装方法 - Google Patents
ボールグリッドアレイ半導体装置及びその実装方法Info
- Publication number
- JPH10112478A JPH10112478A JP26471596A JP26471596A JPH10112478A JP H10112478 A JPH10112478 A JP H10112478A JP 26471596 A JP26471596 A JP 26471596A JP 26471596 A JP26471596 A JP 26471596A JP H10112478 A JPH10112478 A JP H10112478A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- grid array
- ball grid
- adhesive
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Abstract
(57)【要約】
【課題】 ボールグリッドアレイ（ＢＧＡ）半導体装置
に発生する反りを矯正し、電気的接続が良好なＢＧＡ半
導体装置の実装方法を提供する。 【解決手段】 ＢＧＡ半導体装置１を実装基板２に実装
するＢＧＡ半導体装置１の実装方法において、はんだバ
ンプ１０の高さよりも若干高く、少なくともＢＧＡ半導
体装置１の４角と実装基板２とを接合する接着剤１１を
形成する。そして、この接着剤１１を硬化させたのち、
これを支持柱にして加熱処理を施し、はんだバンプ１０
をリフローする。このとき、加熱処理により発生しよう
とする反りが接着剤１１で矯正されるので、反りの影響
がない実装ができる。
に発生する反りを矯正し、電気的接続が良好なＢＧＡ半
導体装置の実装方法を提供する。 【解決手段】 ＢＧＡ半導体装置１を実装基板２に実装
するＢＧＡ半導体装置１の実装方法において、はんだバ
ンプ１０の高さよりも若干高く、少なくともＢＧＡ半導
体装置１の４角と実装基板２とを接合する接着剤１１を
形成する。そして、この接着剤１１を硬化させたのち、
これを支持柱にして加熱処理を施し、はんだバンプ１０
をリフローする。このとき、加熱処理により発生しよう
とする反りが接着剤１１で矯正されるので、反りの影響
がない実装ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、実装性に優れたボ
ールグリッドアレイ（以下、ＢＧＡという）半導体装置
及びその実装方法に関する。
ールグリッドアレイ（以下、ＢＧＡという）半導体装置
及びその実装方法に関する。
【０００２】
【従来の技術】従来、面付実装型のＢＧＡパッケージが
ある。このＢＧＡパッケージとは、回路配線を有する配
線基板に半導体チップを搭載し、回路配線と半導体チッ
プをＡｕワイヤー等で電気的に接続したのち、封止樹脂
で半導体チップ及びＡｕワイヤーを封止したものを示
し、また、配線基板の裏面には半導体チップと電気的に
接続された複数の電極が設けられており、この電極上に
はんだバンプを形成して外部電極としている。
ある。このＢＧＡパッケージとは、回路配線を有する配
線基板に半導体チップを搭載し、回路配線と半導体チッ
プをＡｕワイヤー等で電気的に接続したのち、封止樹脂
で半導体チップ及びＡｕワイヤーを封止したものを示
し、また、配線基板の裏面には半導体チップと電気的に
接続された複数の電極が設けられており、この電極上に
はんだバンプを形成して外部電極としている。
【０００３】そして、このＢＧＡパッケージを前記電極
に対向する電極を有する実装基板上に位置決めして搭載
し、ＢＧＡパッケージ及び実装基板を加熱することによ
りはんだバンプをリフローして配線基板裏面の電極と実
装基板上の電極とを接続するという半導体装置の実装方
法が知られている。
に対向する電極を有する実装基板上に位置決めして搭載
し、ＢＧＡパッケージ及び実装基板を加熱することによ
りはんだバンプをリフローして配線基板裏面の電極と実
装基板上の電極とを接続するという半導体装置の実装方
法が知られている。
【０００４】
【発明が解決しようとする課題】ところで、はんだバン
プをリフローする際の加熱により配線基板や封止樹脂が
熱膨張する。しかしながら、配線基板と封止樹脂の熱膨
張率が異なるため、ＢＧＡパッケージに反りが発生して
しまう。この反りのために、はんだバンプが実装基板の
電極から離れて電気的接続不良が発生したり、又は、は
んだバンプが押しつぶされ他のはんだバンプと接触して
しまい、ショートするなどの不都合が発生するという問
題がある。
プをリフローする際の加熱により配線基板や封止樹脂が
熱膨張する。しかしながら、配線基板と封止樹脂の熱膨
張率が異なるため、ＢＧＡパッケージに反りが発生して
しまう。この反りのために、はんだバンプが実装基板の
電極から離れて電気的接続不良が発生したり、又は、は
んだバンプが押しつぶされ他のはんだバンプと接触して
しまい、ショートするなどの不都合が発生するという問
題がある。
【０００５】本発明は上記問題に鑑みて、ＢＧＡパッケ
ージに発生する反りを抑制し、電気的接続が良好なＢＧ
Ａ半導体装置の実装方法を提供することを目的とする。
ージに発生する反りを抑制し、電気的接続が良好なＢＧ
Ａ半導体装置の実装方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、以下の技術的手段を採用する。請求項１乃至５に記
載の発明においては、裏面にはんだバンプ（１０）を有
するボールグリッドアレイパッケージ（１）を、実装基
板（２）に実装するＢＧＡ半導体装置の実装方法であっ
て、ＢＧＡパッケージ（１）と実装基板（２）とを接合
する接着剤（１１）を形成して、この接着剤（１１）に
よりＢＧＡパッケージ（１）を固定して加熱処理を施
し、はんだバンプ（１０）をリフローすることを特徴と
する。具体的には、例えば、請求項３に示すように接着
剤（１１）は、ＢＧＡパッケージ（１）の外周部と実装
基板（２）とを接合するように形成したり、又は請求項
４に示すようにＢＧＡパッケージ（１）の少なくとも４
角と実装基板（２）とを接合するように形成したりでき
る。
め、以下の技術的手段を採用する。請求項１乃至５に記
載の発明においては、裏面にはんだバンプ（１０）を有
するボールグリッドアレイパッケージ（１）を、実装基
板（２）に実装するＢＧＡ半導体装置の実装方法であっ
て、ＢＧＡパッケージ（１）と実装基板（２）とを接合
する接着剤（１１）を形成して、この接着剤（１１）に
よりＢＧＡパッケージ（１）を固定して加熱処理を施
し、はんだバンプ（１０）をリフローすることを特徴と
する。具体的には、例えば、請求項３に示すように接着
剤（１１）は、ＢＧＡパッケージ（１）の外周部と実装
基板（２）とを接合するように形成したり、又は請求項
４に示すようにＢＧＡパッケージ（１）の少なくとも４
角と実装基板（２）とを接合するように形成したりでき
る。
【０００７】ＢＧＡパッケージ（１）を実装基板（２）
に実装するに際して、これらを加熱処理してはんだバン
プ（１０）をリフローする。このときの加熱処理におい
て、封止樹脂（７）及び配線基板（３）の熱膨張係数が
相違するため、ＢＧＡパッケージ（１）に反りが発生し
ようとする。しかし、接合部材によりＢＧＡパッケージ
（１）と実装基板（２）を固定しているため、ＢＧＡパ
ッケージ（１）に反りが発生しようとすると、それを抑
制して発生しないようにできる。従って、大きな反りの
発生に伴って発生するショートや電気的接続不良を解消
することができる。
に実装するに際して、これらを加熱処理してはんだバン
プ（１０）をリフローする。このときの加熱処理におい
て、封止樹脂（７）及び配線基板（３）の熱膨張係数が
相違するため、ＢＧＡパッケージ（１）に反りが発生し
ようとする。しかし、接合部材によりＢＧＡパッケージ
（１）と実装基板（２）を固定しているため、ＢＧＡパ
ッケージ（１）に反りが発生しようとすると、それを抑
制して発生しないようにできる。従って、大きな反りの
発生に伴って発生するショートや電気的接続不良を解消
することができる。
【０００８】請求項５に記載の発明においては、接着剤
（１１）の高さを管理するスペーサー（１３）を接着剤
（１１）の中に混入していることを特徴とする。ＢＧＡ
パッケージ（１）を実装基板（２）に実装するに際し
て、例えばＢＧＡパッケージ（１）を上方から加圧し実
装基板（２）との間隔を少なくするとき等においては接
着剤（１１）の高さに変化を及ぼす場合がある。このよ
うに、接着剤（１１）にスペーサー（１３）を混入する
ことにより接着剤（１１）の高さを容易に管理すること
ができる。
（１１）の高さを管理するスペーサー（１３）を接着剤
（１１）の中に混入していることを特徴とする。ＢＧＡ
パッケージ（１）を実装基板（２）に実装するに際し
て、例えばＢＧＡパッケージ（１）を上方から加圧し実
装基板（２）との間隔を少なくするとき等においては接
着剤（１１）の高さに変化を及ぼす場合がある。このよ
うに、接着剤（１１）にスペーサー（１３）を混入する
ことにより接着剤（１１）の高さを容易に管理すること
ができる。
【０００９】さらに、請求項６に記載の発明において
は、ＢＧＡパッケージ（１）を、実装基板（２）に実装
するＢＧＡ半導体装置の実装方法であって、ＢＧＡパッ
ケージ（１）を実装基板（２）上に位置決め配置したの
ち、ＢＧＡパッケージ（１）の上方から接着剤（１１）
を塗布することを特徴とし、請求項１と同様の効果が得
られる。
は、ＢＧＡパッケージ（１）を、実装基板（２）に実装
するＢＧＡ半導体装置の実装方法であって、ＢＧＡパッ
ケージ（１）を実装基板（２）上に位置決め配置したの
ち、ＢＧＡパッケージ（１）の上方から接着剤（１１）
を塗布することを特徴とし、請求項１と同様の効果が得
られる。
【００１０】請求項７に記載の発明においては、接着剤
（１１）を硬化させる工程は、はんだバンプ（１０）を
リフローする工程と同一工程にて行うことを特徴とす
る。このように、はんだバンプ（１０）をリフローする
際の加熱処理と同一工程において接着剤（１１）を硬化
させるため、工程数を少なくすることができる。
（１１）を硬化させる工程は、はんだバンプ（１０）を
リフローする工程と同一工程にて行うことを特徴とす
る。このように、はんだバンプ（１０）をリフローする
際の加熱処理と同一工程において接着剤（１１）を硬化
させるため、工程数を少なくすることができる。
【００１１】
【発明の実施の形態】以下、本発明を図に示す実施形態
について説明する。 （第１実施形態）本発明の一実施形態におけるＢＧＡパ
ッケージ１を実装基板２に搭載して、ＢＧＡ半導体装置
を完成させたときの断面図を図１に示す。このＢＧＡパ
ッケージ１は公知の方法により形成され、図１に示すよ
うに、ＢＧＡパッケージ１には複数の回路配線を有する
配線基板３上に複数の電極を有する半導体チップ４が搭
載されており、この半導体チップ４の電極と回路配線と
がそれぞれＡｕワイヤー５及びワイヤーボンディングパ
ッド６を介して電気的に接続されている。
について説明する。 （第１実施形態）本発明の一実施形態におけるＢＧＡパ
ッケージ１を実装基板２に搭載して、ＢＧＡ半導体装置
を完成させたときの断面図を図１に示す。このＢＧＡパ
ッケージ１は公知の方法により形成され、図１に示すよ
うに、ＢＧＡパッケージ１には複数の回路配線を有する
配線基板３上に複数の電極を有する半導体チップ４が搭
載されており、この半導体チップ４の電極と回路配線と
がそれぞれＡｕワイヤー５及びワイヤーボンディングパ
ッド６を介して電気的に接続されている。
【００１２】そして、半導体チップ４、Ａｕワイヤー５
及びワイヤーボンディングパッド６が封止樹脂７で封止
されている。配線基板３のうち、半導体チップ４が搭載
された面と反対の面には半導体チップ４と電気的に接続
された複数の電極８が形成されている。実装基板２には
配線基板３に設けられた複数の電極８と対応するように
配置された複数の電極９が設けられている。そして、こ
れらの電極８、９を対向させた状態でＢＧＡパッケージ
１は実装基板２の上に搭載されており、ＢＧＡパッケー
ジ１と実装基板２の間にはこれらの電極８、９を電気的
に接続するはんだバンプ１０が配設されている。そし
て、このはんだバンプ１０より外側にあるのは硬化した
接着剤１１であり、ＢＧＡパッケージ１と実装基板２に
付着している。
及びワイヤーボンディングパッド６が封止樹脂７で封止
されている。配線基板３のうち、半導体チップ４が搭載
された面と反対の面には半導体チップ４と電気的に接続
された複数の電極８が形成されている。実装基板２には
配線基板３に設けられた複数の電極８と対応するように
配置された複数の電極９が設けられている。そして、こ
れらの電極８、９を対向させた状態でＢＧＡパッケージ
１は実装基板２の上に搭載されており、ＢＧＡパッケー
ジ１と実装基板２の間にはこれらの電極８、９を電気的
に接続するはんだバンプ１０が配設されている。そし
て、このはんだバンプ１０より外側にあるのは硬化した
接着剤１１であり、ＢＧＡパッケージ１と実装基板２に
付着している。
【００１３】また、図２は図１におけるＡ−Ａ矢視断面
図である。図２に示すように、ＢＧＡパッケージ１の内
側には、はんだバンプ１０がアレイ状に複数配設されて
いる。そして、ＢＧＡパッケージ１の４角には接着剤
（接合部材）１１が塗布されている。このＢＧＡパッケ
ージ１は、外形が３０×３０ｍｍの正方形である。な
お、配線基板３はガラスエポキシにて形成されており、
このガラスエポキシは例えば熱膨張係数αが１７×１０
-6／°Ｃのものを用いる。また、封止樹脂７はレジンに
て形成されており、このレジンは例えば熱膨張係数αが
１０×１０-6〜１４×１０-6／°Ｃのものを用いる。
図である。図２に示すように、ＢＧＡパッケージ１の内
側には、はんだバンプ１０がアレイ状に複数配設されて
いる。そして、ＢＧＡパッケージ１の４角には接着剤
（接合部材）１１が塗布されている。このＢＧＡパッケ
ージ１は、外形が３０×３０ｍｍの正方形である。な
お、配線基板３はガラスエポキシにて形成されており、
このガラスエポキシは例えば熱膨張係数αが１７×１０
-6／°Ｃのものを用いる。また、封止樹脂７はレジンに
て形成されており、このレジンは例えば熱膨張係数αが
１０×１０-6〜１４×１０-6／°Ｃのものを用いる。
【００１４】次に、本実施形態におけるＢＧＡ半導体装
置の実装方法について説明する。図３（ａ）〜（ｄ）
に、この実装方法を表す手順図を示す。まず、図３
（ａ）に示すように、実装基板２に形成された電極の上
に印刷手法により約１５０μｍの高さのクリーム状のは
んだペースト１２を印刷する。次に、図３（ｂ）に示す
ように、実装基板２のうち、ＢＧＡパッケージ１の４角
に対応する位置に接着剤塗布部２ａを印しておき、この
接着剤塗布部２ａにディスペンス手法により熱硬化性の
アクリル系接着剤１１を塗布する。このとき、接着剤１
１は上方から見て接着剤塗布部２ａからはみ出しがない
ようにし、実装基板２上のＢＧＡパッケージ１のすぐ近
くに他の部品を配置する場合等の妨げにならないように
する。
置の実装方法について説明する。図３（ａ）〜（ｄ）
に、この実装方法を表す手順図を示す。まず、図３
（ａ）に示すように、実装基板２に形成された電極の上
に印刷手法により約１５０μｍの高さのクリーム状のは
んだペースト１２を印刷する。次に、図３（ｂ）に示す
ように、実装基板２のうち、ＢＧＡパッケージ１の４角
に対応する位置に接着剤塗布部２ａを印しておき、この
接着剤塗布部２ａにディスペンス手法により熱硬化性の
アクリル系接着剤１１を塗布する。このとき、接着剤１
１は上方から見て接着剤塗布部２ａからはみ出しがない
ようにし、実装基板２上のＢＧＡパッケージ１のすぐ近
くに他の部品を配置する場合等の妨げにならないように
する。
【００１５】そして、ＢＧＡパッケージ１に形成された
複数の電極それぞれに、高さ約５００μｍのはんだバン
プ１０を配設しておき、図３（ｃ）に示すように、ＢＧ
Ａパッケージ１を実装基板２上に、これらそれぞれに形
成された電極の位置が合うように位置決めして搭載す
る。このとき、ＢＧＡパッケージ１を上方から加圧する
ため、図４に示すように、沈み込み高さＳにおけるはん
だバンプ１０がはんだペースト１２に沈み込んだ状態に
なる。なお、このときの加圧を強めにすると、沈み込み
高さＳは略はんだペースト１２の厚さとなり、ＢＧＡパ
ッケージ１と実装基板２の間隔のバラツキが軽減でき、
また、初期的な反りを加圧により抑制することができ
る。
複数の電極それぞれに、高さ約５００μｍのはんだバン
プ１０を配設しておき、図３（ｃ）に示すように、ＢＧ
Ａパッケージ１を実装基板２上に、これらそれぞれに形
成された電極の位置が合うように位置決めして搭載す
る。このとき、ＢＧＡパッケージ１を上方から加圧する
ため、図４に示すように、沈み込み高さＳにおけるはん
だバンプ１０がはんだペースト１２に沈み込んだ状態に
なる。なお、このときの加圧を強めにすると、沈み込み
高さＳは略はんだペースト１２の厚さとなり、ＢＧＡパ
ッケージ１と実装基板２の間隔のバラツキが軽減でき、
また、初期的な反りを加圧により抑制することができ
る。
【００１６】また、接着剤１１を塗布するにあたって、
ＢＧＡパッケージ１に接着剤１１を十分に付着させる必
要があるため、接着剤１１の粘度を調整するなどして接
着剤１１の高さを、はんだバンプ１０とはんだペースト
１２を合わせた高さよりも若干高くしている。例えば、
実装前におけるはんだバンプ１０の高さが約５００μ
ｍ、はんだペースト１２の高さが約１５０μｍであれ
ば、接着剤１１の高さは６５０μｍ以上の高さにしてい
る。
ＢＧＡパッケージ１に接着剤１１を十分に付着させる必
要があるため、接着剤１１の粘度を調整するなどして接
着剤１１の高さを、はんだバンプ１０とはんだペースト
１２を合わせた高さよりも若干高くしている。例えば、
実装前におけるはんだバンプ１０の高さが約５００μ
ｍ、はんだペースト１２の高さが約１５０μｍであれ
ば、接着剤１１の高さは６５０μｍ以上の高さにしてい
る。
【００１７】次に、ＢＧＡパッケージ１及び実装基板２
を硬化炉にて約１５０度の温度で加熱処理を施し、接着
剤１１を硬化させる。これにより、ＢＧＡパッケージ１
と実装基板２とが所定の間隔で接着固定される。なお、
この接着剤１１は常温硬化するものを用いて加熱処理を
省いても良い。その後、リフロー炉にてさらに加熱処理
を施し、はんだバンプ１０のリフロー温度（１８３度）
に達するとはんだバンプ１０が溶け出す。そして、はん
だバンプ１０は、はんだペースト１２と混ざり合って一
体となり、図３（ｄ）に示すようにＢＧＡパッケージ１
及び実装基板２に形成された電極８、９が電気的に接続
され、ＢＧＡ半導体装置が完成する。
を硬化炉にて約１５０度の温度で加熱処理を施し、接着
剤１１を硬化させる。これにより、ＢＧＡパッケージ１
と実装基板２とが所定の間隔で接着固定される。なお、
この接着剤１１は常温硬化するものを用いて加熱処理を
省いても良い。その後、リフロー炉にてさらに加熱処理
を施し、はんだバンプ１０のリフロー温度（１８３度）
に達するとはんだバンプ１０が溶け出す。そして、はん
だバンプ１０は、はんだペースト１２と混ざり合って一
体となり、図３（ｄ）に示すようにＢＧＡパッケージ１
及び実装基板２に形成された電極８、９が電気的に接続
され、ＢＧＡ半導体装置が完成する。
【００１８】このときの加熱処理において、封止樹脂７
及び配線基板３が熱膨張する。そして、これらの熱膨張
係数αが相違するため、温度上昇と共にＢＧＡパッケー
ジ１に反りが発生する。例えば、本実施形態におけるＢ
ＧＡパッケージ１のみをはんだバンプ１０のリフロー温
度以上に加熱した場合、熱膨張係数αの関係から下に凸
になるような形で約２５０〜５００μｍの反りが発生す
る。
及び配線基板３が熱膨張する。そして、これらの熱膨張
係数αが相違するため、温度上昇と共にＢＧＡパッケー
ジ１に反りが発生する。例えば、本実施形態におけるＢ
ＧＡパッケージ１のみをはんだバンプ１０のリフロー温
度以上に加熱した場合、熱膨張係数αの関係から下に凸
になるような形で約２５０〜５００μｍの反りが発生す
る。
【００１９】しかし、このように接着剤１１を硬化させ
ＢＧＡパッケージ１と実装基板２を固定すると、接着剤
１１が固定された以後はＢＧＡパッケージ１に反りが発
生しようとすると、それを抑制して発生させないように
できる。ところで、このとき反りが発生すると、発生し
た反りによってＢＧＡパッケージ１の中央部のはんだバ
ンプ１０が押しつぶされてはんだバンプ１０同士が接触
し、ＢＧＡパッケージ１がショートしてしまう。あるい
は、発生した反りによってＢＧＡパッケージ１の外周部
近傍（例えば、ＢＧＡパッケージ１の４角）のはんだバ
ンプ１０がはんだペースト１２から離れてしまい、実装
基板２の電極から離れて接続不良を起こす。
ＢＧＡパッケージ１と実装基板２を固定すると、接着剤
１１が固定された以後はＢＧＡパッケージ１に反りが発
生しようとすると、それを抑制して発生させないように
できる。ところで、このとき反りが発生すると、発生し
た反りによってＢＧＡパッケージ１の中央部のはんだバ
ンプ１０が押しつぶされてはんだバンプ１０同士が接触
し、ＢＧＡパッケージ１がショートしてしまう。あるい
は、発生した反りによってＢＧＡパッケージ１の外周部
近傍（例えば、ＢＧＡパッケージ１の４角）のはんだバ
ンプ１０がはんだペースト１２から離れてしまい、実装
基板２の電極から離れて接続不良を起こす。
【００２０】しかし、このように接着剤１１を硬化させ
てＢＧＡパッケージ１と実装基板２を固定させることに
より上記不具合を解消することができる。また、接着剤
１１は、この反りの影響が発生して上記した不具合が生
じる以前に硬化させる必要がある。具体的には、本実施
形態においてはＢＧＡパッケージ１は、下に凸になるよ
う反りが発生しようとするため、ＢＧＡパッケージ１の
中央部のはんだバンプ１０が押しつぶされてはんだバン
プ１０同士が接触せず、ＢＧＡパッケージ１の外周部近
傍のはんだバンプ１０がはんだペースト１２から離れな
い程度、に反りを抑えることができるように接着剤１１
を硬化させる必要がある。
てＢＧＡパッケージ１と実装基板２を固定させることに
より上記不具合を解消することができる。また、接着剤
１１は、この反りの影響が発生して上記した不具合が生
じる以前に硬化させる必要がある。具体的には、本実施
形態においてはＢＧＡパッケージ１は、下に凸になるよ
う反りが発生しようとするため、ＢＧＡパッケージ１の
中央部のはんだバンプ１０が押しつぶされてはんだバン
プ１０同士が接触せず、ＢＧＡパッケージ１の外周部近
傍のはんだバンプ１０がはんだペースト１２から離れな
い程度、に反りを抑えることができるように接着剤１１
を硬化させる必要がある。
【００２１】具体的には、本実施形態におけるＢＧＡパ
ッケージ１の大きさの場合、反りが３００μｍ以上発生
するとはんだバンプ１０が潰れてしまい、また、はんだ
バンプがはんだペースト１２に沈み込んだ沈み込み高さ
Ｓよりも大きい場合にははんだバンプ１０がはんだペー
スト１２から離れてしまう。つまり、はんだバンプ１０
がはんだペースト１２に沈み込んだ、沈み込み高さＳ以
下の反りであれば十分に上記不具合は発生しない。
ッケージ１の大きさの場合、反りが３００μｍ以上発生
するとはんだバンプ１０が潰れてしまい、また、はんだ
バンプがはんだペースト１２に沈み込んだ沈み込み高さ
Ｓよりも大きい場合にははんだバンプ１０がはんだペー
スト１２から離れてしまう。つまり、はんだバンプ１０
がはんだペースト１２に沈み込んだ、沈み込み高さＳ以
下の反りであれば十分に上記不具合は発生しない。
【００２２】そして、本実施形態に示すアクリル系接着
剤１１は約１５０度で硬化するため、ＢＧＡパッケージ
１の反りを上述した程度の反りに抑えることができる。
また、はんだバンプ１０のリフロー温度は約１８３度で
あり、これを超える温度まで加熱するが、接着剤１１が
硬化してからそれ以上の温度に至るまで、ＢＧＡパッケ
ージ１の反りを抑制することができる。 （第２実施形態）本実施形態におけるＢＧＡ半導体装置
を図５に示す。なお、これらの基本的構成は、図１にお
いて示される第１実施形態と同様であるため、異なる点
についてのみ説明する。
剤１１は約１５０度で硬化するため、ＢＧＡパッケージ
１の反りを上述した程度の反りに抑えることができる。
また、はんだバンプ１０のリフロー温度は約１８３度で
あり、これを超える温度まで加熱するが、接着剤１１が
硬化してからそれ以上の温度に至るまで、ＢＧＡパッケ
ージ１の反りを抑制することができる。 （第２実施形態）本実施形態におけるＢＧＡ半導体装置
を図５に示す。なお、これらの基本的構成は、図１にお
いて示される第１実施形態と同様であるため、異なる点
についてのみ説明する。
【００２３】本実施形態において第１実施形態と異なる
点は、配線基板３の材質が封止樹脂７の材質より熱膨張
係数αが小さいことと、接着剤１１にスペーサー１３を
混入していることである。つまり、配線基板３は、ガラ
スエポキシにて形成されており、このガラスエポキシは
例えば熱膨張係数αが１３〜１５×１０-6／℃のものを
用いる。また、封止樹脂７はレジンにて形成されてお
り、このレジンは例えば熱膨張係数αが２０×１０-6／
℃のものを用いる。
点は、配線基板３の材質が封止樹脂７の材質より熱膨張
係数αが小さいことと、接着剤１１にスペーサー１３を
混入していることである。つまり、配線基板３は、ガラ
スエポキシにて形成されており、このガラスエポキシは
例えば熱膨張係数αが１３〜１５×１０-6／℃のものを
用いる。また、封止樹脂７はレジンにて形成されてお
り、このレジンは例えば熱膨張係数αが２０×１０-6／
℃のものを用いる。
【００２４】そして、図５に示すように、ＢＧＡパッケ
ージ１の４角に塗布された接着剤には銅製で径が４００
μｍの球形上をしたスペーサー１３が混入されている。
なお、ＢＧＡパッケージ１の外形は一辺が３０ｍｍ、は
んだバンプ１０の高さは５００μｍ、はんだペースト１
２の高さは１５０μｍであり、第１実施形態と同様であ
る。
ージ１の４角に塗布された接着剤には銅製で径が４００
μｍの球形上をしたスペーサー１３が混入されている。
なお、ＢＧＡパッケージ１の外形は一辺が３０ｍｍ、は
んだバンプ１０の高さは５００μｍ、はんだペースト１
２の高さは１５０μｍであり、第１実施形態と同様であ
る。
【００２５】本実施形態におけるＢＧＡ半導体装置の実
装手順は第１実施形態同様であるが、この実装手順にお
いて、ＢＧＡパッケージ１を実装基板２に搭載後にＢＧ
Ａパッケージ１の上方から加圧してはんだバンプ１０を
はんだペースト１２に所定高さＳ沈み込ませている。こ
の際に、接着剤１１の高さが変化するが、スペーサー１
３を接着剤１１に混入することによりこの高さを一定に
するという高さ管理が容易になる。
装手順は第１実施形態同様であるが、この実装手順にお
いて、ＢＧＡパッケージ１を実装基板２に搭載後にＢＧ
Ａパッケージ１の上方から加圧してはんだバンプ１０を
はんだペースト１２に所定高さＳ沈み込ませている。こ
の際に、接着剤１１の高さが変化するが、スペーサー１
３を接着剤１１に混入することによりこの高さを一定に
するという高さ管理が容易になる。
【００２６】次に、実装における作用について第１実施
形態と異なる点を説明する。前述したように、配線基板
２及び封止樹脂７の熱膨張係数αの関係からＢＧＡパッ
ケージ１が、上に凸になるような反りが発生しようとす
る。そして、この反りが発生しようとするのを硬化させ
た接着剤にて抑制している。しかしながら、接着剤が硬
化する以前において、実装に不具合が発生する程の反り
ではないが、少量の反りが発生する。
形態と異なる点を説明する。前述したように、配線基板
２及び封止樹脂７の熱膨張係数αの関係からＢＧＡパッ
ケージ１が、上に凸になるような反りが発生しようとす
る。そして、この反りが発生しようとするのを硬化させ
た接着剤にて抑制している。しかしながら、接着剤が硬
化する以前において、実装に不具合が発生する程の反り
ではないが、少量の反りが発生する。
【００２７】つまり、ＢＧＡパッケージ１が上に凸にな
るような反りが発生しようとするため、ＢＧＡパッケー
ジ１の４角は、実装基板２方向に反ろうとする。しか
し、本実施形態においては接着剤１１にスペーサー１３
を混入しているため、このスペーサー１３がＢＧＡパッ
ケージ１の４角を支えており、ＢＧＡパッケージ１と実
装基板２の間隔をスペーサー１３の大きさ分は確保で
き、反りの影響が緩和できる。従って、ＢＧＡパッケー
ジ１を実装基板２に実装するに際して、はんだバンプ１
０が潰れることによるショート等をさらに防止すること
ができる。 （第３実施形態）本実施形態におけるＢＧＡ半導体装置
の基本的構成は、図１において示される第１実施形態と
同様であるため省略する。図６に本実施形態におけるＢ
ＧＡパッケージ１の実装手順を示す。
るような反りが発生しようとするため、ＢＧＡパッケー
ジ１の４角は、実装基板２方向に反ろうとする。しか
し、本実施形態においては接着剤１１にスペーサー１３
を混入しているため、このスペーサー１３がＢＧＡパッ
ケージ１の４角を支えており、ＢＧＡパッケージ１と実
装基板２の間隔をスペーサー１３の大きさ分は確保で
き、反りの影響が緩和できる。従って、ＢＧＡパッケー
ジ１を実装基板２に実装するに際して、はんだバンプ１
０が潰れることによるショート等をさらに防止すること
ができる。 （第３実施形態）本実施形態におけるＢＧＡ半導体装置
の基本的構成は、図１において示される第１実施形態と
同様であるため省略する。図６に本実施形態におけるＢ
ＧＡパッケージ１の実装手順を示す。
【００２８】図６（ａ）〜（ｄ）に、この実装方法を示
す手順図を示す。まず、図６（ａ）に示すように、実装
基板２に形成された電極の上に印刷手法によりクリーム
状のはんだペースト１２を印刷する。次に、ＢＧＡパッ
ケージ１に形成された複数の電極それぞれにはんだバン
プ１０を配設し、図６（ｂ）に示すように、ＢＧＡパッ
ケージ１を実装基板２上に、これらそれぞれに形成され
たはんだペースト１２の位置が合うように位置決めして
搭載する。このとき、はんだバンプ１０及びはんだペー
スト１２の厚さによりＢＧＡパッケージ１及び実装基板
２の間には所定の間隙が存在する。
す手順図を示す。まず、図６（ａ）に示すように、実装
基板２に形成された電極の上に印刷手法によりクリーム
状のはんだペースト１２を印刷する。次に、ＢＧＡパッ
ケージ１に形成された複数の電極それぞれにはんだバン
プ１０を配設し、図６（ｂ）に示すように、ＢＧＡパッ
ケージ１を実装基板２上に、これらそれぞれに形成され
たはんだペースト１２の位置が合うように位置決めして
搭載する。このとき、はんだバンプ１０及びはんだペー
スト１２の厚さによりＢＧＡパッケージ１及び実装基板
２の間には所定の間隙が存在する。
【００２９】次に、図６（ｃ）に示すように、ＢＧＡパ
ッケージ１の４角に、ＢＧＡパッケージ１の上方からア
クリル系接着剤１１を垂らす。この接着剤１１は、上記
間隙に入り込み図６（ｄ）に示すような状態となる。そ
して、ＢＧＡパッケージ１及び実装基板２をリフロー炉
に通して加熱処理する。この加熱処理において接着剤１
１が硬化し、ＢＧＡパッケージ１と実装基板２とを上記
間隙と同等の間隔で接着固定する。そして、さらに加熱
を進めるとリフロー温度に達してはんだバンプ１０およ
びはんだペースト１２が溶けて、図３（ｄ）に示すよう
にＢＧＡパッケージ１及び実装基板２に形成された電極
が電気的に接続されＢＧＡ半導体装置が完成する。
ッケージ１の４角に、ＢＧＡパッケージ１の上方からア
クリル系接着剤１１を垂らす。この接着剤１１は、上記
間隙に入り込み図６（ｄ）に示すような状態となる。そ
して、ＢＧＡパッケージ１及び実装基板２をリフロー炉
に通して加熱処理する。この加熱処理において接着剤１
１が硬化し、ＢＧＡパッケージ１と実装基板２とを上記
間隙と同等の間隔で接着固定する。そして、さらに加熱
を進めるとリフロー温度に達してはんだバンプ１０およ
びはんだペースト１２が溶けて、図３（ｄ）に示すよう
にＢＧＡパッケージ１及び実装基板２に形成された電極
が電気的に接続されＢＧＡ半導体装置が完成する。
【００３０】このように、接着剤１１でＢＧＡパッケー
ジ１及び実装基板２を固定しているため、ＢＧＡパッケ
ージ１に発生しようとする反りを抑制でき、第１実施形
態同様にＢＧＡ半導体装置におけるショート、接続不良
を防ぐことができる。 （他の実施形態）図２に示すように第１実施形態におい
ては接着剤１１をＢＧＡパッケージの４角に塗布してい
るが、これは４角が最大の反りを発生する部分であるた
めであり、この他に例えば４辺のそれぞれに１箇所づつ
接着剤１１を塗布しても良いし、また、ＢＧＡパッケー
ジ１の外周全てに接着剤１１を塗布しても良い。また、
接着剤１１を、例えばＢＧＡパッケージ１の中央部のう
ち、はんだバンプ１０が形成されていない部分に塗布す
ればさらにＢＧＡパッケージ１の反りを抑制することが
できる。
ジ１及び実装基板２を固定しているため、ＢＧＡパッケ
ージ１に発生しようとする反りを抑制でき、第１実施形
態同様にＢＧＡ半導体装置におけるショート、接続不良
を防ぐことができる。 （他の実施形態）図２に示すように第１実施形態におい
ては接着剤１１をＢＧＡパッケージの４角に塗布してい
るが、これは４角が最大の反りを発生する部分であるた
めであり、この他に例えば４辺のそれぞれに１箇所づつ
接着剤１１を塗布しても良いし、また、ＢＧＡパッケー
ジ１の外周全てに接着剤１１を塗布しても良い。また、
接着剤１１を、例えばＢＧＡパッケージ１の中央部のう
ち、はんだバンプ１０が形成されていない部分に塗布す
ればさらにＢＧＡパッケージ１の反りを抑制することが
できる。
【００３１】第１、第２実施形態において、リフロー炉
における加熱処理のときに接着剤１１を硬化させている
ため、接着剤１１を硬化させるためのみ必要とする工程
を排除することができる。なお、一般的に、リフロー炉
において加熱処理を行うのは時間的限界があるため、こ
の場合には接着剤１１は短時間で硬化するものが好まし
い。
における加熱処理のときに接着剤１１を硬化させている
ため、接着剤１１を硬化させるためのみ必要とする工程
を排除することができる。なお、一般的に、リフロー炉
において加熱処理を行うのは時間的限界があるため、こ
の場合には接着剤１１は短時間で硬化するものが好まし
い。
【００３２】また、第１〜第３実施形態において、配線
基板３や封止樹脂７の材質を挙げたが、これらは単なる
例示であり、配線基板３の材質の熱膨張係数αと封止樹
脂７の材質の熱膨張係数αについては、いずれが大きく
とも良く、さらには同じであっても良い。また、第２実
施形態ではＢＧＡパッケージ１が上に凸になり、このと
きにおいてスペーサー１３を用いているが、これと同様
に第１実施形態のようにＢＧＡパッケージ１が下に凸に
なる場合において、接着剤１１の高さを容易に管理する
ために、接着剤１１にスペーサー１３を混入してもよ
い。
基板３や封止樹脂７の材質を挙げたが、これらは単なる
例示であり、配線基板３の材質の熱膨張係数αと封止樹
脂７の材質の熱膨張係数αについては、いずれが大きく
とも良く、さらには同じであっても良い。また、第２実
施形態ではＢＧＡパッケージ１が上に凸になり、このと
きにおいてスペーサー１３を用いているが、これと同様
に第１実施形態のようにＢＧＡパッケージ１が下に凸に
なる場合において、接着剤１１の高さを容易に管理する
ために、接着剤１１にスペーサー１３を混入してもよ
い。
【００３３】なお、このスペーサー１３は銅製で球形状
のものを用いているが同様の働きをする例えば円筒形状
のものや直方体形状のものを用いてもよく、材質も銅製
に限らずに適用することができる。また、上述のように
ＢＧＡパッケージ１の中央部のうち、はんだバンプ１０
が形成されていない部分に塗布する場合には、そこにス
ペーサー１３を混入してもよい。なお、スペーサー１３
の形状、材質は第２実施形態に示したものでなくても良
い。
のものを用いているが同様の働きをする例えば円筒形状
のものや直方体形状のものを用いてもよく、材質も銅製
に限らずに適用することができる。また、上述のように
ＢＧＡパッケージ１の中央部のうち、はんだバンプ１０
が形成されていない部分に塗布する場合には、そこにス
ペーサー１３を混入してもよい。なお、スペーサー１３
の形状、材質は第２実施形態に示したものでなくても良
い。
【００３４】第１、第２実施形態における封止樹脂７や
回路基板６の材質は例示であり、他の材質を用いてもよ
い。また、第１、第２実施形態においては接着剤１１の
材質を例示したが、封止樹脂７や回路基板の材質により
ＢＧＡパッケージ１の反り方等が異なるため、その反り
方等に合った温度で硬化する接着剤１１を選択して用い
れば上記効果を得ることができる。
回路基板６の材質は例示であり、他の材質を用いてもよ
い。また、第１、第２実施形態においては接着剤１１の
材質を例示したが、封止樹脂７や回路基板の材質により
ＢＧＡパッケージ１の反り方等が異なるため、その反り
方等に合った温度で硬化する接着剤１１を選択して用い
れば上記効果を得ることができる。
【図１】第１実施形態において、ＢＧＡ半導体装置の断
面図である。
面図である。
【図２】図１におけるＡ−Ａ矢視断面図である。
【図３】第１実施形態における実装手順図である。
【図４】図３において、はんだバンプ１０近傍の部分拡
大図である。
大図である。
【図５】第２実施形態において、ＢＧＡ半導体装置の断
面図である。
面図である。
【図６】第３実施形態における実装手順図である。
１…ボールグリッドアレイ（ＢＧＡ）パッケージ、２…
実装基板、３…配線基板、４…半導体チップ、７…封止
樹脂、８…配線基板の電極、９…実装基板の電極、１０
…はんだバンプ、１１…接着剤、１２…はんだペースト
実装基板、３…配線基板、４…半導体チップ、７…封止
樹脂、８…配線基板の電極、９…実装基板の電極、１０
…はんだバンプ、１１…接着剤、１２…はんだペースト
Claims (8)
- 【請求項１】 裏面に複数のはんだバンプ（１０）が設
けられたボールグリッドアレイパッケージ（１）を、実
装基板（２）上に位置決め搭載して前記実装基板（２）
に実装するボールグリッドアレイ半導体装置の実装方法
において、 前記ボールグリッドアレイパッケージ（１）と前記実装
基板（２）とを接合し、前記はんだバンプ（１０）のリ
フロー温度よりも低温で硬化する接着剤（１１）を形成
する工程と、 前記接着剤（１１）を硬化させる工程と、 前記接着剤（１１）によりボールグリッドアレイパッケ
ージ（１）を固定して加熱処理を施し、前記はんだバン
プ（１０）をリフローする工程と、 を備えることを特徴とするボールグリッドアレイ半導体
装置の実装方法。 - 【請求項２】 裏面に複数のはんだバンプ（１０）が設
けられているボールグリッドアレイパッケージ（１）
を、 複数の電極（９）を有し、前記電極（９）のそれぞれに
クリーム状のはんだペースト（１２）が形成された実装
基板（２）上に位置決め搭載して、前記実装基板（２）
方向に加圧し、前記はんだバンプ（１０）を前記はんだ
ペースト（１２）に所定の高さ（Ｓ）沈み込ませ、 前記実装基板（２）に実装するボールグリッドアレイ半
導体装置の実装方法において、 前記ボールグリッドアレイパッケージ（１）と前記実装
基板（２）とを接合し、前記ボールグリッドアレイパッ
ケージ（１）が前記所定の高さ（Ｓ）と同等量反る以前
に硬化する接着剤（１１）を形成する工程と、 前記接着剤（１１）を硬化させる工程と、 前記接着剤（１１）によりボールグリッドアレイパッケ
ージ（１）を固定して加熱処理を施し、前記はんだバン
プ（１０）をリフローする工程と、 を備えることを特徴とするボールグリッドアレイ半導体
装置の実装方法。 - 【請求項３】 前記接着剤（１１）は、 前記ボールグリッドアレイパッケージ（１）のうち、前
記はんだバンプ（１０）よりも外側の外周部と前記実装
基板（２）とを接合するように形成されることを特徴と
する請求項１又は２に記載のボールグリッドアレイ半導
体装置の実装方法。 - 【請求項４】 前記接着剤（１１）は、 少なくとも前記ボールグリッドアレイパッケージ（１）
の４角と前記実装基板（２）とを接合するように形成さ
れることを特徴とする請求項１乃至３のいずれか１つに
記載のボールグリッドアレイ半導体装置の実装方法。 - 【請求項５】 前記接着剤（１１）内には、前記接着剤
（１１）の高さを管理するスペーサー（１３）が混入さ
れていることを特徴とする請求項１乃至４のいずれか１
つに記載のボールグリッドアレイ半導体装置の実装方
法。 - 【請求項６】 裏面に複数のはんだバンプ（１０）が設
けられているボールグリッドアレイパッケージ（１）
を、実装基板（２）に実装するボールグリッドアレイパ
ッケージの実装方法において、 前記ボールグリッドアレイパッケージ（１）を前記実装
基板（２）上に位置決めして搭載する工程と、 前記ボールグリッドアレイパッケージ（１）の少なくと
も４角と前記実装基板（２）が接合するように、所定温
度で硬化する接着剤（１１）を前記ボールグリッドアレ
イパッケージ（１）の上方から塗布する工程と、 前記接着剤（１１）を硬化する工程と、 前記硬化した接着剤（１１）によりボールグリッドアレ
イパッケージ（１）を固定して加熱処理を施し、前記は
んだバンプ（１０）をリフローする工程と、 を備えることを特徴とするボールグリッドアレイ半導体
装置の実装方法。 - 【請求項７】 前記接着剤（１１）を硬化させる工程
は、前記はんだバンプ（１０）をリフローする工程と同
一工程にて行うことを特徴とする請求項１乃至６のいず
れか１つに記載のボールグリッドアレイ半導体装置の実
装方法。 - 【請求項８】 回路配線及び、裏面に前記回路配線と電
気的に接続された複数の電極（８）を有する配線基板
（３）と、 前記配線基板（３）上に搭載され、前記回路配線と電気
的に接続された半導体チップ（４）と、 前記配線基板（３）及び半導体チップ（４）を封止した
封止樹脂（７）と、 前記配線基板（６）に設けられた複数の電極（８）に対
向する複数の電極（９）を有する実装基板（２）と、 前記配線基板（６）に設けられた複数の電極（８）と前
記実装基板（２）に設けられた複数の電極（９）を電気
的に接合したはんだバンプ（１０）と、 前記配線基板（６）と前記実装基板（２）とを接合した
接着剤（１１）とを備えることを特徴とするボールグリ
ッドアレイ半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26471596A JP3552422B2 (ja) | 1996-10-04 | 1996-10-04 | ボールグリッドアレイ半導体装置及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26471596A JP3552422B2 (ja) | 1996-10-04 | 1996-10-04 | ボールグリッドアレイ半導体装置及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112478A true JPH10112478A (ja) | 1998-04-28 |
| JP3552422B2 JP3552422B2 (ja) | 2004-08-11 |
Family
ID=17407185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26471596A Expired - Fee Related JP3552422B2 (ja) | 1996-10-04 | 1996-10-04 | ボールグリッドアレイ半導体装置及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3552422B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10261410A1 (de) * | 2002-12-30 | 2004-07-22 | Infineon Technologies Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
| JP2005197381A (ja) * | 2004-01-06 | 2005-07-21 | Ricoh Co Ltd | 半導体装置と画像読取装置と画像形成装置 |
| JP2006245435A (ja) * | 2005-03-04 | 2006-09-14 | Ricoh Co Ltd | 組立部品、組立部品用のマザー基板、組立部品用のモジュール基板、組立部品用のモジュール基板製造方法、電子回路装置および電子機器 |
| JP2007184362A (ja) * | 2006-01-05 | 2007-07-19 | Hitachi Cable Ltd | 積層型半導体装置及びその製造方法 |
| US7368821B2 (en) | 2005-04-19 | 2008-05-06 | Samsung Electronics Co., Ltd. | BGA semiconductor chip package and mounting structure thereof |
| JP2008204998A (ja) * | 2007-02-16 | 2008-09-04 | Toppan Printing Co Ltd | 高集積半導体装置 |
| JP2010251579A (ja) * | 2009-04-17 | 2010-11-04 | Panasonic Corp | 電子部品実装方法 |
| US7928556B2 (en) | 2007-09-19 | 2011-04-19 | Nec Corporation | Semiconductor device and manufacturing method thereof |
| WO2011089862A1 (ja) * | 2010-01-22 | 2011-07-28 | ソニーケミカル＆インフォメーションデバイス株式会社 | 実装体の製造方法および実装装置 |
| JP2013080758A (ja) * | 2011-10-03 | 2013-05-02 | Panasonic Corp | 半導体素子の実装方法 |
| WO2013157197A1 (ja) * | 2012-04-19 | 2013-10-24 | パナソニック株式会社 | 電子部品実装方法および電子部品実装ライン |
| CN105206540A (zh) * | 2014-06-24 | 2015-12-30 | 松下知识产权经营株式会社 | 电子元件安装结构体及电子元件安装结构体的制造方法 |
| CN107706157A (zh) * | 2016-08-08 | 2018-02-16 | 株式会社藤仓 | 安装体以及该安装体的制造方法 |
| JP2021048330A (ja) * | 2019-09-20 | 2021-03-25 | 株式会社村田製作所 | 基板の接続構造 |
-
1996
- 1996-10-04 JP JP26471596A patent/JP3552422B2/ja not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7022549B2 (en) | 2002-12-30 | 2006-04-04 | Infineon Technologies, Ag | Method for connecting an integrated circuit to a substrate and corresponding arrangement |
| DE10261410A1 (de) * | 2002-12-30 | 2004-07-22 | Infineon Technologies Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
| DE10261410B4 (de) * | 2002-12-30 | 2008-09-04 | Qimonda Ag | Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung |
| JP2005197381A (ja) * | 2004-01-06 | 2005-07-21 | Ricoh Co Ltd | 半導体装置と画像読取装置と画像形成装置 |
| JP4545615B2 (ja) * | 2005-03-04 | 2010-09-15 | 株式会社リコー | 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器 |
| JP2006245435A (ja) * | 2005-03-04 | 2006-09-14 | Ricoh Co Ltd | 組立部品、組立部品用のマザー基板、組立部品用のモジュール基板、組立部品用のモジュール基板製造方法、電子回路装置および電子機器 |
| US7368821B2 (en) | 2005-04-19 | 2008-05-06 | Samsung Electronics Co., Ltd. | BGA semiconductor chip package and mounting structure thereof |
| JP4650269B2 (ja) * | 2006-01-05 | 2011-03-16 | 日立電線株式会社 | 積層型半導体装置の製造方法 |
| JP2007184362A (ja) * | 2006-01-05 | 2007-07-19 | Hitachi Cable Ltd | 積層型半導体装置及びその製造方法 |
| JP2008204998A (ja) * | 2007-02-16 | 2008-09-04 | Toppan Printing Co Ltd | 高集積半導体装置 |
| US7928556B2 (en) | 2007-09-19 | 2011-04-19 | Nec Corporation | Semiconductor device and manufacturing method thereof |
| JP2010251579A (ja) * | 2009-04-17 | 2010-11-04 | Panasonic Corp | 電子部品実装方法 |
| WO2011089862A1 (ja) * | 2010-01-22 | 2011-07-28 | ソニーケミカル＆インフォメーションデバイス株式会社 | 実装体の製造方法および実装装置 |
| JP2013080758A (ja) * | 2011-10-03 | 2013-05-02 | Panasonic Corp | 半導体素子の実装方法 |
| WO2013157197A1 (ja) * | 2012-04-19 | 2013-10-24 | パナソニック株式会社 | 電子部品実装方法および電子部品実装ライン |
| JPWO2013157197A1 (ja) * | 2012-04-19 | 2015-12-21 | パナソニックＩｐマネジメント株式会社 | 電子部品実装方法および電子部品実装ライン |
| US10034389B2 (en) | 2012-04-19 | 2018-07-24 | Panasonic Intellectual Property Management Co., Ltd. | Electric component mounting method |
| CN105206540A (zh) * | 2014-06-24 | 2015-12-30 | 松下知识产权经营株式会社 | 电子元件安装结构体及电子元件安装结构体的制造方法 |
| CN107706157A (zh) * | 2016-08-08 | 2018-02-16 | 株式会社藤仓 | 安装体以及该安装体的制造方法 |
| JP2021048330A (ja) * | 2019-09-20 | 2021-03-25 | 株式会社村田製作所 | 基板の接続構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3552422B2 (ja) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805422A (en) | Semiconductor package with flexible board and method of fabricating the same | |
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| JP2004356529A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10112478A (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| KR19990082715A (ko) | 반도체장치 | |
| US6966964B2 (en) | Method and apparatus for manufacturing semiconductor device | |
| JP2002373967A (ja) | 半導体装置およびその製造方法 | |
| KR100748558B1 (ko) | 칩 사이즈 패키지 및 그 제조 방법 | |
| JP2826049B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2003017625A (ja) | インターポーザおよび半導体パッケージ | |
| JP3674179B2 (ja) | ボールグリッドアレイ半導体装置及びその製造方法 | |
| JP2000286302A (ja) | 半導体チップ組立方法及び組立装置 | |
| JPH10154726A (ja) | 半導体装置及びその製造方法 | |
| JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
| JP4688443B2 (ja) | 半導体装置の製造方法 | |
| JP2001223241A (ja) | 半導体実装構造 | |
| JP2003092464A (ja) | 回路基板、半導体パッケージの実装構造および半導体パッケージの実装方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP2009266972A (ja) | 積層型半導体モジュール及びその製造方法 | |
| JPH07226455A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH11150155A (ja) | 半導体装置の製造方法および当該方法に用いる回路基板保持具 | |
| JPH10125720A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH1098077A (ja) | 半導体装置の製造方法 | |
| JP2005183561A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20040114 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040413 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040426 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |