JP2006245435A - 組立部品、組立部品用のマザー基板、組立部品用のモジュール基板、組立部品用のモジュール基板製造方法、電子回路装置および電子機器 - Google Patents

組立部品、組立部品用のマザー基板、組立部品用のモジュール基板、組立部品用のモジュール基板製造方法、電子回路装置および電子機器 Download PDF

Info

Publication number
JP2006245435A
JP2006245435A JP2005061220A JP2005061220A JP2006245435A JP 2006245435 A JP2006245435 A JP 2006245435A JP 2005061220 A JP2005061220 A JP 2005061220A JP 2005061220 A JP2005061220 A JP 2005061220A JP 2006245435 A JP2006245435 A JP 2006245435A
Authority
JP
Japan
Prior art keywords
module substrate
mounting
substrate
module
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005061220A
Other languages
English (en)
Other versions
JP4545615B2 (ja
Inventor
Hideki Takahashi
英樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2005061220A priority Critical patent/JP4545615B2/ja
Publication of JP2006245435A publication Critical patent/JP2006245435A/ja
Application granted granted Critical
Publication of JP4545615B2 publication Critical patent/JP4545615B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】上下両面に半導体部品・電子部品などの搭載部品を実装したモジュール基板をマザー基板に搭載した組付部品において、大型化を抑えつつ電気的に接続する接続端子の数を増加させることを可能とする組付部品を提供すること。
【解決手段】下面に複数個の半導体部品4・電子部品5などの搭載部品と複数個の接続端子8が実装されたモジュール基板1と、接続端子8に相対するよう配置された接合ランド9が上面に設けられたマザー基板2と、を備え、接続端子8と接合ランド9とが電気的に接続されてマザー基板2の上面にモジュール基板1が搭載された組立部品Aであって、マザー基板2に、モジュール基板1の下面の搭載部品との干渉を避ける干渉防止穴3を形成したことを特徴とする。
【選択図】 図1

Description

本発明は、半導体部品・電子部品などの搭載部品が実装されたモジュール基板をマザー基板に搭載した組立部品、組立部品用のマザー基板、組立部品用のモジュール基板およびその製造方法、電子回路装置および電子機器に関するもので、小型化と高性能化・高速化を両立する技術に関する。
近年、電子機器の小型化に伴い、半導体部品の小型化およびプリント回路基板への高密度実装化が進んでいる。この高密度化を達成するため、その組み立て時に、中間検査の重要性、実装の容易化の観点から、電子回路の一部を予めモジュール基板上にアッセンブリ化した後に、このモジュール基板をマザー基板上に実装した組付部品とすることが知られている。
この種の従来のモジュール基板は、例えば、四角形状からなる絶縁性の基板を有し、この基板は、絶縁樹脂材料と導体とからなる配線パターンを交互に積層することによって形成されている。
そして、前記モジュール基板上には、電子部品として例えばWLCSP(ウエハレベルCSP)などの半導体素子、トランジスタなどの能動素子、または抵抗、コンデンサなどの受動素子などが搭載され、これらの素子は配線パターンによって接合された電子回路を構成している。
さらに、前記モジュール基板の下面には、この電子回路に対して外部回路であるマザー基板側からの電力の供給や信号の入出力などを行うために接続端子が複数個設けられている。
これにより、前記モジュール基板には、マザー基板側から入力される信号に対して、所定の信号処理機能を持つようにブロック化された電子回路が予め組み立てられる。
このようにアッセンブリ化したモジュール基板をマザー基板に搭載して電気的に接合する方法、すなわち組付部品の製造方法として、数多くの方式が提案されている。
その中で最も一般的な方式として、モジュール基板の下面に、接続端子となるはんだバンプを形成したものが知られている。すなわち、この方式は、マザー基板の接合ランドに、クリームはんだを印刷し、このモジュール基板のはんだバンプとマザー基板の接合ランドとの位置を合わせて搭載した後、リフローなどの加熱装置を用いてはんだを加熱溶融して、それぞれを接合する方式である。
しかしながら、この方式では、上述のモジュール基板側の接続端子(はんだバンプ)をマザー基板側に接合させる時に、はんだバンプの溶融状態を制御することが困難である。このため、加熱温度が高いためにはんだバンプの溶融が進み過ぎたり、モジュール基板の重さではんだバンプが過度に潰れたりする場合があり、このような場合に、はんだバンプの間隔が狭いと、バンプ間がショートする虞がある。
そこで、この問題を解決する従来技術として、モジュール基板の少なくとも四隅に、スペーサを配置し、はんだを加熱した際にこれらスペーサによりモジュール基板とマザー基板との間隔を所定の間隔に保たせ、はんだバンプが過度に潰れてショートすることのないようにした技術が知られている(例えば、特許文献1参照)。
また、他の技術的要請として、モジュール基板において、半導体部品および電子部品を単にその上面のみに実装するだけではなく、上下両面に高密度実装して更なる高機能化・高速化を図ることが望まれている。
このような上下両面に搭載部品が実装されたモジュール基板をマザー基板に搭載する場合に、モジュール基板の下面に搭載した半導体部品および電子部品の高さによっては、マザー基板との干渉を避けるために、スタンドオフ構造として実装する技術が知られている(例えば、特許文献2参照)。
特開平8−316619号公報 特開2004−303944号公報
しかしながら、特許文献1に記載の技術のように、半導体部品および電子部品をモジュール基板の上面のみに搭載する技術では、さらなる高機能化・高速化を図るモジュール基板を製作する場合は、モジュール基板の面積を広げることになり、モジュール基板ならびに組付部品が大型化するという問題がある。
また、特許文献2に記載の技術のように、モジュール基板の上下両面に半導体部品および電子部品を実装して、モジュール基板の外周にサブ基板を設けてスタンドオフ構造とした技術では、大型化を招くことなく高機能化・高速化を図ることが可能である。
しかしながら、この技術にあっては、マザー基板のランドに接合されるモジュール基板側の接続端子が、サブ基板の下端面のみに配置された構造となっていたため、このサブ基板の下端に設ける接続端子数が制限され、モジュール基板の高機能化・高速化に伴う電極数の増加に対応するのが難しいという問題がある。
また、モジュール基板は、マザー基板との間に搭載部品が配置できるだけマザー基板の上面から上方に離して配置されているとともに、両基板の間にサブ基板が介在されているため、組立部品全体の高さが高くなるとともに、サブ基板もスペースが必要で、組立部品が大型になる。
本発明は、上述の従来の問題点に鑑み成されたもので、上下両面に半導体部品・電子部品などの搭載部品を実装したモジュール基板をマザー基板に搭載した組付部品において、大型化を抑えつつ電気的に接続する接続端子の数を増加させて高機能化・高速化を可能とする組付部品、組付部品用のモジュール基板ならびにマザー基板、およびこれらを備えた電子回路装置および電子機器を提供し、また、製造時にバンプ間ショートの防止を図ることができる組付部品、組付部品用のモジュール基板ならびにマザー基板、および組付部品用モジュール基板製造方法を提供することを目的とするものである。
請求項1に記載の組立部品は、少なくとも下面に複数個の半導体部品・電子部品などの搭載部品と複数個の接続端子が実装されたモジュール基板と、前記接続端子に相対するよう配置された接合ランドが上面に設けられたマザー基板と、を備え、前記接続端子と接合ランドとが電気的に接続されて前記マザー基板の上面に前記モジュール基板が搭載された組立部品であって、前記マザー基板に、前記モジュール基板下面の搭載部品との干渉を避ける干渉防止穴が形成されていることを特徴とする。
請求項2に記載の組立部品は、前記モジュール基板の接続端子と前記マザー基板の接合ランドとが接続された接続領域が、前記干渉防止穴の周りを囲って配置されていることを特徴とする。
請求項3に記載の組立部品用のマザー基板は、請求項1または2に記載の組立部品用のマザー基板であって、基板本体の所定位置に前記干渉防止穴が形成され、搭載されるモジュール基板の複数個の接続端子に相対して複数個の接合ランドが配置されていることを特徴とする。
請求項4に記載の組立部品用のマザー基板は、前記接合ランドが、前記干渉防止穴を囲って周状に設けられているとともに、内外に複数列設けられ、前記干渉防止穴の外周端と前記接合ランドとの間隔(L2)が、1mm以上かつ前記接合ランドの内外方向のピッチ(L3)以下の寸法に設定されていることを特徴とする。
請求項5に記載の組立部品用のマザー基板は、前記干渉防止穴が上から見て四角に形成されているとともに、前記接合ランドが周状に複数列も受けられた接合ランド領域が上から見て四角周状に形成され、前記接合ランド領域の四隅あるいは四辺中央位置に、前記接合ランドを配置しないスペーサ配置領域を設定したことを特徴とする。
請求項6に記載の組立部品用のモジュール基板は、請求項1または2に記載の組立部品用のモジュール基板であって、下面に、前記複数個の搭載部品が実装された実装領域と、前記複数個の接続端子が実装された接続端子領域と、が設けられていることを特徴とする。
請求項7に記載の組立部品用のモジュール基板は、前記実装領域の搭載部品の設計上の位置が、マザーボード搭載時において干渉防止穴の外周端面位置から所定間隔(L1)以上離れた位置に設定されていることを特徴とする。
請求項8に記載の組立部品用のモジュール基板は、前記実装領域が上から見て四角に形成されているとともに、前記接続端子領域が前記実装領域の周りを囲む四角周状に形成され、前記接続端子領域の四隅あるいは四辺中央位置に、前記接続端子を配置しないスペーサ配置領域が設定されていることを特徴とする。
請求項9に記載の組立部品用のモジュール基板は、前記スペーサ配置領域に、所定の高さのスペーサが設けられ、このスペーサが、はんだのリフロー温度で硬化するとともに硬化後は前記リフロー温度よりも高い耐熱温度を有した接着剤樹脂により形成されていることを特徴とする。
請求項10に記載の組立部品用のモジュール基板は、前記接続端子が、はんだで形成したバンプグリッドアレイ・ボールグリッドアレイなどから成るはんだ突起であることを特徴とする。
請求項11記載の組立部品用のモジュール基板は、その上面の中央に平坦部が設けられていることを特徴とする。
請求項12組立部品用のモジュール基板製造方法は、請求項9〜11のいずれかに記載の組立部品用のモジュール基板の製造方法であって、前記接続端子用のランドと搭載部品用のランドとにクリームはんだを供給する工程と、前記スペーサ配置領域に、スペーサ用の接着剤樹脂を塗布する工程と、前記実装部品用のランドのクリームはんだ上に前記実装部品を実装する工程と、前記クリームはんだを溶融させるとともに、前記接着剤樹脂を硬化させるために加熱を行う工程と、を有し、前記加熱を行う工程において、前記接続端子のはんだ突起形成と前記実装部品のはんだ付けと前記スペーサの形成とを一括して行うようにしたことを特徴とする。
請求項13に記載の電子回路装置は、請求項1または2に記載の組立部品を備えていることを特徴とする。
請求項14に記載の電子機器は、請求項13に記載の電子回路装置を備えていることを特徴とする。
(請求項1に記載の組立部品の効果)
請求項1に記載の発明では、モジュール基板の下面に実装された複数個の半導体部品・電子部品などの搭載部品を、マザー基板の干渉防止穴の内側に包括した構成としたため、半導体部品・電子部品などの搭載部品の背が高くても、マザー基板との干渉を回避することができる。しかも、モジュール基板の搭載部品がマザー基板と高さ方向で重なって配置されることから、マザー基板に対するモジュール基板の高さを低くでき、モジュール基板とマザー基板との間にサブ基板を介在しないためそれだけ全体の体積を抑えることができ、組立部品の小型化を図ることができる。
したがって、モジュール基板の上下両面に搭載部品を設けて、高機能化・高速化を可能としながらも、組立部品の大型化を抑えることができる。
前記モジュール基板とマザー基板の電気的接続は、モジュール基板下面に設けた複数個の接続端子とマザー基板の上面に設けた接合ランドにより行うようにしたため、これら電気的接続箇所を増加する場合、接続端子と接合ランドとの数を増加させるだけでよく、よって、両基板の接続箇所の数を容易に増加させることができ、これによっても、高機能化・高速化が可能となる。
さらに、モジュール基板の下面に実装した半導体部品・電子部品などの搭載部品が、マザー基板の干渉防止穴から下方に露出させると、例えば、これら搭載部品に不具合が発生した場合でも、前記モジュール基板をマザー基板から取り外すことなく、不良部品のみのリペアが可能となる。
(請求項2に記載の組立部品の効果)
請求項2に記載の発明にあっては、接続端子と接合ランドとが接続された接続領域を、干渉防止穴の周りを囲って配置した構成としたため、接続領域を点在させるのに比べて、接続端子と接合ランドを効率的に数多く設定するのが容易となる。よって、高機能化・高速化が容易となる。
また、接続端子と接合ランドをはんだで電気的に接続する際に、マザー基板の下面から供給する熱を、干渉防止穴の端面からこれら接続端子および接合ランドに効率的に供給して、はんだの溶融を速やか、かつ確実に行うことができる。
(請求項3〜5に記載のマザー基板の効果)
請求項3〜5に記載の発明にあっては、マザー基板に干渉防止穴を形成した構成としたため、上述の優れた効果を有した請求項1または2に記載の組立部品を得ることができるマザー基板を提供することができる。
(請求項4に記載のマザー基板の効果)
請求項4に記載の発明にあっては、干渉防止穴の外周端と接合ランドとの間隔(L2)を、1mm以上かつ前記接合ランド列の内外方向のピッチ(L3)以下の寸法に設定したため、レイアウト設計上の指針となり、また、マザー基板の干渉防止穴とモジュール基板の下面の部品搭載エリアを好適に確保できる。加えて、マザー基板にはんだを印刷する際に、スクリーンマスクを確実に支え、スクリーンマスクが干渉防止穴に落ち込む不具合の発生を防止できる。
(請求項5に記載のマザー基板の効果)
請求項5に記載の発明にあっては、マザー基板の接合ランド領域において、接合ランドを配置せずに空けたスペースにスペーサ配置領域を設定した構成としたため、接合ランドの設定を省くだけでスペーサ配置領域が確保でき、スペーサを設けるための場所・構造などを別途確保する必要がなく、スペーサの設置箇所の確保が容易となる。
(請求項6〜11に記載のモジュール基板の効果)
請求項6〜11に記載の発明にあっては、複数個の搭載部品が実装された実装領域と、複数個の接続端子が実装された接続端子領域とを設けた構成としたため、上述の優れた効果を有した請求項1または2に記載の組立部品を得ることができるモジュール基板を提供することができる。
(請求項7に記載のモジュールモジュール基板の効果)
請求項7に記載の発明にあっては、搭載部品を、その設計上の位置をマザーボードの干渉防止穴の周端面位置から所定間隔(L1)以上離すように設定したため、マザー基板側の加工誤差や、モジュール基板のマウント時の実装誤差などが生じても、搭載部品が確実に干渉防止穴内に配置されてマザー基板に干渉することがないようにでき、破損や不良品の発生を防止して、歩留まりの向上を図ることができるとともに、搭載部品の搭載エリアを好適に活用することができる。
(請求項8に記載のモジュール基板の効果)
請求項8に記載の発明にあっては、接続端子領域の四隅あるいは四辺中央位置に、前記接続端子を配置しないスペーサ配置領域を設定したため、接合端子領域において接合端子を所定箇所に配置しないだけでスペーサ配置領域が確保でき、スペーサを設けるための場所・構造などを別途確保する必要がなく、スペーサの設置箇所の確保が容易となる。
(請求項9に記載のモジュール基板の効果)
請求項9に記載の発明にあっては、所定の高さのスペーサを設けたため、はんだ溶融時にモジュール基板の重量による沈み込みが生じるのを抑制でき、モジュール基板のバンプ間ショートを回避して、製品品質ならびに歩留まりの向上を図ることができる。加えて、スペーサを接着剤樹脂により形成したため、スペーサの形成を、リフロー時において、搭載部品のはんだ付けならびに接続端子の製造と一括して同時に行うことができ、製造効率の向上を図ることができる。
(請求項10に記載のモジュール基板の効果)
請求項10に記載の発明では、接続端子をはんだで形成したはんだ突起としたため、接続端子を、安価に製造できるとともに、製造に要する時間を短くすることができる。
(請求項11に記載のモジュール基板の効果)
請求項11に記載の発明にあっては、上面の中央に平坦部を設けたため、マウント装置のノズルでモジュール基板を吸着・保持することができ、このため、特殊な装置を必要としない自動実装が可能となり、モジュール基板を容易に実装することができ、製造コストを抑えることができるとともに、効率の良い製造が可能となる。
(請求項12の組立部品用のモジュール基板製造方法の効果)
請求項12に記載の発明にあっては、加熱する工程において、搭載部品のはんだ付け、接続端子の形成、スペーサの形成(接着剤樹脂の硬化)を一括して行うようにしたため、これらを別工程で行うのに比べて、工程数を削減でき、特殊な装置も不要となり、安価に製造効率を向上させることができる。
(請求項13に記載の電子回路装置の効果)
請求項13に記載の発明にあっては、小型で高機能化・高速化が可能な組立部品を備えているため、この組立部品を備えた電子回路装置も、小型化・高機能化・高性能化が可能となる。
(請求項14に記載の電子機器の効果)
請求項14に記載の発明にあっては、小型化・高機能化・高性能化が可能な電子回路装置を備えているため、この電子回路装置を備えた電子機器も小型化・高機能化・高性能化が可能となる。
以下、本発明の実施の形態を図面に基づいて説明する。
図1は実施の形態に係る組付部品Aを示す断面図である。
この実施の形態の組付部品Aは、マザー基板2にモジュール基板1を搭載して構成されている。なお、前記組付部品Aは、請求項1および請求項2に記載の組立部品の実施の形態である。また、前記マザー基板2は、請求項3〜5に記載のマザー基板の実施の形態である。また、前記モジュール基板1は、請求項6〜11に記載のモジュール基板の実施の形態である。
ここで、前記組立部品Aを構成する前記マザー基板2およびモジュール基板1について、順に説明する。
(マザー基板2について)
前記マザー基板2の構成について説明する。
図3はマザー基板2を上から見た平面図であり、前記マザー基板2は、全体が四角形に形成された絶縁性を有した基板本体2aを有し、この基板本体2aの中央部に略正方形の干渉防止穴3が開口され、前記干渉防止穴3の周りを囲って四角周状の接合ランド領域90が設けられ、この接合ランド領域90の外側には、複数個の電子部品5,6が実装されている。
なお、前記干渉防止穴3は、この実施の形態では、基板本体2aを貫通したものを示しているが、後述するモジュール基板1の半導体部品4や電子部品5と干渉しない深さのものであれば、有底の穴としてもよい。
また、前記接合ランド領域90には、複数個の接合ランド9が、前記干渉防止穴3の周りを囲って内外2列設けられている。(以上の構成は、請求項3に対応している)
前記接合ランド9は、それぞれ銅箔体により形成されており、前記モジュール基板1に設けられた後述する接続端子8と電気的に接続される。
また、各接合ランド9は、その間隔(ピッチL3)が縦横両方向共に一定に形成されている。
図2は図1の要部の拡大図であり、前記マザー基板2の干渉防止穴3の外周端位置と、内側の前記接合ランド9の位置との間隔の寸法L2は、前記接合ランド9,9のピッチL3と同等もしくはそれよりも小さな寸法、すなわちL2≦L3に設定されている。この寸法は、具体的には、ピッチL3=1.27mmと設定されており、かつ、前記寸法L2は、1.00mmからランド間ピッチL3の範囲内、すなわち、1.00mm≦L2≦L3の範囲内で適宜選択するのが望ましい。(以上の構成は、請求項4に記載の発明に対応している)
さらに、図3に示すように、前記接合ランド領域90には、図において縦縞で示すスペーサ配置領域10が設定されている。このスペーサ配置領域10は、この部位に前記接合ランド9を設置せずにスペースを空けることで形成されている。この実施の形態では、前記スペーサ配置領域10は、四角周状の接合ランド領域90の四隅に設定しているが、この接合ランド領域90の四辺の中央に設定してもよい。(以上の構成は、請求項5に記載の発明に対応している)
(モジュール基板1について)
次に、前記モジュール基板1について、その構成を説明する。
前記モジュール基板1は、図1に示すように、いわゆる両面実装のモジュール基板構造となっており、例えば、絶縁樹脂材料と導体による配線パターン(図示せず)を交互に積層して形成した積層体から成る基板本体1aを有し、この基板本体1aは、縦横の長さ寸法が、例えば、50mm程度の略四角形状に形成されている。
また、前記モジュール基板1の上下両面には、特許請求の範囲の搭載部品として、例えば、WLCSPなどの半導体部品4および抵抗・コンデンサなどの電子部品5が複数個実装され、かつ、その下面には、前記マザー基板2への搭載時に前記接合ランド9と電気的に接続される接続端子8が、前記接合ランド9と相対するように設けられている。
(モジュール基板1の下面の構成について)
次に、前記モジュール基板1の下面の構成について図4に基づいて詳細に説明する。
図4(a)(b)は前記モジュール基板1を下方から見た底面図である。
この図に示すように、前記モジュール基板1の下面には、中央の四角形の実装領域40と、この実装領域40を囲む四角周状の接続端子領域80とが設けられている。請求項6に記載の発明に対応している)
前記実装領域40は、前記半導体部品4および電子部品5が実装された領域であって、前記マザー基板2搭載時の干渉防止穴3の外周位置(図において点線(3)で示している)の僅かに内側の範囲に設定されている。
そして、図2に示すように、前記実装領域40に配置された半導体部品4および電子部品5は、設計上その最も外側の位置が、搭載時における干渉防止穴3の外周端面位置から所定の間隔(L1)以上離れて配置されるようその設計上の設置位置が設定されている。(以上、請求項7の発明に対応している)
なお、このL1の寸法の間隔は、本実施の形態では、前記マザー基板2において前記干渉防止穴3を形成する加工精度(誤差)と、前記モジュール基板1をマザー基板2に組み付けるマウント装置の組付精度(誤差)を考慮し、前記モジュール基板1を搭載したときに、このモジュール基板1の半導体部品4や電子部品5が前記マザー基板2の干渉防止穴3に接触することのない寸法に設定されている。本実施の形態では、具体的にはL1=0.5mmとしているが、これに限定されるものではない。
次に、前記接続端子8について説明する。
図4(a)(b)に示すように、前記接続端子8は、前記マザー基板2の各接合ランド9に相対するように、その数とピッチが、前記接合ランド9に対応して設けられている。
また、前記接続端子8は、はんだで形成された突起であり、図4(c)にその側面形状を示すように、バンプグリッドアレイにより形成されている。これは、例えば、クリームはんだをスクリーン印刷装置にて供給し、リフロー炉にて加熱溶融して形成することができる。また、前記接続端子8として、球状のボールグリッドアレイを用いてもよい。(以上、請求項10に記載の発明に対応している)
図4(a)(b)に示すように、前記接続端子8が設けられている接続端子領域80には、前記接続端子8を配置せずに空けたスペースであるスペーサ配置領域11が設けられている(請求項8に記載の発明に対応している)。このスペーサ配置領域11は、前記マザー基板2のスペーサ配置領域10に相対する位置に設定されているもので、図4(a)に示すように、前記接続端子領域80の四隅に設けてもよいし、あるいは、図4(b)に示すように、前記接続端子領域80の四辺の中央に設けるようにしてもよい。
これら各スペーサ配置領域11の略中央にスペーサ7が設けられている。
このスペーサ7は、図4(c)に示すように半球形状を成し、基板本体1aの下面から高さTを有している。この高さTは、前記モジュール基板1の下面に形成した前記接続端子(はんだバンプ)8の高さと同一にすることが好ましい。
また、前記スペーサ7は、はんだのリフロー温度よりも高い融点を有する素材であれば金属・樹脂など何を用いて形成してもよいが、本実施の形態では、接着剤樹脂により形成している。このスペーサ7を形成する接着剤樹脂としては、接続端子8などを形成するはんだのリフロー温度よりも低い温度で硬化し、かつ、硬化後はリフロー温度よりも高い耐熱温度を有する性質のもの、例えば、エポキシ樹脂を用いており、この接着剤樹脂をディスペンス装置などで塗布し、リフロー炉などの加熱装置による加熱により硬化させることによって前記スペーサ7を形成している(以上、請求項9に記載の発明に対応している)。
(モジュール基板1の上面の構成について)
本実施の形態では、モジュール基板1の平面図である図5に示すように、前記モジュール基板1の上面中央に、図外のマウント装置により前記モジュール基板1を吸着・保持することができる程度に平滑な面により構成した平坦部12が設けられている。前記平坦部12は、直径10mm前後の大きさでよく、図5(a)に示すように、半導体部品4や電子部品5を搭載しない基板本体1aの上面、それ自体に形成してもよいし、あるいは、図5(b)に示すように、前記モジュール基板1の中央に部品上面が平坦な10mm角程度のWLCSPなどの半導体部品4を配置し、この半導体部品4の上面を平坦部12としても良く、このほうが、電子部品をより多く配置でき、好ましい。(以上、請求項11に記載の発明に対応している)
(組立部品Aについて)
上述したマザー基板2にモジュール基板1を搭載して構成された組立部品Aについて説明する。
図1に示すように、前記マザー基板2の上面にモジュール基板1が搭載された組付部品Aは、この搭載状態において、前記モジュール基板1の接続端子8と、前記マザー基板2の接合ランド9とが、はんだにより電気的に接続されている。これら接続端子8と接合ランド9とが接続されている接続領域100は、略正方形の前記干渉防止穴3を囲って四角周状に配置されている。
また、前記モジュール基板1の下面において、前記実装領域40に配置された半導体部品4および電子部品5は、前記マザー基板2の干渉防止穴3に内包されており、マザー基板2と干渉することはない。
(組立部品Aの製造方法について)
次に、前記組立部品Aの製造方法の実施の形態を、図面を参照しつつ説明する。
まず、図7に示すように、所望の配線パターン(図示せず)および半導体部品4および電子部品5などの搭載部品を実装するためのランド(図示せず)を有する複数のモジュール基板1(基板本体1a)がミシン目13により連結されたシート基板14を準備する。
このシート基板14は、この状態で各モジュール基板1(基板本体1a)の外周部に、接続端子8を形成するための複数の接続端子形成用ランド15と、スペーサ7を配置するためのスペーサ配置領域11とを有している。
この状態から、モジュール基板1の下面に実装を行う下面実装工程と、モジュール基板1の上面に実装を行う上面実装工程と、分割工程を実行して、モジュール基板1を製造する。
このモジュール基板1の製造方法を、その製造方法の説明図である図6に基づいて説明する。
(下面実装工程)
まず、モジュール基板1の下面に実装する下面実装工程を説明する。この下面実装工程は、クリームはんだ供給工程、接着剤塗布工程、実装工程、加熱工程を順に実行する。なお、このモジュール基板1の下面実装工程が請求項12に記載の製造方法の実施の形態である。
<はんだ供給工程>
図6(a)に示すように、シート基板14に対し、各モジュール基板1の半導体部品4および電子部品を実装するランド(図示せず)および接続端子形成用ランド15にクリームはんだ16を印刷塗布する。
<接着剤塗布工程>
次に、図6(b)に示すように、各スペーサ配置領域11にディスペンス装置などを用いて所定量の接着剤樹脂70を塗布する。この所定量は、スペーサ7を形成したときにその高さが接続端子8の高さと同一高さTとなるよう、予め設定された量である。なお、接着剤樹脂70としては、前述したようにクリームはんだ16のリフロー温度よりも低い温度で硬化し、硬化後はこのリフロー温度よりも高い耐熱温度を有する性質の樹脂、例えばエポキシ樹脂を用いる。
<実装工程>
次に、図6(c)に示すように、図外のマウント装置により、複数個の搭載部品としての半導体部品4および電子部品5をモジュール基板1の所望位置に搭載する。
<加熱工程>
その後、リフロー炉などの加熱装置により、クリームはんだ16を溶融させるとともに接着剤樹脂70を硬化させる。これにより、各部品4,5のはんだ付けと、モジュール基板1の周縁部に設けた接続端子(はんだバンプ)8の形成と、接着剤樹脂70の硬化によるスペーサ7の形成とが同時に成される。
(上面実装工程)
次に、モジュール基板1の上面実装工程を実行する。
この上面実装工程は、シート基板14(各モジュール基板1)において、図6(c)で実装した面とは反対側の上面に、上記と同様の、半導体部品4および電子部品5のはんだ付け用のクリームはんだを供給するはんだ供給工程、搭載部品である各部品4,5をマウントさせる実装工程、クリームはんだによるはんだ付けを行う加熱工程を実行する。これにより、図6(d)に示すように、各モジュール基板1の両面に半導体部品4・電子部品5が搭載された状態となる。
(分割工程)
その後、ミシン目13に沿って各モジュール基板1を分割することで、図6(e)に示すモジュール基板1を得ることができる。
(マザー基板2へのモジュール基板1の搭載方法について)
次に、マザー基板2へのモジュール基板1の搭載方法について、図を参照しながら説明する。
この搭載方法は、はんだ供給工程、実装工程、加熱工程を有する。
(はんだ供給工程)
まず、図3に示す前述したマザー基板2(基板本体2a)を準備する。
次に、図8(a)に示すように、マザー基板2の上面に形成された電子部品搭載用のランド17と接合ランド9とにクリームはんだ16を印刷塗布する。
(実装工程)
次に、図8(b)に示すように、マザー基板2の上面に電子部品5,6をマウント装置により搭載後、さらに、モジュール基板1をマウント装置などにより搭載する。
この際、モジュール基板1の上面には、平坦部12を設けているため、マウント装置のノズルで吸着・保持することができる。
(加熱工程)
次に、リフロー炉などの加熱装置により加熱し、マザー基板2に搭載した電子部品5,6が前記ランド17にはんだ付けされ、同時にモジュール基板1の接続端子8とマザー基板2の接合ランド9がはんだ付けされる。
この際、モジュール基板1の接続端子8の四隅に接着剤樹脂で形成したスペーサ7は、溶融することなくその形状を維持している。そのため、マザー基板2とモジュール基板1との間には、スペーサ7の高さTの分だけの間隔が確保された状態で、接続端子8と接合ランド9がはんだ付けされる。このため、モジュール基板1の重さではんだバンプ(接続端子8)が潰れるおそれが無く、バンプ間ショートのおそれもなくなる。
(実施の形態の組立部品Aの効果)
以上のようにして形成された実施の形態の組立部品Aにあっては、以下に列挙する効果を有する。
a)前記モジュール基板1の下面に実装された複数個の半導体部品4および電子部品5が、マザー基板2の干渉防止穴3の内側に包括された構成としたため、前記モジュール基板1の下面に実装された半導体部品4および電子部品5の背が高くても、前記マザー基板2との干渉を回避することができる。しかも、モジュール基板1の搭載部品である半導体部品4および電子部品5がマザー基板2と高さ方向で重なって配置されることから、組付部品Aの高さ寸法を抑えることができ、加えて、モジュール基板1とマザー基板2との間にサブ基板が介在されないから、その分全体の体積を抑えることができる。
したがって、モジュール基板1の上下両面に半導体部品4・電子部品5などの搭載部品を設けて、高機能化・高速化を可能としながらも、組立部品Aの大型化を抑えることができる。
b)前記モジュール基板1の下面に実装した半導体部品4および電子部品5が、マザー基板2の干渉防止穴3から下方に露出していることから、例えば、これら半導体部品4や電子部品5に不具合が発生した場合でも、前記モジュール基板1をマザー基板2から取り外すことなく、不良部品のみのリペアが可能である。
c)モジュール基板1の下面の複数個の接続端子8を、モジュール基板1の外周縁部に形成された接続端子領域80内に設け、マザー基板2の上面の複数個の接合ランド9を、マザー基板2の干渉防止穴3を囲んだ内周縁部の接合ランド領域90に設けた。
このため、モジュール基板1とマザー基板2との接続箇所を増加する場合、接続端子領域80と接合ランド領域90における接続端子8と接合ランド9との数を増加させるだけでよい。
よって、両基板1,2の接続箇所の数を容易に増加させることができ、これによっても、高機能化・高速化が可能となる。
なお、これら接続端子8および接合ランド9を増加させるにあたり、各領域80,90の面積が不足した場合には、モジュール基板1のみの面積を増やすとともに、モジュール基板1の外周縁部とマザー基板2の内周縁部との上下方向のラップ代を増加させるだけでこれらの領域80,90を広げることができる。このように、接続端子8および接合ランド9の数を増加させることが容易である。
加えて、前記接続端子8を、はんだのバンプグリッドアレイにより形成したため、上述のように、接続端子8の数を増加させる際に、柔軟に対応することができる。
d)干渉防止穴3の周囲に接続領域100を配置し、干渉防止穴3の周面近傍に接合ランド9ならびに接続端子8を配置した。このため、接続端子8と接合ランド9とを接続する際に、マザー基板2の下面から供給する熱を、干渉防止穴3の端面からこれら接続端子8および接合ランド9に効率的に供給して、はんだの溶融を速やか、かつ確実に行うことができる。
e)前記マザー基板2の干渉防止穴3の外周端位置と、前記接合ランド領域90の内周端位置との間隔の寸法L2は、前記接合ランド9,9の内外方向のピッチL3と同等もしくはそれよりも小さな寸法、すなわちL2≦L3に設定した。
このため、レイアウト設計上の指針となり、また、マザー基板2の干渉防止穴3とモジュール基板1の下面の部品搭載エリアが好適に確保できる。
f)モジュール基板1とマザー基板2との間に4個のスペーサ7を設けて、はんだを溶融させるリフロー時において、両基板1,2の間隔を一定に保つことができるようにした。
このため、リフロー時にバンプ間ショートの発生防止を図ることができ、製造品質の向上ならびに歩留まりの向上を図ることができる。
また、スペーサ7は、接続端子領域80において、接続端子8を配置せずに空けたスペースであるスペーサ配置領域11に設けたため、スペーサ7を設けるための場所・構造などを別途確保する必要がなく、スペーサ7の設置が容易となる。
(実施の形態のマザー基板2の効果)
実施の形態のマザー基板2は、以下に列挙する効果を有する。
イ)マザー基板2は、干渉防止穴3と、その周囲の接合ランド領域90および接合ランド9と、スペーサ配置領域10を有した構成としたため、前記モジュール基板1と併せて、上述した効果を有した組付部品Aを得ることができる。
ロ)接合ランド領域90に、モジュール基板1のスペーサ配置領域11と対応してスペーサ配置領域10を設けたため、スペーサ7を設けるための場所・構造などを別途確保する必要がなく、スペーサ7の設置が容易となる。
ハ)前記マザー基板2の干渉防止穴3の外周端位置と、内側の前記接合ランド9の位置との間隔の寸法L2は、1.00mm≦L2≦L3とすることにより、以下の効果が得られる。
すなわち、マザー基板2にスクリーン印刷機によりはんだを印刷する際に、スクリーンマスク上からスキージに圧力をかけながらスキージが移動するが、このとき、寸法L2を1.00mm以上確保していることで、スクリーンマスクを支えて、スクリーンマスクが干渉防止穴3に落ち込んで印刷状態が悪化する不具合の発生を防止することができる。
また、上記e)のように、レイアウト設計上の指針となり、また、マザー基板2の干渉防止穴3とモジュール基板1の下面の部品搭載エリアが好適に確保できる。
(実施の形態のモジュール基板1の効果)
実施の形態のモジュール基板1は、以下に列挙する効果を奏する。
い)前記モジュール基板1の下面に、接続端子領域80の四隅あるいは四辺の中央位置に、スペーサ配置領域11を設け、このスペーサ配置領域11に接続端子8と同一高さのスペーサ7を設けた。
このため、マザー基板2とモジュール基板1とをはんだ接続したときに、はんだが溶融してモジュール基板1の重量による沈み込みが生じるのを抑制でき、モジュール基板1のバンプ間ショートを回避して、製品品質ならびに歩留まりの向上を図ることができ、しかも、スペーサ7を設けるための場所・構造などを別途確保する必要がなく、スペーサ7の設置が容易となる。
加えて、前記スペーサ7を、はんだのリフロー温度よりも低い温度で硬化し、硬化後は、リフロー温度よりも高い耐熱温度を有する樹脂接着剤により形成した。
このため、製造時に、モジュール基板1において半導体部品4および電子部品5のはんだ付けと、接続端子(はんだバンプ)8の製造と、スペーサ7の形成とを、1つの加熱工程で一括して行うことができ、製造効率の向上を図ることができる。
ろ)接続端子8をバンプグリッドアレイまたはボールグリッドアレイにより形成したため、安価に製造できるとともに、製造時間を短くすることができる。
は)モジュール基板1の実装領域40において、その搭載部品である半導対部品4や電子部品5は、マザー基板2に搭載した際に、干渉防止穴3の周面との間に、寸法L1の隙間を確保するようにし、この寸法L1は、マザー基板2の干渉防止穴3の加工精度とモジュール基板1の実装精度を加味して設定した。
このため、マザー基板2側の加工誤差や、モジュール基板1のマウント時の実装誤差などが生じても、これら半導対部品4や電子部品5が確実に干渉防止穴3内に配置されてマザー基板2に干渉することがなく、これら部品4,5の破損や不良品の発生を防止して、歩留まりの向上を図ることができるとともに、モジュール基板1の下面の電子部品搭載エリアを好適に活用することができる。
に)モジュール基板1に平坦部12を設け、マウント装置のノズルでモジュール基板1を吸着・保持することができるようにした。
このため、特殊な装置を必要としない自動実装が可能となり、モジュール基板1を容易に実装することができ、製造コストを抑えることができるとともに、効率の良い製造が可能となる。また、組立部品Aの製造コストを抑えることも可能となる。
(製造方法の効果)
実施の形態のモジュール基板1の製造方法を含む組立部品Aの製造方法にあっては、以下に列挙する効果を有する。
A)モジュール基板1の製造において、その加熱工程で、各部品4,5のはんだ付け、モジュール基板1の周縁部に設けた接続端子8の形成、接着剤樹脂70を硬化させてスペーサ7の形成、を一括して行うようにした。
このため、これらを別工程で行うのに比べて、工程数を削減でき、特殊な装置も不要となり、安価に製造効率を向上させることができる。
B)モジュール基板1の実装時に、マウント装置のノズルでモジュール基板1の平坦部12を吸着・保持するようにした。
このため、特殊な装置を必要とせず、モジュール基板1を容易に実装することができ、製造コストを抑えることができるとともに、効率の良い製造が可能となる。
また、特殊な装置を必要とせず、容易に実装することができるので、安価に製造した組立部品Aを提供できる。
以上、図面を参照して、本発明の実施の形態を詳述してきたが、具体的な構成は、この実施の形態に限らず、本発明の要旨を逸脱しない程度の設計的変更は、本発明に含まれる。
例えば、実施の形態では、モジュール基板1ならびに干渉防止穴3を四角形に形成した例を示したが、その形状は四角に限られるものではなく、円形や他の多角形など、必要に応じて形状を決定すればよい。したがって、この干渉防止穴3を囲んで配置される接合ランド9およびこれに接続される接続端子8も、その配置は、四角周状に限らず、円周状や他の多角形周状に配置しても良い。さらに、このようにモジュール基板1や干渉防止穴3を四角以外の形状に形成した場合、スペーサおよびスペーサ配置領域は、実施の形態で示した、四隅や四辺の中央に配置することに限られるものではなく、モジュール基板1が傾くこと無く両基板1,2の間隔を一定に保つことができる配置であれば、三角形を成すように3カ所に配置したり、5以上の複数箇所に配置したりしてもよい。
また、実施の形態では、接続端子8ならびに接合ランド9を、内外二重に配列したものを示したが、これらも一重に配列しても良いし、あるいは3以上の多重に配列しても良い。
実施の形態に係る組付部品Aを示す断面図である。 図1の要部の拡大図である。 実施の形態のマザー基板2を上から見た平面図である。 (a)(b)はモジュール基板1を下方から見た底面図、(c)はモジュール基板1の要部の側面図である。 実施の形態のモジュール基板1の平面図である。 実施の形態のモジュール基板1の製造方法の説明図である。 複数のモジュール基板1がミシン目13により連結されたシート基板14を下から見た底面図である。 実施の形態のマザー基板2にモジュール基板1を搭載する手順を示す説明図である。
符号の説明
1 モジュール基板
1a 基板本体
2 マザー基板
2a 基板本体
3 干渉防止穴
4 半導体部品
5 電子部品
7 スペーサ
8 接続端子
9 接合ランド
10 スペーサ配置領域
11 スペーサ配置領域
12 平坦部
15 接続端子形成用ランド
40 実装領域
70 接着剤樹脂
80 接続端子領域
90 接合ランド領域
100 接続領域
A 組立部品

Claims (14)

  1. 少なくとも下面に複数個の半導体部品・電子部品などの搭載部品と複数個の接続端子が実装されたモジュール基板と、
    前記接続端子に相対するよう配置された接合ランドが上面に設けられたマザー基板と、
    を備え、
    前記接続端子と接合ランドとが電気的に接続されて前記マザー基板の上面に前記モジュール基板が搭載された組立部品であって、
    前記マザー基板に、前記モジュール基板下面の搭載部品との干渉を避ける干渉防止穴が形成されていることを特徴とする組立部品。
  2. 前記モジュール基板の接続端子と前記マザー基板の接合ランドとが接続された接続領域が、前記干渉防止穴の周りを囲って配置されていることを特徴とする請求項1に記載の組立部品。
  3. 請求項1または2に記載の組立部品用のマザー基板であって、
    基板本体の所定位置に前記干渉防止穴が形成され、
    搭載されるモジュール基板の複数個の接続端子に相対して複数個の接合ランドが配置されていることを特徴とする組立部品用のマザー基板。
  4. 前記接合ランドが、前記干渉防止穴を囲って周状に設けられているとともに、内外に複数列設けられ、
    前記干渉防止穴の外周端と前記接合ランドとの間隔(L2)が、1mm以上かつ前記接合ランドの内外方向のピッチ(L3)以下の寸法に設定されていることを特徴とする請求項3に記載の組立部品用のマザー基板。
  5. 前記干渉防止穴が上から見て四角に形成されているとともに、前記接合ランドが周状に複数列も受けられた接合ランド領域が上から見て四角周状に形成され、
    前記接合ランド領域の四隅あるいは四辺中央位置に、前記接合ランドを配置しないスペーサ配置領域を設定したことを特徴とする請求項4に記載の組立部品用のマザー基板。
  6. 請求項1または2に記載の組立部品用のモジュール基板であって、
    下面に、前記複数個の搭載部品が実装された実装領域と、前記複数個の接続端子が実装された接続端子領域と、が設けられていることを特徴とする組立部品用のモジュール基板。
  7. 前記実装領域の搭載部品の設計上の位置が、マザーボード搭載時において干渉防止穴の外周端面位置から所定間隔(L1)以上離れた位置に設定されていることを特徴とする請求項6に記載の組立部品用のモジュール基板。
  8. 前記実装領域が上から見て四角に形成されているとともに、前記接続端子領域が前記実装領域の周りを囲む四角周状に形成され、
    前記接続端子領域の四隅あるいは四辺中央位置に、前記接続端子を配置しないスペーサ配置領域が設定されていることを特徴とする請求項6または7に記載の組立部品用のモジュール基板。
  9. 前記スペーサ配置領域に、所定の高さのスペーサが設けられ、
    このスペーサが、はんだのリフロー温度で硬化するとともに硬化後は前記リフロー温度よりも高い耐熱温度を有した接着剤樹脂により形成されていることを特徴とする請求項8に記載の組立部品用のモジュール基板。
  10. 前記接続端子が、はんだで形成したバンプグリッドアレイ・ボールグリッドアレイなどから成るはんだ突起であることを特徴とする請求項6〜9のいずれかに記載の組立部品用のモジュール基板。
  11. 請求項6〜10のいずれかに記載の組立部品用のモジュール基板において、その上面の中央に平坦部が設けられていることを特徴とするモジュール基板。
  12. 請求項9〜11のいずれかに記載の組立部品用のモジュール基板の製造方法であって、
    前記接続端子用のランドと搭載部品用のランドとにクリームはんだを供給する工程と、
    前記スペーサ配置領域に、スペーサ用の接着剤樹脂を塗布する工程と、
    前記実装部品用のランドのクリームはんだ上に前記実装部品を実装する工程と、
    前記クリームはんだを溶融させるとともに、前記接着剤樹脂を硬化させるために加熱を行う工程と、
    を有し、
    前記加熱を行う工程において、前記接続端子のはんだ突起形成と前記実装部品のはんだ付けと前記スペーサの形成とを一括して行うようにしたことを特徴とする組立部品用のモジュール基板製造方法。
  13. 請求項1または2に記載の組立部品を備えていることを特徴とする電子回路装置。
  14. 請求項13に記載の電子回路装置を備えていることを特徴とする電子機器。
JP2005061220A 2005-03-04 2005-03-04 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器 Expired - Fee Related JP4545615B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005061220A JP4545615B2 (ja) 2005-03-04 2005-03-04 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005061220A JP4545615B2 (ja) 2005-03-04 2005-03-04 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器

Publications (2)

Publication Number Publication Date
JP2006245435A true JP2006245435A (ja) 2006-09-14
JP4545615B2 JP4545615B2 (ja) 2010-09-15

Family

ID=37051495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005061220A Expired - Fee Related JP4545615B2 (ja) 2005-03-04 2005-03-04 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器

Country Status (1)

Country Link
JP (1) JP4545615B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146280A (ja) * 2006-12-08 2008-06-26 Fuji Electric Retail Systems Co Ltd 硬貨処理装置
JP5454681B2 (ja) * 2010-05-26 2014-03-26 株式会社村田製作所 モジュール基板およびその製造方法
US8901718B2 (en) 2011-11-22 2014-12-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541178U (ja) * 1991-10-31 1993-06-01 日本ケミコン株式会社 配線基板接続装置
JPH06216491A (ja) * 1993-01-14 1994-08-05 Matsushita Electric Works Ltd プリント配線板への半導体パッケージの実装構造
JPH06334298A (ja) * 1993-05-27 1994-12-02 Fujitsu Ltd 表面実装部品の搭載構造
JPH09162234A (ja) * 1995-12-12 1997-06-20 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10112478A (ja) * 1996-10-04 1998-04-28 Denso Corp ボールグリッドアレイ半導体装置及びその実装方法
JPH11214585A (ja) * 1998-01-22 1999-08-06 Ricoh Micro Electronics Kk パッケージ
JP2002134875A (ja) * 2000-10-26 2002-05-10 Murata Mfg Co Ltd モジュール部品、モジュール部品の実装構造、および電子装置
JP2003124428A (ja) * 2001-10-12 2003-04-25 Citizen Electronics Co Ltd 表面実装型elドライバー

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541178U (ja) * 1991-10-31 1993-06-01 日本ケミコン株式会社 配線基板接続装置
JPH06216491A (ja) * 1993-01-14 1994-08-05 Matsushita Electric Works Ltd プリント配線板への半導体パッケージの実装構造
JPH06334298A (ja) * 1993-05-27 1994-12-02 Fujitsu Ltd 表面実装部品の搭載構造
JPH09162234A (ja) * 1995-12-12 1997-06-20 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH10112478A (ja) * 1996-10-04 1998-04-28 Denso Corp ボールグリッドアレイ半導体装置及びその実装方法
JPH11214585A (ja) * 1998-01-22 1999-08-06 Ricoh Micro Electronics Kk パッケージ
JP2002134875A (ja) * 2000-10-26 2002-05-10 Murata Mfg Co Ltd モジュール部品、モジュール部品の実装構造、および電子装置
JP2003124428A (ja) * 2001-10-12 2003-04-25 Citizen Electronics Co Ltd 表面実装型elドライバー

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146280A (ja) * 2006-12-08 2008-06-26 Fuji Electric Retail Systems Co Ltd 硬貨処理装置
JP5454681B2 (ja) * 2010-05-26 2014-03-26 株式会社村田製作所 モジュール基板およびその製造方法
US8901718B2 (en) 2011-11-22 2014-12-02 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof
US9070693B2 (en) 2011-11-22 2015-06-30 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
JP4545615B2 (ja) 2010-09-15

Similar Documents

Publication Publication Date Title
JP5107959B2 (ja) 基板
CN100444374C (zh) 印刷电路板和包括印刷电路板的电子设备
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
JP5649788B2 (ja) プリント板、プリント板実装構造、およびプリント板実装方法
JP2008210993A (ja) プリント配線板及びその製造方法
CN110729254B (zh) 封装体的接着结构及其制造方法
CN110729266B (zh) 封装体的接着结构及其制造方法
JP4854770B2 (ja) プリント基板ユニット及び電子機器
JP2011096819A (ja) 半導体装置および回路基板
JP4545615B2 (ja) 組立部品、モジュール基板、モジュール基板製造方法、電子回路装置および電子機器
CN105304580A (zh) 半导体装置及其制造方法
US10149384B1 (en) Support structure and manufacture method thereof
KR102409692B1 (ko) 통신 모듈
JP5466218B2 (ja) 半導体パッケージ
JP2011082221A (ja) 中継基板、プリント基板ユニット、および、中継基板の製造方法
JP5372235B2 (ja) 半導体装置および半導体装置実装体
JP2013211497A (ja) 部品接合構造
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
JP2016162813A (ja) プリント基板及びハンダ付け方法
WO2013153717A1 (ja) 電子機器及びその製造方法
JP2016134417A (ja) 半導体パッケージ基板、および半導体パッケージと、その製造方法
JP2007027341A (ja) プリント配線板および電子部品実装構造
JP2006237367A (ja) プリント配線板
JP2015146404A (ja) 半導体装置およびその製造方法
JP2002329812A (ja) 半導体パッケージ装置および半導体パッケージ装置実装用基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4545615

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees