CN110729266B - 封装体的接着结构及其制造方法 - Google Patents

封装体的接着结构及其制造方法 Download PDF

Info

Publication number
CN110729266B
CN110729266B CN201910078539.1A CN201910078539A CN110729266B CN 110729266 B CN110729266 B CN 110729266B CN 201910078539 A CN201910078539 A CN 201910078539A CN 110729266 B CN110729266 B CN 110729266B
Authority
CN
China
Prior art keywords
solder
package
pads
solder ball
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910078539.1A
Other languages
English (en)
Other versions
CN110729266A (zh
Inventor
曹佩华
吕宗兴
朱立寰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110729266A publication Critical patent/CN110729266A/zh
Application granted granted Critical
Publication of CN110729266B publication Critical patent/CN110729266B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60015—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using plate connectors, e.g. layer, film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种封装体的接着结构及其制造方法。本揭露内容大致上提供了示例性的实施方式，其关于接着至印刷电路板(PCB)的封装体。在一个实施方式中，结构包括印刷电路板。印刷电路板具有排列成矩阵的焊球垫。外部的焊球垫沿着矩阵的一个或多个外部的边缘，并且外部的焊球垫中的每个焊球垫具有第一焊料接着区域。内部的焊球垫在矩阵的内部，且内部的焊球垫中的每个内部的焊球垫具有第二焊料接着区域。第一焊料接着区域大于第二焊料接着区域。

Description

封装体的接着结构及其制造方法
技术领域
本揭示内容是关于半导体装置的构装。
背景技术
在电子产业中，一般而言，集成电路形成在半导体晶粒上。在半导体晶粒上的集成电路的特征随着半导体制程上的进展逐渐变小。半导体晶粒(具有集成电路)通常封装在包含互连结构的封装体中。封装体的互连结构可以形成为封装体的一整体的部分，或者可以独立于封装体的其他组件(诸如封装基板)而形成。封装体内的互连结构通常提供介于半导体晶粒的集成电路和其他组件之间的介面。封装体内的互连结构可以形成为具有较大的特征尺寸，其可以用较成熟和较不昂贵的技术形成。
封装体，以及可能的其他表面安装装置，可以之后接着至印刷电路板(PCB)。例如，印刷电路板可以是接着任意数量的组件的基板，以形成系统级装置。形成印刷电路板可以利用特征尺寸其甚至大于封装体内的互连结构的特征尺寸，因此，可以使用更成熟和便宜的技术形成。
发明内容
本揭示内容的一些实施方式提供了一种封装体的接着结构，包含：印刷电路板(PCB)其具有多个焊球垫其排列成一矩阵，外部的多个焊球垫其沿着矩阵的一个或多个外部的边缘，外部的多个焊球垫中的每个焊球垫具有第一焊料接着区域，内部的多个焊球垫其在矩阵的内部，内部的多个焊球垫中的每个焊球垫具有第二焊料接着区域，第一焊料接着区域大于第二焊料接着区域。
本揭示内容的另一些实施方式提供了一种封装体的接着结构，包含封装体、印刷电路板、以及多个焊球。封装体具有多个第一焊球垫其排列成第一矩阵，封装体的布局是第一矩形形状，第一焊球垫的第一矩阵具有在第二矩形形状的外部的边缘，多个第一焊球垫的第一矩阵的第二矩形形状的每个拐角设置在靠近封装体的布局的第一矩形的相应的拐角。印刷电路板(PCB)，具有多个第二焊球垫其排列成第二矩阵其对应于第一矩阵，相应的拐角焊球垫在多个第二焊球垫的第二矩阵的每个拐角处，内部的焊球垫在多个第二焊球垫的第二矩阵的内部。多个焊球，机械地接着至多个第一焊球垫和多个第二焊球垫，每个拐角焊球垫具有第一区域，其接着至多个焊球中的相应的拐角焊球，内部的焊球垫具有第二区域其接着至多个焊球中的内部的焊球，第一区域大于第二区域。
本揭示内容的又一些实施方式提供了一种封装体的接着结构的制造方法，包含：将封装体接着至印刷电路板(PCB)，接着包含回焊多个焊球，其中回焊多个焊球之后，多个焊球中的每个焊球接着至封装体上的多个第一焊垫中的相应的第一焊垫和印刷电路板上的多个第二焊垫中的相应的第二焊垫，多个第二焊垫在印刷电路板上排列成矩阵，多个第二焊垫中的第一型焊垫设置在矩阵的拐角，多个第二焊垫中的第二型焊垫设置在矩阵的内部，多个第二焊垫中的第一型焊垫具有第一区域，其接着至多个焊球中的相应的焊球，多个第二焊垫中的第二型焊垫具有第二区域其接着至多个焊球中的相应的焊球，第一区域大于第二区域。
附图说明
本揭示内容的各方面，可由以下的详细描述，并与所附附图一起阅读，而得到最佳的理解。值得注意的是，根据业界的标准惯例，各个特征并未按比例绘制。事实上，为了清楚地讨论，各个特征的尺寸可能任意地增加或减小。
图1是根据一些实施方式，机械地接着并电性耦合至印刷电路板(PCB)的封装体的截面图；
图2是根据一些实施方式，封装基板的一部分的截面图；
图3是根据一些实施方式，封装基板的拐角部分的布局图；
图4是根据一些实施方式，印刷电路板的一部分的截面图；
图5是根据一些实施方式，印刷电路板的一部分的布局图；
图6A和图6B是根据一些实施方式，机械地接着和电性耦合至印刷电路板的封装体的截面图；
图7是根据一些实施方式，形成接着至印刷电路板的封装体的流程图；
图8是根据一些实施方式，形成封装体的流程图；
图9是根据一些实施方式，形成印刷电路板的流程图。
具体实施方式
之后的揭示内容提供了许多不同的实施方式或实施例，以实现所提供的标的的不同的特征。以下描述组件和配置的具体实施例，以简化本揭示内容。这些当然仅是实施例，并不意图限定。例如，在随后的描述中，形成第一特征高于第二特征或在第二特征上方，可能包括第一和第二特征以直接接触形成的实施方式，且也可能包括附加的特征形成于第一和第二特征之间，因此第一和第二特征可能不是直接接触的实施方式。此外，本揭示内容可能在各个实施例中重复标示数字和/或字母。这样的重复，是为了是简化和清楚起见，并不是意指所讨论的各个实施方式之间和/或配置之间的关系。
此外，为了便于描述一个元件或特征与另一个元件或特征之间，如附图中所绘示的关系，在此可能使用空间上的相对用语，诸如“之下”、“下方”、“低于”、“之上”、“高于”、和类似用语。除了图示中绘示的方向之外，空间上的相对用语旨在涵盖装置在使用中或操作中的不同方向。设备可能有其他方向(旋转90度或其他方向)，并且此处所使用的空间上相对用语也可能相应地进行解释。
大致上，本揭示内容提供了关于接着至印刷电路板(PCB)的封装体的示例性的实施方式。封装体和印刷电路板经由使用焊料(例如：焊球)来接着。印刷电路板具有焊垫，其接着至焊料。焊垫排列成矩阵，并且相较于矩阵的内部的焊垫，沿着外部的一个或多个列和/或行的焊垫具有较大的区域，其为焊料接着的区域。外部的焊垫的较大的区域可以减小在外部的列和/或行之处(更具体而言，在矩阵的拐角处)，焊料的桥接和短路的风险。桥接和短路的风险可能是由于焊料的侧向凸出引起的，肇因于在回焊循环期间由于封装体的翘曲而焊料的高度变低。其他的益处也可能实现。
在此描述了示例性方法和结构的一些变化。本领域普通技术人员将容易地理解，可能在其他实施方式的范围内构思其他修改。虽然方法实施方式可能以特定的顺序描述，但是可能以任何逻辑顺序执行各种其他方法实施方式，并且可以包括并本文所述的更少或更多的步骤。在一些附图中，可能省略其中所示的组件或特征的标示数字，以避免模糊其他组件或特征；这是为了易于描述这些附图。
图1绘示了根据一些实施方式，封装体20的截面图，封装体20机械地接着且电性耦合至印刷电路板22。封装体20包括封装基板24和在封装基板24之上的一个或多个晶粒26。经由封装物(encapsulant)28，诸如模塑化合物，一个或多个晶粒26包封在封装基板24之上。
封装体20可以是任何封装体。如图所示，封装体20包括封装基板24，但是在其他的实施例中，这样的封装基板可以省略，诸如当封装体具有集成的互连时，例如在集成扇出型封装体。一个或多个晶粒26，其可以包括任何合适的集成电路，可以经由任何合适的技术，机械地接着和电性耦合至封装基板24。例如，可以使用覆晶技术，将一个或多个晶粒26机械地接着或电性耦合至封装基板24。可以在一个或多个晶粒26之上执行控制塌陷高度晶片连接(Controlled collapse chip connects，C4)，并且可以用来将一个或多个晶粒26接着至封装基板24。在另一个实施例中，一个或多个晶粒26可以经由黏合剂而机械地接着至封装基板24，并且可以经由打线接合而电性耦合至封装基板24。可以使用任何其他技术，将一个或多个晶粒26机械地接着和电性耦合至封装基板24。如果在封装体20内包括多于一个晶粒26，则可以执行例如覆晶技术、打线接合等任何技术的组合，以将晶粒26机械地接着和电性耦合至封装基板24。
在将一个或多个晶粒26机械地接着和电性耦合至封装基板24之后，将一个或多个晶粒26包封在封装基板24之上。在一些实施例中，经由使用压缩模塑、转移模塑、或其他模塑制程的模塑化合物，将一个或多个晶粒26包封。
封装基板24包括多个金属层，包括导孔和线路，用于布线互连结构。封装基板24可以通过金属层的导孔和/或线路，重新分布和/或互相连接各种讯号和/或组件。以下描述示例性封装基板的其他细节。
封装体20经由焊球30，机械地接着和电性耦合至印刷电路板22。焊球30是或包括无铅焊料，诸如锡、银、铜(Sn-Ag-Cu或SAC)，或其他焊料。焊料可以形成在封装基板24的焊垫之上，诸如经由印刷、镀、蒸发、或其他制程。封装体20可以放置在印刷电路板22之上，使得焊料与印刷电路板22上的相应的焊垫对准，并且可以执行回焊制程以回焊焊料，从而形成焊球30，焊球30将封装体20接着至印刷电路板22。多个封装体可以机械地接着和电性耦合至印刷电路板22。
印刷电路板22包括多个金属层，每个金属层包括线路，线路可能经由通孔连接器(through-hole connectors)在层之间互相连接。经由通孔连接器和/或线路，印刷电路板22可以重新分布和/或互相连接各种讯号和/或组件。具有接着各种封装体的印刷电路板22可能实施为系统或系统的一部分。以下描述示例性印刷电路板的附加细节。
图2绘示封装基板24的一部分的截面图。封装基板24包括核心40。核心40提供了封装基板24的机械强度和刚性。在一些实施方式中，核心40是或包括预浸材料(pre-preg，例如注入有环氧树脂的玻璃纤维基质，诸如FR-4)的层。预浸材料的层可以在相对侧上具有金属箔(例如：铜箔)。通孔可以穿过预浸材料的层和镀以金属(例如：铜)而形成，以形成通孔连接器42。可以利用光刻和蚀刻制程，蚀刻相对侧上的金属箔，以在相对侧上形成金属线。因此，核心40可以包括通孔连接器42，其电性耦合至核心40的相对侧上的各个金属线44、46。
然后在核心40之上形成不同层级的绝缘层和金属层。为了方便起见，这里使用“前侧”来表示核心40的将要接着一个或多个晶粒26的一侧，并且这里使用“背侧”来表示核心40的与前侧相对的那一侧。
如图所示，第一前侧绝缘层50形成在核心40和金属线44之上。在一些实施例中，第一前侧绝缘层50，是味之素增层膜(Ajinomoto Build-up Film(ABF))或类似物，并且在核心40和金属线44之上经由另一种制程而层迭或形成。使用例如雷射钻孔，穿过第一前侧绝缘层50至下方的金属线44，形成导孔开孔。在第一前侧绝缘层50之上形成金属晶种层，诸如经由使用物理气相沉积(PVD)，并在金属晶种层上形成并图案化光阻。执行镀制程(诸如无电镀或电镀)以形成金属线52和导孔(未个别地标示号码)，以将金属线52与下方的金属线44连接。然后移除光阻，诸如经由湿法剥离制程，并且移除暴露的金属晶种层，诸如经由湿法蚀刻制程。金属晶种层可以是或包括铜、钛、另一种金属、或其组合，并且金属线52和导孔可以是或包括铜、另一种金属、或其组合。在第一前侧绝缘层50和金属线52之上，形成第二前侧绝缘层54和晶粒连接垫56与导孔。可以使用与形成第一前侧绝缘层50和金属线52与导孔相关的相同制程，来形成第二前侧绝缘层54和晶粒连接垫56与导孔。可以根据一个或多个晶粒26接着至封装基板24的方式，来配置和排列晶粒连接垫56。例如，晶粒连接垫56可以配置和排列为相容于覆晶连接、打线接合、或其他连接。
在核心40和金属线46上形成第一背侧绝缘层60。形成金属线62和导孔(未个别编号)以连接金属线62与下面的金属线46。可以使用与形成第一前侧绝缘层50和金属线52与导孔相关的相同制程，来形成第一背侧绝缘层60和金属线62与导孔。在第一背侧绝缘层60和金属线62上，形成第二背侧绝缘层64和焊球垫66与导孔。可以使用与形成第一前侧绝缘层50和金属线52与导孔相关的相同制程，来形成第二背侧绝缘层64和焊球垫66与导孔。可以根据球栅阵列(ball grid array,BGA)矩阵，配置和排列焊球垫66，例如，在焊球垫上可以形成焊球30。
在形成封装基板24的不同时期，可以将一个或多个晶粒26接着至封装基板24。例如，在执行背侧制程(例如，形成背侧绝缘层60、64，金属线62，和焊球垫66)之后，一个或多个晶粒26可以接着(诸如经由覆晶连接，打线接合等)至封装基板24的前侧上。在其他实施例中，在执行背侧制程之前，一个或多个晶粒26可以接着至封装基板24的前侧上。在这样的实施例中，在执行背侧制程之前，一个或多个晶粒26可以接着至封装基板24的前侧上并且由封装物28(如上所述)包封。
封装基板24仅是实施例。任何数目的绝缘层和包括金属导线和导孔的金属层可以形成在核心的前侧和/或背侧上。在一些实施例中，封装基板可以省略核心和任何相关的组件。可以根据任何技术，通过任何制程来形成封装基板。
图3绘示了根据一些实施方式，封装基板24的拐角部分24a的布局图。在一些实施例中，封装基板24的布局是矩形的，诸如方形或矩形。在这样的实施例中，拐角部分24a代表封装基板24的布局中的四个拐角中的每个拐角。在布局中，焊球垫66排列成矩阵，矩阵包含列(如本文所述，x列数)和行(如本文所述，y行数)。虽然不一定绘示，矩阵可以包括按照列和行遍及矩阵的区域的焊球垫66，或者可以在某些位置省略焊球垫，诸如在封装基板24的布局的中心区域内。如图所示，矩阵包括多列的焊球垫66，其中第一列包括焊球垫66-1j，第二列包括焊球垫66-2j，第三列包括焊球垫66-3j，诸如此类(其中j为1至y)。矩阵包括多行的焊球垫66，其中第一行包括焊球垫66-i1，第二行包括焊球垫66-i2，第三行包括焊球垫66-i3，诸如此类(其中i为1至x)。沿着列或沿着行的相邻焊球垫66之间的节距P可以在从约200μm至约1000μm的范围内，诸如约1000μm。如图3所示，节距P在一行中的焊球垫66-51和66-61之间，并且在一列中的焊球垫66-61和66-62之间。焊球垫66具有第一直径D1，并且沿着一行或沿着一列在相邻焊球垫66之间具有第一间距S1。第一直径D1加上第一间距S1等于节距P。第一直径D1可以在从约100μm至约600μm的范围内，诸如约500μm，并且第一间距S1可以在从约100μm至约500μm的范围内，诸如约500μm。虽然将焊球垫66描述为具有直径并且绘示为圆形，但是焊球垫66可以具有任何几何形状，诸如任何多边形。
在封装基板24的布局是矩形的实施例中，焊球垫66的矩阵的外部列(例如，焊球垫66-1j和66-xj)和焊球垫66的矩阵的外部行(例如，焊球垫66-i1和66-iy)也形成矩形形状。因此，焊球垫66的矩阵包括4个拐角焊球垫66-11、66-1y、66-x1、和66-xy。各别的四个拐角焊球垫66-11、66-1y、66-x1、和66-xy中的每个焊球垫分别是最靠近封装基板24的布局的拐角的焊球垫66。例如，如图所示，拐角焊球垫66-11是最靠近封装基板24的布局的拐角24c的矩阵的焊球垫66。
图3还绘示截面6B，其在图6B进一步详细绘示。截面6B横跨焊球垫66-11、66-22、66-33、和66-44。
图4绘示了根据一些实施方式的印刷电路板22的一部分截面图。印刷电路板22包括多个绝缘层80、84、88、92、96、100、104、108、112、116、120、和124，以及多个金属层。所绘示的各金属层包括金属线82、86、90、94、98、102、106、110、114、118、和122。在一些实施例中，印刷电路板22包括十至三十个不同的绝缘层，在每相邻的绝缘层对之间设置金属层。
在一些实施例中，印刷电路板22的绝缘层80、84、88、92、96、100、104、108、112、116、120、和124中的每个绝缘层是或包括一层预浸料(例如，注入环氧树脂的玻璃纤维基质，如FR-4)的层。预浸料的层最初可以在一侧或二个相对侧上具有金属箔(例如，铜箔)。使用光刻和蚀刻制程，将每个金属箔图案化为相应的金属线82、86、90、94、98、102、106、110、114、118、和122。在金属箔图案化以形成相应的金属线之后，将绝缘层连接在一起。将绝缘层对齐并压在一起以接合这些绝缘层。
在绝缘层连接之后，穿过绝缘层形成通孔连接器126。例如，可以使用钻孔穿过连接的绝缘层而形成孔。在形成孔之后，可用金属(例如，铜和/或锡)镀在连接的绝缘层。镀制程形成了在孔内的通孔连接器126，并且也在连接的绝缘层的外表面上形成金属层。将外表面上的金属层图案化。在外表面上，图案化焊球垫128与金属线(其连接焊球垫128至通孔连接器126)。在另一个外表面上，图案化金属线130或其他图案。经由光刻和蚀刻制程，和/或蚀刻制程和沉积金属的镀制程，可以实现图案化外表面上的焊球垫128与金属线和/或金属线130。
在连接的绝缘层的各自的外表面上，形成焊料遮罩(或阻焊剂)132和134。可以将焊料遮罩132和134图案化以暴露下面的金属图案。例如，如图所示，使用光刻制程图案化焊料遮罩132，以定义暴露焊球垫128的开口136。
图5绘示根据一些实施方式的印刷电路板22的一部分22a的布局图。在布局中，焊球垫128排列成矩阵，矩阵包含列(如本文所述，x列数)和行(如本文所述，y行数)。焊球垫128的矩阵对应于封装基板24上的焊球垫66的矩阵。尽管不一定绘示，矩阵可以包括按照列和行遍及矩阵的区域的焊球垫128，或在某些位置可以省略焊球垫，诸如在矩阵的布局的中间区域内。如图所示，矩阵包括焊球垫128的列，其中第一列包括焊球垫128-1j，第二列包括焊球垫128-2j，第三列包括焊球垫128-3j，诸如此类，(其中j为1至y)。矩阵包括焊球垫128的行，其中第一行包括焊球垫128-i1，第二行包括焊球垫128-i2，第三行包括焊球垫128-i3，诸如此类，(其中i为1至x)。每个焊球垫128通过穿过焊料遮罩132的各自的开口136而暴露。节距P介在沿着列或沿着行的相邻的焊球垫128和/或开口136之间。
沿着外部的一或多列或行的焊球垫128具有比焊球垫128的矩阵的内部的焊球垫128更大的直径。因此，沿着外部的列和行的焊球垫128具有比焊球垫128的矩阵的内部的焊球垫128更大的面积。在一些实施例中，沿着外部的一或多列和行的每个焊球垫128中具有的面积比矩阵的内部的每个焊球垫128的面积大于约10％至50％。如图5所示，沿着矩阵的周围，外部的三列(例如，焊球垫128-1j、128-2j、128-3j、128-(x-2)j、128-(x-1)j、和128-xj)和外部的三行(例如，焊球垫128-i1、128-i2、128-i3、128-i(y-2)、128-i(y-1)、和128-iy)的焊球垫具有较大的直径和面积。在其他实施例中，可将沿着矩阵的每个边缘的任何数量的外部列和外部行的焊球垫128实施为具有比内部的焊球垫128更大的直径和面积。例如，在一些实施方式中，可将沿矩阵的每个边缘的一至五个外部列和行实施为具有比内部的焊球垫128更大的直径和面积。尽管绘示和描述列的数目等于行的数目，但在其他实施例中，具有较大直径和面积的外部列的数目可以不同于具有较大直径和面积的外部行的数目。
较大的焊球垫128(例如，焊球垫128-1j、128-i1等)具有第二直径D2，且较小的焊球垫128(例如，焊球垫128-64等)具有第三直径D3。每个开口136具有第四直径D4。第四直径D4大于第二直径D2和第三直径D3中的每个直径。在一些实施例中，第二直径D2在从约110μm至约600μm的范围内，例如约600μm；第三直径D3在从约100μm至约550μm的范围内，例如约525μm；且第四直径D4在从约130μm至约650μm的范围内，例如约650μm。尽管将焊球垫128描述为具有直径并且绘示为圆形，但是焊球垫128可以具有任何几何形状，诸如任何多边形。
第一间隙定义为在介于较大的焊球垫128的边缘和开口136的各自的侧壁之间。第一间隙具有第二间距S2，其在介于焊球垫128的边缘和开口136的侧壁之间。第二间隙定义为在介于较小的焊球垫128的边缘和开口136的各自的侧壁之间。第二间隙具有第三间距S3，其在介于焊球垫128的边缘和开口136的侧壁之间。第三间距S3大于第二间距S2。在一些实施例中，第二间距S2在从约15μm至约30μm的范围内，诸如约25μm，且第三间距S3在从约20μm至约50μm的范围内，诸如约50μm。在其他实施例中，开口136可以具有不同的直径，和/或在开口136内形成的间隙的间距可以在整个矩阵相等或变化。虽然将开口136描述为具有直径并且绘示为圆形，开口136可以具有任何几何形状，诸如任何多边形。
如图所示和描述的焊球垫128是非焊料遮罩定义的焊垫。开口136，如图所示，大于焊球垫128的区域，开口136形成第一和第二间隙，第一和第二间隙介于焊球垫128的边缘和开口136的侧壁之间。在其他实施例中，焊球垫可是焊料遮罩定义的焊垫。在这样的实施例中，整个矩阵的焊球垫可具有或可不具有相同的直径和面积。在这样的实施例中，穿过焊料遮罩132的开口在直径上可以不同，使得通过可形成焊球的开口暴露的焊球垫的区域在直径上也不同。例如，沿着矩阵的外部列和行的开口136可以具有比矩阵的内部的开口136更大的直径。开口136定义了焊球将要形成在其上的焊球垫的区域，因此，沿着外部的列和行的焊球垫的暴露区域大于矩阵的内部的焊球垫的暴露区域。
图5还绘示截面6B，其在图6B中进一步详细绘示。截面6B横跨焊球垫128-11、128-22、128-33、和128-44。
图6A和图6B绘示根据一些实施方式，封装体20的截面图，封装体20机械地接着和电性耦合至印刷电路板22。图6B绘示图6A中所示的拐角部分140。图6A和图6B绘示热循环之后的封装体20和印刷电路板22，诸如在用于回焊焊球30的回焊制程之后。在一些实施例中，在封装基板24之上，封装物28(例如模塑化合物)和/或其他组件的热膨胀系数(coefficient of thermal expansion，CTE)大于封装基板24的热膨胀系数。因此，当在回焊制程期间加热封装体20时，封装物28和/或其他组件可以比封装基板24膨胀更大的量。膨胀量的差异可以导致封装体20的翘曲。如图所示，当封装物28和/或其他组件比封装基板24膨胀更大的量时，封装基板24的底表面(例如，被焊球30接着处)可以变成凹形。封装体20内距离封装体20的中心最远的位置可以经历最大的翘曲变形WD。例如，当封装体20的布局是矩形时，如上所述，布局的拐角通常是封装体20内离封装体20的中心最远的位置，因此，可观察到在拐角处有最大的翘曲变形WD。甚至进一步，封装体20的布局越大(诸如对于50mm x50mm布局)，翘曲变形WD可以变地越大。
当在焊球30的回焊期间发生翘曲变形WD时，可用于外部的焊球的体积，并且更具体地，可用于在拐角处的焊球30的体积，焊量可以减小。翘曲变形WD可以导致介于封装基板24上的焊球垫66和印刷电路板22上的焊球垫128之间的高度减小。假设封装基板24上的焊球垫66具有相同的接着面积和节距，并且印刷电路板22上的焊球垫128具有相同的接着面积和节距，则拐角处的焊球30有侧向凸出的风险以适应由于翘曲而减小的高度。这种凸出会导致焊球30之间的桥接和短路。
根据一些实施方式，在印刷电路板22上的焊球垫128的矩阵的布局中，沿着外部列和行的焊球垫128的接着区域较大。较大的接着区域可以为接着至那些焊球垫128的焊球30提供更大的润湿表面。沿着外部列和行的焊球垫128的较大润湿表面，允许体积上的容纳，以抵消由于封装体20的翘曲而降低的高度。体积上的容纳可以减少沿外部列和行的焊球30的侧向凸出，这可以降低桥接和短路的风险。
图6B绘示在图3和图5的布局图中所示的一些组件。更具体而言，图6B绘示图3所示的封装基板24上的焊球垫66-11、66-22、66-33、和66-44，和图5所示的印刷电路板22上的焊球垫128-11、128-22、128-33、和128-44。对应的焊球垫30-11、30-22、30-33、和30-44接着至焊垫66-11、66-22、66-33、和66-44，以及焊球垫128-11、128-22、128-33、和128-44。如图3和图5所绘示，焊球垫66-11、66-22、和66-33，以及焊球垫128-11、128-22、和128-33在矩阵的3个外部列/行，且如图3和图5所绘示，焊球垫66-44和焊球垫128-44在三个外部列/行之内。如前所述，焊球垫128-11、128-22、和128-33具有第二直径D2，而焊球垫128-44具有第三直径D3，其小于第二直径D2。第二直径D2允许焊球垫128-11、128-22和128-33具有比具有第三直径D3的焊球垫128-44更大的面积，因此具有更大的润湿表面。
图6B还绘示在矩阵的外行的焊球30-11的第一高度H1，和在矩阵的内部的焊球30-44的第二高度H2。第一高度H1小于第二高度H2。介于第一高度H1和第二高度H2之间的差异可以是翘曲的结果。如图所示，相对于较小的焊球垫128-44的第三直径D3和焊球30-44的第二高度H2，焊球垫128-11的较大的第二直径D2可以适应焊球30-11的减小的第一高度H1。因此，焊球30-11、30-22、和30-33的侧向凸出和短路可以减少。
图7为根据一些实施方式，形成接着至印刷电路板的封装体的流程图。在操作202，形成封装体，诸如随后参看图8所述的内容。在操作204，形成印刷电路板，诸如随后参看图9所述的内容。在操作206，封装体接着至印刷电路板。例如，焊料可以形成在封装体上的焊球垫上和/或印刷电路板上的焊球垫上。封装体可以放置在印刷电路板上并对准，使得封装体上的焊球垫对准于印刷电路板上的适当焊球垫与设置在其间的焊料。然后回焊焊料，以在介于封装体的焊球垫和印刷电路板的焊球垫之间，形成更持久的机械的和电性接着。
图8是根据一些实施方式，用于形成封装体的流程图。在操作222中，形成具有通孔连接器的核心。可以参看图2所述的内容，形成核心。在操作224中，执行前侧制程以在核心的前侧上形成一个或多个绝缘层与一个或多个金属层。如参看图2所述的内容，可能在前侧上形成任意数量的绝缘层和金属层。在操作226，执行背侧制程以在核心的背侧上形成一个或多个绝缘层与一个或多个金属层。如参看图2所述的内容，可能在背侧上形成任意数量的绝缘层和金属层。前侧上和背侧上的绝缘层、设置在绝缘层中的金属层、和核心，形成了封装基板。在操作228中，一个或多个晶粒接着至封装基板的前侧，诸如以上参看图2所述的内容。在操作230中，将一个或多个晶粒包封在封装基板的前侧上。例如，诸如模塑化合物的封装物可以用于封装体一个或多个晶粒，诸如经由使用压缩模塑、转移模塑或其他模塑制程。
图9是根据一些实施方式，形成印刷电路板的流程图。在操作242，在绝缘层上形成金属层。金属层(例如，具有图案化的金属线)可以形成在绝缘层上，如以上参看图4所述的内容。在操作244，绝缘层与金属层可以连接在一起，如以上参看图4所述的内容。在操作246，穿过连接的绝缘层形成通孔连接器，如以上参看图4所述的内容。通孔连接器的形成可进一步地在连接的绝缘层的外表面上形成金属层。在操作248中，在外表面上形成焊料遮罩并图案化以暴露焊球垫。
一些实施方式可以实现优点。例如，如上所述，可以减少在矩阵的外部列和行的焊球的架桥和短路的风险，这可以增加接着至印刷电路板的封装体的良率。此外，在其他的配置中，由于相关的桥接和短路风险，在封装体的布局的拐角部分附近没有形成焊球(例如，在拐角部分焊球减少)。在一些实施方式中，焊球可形成在封装体布局的拐角部分内，这可以增加来自封装体的输入和/或输出的数量。
一个实施方式是一种结构。结构包括印刷电路板(PCB)。印刷电路板具有排列成矩阵的焊球垫。外部的焊球垫沿着矩阵的一个或多个外部的边缘，并且每个外部的焊球垫具有第一焊料接着区域。内部的焊球垫位于矩阵的内部，并且每个内部的焊球垫具有第二焊料接着区域。第一焊料接着区域大于第二焊料接着区域。
另一个实施方案是一种结构。结构包括封装体、印刷电路板(PCB)，和焊球。封装体具有排列成第一矩阵的第一焊球垫。封装体的布局是第一矩形形状。第一焊球垫的第一矩阵具有第二矩形形状的外边缘。第一焊球垫的第一矩阵的第二矩形形状的每个拐角设置在靠近封装体的布局的第一矩形形状的相应的拐角。印刷电路板具有排列成对应于第一矩阵的第二矩阵的第二焊球垫。相应的拐角焊球垫位于第二焊球垫的第二矩阵的每个拐角处。内部的焊球垫在第二焊球垫的第二矩阵的内部。焊球机械地接着至第一焊球垫和第二焊球垫。每个拐角焊球垫具有第一区域，其接着至焊球中的相应的拐角焊球。内部的焊球垫具有第二区域，其接着至焊球中的一内部的焊球。第一区域大于第二区域。
又一个实施方式是一种方法。将封装体接着至印刷电路板(PCB)。接着包括回焊焊球。在回焊焊球之后，每个焊球接着至封装体上的第一焊垫中的相应的焊垫和印刷电路板上的第二焊垫中的相应的焊垫。第二焊垫在印刷电路板上排列成矩阵。第二焊垫中的第一型焊垫设置在矩阵的拐角处，且第二焊垫中的第二型焊垫设置在矩阵的内部。第二焊垫中的第一型焊垫具有第一区域，其接着至焊球中的相应焊球，且第二焊垫中的第二型焊垫具有第二区域，其接着至焊球中的相应焊球。第一个区域大于第二个区域。
本揭示内容的一些实施方式提供了一种封装体的接着结构，包含：印刷电路板(PCB)其具有多个焊球垫其排列成一矩阵，外部的多个焊球垫其沿着矩阵的一个或多个外部的边缘，外部的多个焊球垫中的每个焊球垫具有第一焊料接着区域，内部的多个焊球垫其在矩阵的内部，内部的多个焊球垫中的每个焊球垫具有第二焊料接着区域，第一焊料接着区域大于第二焊料接着区域。
在一些实施方式中，其中矩阵的外部的边缘形成矩形形状。
在一些实施方式中，其中外部的多个焊球垫在一数目的外部列和外部行中，外部列和外部行中的每列和每行平行于矩阵的外部的边缘中的一对应的外部的边缘，此数目在从一至五的范围内。
在一些实施方式中的封装体的接着结构，其中第一焊料接着区域的范围比第二焊料接着区域大10％至50％。
在一些实施方式中，其中印刷电路板包括焊料遮罩，多个开口其穿过焊料遮罩，外部的多个焊球垫和内部的多个焊球垫中的每个焊球垫通过多个开口中的一相应的开口而暴露。
在一些实施方式中，其中暴露内部的多个焊球垫和外部的多个焊球垫的每个开口具有相同的侧向开口尺寸。
在一些实施方式中，其中：暴露外部的多个焊球垫中的一相应的外部的焊球垫的多个开口中的每个开口具有第一间距，其介于外部的焊球垫中的相应的外部的焊球垫的边缘和定义此相应的开口的焊料遮罩的侧壁之间；暴露内部的多个焊球垫中的一相应的内部的焊球垫的多个开口中的每个开口具有第二间距，其介于内部的焊球垫中的相应的内部的焊球垫的边缘和定义此相应的开口的焊料遮罩的侧壁之间；以及第二间距大于第一间距。
在一些实施方式中，其中相应的外部的多个焊球垫中的每个外部的焊球垫的第一焊料接着区域和内部的多个焊球垫中的每个内部的焊球垫的第二焊料接着区域不经由焊料遮罩定义。
在一些实施方式中，封装体的接着结构更包含：封装体；以及多个焊球，多个焊球中的每个焊球接着至一相应的(i)外部的多个焊球垫中的一个外部的焊球垫的第一焊料接着区域，以及(ii)内部的多个焊球垫中的一个内部的焊球垫的第二焊料接着区域，多个焊球中的每个焊球更接着至封装体。
本揭示内容的一些实施方式提供了一种封装体的接着结构，包含封装体、印刷电路板、以及多个焊球。封装体具有多个第一焊球垫其排列成第一矩阵，封装体的布局是第一矩形形状，第一焊球垫的第一矩阵具有在第二矩形形状的外部的边缘，多个第一焊球垫的第一矩阵的第二矩形形状的每个拐角设置在靠近封装体的布局的第一矩形的相应的拐角。印刷电路板(PCB)，具有多个第二焊球垫其排列成第二矩阵其对应于第一矩阵，相应的拐角焊球垫在多个第二焊球垫的第二矩阵的每个拐角处，内部的焊球垫在多个第二焊球垫的第二矩阵的内部。多个焊球，机械地接着至多个第一焊球垫和多个第二焊球垫，每个拐角焊球垫具有第一区域，其接着至多个焊球中的相应的拐角焊球，内部的焊球垫具有第二区域其接着至多个焊球中的内部的焊球，第一区域大于第二区域。
在一些实施方式中的封装体的接着结构，其中第一区域的范围比第二区域大10％至50％。
在一些实施方式中，其中多个焊球中的多个拐角焊球中的每个拐角焊球的高度小于多个焊球中的内部的焊球的高度。
在一些实施方式中，其中多个第二焊球垫的多个外部的焊球垫在第二焊球垫的矩阵的一数目内的外部列和外部行中，外部列和外部行中的每个列和行平行于第二矩阵的外部的边缘中的一对应的外部的边缘，多个外部的焊球垫中的每个外部的焊球垫具有第一区域，其接着至多个焊球中的一相应的焊球。
在一些实施方式中，外部列和外部行的数目在从一至五的一范围内。
在一些实施方式中，其中印刷电路板包括焊料遮罩，多个开口其穿过焊料遮罩，多个第二焊球垫中的每个焊球垫经由开口中的一相应的开口而暴露。
在一些实施方式中，其中暴露多个第二焊球垫的每个开口具有相同的侧向开口尺寸。
在一些实施方式中，其中相应的拐角焊球垫的第一区域和多个内部的焊球垫的第二区域没有经由焊料遮罩定义。
本揭示内容的一些实施方式提供了一种封装体的接着结构的制造方法，包含：将封装体接着至印刷电路板(PCB)，接着包含回焊多个焊球，其中回焊多个焊球之后，多个焊球中的每个焊球接着至封装体上的多个第一焊垫中的相应的第一焊垫和印刷电路板上的多个第二焊垫中的相应的第二焊垫，多个第二焊垫在印刷电路板上排列成矩阵，多个第二焊垫中的第一型焊垫设置在矩阵的拐角，多个第二焊垫中的第二型焊垫设置在矩阵的内部，多个第二焊垫中的第一型焊垫具有第一区域，其接着至多个焊球中的相应的焊球，多个第二焊垫中的第二型焊垫具有第二区域其接着至多个焊球中的相应的焊球，第一区域大于第二区域。
在一些实施方式中的封装体的接着结构的制造方法，其中第一区域的范围比第二区域大10％至50％。
在一些实施方式中，其中在矩阵的一至五的外部列的多个第二焊垫和在矩阵的一至五的外部行的多个第二焊垫中，每个焊垫具有第一区域其接着多个焊球中的相应焊球。
以上概述了数个实施方式，以便本领域技术人员可较佳地理解本揭示内容的各个方面。本领域的技术人员应理解，他们可能容易地使用本揭示内容，作为其他制程和结构的设计和修改的基础，以实现与在此介绍的实施方式的相同的目的，或是达到相同的优点。本领域技术人员亦应理解，与这些均等的建构不脱离本揭示内容的精神和范围，并且他们可能在不脱离本揭示内容的精神和范围的情况下，进行各种改变、替换、和变更。

Claims (18)

1.一种封装体的接着结构，其特征在于，包含：
一印刷电路板其具有多个焊球垫其排列成一矩阵，外部的多个焊球垫其沿着该矩阵的一个或多个外部的边缘，该些外部的多个焊球垫中的每个焊球垫具有一第一焊料接着区域，内部的多个焊球垫其在该矩阵的内部，该些内部的多个焊球垫中的每个焊球垫具有一第二焊料接着区域，该第一焊料接着区域大于该第二焊料接着区域；
其中，该印刷电路板还包括一焊料遮罩，该焊料遮罩具有多个开口分别暴露该些焊球垫；
暴露该些外部的多个焊球垫中的相应的该些多个开口中的每个开口具有第一间距介于相应的该外部的焊球垫的边缘和定义相应的该开口的该焊料遮罩的侧壁之间；
暴露该些内部的多个焊球垫中的相应的该些多个开口中的每个开口具有第二间距介于相应的该内部的焊球垫的边缘和定义相应的该开口的该焊料遮罩的侧壁之间；和
该第二间距大于该第一间距。
2.根据权利要求1所述的封装体的接着结构，其特征在于，其中该矩阵的该些外部的边缘形成一矩形形状。
3.根据权利要求1所述的封装体的接着结构，其特征在于，其中该些外部的多个焊球垫在一数目的外部列和外部行中，该些外部列和该些外部行中的每列和每行平行于该矩阵的该些外部的边缘中的一对应的外部的边缘，该数目在从一至五的一范围内。
4.根据权利要求1所述的封装体的接着结构，其特征在于，其中该第一焊料接着区域的范围比该第二焊料接着区域大10％至50％。
5.根据权利要求1所述的封装体的接着结构，其特征在于，其中暴露该些内部的多个焊球垫和该些外部的多个焊球垫的每个该些开口具有一相同的侧向开口尺寸。
6.根据权利要求1所述的封装体的接着结构，其特征在于，其中该些相应的外部的多个焊球垫中的每个外部的焊球垫的该第一焊料接着区域和该些内部的多个焊球垫中的每个内部的焊球垫的该第二焊料接着区域不经由该焊料遮罩定义。
7.根据权利要求1所述的封装体的接着结构，其特征在于，更包含：
一封装体；以及
多个焊球，该些多个焊球中的每个焊球接着至一相应的(i)该些外部的多个焊球垫中的一个外部的焊球垫的该第一焊料接着区域，以及(ii)该些内部的多个焊球垫中的一个内部的焊球垫的该第二焊料接着区域，该些多个焊球中的每个焊球更接着至该封装体。
8.一种封装体的接着结构，其特征在于，包含：
一封装体，具有多个第一焊球垫其排列成一第一矩阵，该封装体的一布局是一第一矩形形状，该第一焊球垫的该第一矩阵具有在一第二矩形形状的外部的边缘，该些多个第一焊球垫的该第一矩阵的该第二矩形形状的每个拐角设置在靠近该封装体的该布局的该第一矩形的一相应的拐角；
一印刷电路板，具有多个第二焊球垫其排列成一第二矩阵其对应于该第一矩阵，一相应的拐角焊球垫在该些多个第二焊球垫的该第二矩阵的每个拐角处，一内部的焊球垫在该些多个第二焊球垫的该第二矩阵的内部；以及
多个焊球，机械地接着至该些多个第一焊球垫和该些多个第二焊球垫，每个拐角焊球垫具有一第一区域，其接着至该些多个焊球中的一相应的拐角焊球，该内部的焊球垫具有一第二区域其接着至该些多个焊球中的一内部的焊球，该第一区域大于该第二区域，其中所述拐角焊球的体积小于所述内部的焊球的体积。
9.根据权利要求8所述的封装体的接着结构，其特征在于，其中该第一区域的范围比该第二区域大10％至50％。
10.根据权利要求8所述的封装体的接着结构，其特征在于，其中该些多个焊球中的该些多个拐角焊球中的每个拐角焊球的高度小于该些多个焊球中的该内部的焊球的高度。
11.根据权利要求8所述的封装体的接着结构，其特征在于，其中该些多个第二焊球垫的多个外部的焊球垫在该些第二焊球垫的该矩阵的一数目内的外部列和外部行中，该些外部列和该些外部行中的每个列和行平行于该第二矩阵的该些外部的边缘中的一对应的外部的边缘，该些多个外部的焊球垫中的每个外部的焊球垫具有该第一区域，其接着至该些多个焊球中的一相应的焊球。
12.根据权利要求11所述的封装体的接着结构，其特征在于，其中该数目在从一至五的一范围内。
13.根据权利要求8所述的封装体的接着结构，其特征在于，其中该印刷电路板包括一焊料遮罩，多个开口其穿过该焊料遮罩，该些多个第二焊球垫中的每个焊球垫经由该些开口中的一相应的开口而暴露。
14.根据权利要求13所述的封装体的接着结构，其特征在于，其中暴露该些多个第二焊球垫的每个该些开口具有一相同的侧向开口尺寸。
15.根据权利要求13所述的封装体的接着结构，其特征在于，其中该些相应的拐角焊球垫的该第一区域和该些多个内部的焊球垫的该第二区域没有经由该焊料遮罩定义。
16.一种封装体的接着结构的制造方法，其特征在于，包含：
将一封装体接着至一印刷电路板，该接着包含回焊多个焊球，其中回焊该些多个焊球之后，该些多个焊球中的每个焊球接着至该封装体上的多个第一焊垫中的一相应的第一焊垫和该印刷电路板上的多个第二焊垫中的一相应的第二焊垫，该些多个第二焊垫在该印刷电路板上排列成一矩阵，该些多个第二焊垫中的一第一型焊垫设置在该矩阵的一拐角，该些多个第二焊垫中的一第二型焊垫设置在该矩阵的内部，该些多个第二焊垫中的该第一型焊垫具有一第一区域，其接着至该些多个焊球中的一相应的焊球，该些多个第二焊垫中的该第二型焊垫具有一第二区域其接着至该些多个焊球中的一相应的焊球，该第一区域大于该第二区域，并且位在该矩阵的所述拐角的所述焊球的体积小于位在该矩阵的内部的所述焊球的体积。
17.根据权利要求16所述的封装体的接着结构的制造方法，其特征在于，其中该第一区域的范围比该第二区域大10％至50％。
18.根据权利要求16所述的封装体的接着结构的制造方法，其特征在于，其中在该矩阵的一至五的外部列的该些多个第二焊垫和在该矩阵的一至五的外部行的该些多个第二焊垫中，每个焊垫具有该第一区域其接着该些多个焊球中的相应焊球。
CN201910078539.1A 2018-07-16 2019-01-28 封装体的接着结构及其制造方法 Active CN110729266B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/036,530 US11101190B2 (en) 2018-07-16 2018-07-16 Package and printed circuit board attachment
US16/036,530 2018-07-16

Publications (2)

Publication Number Publication Date
CN110729266A CN110729266A (zh) 2020-01-24
CN110729266B true CN110729266B (zh) 2021-06-15

Family

ID=69139217

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910078539.1A Active CN110729266B (zh) 2018-07-16 2019-01-28 封装体的接着结构及其制造方法

Country Status (3)

Country Link
US (1) US11101190B2 (zh)
CN (1) CN110729266B (zh)
TW (1) TWI713427B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11476174B2 (en) * 2018-10-31 2022-10-18 Intel Corporation Solder mask design for delamination prevention
CN114171656B (zh) * 2020-09-11 2024-02-02 成都辰显光电有限公司 接收基板及其制作方法
US20220359323A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
TWI825804B (zh) * 2022-06-23 2023-12-11 創意電子股份有限公司 電子裝置、其電路板及電子裝置之製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1585121A (zh) * 2003-08-20 2005-02-23 日月光半导体制造股份有限公司 具有区域凸块的覆晶封装结构、覆晶基板及覆晶组件
US7507655B2 (en) * 2006-04-11 2009-03-24 Shinko Electric Industries, Co., Ltd. Method of forming solder connection portions, method of forming wiring substrate and method of producing semiconductor device
CN103295991A (zh) * 2012-03-02 2013-09-11 德州仪器公司 用于使半导体组合件中的焊料凸块自对准的双焊料半导体芯片、装置以及双焊料方法
US20140113446A1 (en) * 2008-12-31 2014-04-24 Stats Chippac, Ltd. Semiconductor Device and Method of Confining Conductive Bump Material with Solder Mask Patch

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027576A (ja) 2005-07-20 2007-02-01 Rohm Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1585121A (zh) * 2003-08-20 2005-02-23 日月光半导体制造股份有限公司 具有区域凸块的覆晶封装结构、覆晶基板及覆晶组件
US7507655B2 (en) * 2006-04-11 2009-03-24 Shinko Electric Industries, Co., Ltd. Method of forming solder connection portions, method of forming wiring substrate and method of producing semiconductor device
US20140113446A1 (en) * 2008-12-31 2014-04-24 Stats Chippac, Ltd. Semiconductor Device and Method of Confining Conductive Bump Material with Solder Mask Patch
CN103295991A (zh) * 2012-03-02 2013-09-11 德州仪器公司 用于使半导体组合件中的焊料凸块自对准的双焊料半导体芯片、装置以及双焊料方法

Also Published As

Publication number Publication date
CN110729266A (zh) 2020-01-24
TWI713427B (zh) 2020-12-11
US11101190B2 (en) 2021-08-24
TW202007250A (zh) 2020-02-01
US20200020603A1 (en) 2020-01-16

Similar Documents

Publication Publication Date Title
CN110729266B (zh) 封装体的接着结构及其制造方法
CN110729254B (zh) 封装体的接着结构及其制造方法
US8445329B2 (en) Circuit board with oval micro via
US8209856B2 (en) Printed wiring board and method for manufacturing the same
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
US8394672B2 (en) Method of manufacturing and assembling semiconductor chips with offset pads
US20110100692A1 (en) Circuit Board with Variable Topography Solder Interconnects
US8061024B2 (en) Method of fabricating a circuit board and semiconductor package.
US10912194B2 (en) Printed circuit board
JP6713289B2 (ja) 半導体装置及び半導体装置の製造方法
JP6601055B2 (ja) プリント配線板、電子機器及び実装方法
KR101340348B1 (ko) 마스크 패턴을 이용한 칩 내장형 패키지 기판 및 그 제조방법
KR20170078597A (ko) 제한된 솔더 상호 연결 패드들을 가진 회로 보드
JP2007311766A (ja) 多層基板とその実装方法
JP2006253167A (ja) キャビティ構造プリント配線板の製造方法及び実装構造
EP3301714A1 (en) Circuit board with multiple density regions
KR102026227B1 (ko) 패키지 온 패키지형 반도체 패키지 및 그 제조방법
JP6030513B2 (ja) 配線基板の製造方法
JP2009212250A (ja) 電子部品の実装構造及び実装方法
KR20190022947A (ko) 인쇄회로기판 및 그 제조 방법
JP2004158749A (ja) フィルムキャリア及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant