JP2022154006A - 半導体装置、および半導体装置の製造方法 - Google Patents
半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2022154006A JP2022154006A JP2021056817A JP2021056817A JP2022154006A JP 2022154006 A JP2022154006 A JP 2022154006A JP 2021056817 A JP2021056817 A JP 2021056817A JP 2021056817 A JP2021056817 A JP 2021056817A JP 2022154006 A JP2022154006 A JP 2022154006A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- edge
- electrode
- outer edge
- inner edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 127
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 claims abstract description 256
- 239000002184 metal Substances 0.000 claims abstract description 256
- 230000002093 peripheral effect Effects 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 134
- 238000001039 wet etching Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 14
- 239000000470 constituent Substances 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000009719 polyimide resin Substances 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 239000012212 insulator Substances 0.000 abstract 6
- 239000011347 resin Substances 0.000 description 29
- 229920005989 resin Polymers 0.000 description 29
- 238000007789 sealing Methods 0.000 description 20
- 239000000758 substrate Substances 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920005575 poly(amic acid) Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4828—Etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/02125—Reinforcing structures
- H01L2224/02126—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
- H01L2224/0215—Material of the auxiliary member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/0361—Physical or chemical etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/03—Manufacturing methods
- H01L2224/036—Manufacturing methods by patterning a pre-deposited material
- H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
- H01L2224/0362—Photolithography
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04034—Bonding areas specifically adapted for strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05124—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/05166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05639—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05655—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/3701—Shape
- H01L2224/37012—Cross-sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/404—Connecting portions
- H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
- H01L2224/40499—Material of the auxiliary connecting means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73263—Layer and strap connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/83399—Material
- H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/83455—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/84399—Material
- H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/84447—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/84399—Material
- H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/84455—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85447—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/85455—Nickel (Ni) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
- H01L2924/35121—Peeling or delaminating
Abstract
【課題】電極パッド部上および絶縁部上に跨って配置された複数の金属層の剥離を抑制するのに適した半導体装置を提供する。【解決手段】素子主面201上に配置された第1電極21を有する半導体素子2と、厚さ方向zに見て第1電極21の外周縁と重なる環状をなし、第1電極21上および素子主面201上に跨って配置された絶縁部3と、第1電極21上および絶縁部3上に跨って配置された第1金属層41と、第1金属層41に積層され、かつ厚さ方向zに見て第1電極21および絶縁部3の双方に重なる第2金属層42と、を備え、第1電極21は、厚さ方向zに見て絶縁部3の内端縁302の内側に位置する第1電極パッド部212を有し、第1金属層41の第1端縁412は、厚さ方向zに見て絶縁部3の外端縁301と内端縁302との間に位置し、第2金属層42の第2端縁422は、厚さ方向zに見て第1端縁412と内端縁302との間に位置する。【選択図】図8
Description
本開示は、半導体装置、および半導体装置の製造方法に関する。
半導体素子を備えた半導体装置は、様々な構成が提案されている。特許文献1には、従来の半導体装置の一例が開示されている。同文献に開示された半導体装置において、半導体素子の表面に形成された電極は、その周縁部が絶縁膜(パッシベーション膜5およびポリイミド膜11)で覆われている。半導体素子上の電極において絶縁膜の内側に位置して当該絶縁膜から露出する部位が、電極パッド部とされる。電極パッド上にはチタン(Ti)、銅(Cu)、ニッケル(Ni)などの複数の金属層が積層されている。これら金属層は、電極パッド上および絶縁膜上に跨って形成される。
半導体装置の仕様や使用環境に応じて、絶縁膜上の複数の金属層には応力や衝撃が生じる。当該応力等によって金属層に亀裂が生じたり金属層が剥離することが懸念される。
本開示は、上記した事情のもとで考え出されたものであって、電極パッド部上および絶縁部上に跨って配置された複数の金属層の剥離を抑制するのに適した半導体装置を提供することを主たる課題とする。
本開示の第1の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く素子主面および素子裏面を有する素子本体、および前記素子主面上に配置された第1電極を有する半導体素子と、前記厚さ方向に見て前記第1電極の外周縁と重なる環状をなしており、かつ前記第1電極上および前記素子主面上に跨って配置された絶縁部と、前記第1電極上および前記絶縁部上に跨って配置された第1金属層と、前記第1金属層に積層され、かつ前記厚さ方向に見て前記第1電極および前記絶縁部の双方に重なる第2金属層と、を備え、前記第1電極は、前記厚さ方向に見て前記絶縁部の内端縁の内側に位置する第1電極パッド部を有し、前記第1金属層の外周縁である第1端縁は、前記厚さ方向に見て前記絶縁部の外端縁と前記内端縁との間に位置し、前記第2金属層の外周縁である第2端縁は、前記厚さ方向に見て前記第1端縁と前記内端縁との間に位置する。
本開示の第2の側面によって提供される半導体装置の製造方法は、厚さ方向の一方側を向く素子主面を有する素子本体、および前記素子主面に配置された第1電極を有する半導体素子に対し、前記第1電極上および前記素子主面上に跨って絶縁部を配置する工程と、前記第1電極の上および前記絶縁部の上に第1金属層材料を形成する工程と、前記第1金属層材料の上に第2金属層材料を形成する工程と、前記第2金属層材料の上に第3金属層材料を形成する工程と、前記第3金属層材料の上に、前記厚さ方向に見て前記絶縁部の一部と重なる開口を有するレジストを形成する工程と、前記レジストをマスクとして、前記第3金属層材料にウエットエッチングを施す第1エッチング工程と、前記レジストをマスクとして、前記第2金属層材料にウエットエッチングを施す第2エッチング工程と、前記レジストをマスクとして、前記第1金属層材料にウエットエッチングを施す第3エッチング工程と、前記レジストをマスクとして、前記第2金属層材料にウエットエッチングを施す第4エッチング工程と、前記レジストをマスクとして、前記第3金属層材料にウエットエッチングを施す第5エッチング工程と、前記レジストを除去する工程と、備える。
本開示の半導体装置によれば、電極パッド部上および絶縁部上に跨って配置された金属層の剥離を抑制することができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
本開示における「第1」、「第2」、「第3」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
本開示において、「ある物Aがある物Bに形成されている」および「ある物Aがある物B上に形成されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接形成されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに形成されていること」を含む。同様に、「ある物Aがある物Bに配置されている」および「ある物Aがある物B上に配置されている」とは、特段の断りのない限り、「ある物Aがある物Bに直接配置されていること」、および、「ある物Aとある物Bとの間に他の物を介在させつつ、ある物Aがある物Bに配置されていること」を含む。同様に、「ある物Aがある物B上に位置している」とは、特段の断りのない限り、「ある物Aがある物Bに接して、ある物Aがある物B上に位置していること」、および、「ある物Aとある物Bとの間に他の物が介在しつつ、ある物Aがある物B上に位置していること」を含む。また、「ある物Aがある物Bにある方向に見て重なる」とは、特段の断りのない限り、「ある物Aがある物Bのすべてに重なること」、および、「ある物Aがある物Bの一部に重なること」を含む。
<第1実施形態>
図1~図10に基づき、本開示の第1実施形態に係る半導体装置A10について説明する。半導体装置A10は、第1リード1A、第2リード1B、第3リード1C、半導体素子2、絶縁部3、金属積層部4、導通部材5、第1導電性接合材61、第2導電性接合材62、第3導電性接合材63および封止樹脂7を備える。
図1~図10に基づき、本開示の第1実施形態に係る半導体装置A10について説明する。半導体装置A10は、第1リード1A、第2リード1B、第3リード1C、半導体素子2、絶縁部3、金属積層部4、導通部材5、第1導電性接合材61、第2導電性接合材62、第3導電性接合材63および封止樹脂7を備える。
図1は、半導体装置A10を示す平面図である。図2は、半導体装置A10を示す底面図である。図3は、半導体装置A10を示す平面図である。図4は、図3のIV-IV線に沿う断面図である。図5は、図3のV-V線に沿う断面図である。図6は、図3のVI-VI線に沿う断面図である。図7は、半導体素子を示す平面図である。図8は、図7のVIII-VIII線に沿う拡大断面図である。図9は、図8のA部拡大図である。図10は、図8のB部拡大図である。なお、図3は、理解の便宜上、封止樹脂7を透過している。図7においては、金属積層部4を透過している。
半導体装置A10の説明においては、半導体素子2の厚さ方向を「厚さ方向z」と呼ぶ。厚さ方向zに対して直交する方向を「第1方向x」と呼ぶ。厚さ方向zおよび第1方向xの双方に対して直交する方向を「第2方向y」と呼ぶ。図1および図2に示すように、半導体装置A10は、厚さ方向zに見て略矩形状である。また、半導体装置A10の説明においては、便宜上、図1において図中右側を「第1方向xの一方側」と呼び、図中左側を「第1方向xの他方側」と呼ぶ。図1において図中上側を「第2方向yの一方側」と呼び、図中下側を「第2方向yの他方側」と呼ぶ。図4において図中上側を「厚さ方向zの一方側」と呼び、図中下側を「厚さ方向zの他方側」と呼ぶ。なお、半導体装置A10の大きさは特に限定されず、本実施形態においては、たとえば第1方向xの寸法が2.6mm~3.6mm、第2方向yの寸法が2.6mm~3.6mm、厚さ方向zの寸法が0.5mm~1.0mmである。
第1リード1A、第2リード1Bおよび第3リード1Cは、たとえば、金属板に打ち抜き加工や折り曲げ加工等を施すことにより形成されている。第1リード1A、第2リード1Bおよび第3リード1Cの構成材料は、たとえば銅(Cu)およびニッケル(Ni)のいずれか、またはこれらの合金などからなる。第1リード1A、第2リード1Bおよび第3リード1Cの厚さは、たとえば0.1mm~0.3mmである。
図3に示すように、第1リード1Aは、第2リード1Bおよび第3リード1Cに対して、第2方向yに離間して配置されている。第2リード1Bおよび第3リード1Cは、第1方向xに並べられている。第1リード1A、第2リード1Bおよび第3リード1Cは、厚さ方向zに見て、互いに離間して配置されている。厚さ方向z視におけるサイズは、第1リード1Aが最大であり、第3リード1Cが最小である。
図3~図6に示すように、第1リード1Aは、素子ボンディング部11および複数(本実施形態では4つ)の端子状延出部12を有する。素子ボンディング部11は、たとえば厚さ方向zに見て矩形状である。素子ボンディング部11は、素子搭載面111および裏面実装部112を有する。素子搭載面111は、厚さ方向zの一方側を向いており、裏面実装部112は素子搭載面111とは反対側(厚さ方向zの他方側)を向く。素子搭載面111には、半導体素子2が搭載されている。図2、図4等に示すように、裏面実装部112は、封止樹脂7から露出している。裏面実装部112は、半導体装置A10を図示しない回路基板に実装する際に、はんだなどの接合材によって接合される部位である。
図3および図4に示すように、第2リード1Bは、ボンディング部13、複数(本実施形態では3つ)の端子部14および複数(本実施形態では3つ)の屈曲部15を有する。ボンディング部13は、複数の端子部14に対して、厚さ方向zの一方側(図4における図中上側)に位置している。また、ボンディング部13は、複数の端子部14に対して第2方向yの内方に位置している。複数の端子部14は、各々、裏面実装部141を有する。裏面実装部141は、厚さ方向zの他方側(図4における図中下側)を向く。裏面実装部141は、封止樹脂7から露出している。裏面実装部141は、半導体装置A10を図示しない回路基板に実装する際に、はんだなどの接合材によって接合される部位である。複数の屈曲部15は、ボンディング部13と複数の端子部14とを各別につないでおり、第1方向xに見て屈曲形状である。
図3および図5に示すように、第3リード1Cは、ワイヤボンディング部16、端子部17および屈曲部18を有する。ワイヤボンディング部16は、端子部17に対して、厚さ方向zの一方側(図5における図中上側)に位置している。また、ワイヤボンディング部16は、端子部17に対して第2方向yの内方に位置している。端子部17は、裏面実装部171を有する。裏面実装部171は、厚さ方向zの他方側(図5における図中下側)を向く。裏面実装部171は、封止樹脂7から露出している。裏面実装部171は、半導体装置A10を図示しない回路基板に実装する際に、はんだなどの接合材によって接合される部位である。屈曲部18は、ワイヤボンディング部16と端子部17とをつないでおり、第1方向xに見て屈曲形状である。
半導体素子2は、半導体装置A10の電気的機能を発揮する要素である。半導体素子2の種類は特に限定されず、本実施形態においては、半導体素子2は、トランジスタとして構成されている。図3~図5に示すように、半導体素子2は、素子本体20、第1電極21、第2電極22および第3電極23を有する。
素子本体20は、厚さ方向zに見て矩形状である。素子本体20は、素子主面201および素子裏面202を有する。素子主面201および素子裏面202は、厚さ方向zにおいて互いに反対側を向く。素子主面201は、厚さ方向zにおいて素子ボンディング部11の素子搭載面111と同じ側を向く。このため、素子裏面202は、素子搭載面111に対向している。
第1電極21および第3電極23は、素子主面201上に配置されている。第2電極22は、素子裏面202上に配置されている。第1電極21、第2電極22および第3電極23の構成材料は、たとえば銅およびアルミニウム(Al)のいずれか、またはこれらの合金などからなる。本実施形態においては、第1電極21は、ソース電極であり、第2電極22は、ドレイン電極であり、第3電極23は、ゲート電極である。
本実施形態において、第1電極21は、素子主面201の大半を覆っている。具体的には、第1電極21は、矩形状の素子主面201のうち、周縁部および1つの隅部(図3において図中右下の隅部)を除いた領域に配置されている。第1電極21は、第1電極パッド部212を有する。第1電極パッド部212は、厚さ方向zに見て絶縁部3の内側に位置する。第3電極23は、素子主面201の1つの隅部(図3において図中右下の隅部)に配置されている。第2電極22は、素子裏面202の略全面を覆っている。
第2電極22は、第2導電性接合材62を介して素子搭載面111(素子ボンディング部11)に電気的に接合されている。第2導電性接合材62は、素子ボンディング部11と第2電極22とを導通接合する。第2導電性接合材62は、たとえばはんだである。
半導体装置A10は、ワイヤ65を備える。ワイヤ65は、第3電極23と第3リード1Cのワイヤボンディング部16とに電気的に接合されている。ワイヤ65は、第3電極23と第3リード1Cとを導通接合する。
図7および図8に示すように、絶縁部3は、第1電極21上および素子主面201上に跨って配置されている。絶縁部3は、厚さ方向zに見て第1電極21の外周縁と重なる環状をなしている。絶縁部3の外端縁301は、厚さ方向zに見て素子主面201の外周縁の近傍に位置する。第1電極21において、厚さ方向zに見て絶縁部3の内端縁302の内側に位置する領域が第1電極パッド部212とされる。
本実施形態において、絶縁部3は、第1絶縁層31および第2絶縁層33からなる。第1絶縁層31は、第1電極21の周縁部211と素子主面201とに跨って配置されている。図7において、第1絶縁層31の形成領域には斜線を付している。第1絶縁層31は、たとえば窒化物からなり、たとえばSiNからなる。第1絶縁層31の厚さは、たとえば0.1μm~2μmである。なお、第1絶縁層31の構成材料として、SiONやSiO2などの他の絶縁材料を採用してもよい。
第1絶縁層31は、第1環状部310を含む。第1環状部310は、第1電極21の外周縁に対応した環状形状とされている。本実施形態において、第1環状部310は、各々が第1方向xまたは第2方向yに略一定幅で延びる複数の帯状部からなる。本実施形態において、第1環状部310は、外端縁311,312,313,314,315,316および内端縁321,322,323,324,325,326を有する。
外端縁311は、第1環状部310において第2方向yの一方側に位置し、第1方向xに延びている。外端縁312は、第1環状部310において第1方向xの一方側に位置し、第2方向yに延びている。外端縁312の第2方向yにおける一方側端は、外端縁311の第1方向xにおける一方側端につながっている。外端縁313は、第1環状部310において第1方向xの他方側に位置し、第2方向yに延びている。外端縁313の第2方向yにおける一方側端は、外端縁311の第1方向xにおける他方側端につながっている。外端縁314は、第1環状部310において第2方向yの他方側に位置し、第1方向xに延びている。外端縁314の第1方向xにおける他方側端は、外端縁313の第2方向yにおける他方側端につながっている。外端縁311および外端縁314は、本開示の「第1外端縁」に相当する。外端縁312および外端縁313は、本開示の「第2外端縁」に相当する。
内端縁321は、第1環状部310において第2方向yの一方側に位置し、第2方向yに延びている。内端縁321は、外端縁311に対応しており、厚さ方向zに見て、第2方向yにおいて外端縁311の内側に位置する。内端縁322は、第1環状部310において第1方向xの一方側に位置し、第2方向yに延びている。内端縁322の第2方向yにおける一方側端は、内端縁321の第1方向xにおける一方側端につながっている。内端縁322は、外端縁312に対応しており、厚さ方向zに見て、第1方向xにおいて外端縁312の内側に位置する。内端縁323は、第1環状部310において第1方向xの他方側に位置し、第2方向yに延びている。内端縁323の第2方向yにおける一方側端は、内端縁321の第1方向xにおける他方側端につながっている。内端縁323は、外端縁313に対応しており、厚さ方向zに見て、第1方向xにおいて外端縁313の内側に位置する。内端縁324は、第1環状部310において第2方向yの他方側に位置し、第1方向xに延びている。内端縁324の第1方向xにおける他方側端は、内端縁323の第2方向yにおける他方側端につながっている。内端縁324は、外端縁314に対応しており、厚さ方向zに見て、第2方向yにおいて外端縁314の内側に位置する。内端縁321および内端縁324は、本開示の「第1内端縁」に相当する。内端縁322および内端縁323は、本開示の「第2内端縁」に相当する。
内端縁325は、第1環状部310において第1方向xの一方側寄り、かつ第2方向yの他方側寄りに位置し、第1方向xに延びている。内端縁325の第1方向xにおける一方側端は、内端縁322の第2方向yにおける他方側端につながっている。内端縁325は、厚さ方向zに見て、第1方向xにおいて内端縁322の内側に位置する。内端縁326は、第1環状部310において第1方向xの一方側寄り、かつ第2方向yの他方側寄りに位置し、第2方向yに延びている。内端縁326の第2方向yにおける他方側端は、内端縁325の第1方向xにおける他方側端につながっている。内端縁326は、厚さ方向zに見て、第2方向yにおいて内端縁325に対して内端縁321とは反対側に位置する。また、本実施形態では、内端縁326は、内端縁324にもつながっている。内端縁325は、本開示の「第5内端縁」に相当する。内端縁326は、本開示の「第6内端縁」に相当する。
外端縁315は、第1環状部310において第1方向xの一方側寄り、かつ第2方向yの他方側寄りに位置し、第1方向xに延びている。外端縁315の第1方向xにおける一方側端は、外端縁312の第2方向yにおける他方側端につながっている。外端縁315は、内端縁325に対応しており、厚さ方向zに見て、第2方向yにおいて内端縁325の外側に位置する。外端縁316は、第1環状部310において第1方向xの一方側寄り、かつ第2方向yの他方側寄りに位置し、第2方向yに延びている。外端縁316の第2方向yにおける他方側端は、外端縁315の第1方向xにおける他方側端につながっている。外端縁316は、内端縁326に対応しており、厚さ方向zに見て、第1方向xにおいて内端縁326の外側に位置する。また、本実施形態では、外端縁316は、外端縁314にもつながっている。外端縁315は、本開示の「第5外端縁」に相当する。外端縁316は、本開示の「第6外端縁」に相当する。
図7および図8に示すように、第2絶縁層33は、第1絶縁層31に積層されている。本実施形態において、第2絶縁層33は、第1絶縁層31の全体と、第1電極21および素子主面201の各々の一部ずつと、を覆う。本実施形態において、図8に示した第2絶縁層33は、絶縁部3における外端縁301および内端縁302を含む。
第2絶縁層33の構成材料は特に限定されず、本実施形態においては、第2絶縁層33は、たとえば樹脂材料からなり、たとえばポリイミド樹脂である。第2絶縁層33の厚さは、第1絶縁層31の厚さよりも大である。好ましくは、第2絶縁層33の厚さは、第1絶縁層31の厚さの5倍~50倍である。第2絶縁層33の厚さは、たとえば5μm~10μmである。
図7に示すように、第2絶縁層33は、第2環状部330を含む。第2環状部330は、第1環状部310に対応した環状形状とされており、第1環状部310の全体を覆っている。本実施形態において、第2環状部330は、各々が概ね第1方向xまたは第2方向yに延びる複数の帯状部からなる。本実施形態において、第2環状部330は、外端縁331,332,333,334,335,336および内端縁341,342,343,344,345,346を有する。
外端縁331は、第2環状部330において第2方向yの一方側に位置し、第1方向xに延びている。外端縁331は、厚さ方向zに見て、第2方向yにおいて外端縁311の外側に位置する。
外端縁332は、第2環状部330において第1方向xの一方側に位置し、第2方向yに延びている。外端縁332の第2方向yにおける一方側端は、外端縁331の第1方向xにおける一方側端につながっている。外端縁332は、厚さ方向zに見て、第1方向xにおいて外端縁312の外側に位置する。
図9に示すように、本実施形態において、外端縁331は、外端縁第1部331Aおよび外端縁張出し部331Eを含む。外端縁第1部331Aは、第1方向xに沿って直線状に延びており、外端縁331の端部を除く大半を占めている。外端縁張出し部331Eは、外端縁第1部331Aにつながっており、外端縁332寄りの端部に位置する。外端縁張出し部331Eは、第2方向yにおいて外端縁第1部331Aの外側に位置する。したがって、外端縁331は、第1方向xの中央(外端縁第1部331A)と比べて外端縁332寄りの端部(外端縁張出し部331E)が第2方向yの外側に張り出している。
外端縁332は、外端縁第1部332Aおよび外端縁張出し部332Eを含む。外端縁第1部332Aは、第2方向yに沿って直線状に延びており、外端縁332の端部を除く大半を占めている。外端縁張出し部332Eは、外端縁第1部332Aにつながっており、外端縁331寄りの端部に位置する。外端縁張出し部332Eは、第1方向xにおいて外端縁第1部332Aの外側に位置する。したがって、外端縁332は、第2方向yの中央(外端縁第1部332A)と比べて外端縁331寄りの端部(外端縁張出し部332E)が第1方向xの外側に張り出している。また、外端縁張出し部332Eは、外端縁張出し部331Eにもつながっている。図9において第1方向xおよび第2方向yに対して45°の角度で傾斜する二点鎖線は、外端縁張出し部331Eおよび外端縁張出し部332Eの境界を表す。これにより、外端縁331および外端縁332の隅部(外端縁張出し部331Eおよび外端縁張出し部332E)は、第1方向xおよび第2方向yの双方において外側に張り出した形状である。
図7に示すように、外端縁333は、第2環状部330において第1方向xの他方側に位置し、第2方向yに延びている。外端縁313の第2方向yにおける一方側端は、外端縁311の第1方向xにおける他方側端につながっている。外端縁333は、厚さ方向zに見て、第1方向xにおいて外端縁313の外側に位置する。
詳細な図示説明は省略するが、外端縁333は、第2方向yの中央と比べて外端縁331寄りの端部が第1方向xの外側に張り出している。これにより、外端縁331および外端縁333の隅部(図7において左上の隅部)は、外端縁331および外端縁332の隅部と同様に、第1方向xおよび第2方向yの双方において外側に張り出した形状である。
外端縁334は、第2環状部330において第2方向yの他方側に位置し、第1方向xに延びている。外端縁334の第1方向xにおける他方側端は、外端縁333の第2方向yにおける他方側端につながっている。外端縁334は、厚さ方向zに見て、第2方向yにおいて外端縁314の外側に位置する。
詳細な図示説明は省略するが、外端縁334は、第1方向xの中央と比べて外端縁333寄りの端部が第2方向yの外側に張り出している。また、外端縁333は、第2方向yの中央と比べて外端縁334寄りの端部が第1方向xの外側に張り出している。外端縁334における外端縁333寄りの端部は、外端縁333における外端縁334寄りの端部につながっている。これにより、外端縁333および外端縁334の隅部(図7において左下の隅部)は、外端縁331および外端縁332の隅部と同様に、第1方向xおよび第2方向yの双方において外側に張り出した形状である。外端縁331および外端縁334は、本開示の「第3外端縁」に相当する。外端縁332および外端縁333は、本開示の「第4外端縁」に相当する。
内端縁341は、第2環状部330において第2方向yの一方側に位置し、第2方向yに延びている。内端縁341は、厚さ方向zに見て、第2方向yにおいて内端縁321の内側に位置する。内端縁342は、第2環状部330において第1方向xの一方側に位置し、第2方向yに延びている。内端縁342の第2方向yにおける一方側端は、内端縁341の第1方向xにおける一方側端につながっている。内端縁342は、厚さ方向zに見て、第1方向xにおいて内端縁322の内側に位置する。内端縁343は、第2環状部330において第1方向xの他方側に位置し、第2方向yに延びている。内端縁343の第2方向yにおける一方側端は、内端縁341の第1方向xにおける他方側端につながっている。内端縁343は、厚さ方向zに見て、第1方向xにおいて内端縁323の内側に位置する。内端縁344は、第2環状部330において第2方向yの他方側に位置し、第1方向xに延びている。内端縁344の第1方向xにおける他方側端は、内端縁343の第2方向yにおける他方側端につながっている。内端縁344は、厚さ方向zに見て、第2方向yにおいて内端縁324の内側に位置する。内端縁341および内端縁344は、本開示の「第3内端縁」に相当する。内端縁342および内端縁343は、本開示の「第4内端縁」に相当する。
内端縁345は、第2環状部330において第1方向xの一方側寄り、かつ第2方向yの他方側寄りに位置し、第1方向xに延びている。内端縁345の第1方向xにおける一方側端は、内端縁342の第2方向yにおける他方側端につながっている。内端縁325は、厚さ方向zに見て、第2方向yにおいて内端縁325の内側に位置する。内端縁346は、第2環状部330において第1方向xの一方側寄り、かつ第2方向yの他方側寄りに位置し、第2方向yに延びている。内端縁346の第2方向yにおける他方側端は、内端縁345の第1方向xにおける他方側端につながっている。内端縁346は、厚さ方向zに見て、第1方向xにおいて内端縁326の内側に位置する。また、本実施形態では、内端縁346は、内端縁344にもつながっている。
図10に示すように、本実施形態において、内端縁345は、内端縁第1部345Aおよび内端縁張出し部345Eを含む。内端縁第1部345Aは、第1方向xに沿って直線状に延びており、内端縁345の端部を除く大半を占めている。内端縁張出し部345Eは、内端縁第1部345Aにつながっており、内端縁346寄りの端部に位置する。内端縁張出し部345Eは、第2方向yにおいて内端縁張出し部345Eの内側に位置する。したがって、内端縁345は、第1方向xの中央(内端縁第1部345A)と比べて内端縁346寄りの端部(内端縁張出し部345E)が第2方向yの内側に張り出している。
内端縁346は、内端縁第1部346Aおよび内端縁張出し部346Eを含む。内端縁第1部346Aは、第2方向yに沿って直線状に延びており、内端縁346の端部を除く大半を占めている。内端縁張出し部346Eは、内端縁第1部346Aにつながっており、内端縁345寄りの端部に位置する。内端縁張出し部346Eは、第1方向xにおいて内端縁第1部346Aの内側に位置する。したがって、内端縁346は、第2方向yの中央(内端縁第1部346A)と比べて内端縁345寄りの端部(内端縁張出し部346E)が第1方向xの内側に張り出している。また、内端縁張出し部346Eは、内端縁張出し部345Eにもつながっている。図10において第1方向xおよび第2方向yに対して45°の角度で傾斜する二点鎖線は、内端縁張出し部345Eおよび内端縁張出し部346Eの境界を表す。これにより、内端縁345および内端縁346の隅部(内端縁張出し部345Eおよび内端縁張出し部346E)は、第1方向xおよび第2方向yの双方において内側に張り出した形状である。内端縁345は、本開示の「第7内端縁」に相当する。内端縁346は、本開示の「第8内端縁」に相当する。
図7に示すように、外端縁335は、第2環状部330において第1方向xの一方側寄り、かつ第2方向yの他方側寄りに位置し、第1方向xに延びている。外端縁335の第1方向xにおける一方側端は、外端縁332の第2方向yにおける他方側端につながっている。外端縁335は、厚さ方向zに見て、第2方向yにおいて外端縁315の外側に位置する。外端縁336は、第2環状部330において第1方向xの一方側寄り、かつ第2方向yの他方側寄りに位置し、第2方向yに延びている。外端縁336の第2方向yにおける他方側端は、外端縁335の第1方向xにおける他方側端につながっている。外端縁336は、厚さ方向zに見て、第1方向xにおいて外端縁316の外側に位置する。また、本実施形態では、外端縁336は、外端縁334にもつながっている。外端縁335は、本開示の「第7外端縁」に相当する。外端縁336は、本開示の「第8外端縁」に相当する。
図7および図8に示すように、金属積層部4は、第1電極21上および絶縁部3上に跨って配置されており、複数の金属層が積層された構造を有する。本実施形態において、金属積層部4は、第1金属層41、第2金属層42および第3金属層43を含む。
第1金属層41は、第1電極21および絶縁部3(第2絶縁層33)に跨って配置されている。具体的には、第1金属層41は、第1電極21のうち厚さ方向zに見て絶縁部3(第2絶縁層33)の内端縁302の内側に位置する第1電極パッド部212と、第2絶縁層33(第2環状部330)の一部と、を覆う。第1金属層41は、厚さ方向zに見て外周部に位置する第1延出部411を有する。第1金属層41の外周縁である第1端縁412は、厚さ方向zに見て絶縁部3(第2絶縁層33)の外端縁301と内端縁302との間に位置する。第1金属層41の構成材料は、チタン(Ti)を含む。第1金属層41の厚さは、たとえば0.1μm~0.5μmである。
第2金属層42は、第1金属層41に積層されている。第2金属層42は、厚さ方向zに見て第1電極21および絶縁部3の双方に重なる。第2金属層42は、厚さ方向zに見て、第1金属層41の外周部(第1延出部411)を除き、当該第1延出部411の内側に位置する領域を覆っている。これにより、第1金属層41の第1延出部411は第2金属層42に覆われておらず、第2金属層42から露出している。第2金属層42は、厚さ方向zに見て外周部に位置する第2延出部421を有する。第2金属層42の外周縁である第2端縁422は、厚さ方向zに見て、第1金属層41の第1端縁412と絶縁部3(第2絶縁層33)の内端縁302との間に位置する。第2金属層42の構成材料は、ニッケルを含む。第2金属層42の厚さは、たとえば0.1μm~0.5μmである。
第3金属層43は、第2金属層42に積層されている。第3金属層43は、厚さ方向zに見て第1電極21および絶縁部3の双方に重なる。第3金属層43は、厚さ方向zに見て、第2金属層42の外周部(第2延出部421)を除き、当該第2延出部421の内側に位置する領域を覆っている。これにより、第2金属層42の第2延出部421は第3金属層43に覆われておらず、第3金属層43から露出している。第3金属層43の外周縁である第3端縁431は、厚さ方向zに見て、第2金属層42の第2端縁422と絶縁部3(第2絶縁層33)の内端縁302との間に位置する。第2金属層42の構成材料は、銀(Ag)を含む。第3金属層43の厚さは、第1金属層41の厚さおよび第2金属層42の厚さのいずれよりも大である。第3金属層43の厚さは、たとえば0.5μm~1.5μmである。
図8および上述の説明から理解されるように、第2金属層42の第2端縁422は、第1金属層41の第1端縁412よりも絶縁部3(第2絶縁層33)の内端縁302に近い位置にある。第3金属層43の第3端縁431は、第2金属層42の第2端縁422よりもの内端縁302に近い位置にある。これにより、第1金属層41、第2金属層42および第3金属層43は、階段状に積層されている。図8に示した構成において、厚さ方向zに見て、第1端縁412と第2端縁422との距離である第1寸法L1は、たとえば第1金属層41の厚さの10倍~50倍である。厚さ方向zに見て、第2端縁422と第3端縁431との距離である第2寸法L2は、たとえば第2金属層42の厚さの10倍~50倍である。厚さ方向zに見て、第3端縁431と内端縁302との距離である第3寸法L3は、たとえば第3金属層43の厚さの1倍~5倍である。
図3および図4に示すように、導通部材5は、半導体素子2の第1電極21と、第2リード1Bと、に接合されている。導通部材5は、金属製の板材により構成される。当該金属は、銅または銅合金である。導通部材5は、打ち抜き加工や曲げ加工がなされた金属製の板材である。本実施形態において、導通部材5は、素子側接合部51、リード側接合部52および中間部53を有する。図4に示すように、素子側接合部51、リード側接合部52および中間部53は、第1方向xに見て適宜屈曲してつながっている。
素子側接合部51は、第1導電性接合材61を介して第1電極21の第1電極パッド部212に接合されている。第1導電性接合材61は、素子側接合部51(導通部材5)と第1電極パッド部212とを導通接合する。第1導電性接合材61は、たとえばはんだである。
図4~図6に示すように、素子側接合部51には、突出部511および凹部512が形成されている。突出部511は、素子側接合部51の下面(素子主面201に対向する面)から下方(厚さ方向zの他方側)に突出している。図示した例では、2つの突出部511が第2方向yにおいて間隔を隔てて設けられており、各突出部511は一定幅で第1方向xに延びる。凹部512は、素子側接合部51の下面から上方(厚さ方向zの一方側)に部分的に凹む部位である。図示した例では、2つの凹部512が第1方向xにおいて間隔を隔てて設けられており、各凹部512は一定幅で第2方向yに延びる。
第1電極パッド部212と素子側接合部51との接合時には、突出部511が第1電極パッド部212側に押し付けられつつ、突出部511の周囲には十分な量の第1導電性接合材61が存在する。これにより、素子側接合部51と第1電極パッド部212との導通が適切に維持される。また、素子側接合部51の下面には、凹部512が設けられている。これにより、第1導電性接合材61にボイド(空隙)が存在しても当該ボイドは凹部512に収容され得る。したがって、第1導電性接合材61中のボイドを抑制することができる。なお、図示した凹部512に代えて、ボイド抑制のために、素子側接合部51の厚さ方向zに貫通する貫通孔を形成してもよい。
リード側接合部52は、第3導電性接合材63を介して第2リード1Bのボンディング部13に接合されている。第3導電性接合材63は、リード側接合部52(導通部材5)とボンディング部13(第2リード1B)とを導通接合する。第3導電性接合材63は、たとえばはんだである。図4に示すように、リード側接合部52は、周囲よりも厚さ方向zの他方側(図中下側)に位置する凸部を有する。ボンディング部13とリード側接合部52との接合時には、当該凸部がボンディング部13に押し付けられつつ、前記凸部の周囲には十分な量の第3導電性接合材63が存在する。これにより、リード側接合部52とボンディング部13との導通が適切に維持される。
中間部53は、第2方向yにおいて素子側接合部51およびリード側接合部52の間に位置する。中間部53は、素子側接合部51およびリード側接合部52の双方につながっている。
封止樹脂7は、第1リード1A、第2リード1Bおよび第3リード1Cの一部ずつと、半導体素子2と、絶縁部3と、金属積層部4と、導通部材5と、ワイヤ65とを覆っている。封止樹脂7は、たとえば黒色のエポキシ樹脂からなる。
図1、図2、図4および図6に示すように、封止樹脂7は、封止樹脂主面71、封止樹脂裏面72および封止樹脂側面73を有する。封止樹脂主面71と封止樹脂裏面72とは、厚さ方向zにおいて反対側を向いている。封止樹脂主面71は、素子主面201および素子搭載面111と同じ側を向く。封止樹脂裏面72は、素子裏面202および裏面実装部112と同じ側を向く。封止樹脂側面73は、封止樹脂主面71および封止樹脂裏面72につながっており、厚さ方向zに対して若干傾斜している。
次に、半導体装置A10の製造方法の一例について、図11~図29を参照しつつ、以下に説明する。図12、図14、図16および図20~図29はそれぞれ、半導体装置A10の製造方法の一工程を示す断面図であって、図8に示す部分拡大断面図と同様の断面図である。
まず、図11に示すように、基板2’を準備する。基板2’は、基材20’、第1電極21および第3電極23を有する。基材20’は、半導体素子2の素子本体20となる部材である。本実施形態において、基材20’は、たとえば後の工程で当該基材20’(基板2’)を切断することにより複数の素子本体20(半導体素子2)に分割することが可能なサイズとされる。図11以降の平面図では、分割される1つの素子本体20(半導体素子2)に対応する領域を示している。基材20’は、主面201’を有する。主面201’は、厚さ方向zの一方側を向く。第1電極21および第3電極23は、主面201’上に配置されている。図示しないが、主面201’上には、複数の第1電極21および複数の第3電極23が、第1方向xおよび第2方向yのそれぞれに間隔を隔てて配置されている。図11以降の平面図では、分割される1つの素子本体20(半導体素子2)の素子主面201に相当する領域が、主面201’として表されている。この工程が、本開示の「基板を準備する工程」に相当する。なお、図11に示した例と異なり、基材20’に相当する単一の素子本体20を有する半導体素子2を基板2’として準備する場合も、本開示の「基板を準備する工程」に相当する。
次いで、図13に示すように、基板2’の主面201’側に第1絶縁層31を形成する。第1絶縁層31の形成は、たとえばCVD(chemical vapor deposition)等の薄膜形成技術により行うことができる。第1絶縁層31の形成においては、たとえば第1環状部310に対応する開口を有するマスクを基板2’上に配置してSiNからなる薄膜を形成し、その後に当該マスクを除去する。これにより、第1環状部310を含む第1絶縁層31が形成される。ここで、第1環状部310は、第1電極21の周縁部211と主面201’とに跨って配置される。第1環状部310は、図7を参照して説明した構成と同様の外端縁311,312,313,314,315,316および内端縁321,322,323,324,325,326を有する。
次いで、図15に示すように、基板2’の主面201’側に第2絶縁層33を形成する。第2絶縁層33の形成は、たとえばポリアミド酸(樹脂材料)を塗布により配置し、加熱することにより行うことができる。第2絶縁層33の形成においては、まず、たとえば第2環状部330に対応する開口を有するマスクを基板2’上に配置してポリアミド酸(樹脂材料)を塗布し、その後に当該マスクを除去する。これにより、樹脂材料からなる第2環状部330が配置される。当該第2環状部330は、厚さ方向zに見て第1環状部310と重なっている。ここで、第2環状部330は、外端縁331,332,333,334,335,336および内端縁341,342,343,344,345,346を有する。当該第2環状部330は、図7を参照して説明した構成と類似する。その一方、図15に示した第2環状部330は、外端縁331および外端縁332の隅部(図15において右上の隅部)の形状、外端縁331および外端縁333の隅部(図15において左上の隅部)の形状、外端縁333および外端縁334の隅部(図15において左下の隅部)の形状、ならびに内端縁345および内端縁346の隅部の形状が、図7に示した構成と異なる。
図17に示すように、外端縁331は、外端縁第1部331Aおよび外端縁第2部331Bを含む。外端縁第2部331Bは、外端縁第1部331Aにつながっており、外端縁332寄りの端部に位置する。外端縁第2部331Bは、第2方向yにおいて外端縁第1部331Aの外側に位置する。図示した例では、外端縁第2部331Bは、外端縁直線部331cおよび外端縁連絡部331dを有する。外端縁直線部331cは、第1方向xに沿って直線状に延びる。外端縁連絡部331dは、外端縁第1部331Aおよび外端縁直線部331cの双方につながる。したがって、第1環状部310の外端縁311および第2環状部330の外端縁331に関して、外端縁311と外端縁331との第2方向yにおける距離(第1距離D1)は、第1方向xの中央よりも外端縁332寄りの端部において大とされている。第1距離D1は特に限定されず、本実施形態においては、たとえば第1方向xの中央における第1距離D1(外端縁311と外端縁第1部331Aとの第2方向yにおける距離)が10μm~20μm程度、外端縁332寄りの端部における第1距離D1(外端縁311と外端縁直線部331cとの第2方向yにおける距離)が15μm~35μm程度である。
外端縁332は、外端縁第1部332Aおよび外端縁第2部332Bを含む。外端縁第2部332Bは、外端縁第1部332Aおよび外端縁直線部331c(外端縁第2部331B)の双方につながっており、外端縁331寄りの端部に位置する。外端縁第2部332Bは、第1方向xにおいて外端縁第1部332Aの外側に位置する。図示した例では、外端縁第2部332Bは、外端縁直線部332cおよび外端縁連絡部332dを有する。外端縁直線部332cは、第2方向yに沿って直線状に延びる。外端縁連絡部332dは、外端縁第1部332Aおよび外端縁直線部332cの双方につながる。したがって、第1環状部310の外端縁312および第2環状部330の外端縁332に関して、外端縁312と外端縁332との第1方向xにおける距離(第2距離D2)は、第2方向yの中央よりも外端縁331寄りの端部において大とされている。第2距離D2は特に限定されず、本実施形態においては、たとえば第2方向yの中央における第2距離D2(外端縁312と外端縁第1部332Aとの第1方向xにおける距離)が10μm~20μm程度、外端縁331寄りの端部における第2距離D2(外端縁312と外端縁直線部332cとの第1方向xにおける距離)が15μm~35μm程度である。
また、外端縁第2部332Bは、外端縁第2部331Bにもつながっている。これにより、外端縁331および外端縁332の隅部(外端縁第2部331Bおよび外端縁第2部332B)は、第1方向xおよび第2方向yの双方において外側に張り出した形状である。図17に示した外端縁331および外端縁332の隅部(外端縁第2部331Bおよび外端縁第2部332B)は、図9に示した外端縁331および外端縁332の隅部(外端縁張出し部331Eおよび外端縁張出し部332E)よりも外側に張り出している。
詳細な図示説明は省略するが、外端縁331の外端縁333寄りの端部は、外端縁331の外端縁332寄りの端部(外端縁第2部331B)と同様に、第2方向yにおける外側に位置する。また、外端縁333の外端縁331寄りの端部は、外端縁332の外端縁331寄りの端部(外端縁第2部332B)と同様に、第1方向xにおける外側に位置する。これにより、外端縁331および外端縁333の隅部(図15において左上の隅部)は、外端縁331および外端縁332の隅部と同様に、第1方向xおよび第2方向yの双方において外側に張り出した形状である。
詳細な図示説明は省略するが、外端縁334の外端縁333寄りの端部は、外端縁331の外端縁332寄りの端部(外端縁第2部331B)と同様に、第2方向yにおける外側に位置する。また、外端縁333の外端縁334寄りの端部は、外端縁332の外端縁331寄りの端部(外端縁第2部332B)と同様に、第1方向xにおける外側に位置する。これにより、外端縁333および外端縁334の隅部(図15において左下の隅部)は、外端縁331および外端縁332の隅部と同様に、第1方向xおよび第2方向yの双方において外側に張り出した形状である。
図18に示すように、内端縁345は、内端縁第1部345Aおよび内端縁第2部345Bを含む。内端縁第2部345Bは、内端縁第1部345Aにつながっており、内端縁346寄りの端部に位置する。内端縁第2部345Bは、第2方向yにおいて内端縁第1部345Aの内側に位置する。図示した例では、内端縁第2部345Bは、内端縁直線部345cおよび内端縁連絡部345dを有する。内端縁直線部345cは、第1方向xに沿って直線状に延びる。内端縁連絡部345dは、内端縁第1部345Aおよび内端縁直線部345cの双方につながる。したがって、第1環状部310の内端縁325および第2環状部330の内端縁345に関して、内端縁325と内端縁345との第2方向yにおける距離(第3距離D3)は、第1方向xの中央よりも内端縁346寄りの端部において大とされている。第3距離D3は特に限定されず、本実施形態においては、たとえば第1方向xの中央における第3距離D3(内端縁325と内端縁第1部345Aとの第2方向yにおける距離)が20μm~30μm程度、内端縁346寄りの端部における第3距離D3(内端縁325と内端縁直線部345cとの第2方向yにおける距離)が30μm~50μm程度である。
内端縁346は、内端縁第1部346Aおよび内端縁第2部346Bを含む。内端縁第2部346Bは、内端縁第1部346Aおよび内端縁直線部345c(内端縁第2部345B)の双方につながっており、内端縁345寄りの端部に位置する。内端縁第2部346Bは、第1方向xにおいて内端縁第1部346Aの内側に位置する。図示した例では、内端縁第2部346Bは、内端縁直線部346cおよび内端縁連絡部346dを有する。内端縁直線部346cは、第2方向yに沿って直線状に延びる。内端縁連絡部346dは、内端縁第1部346Aおよび内端縁直線部346cの双方につながる。したがって、第1環状部310の内端縁326および第2環状部330の内端縁346に関して、内端縁326と内端縁346との第1方向xにおける距離(第4距離D4)は、第2方向yの中央よりも内端縁345寄りの端部において大とされている。第4距離D4は特に限定されず、本実施形態においては、たとえば第2方向yの中央における第4距離D4(内端縁326と内端縁第1部346Aとの第1方向xにおける距離)が20μm~30μm程度、内端縁345寄りの端部における第4距離D4(内端縁326と内端縁直線部346cとの第1方向xにおける距離)が30μm~50μm程度である。
また、内端縁第2部346Bは、内端縁第2部345Bにもつながっている。これにより、内端縁3435および内端縁346の隅部(内端縁第2部345Bおよび内端縁第2部346B)は、第1方向xおよび第2方向yの双方において内側に張り出した形状である。図18に示した内端縁345および内端縁346の隅部(内端縁第2部345Bおよび内端縁第2部346B)は、図10に示した内端縁345および内端縁346の隅部(内端縁張出し部345Eおよび内端縁張出し部346E)よりも内側に張り出している。
図19は、第2環状部330に加熱処理した後を示してしている。ここで、ポリイミド樹脂からなる第2環状部330(第2絶縁層33)が形成される。当該加熱処理後の第2環状部330は、図15に示した加熱処理前の第2環状部330と比べて収縮する。外端縁331および外端縁332の隅部、内端縁345および内端縁346の隅部等において樹脂材料部分の収縮が顕著である。図19に示すように、外端縁331および外端縁332の隅部には外端縁張出し部331Eおよび外端縁張出し部332Eが形成され、内端縁345および内端縁346の隅部には内端縁張出し部345Eおよび内端縁張出し部346Eが形成される。このようにして、第1絶縁層31および第2絶縁層33を含んだ絶縁部3が形成される。
次に、図20に示すように、第1金属層材料41’を形成する。第1金属層材料41’は、少なくとも絶縁部3上および第1電極21上に形成される。第1金属層材料41’は、たとえばスパッタリングなどの薄膜形成技術によって形成された金属層である。第1金属層材料41’は、たとえばTi層である。
次いで、図21に示すように、第2金属層材料42’を形成する。第2金属層材料42’は、第1金属層材料41’上に形成される。第2金属層材料42’は、たとえばスパッタリングなどの薄膜形成技術によって形成された金属層である。第2金属層材料42’は、第1金属層材料41’とは異なる金属材料からなり、たとえばNi層である。
次いで、図22に示すように、第3金属層材料43’を形成する。第3金属層材料43’は、第2金属層材料42’上に形成される。第3金属層材料43’は、たとえばスパッタリングなどの薄膜形成技術によって形成された金属層である。第3金属層材料43’は、第1金属層材料41’および第2金属層材料42’のいずれとも異なる金属材料からなり、たとえばAg層である。
次いで、図23に示すように、レジスト8を形成する。レジスト8の形成は、たとえばフォトリソグラフィ技術による露光・現像により行うことができる。レジスト8の形成において、感光性材料を第3金属層材料43’上に感光性材料を塗布し、当該感光性材料に所定パターンの露光と現像処理を施す。これにより、開口81を有するレジスト8が形成される。開口81は、厚さ方向zに見て絶縁部3の一部(外端縁301側の部位)と重なっている。ここで、第2絶縁層33の厚さが比較的大きいので、第1電極パッド部212上と第2絶縁層33上に跨って形成されるレジスト8の厚さを大きくし、レジスト8に大きな段差が生じないようにする。また、厚さが大きいレジスト8において開口81を適切に形成させるため、好ましくは、感光性材料への露光量を通常の2倍以上とし、現像を複数回行う。
次いで、図24に示すように、第3金属層材料43’の一部を除去する。具体的には、レジスト8をマスクとして、第3金属層材料43’にウエットエッチングを施す(第1エッチング工程)。第3金属層材料43’のウエットエッチング処理は、第3金属層材料43’を溶解する薬液を用いて行う。これにより、図24に示すように、第3金属層材料43’においては、レジスト8から露出する部位と、レジスト8で覆われた部位の一部とが除去され、端縁431’が形成される。
次いで、図25に示すように、第2金属層材料42’の一部を除去する。具体的には、レジスト8をマスクとして、第2金属層材料42’にウエットエッチングを施す(第2エッチング工程)。第2金属層材料42’のウエットエッチング処理は、第2金属層材料42’を溶解する薬液を用いて行う。これにより、図25に示すように、第2金属層材料42’においては、第3金属層材料43’から露出する部位と、第3金属層材料43’で覆われた部位の一部とが除去されて、端縁421’が形成される。
次いで、図26に示すように、第1金属層材料41’の一部を除去する。具体的には、レジスト8をマスクとして、第1金属層材料41’にウエットエッチングを施す(第3エッチング工程)。第1金属層材料41’のウエットエッチング処理は、第1金属層材料41’を溶解する薬液を用いて行う。これにより、図26に示すように、第1金属層材料41’において第2金属層材料42’から露出する部位と第2金属層材料42’で覆われた部位の一部とが除去され、第1端縁412を有する第1金属層41が形成される。
次いで、図27に示すように、第2金属層材料42’の一部を除去する。具体的には、レジスト8をマスクとして、第2金属層材料42’にウエットエッチングを施す(第4エッチング工程)。第2金属層材料42’のウエットエッチング処理は、第2金属層材料42’を溶解する薬液を用いて行う。これにより、図27に示すように、第2金属層材料42’において第1金属層41から露出する部位と第1金属層41で覆われた部位の一部とが除去され、第2端縁422を有する第2金属層42が形成される。
次いで、図28に示すように、第3金属層材料43’の一部を除去する。具体的には、レジスト8をマスクとして、第3金属層材料43’にウエットエッチングを施す(第5エッチング工程)。第3金属層材料43’のウエットエッチング処理は、第3金属層材料43’を溶解する薬液を用いて行う。これにより、図28に示すように、第3金属層材料43’において第2金属層42から露出する部位と第2金属層42で覆われた部位の一部とが除去され、第3端縁431を有する第3金属層43が形成される。このようにして、階段状に積層された第1金属層41、第2金属層42および第3金属層43が形成される。なお、第1端縁412、第2端縁422および第3端縁431の位置(図28においては第1方向xにおける第1端縁412、第2端縁422および第3端縁431それぞれの位置)は、各エッチング工程におけるエッチング条件を変更することにより調整可能である。次いで、図29に示すようにレジスト8を除去する。
その後、基材20’(基板2’)を第1方向xに対する垂直面および第2方向yに対する垂直面に沿って切断し、複数の半導体素子2に分割する。次いで、第1リード1A、第2リード1Bおよび第3リード1Cを含む形状のリードフレームを準備し、当該リードフレームに対し、半導体素子2の接合、導通部材5の接合およびワイヤ65のワイヤボンディングを行う。次いで、モールド成形により封止樹脂7を形成する。次いで、上記リードフレームを適宜切断し、第1リード1A、第2リード1Bおよび第3リード1Cを互いに分離させる。以上の工程を経ることで、図1~図10に示す半導体装置A10が製造される。
次に、本実施形態の作用効果について説明する。
半導体装置A10は、半導体素子2、絶縁部3、第1金属層41、および第2金属層42を備える。絶縁部3は、半導体素子2の第1電極21上および素子主面201上に跨って配置されている。第1金属層41は、第1電極21(第1電極パッド部212)上および絶縁部3上に配置されており、第2金属層42は、第1金属層41上に積層される。第1金属層41の外周縁(第1端縁412)は厚さ方向zに見て絶縁部3の外端縁301と内端縁302との間に位置し、第2金属層42の外周縁(第2端縁422)は厚さ方向zに見て第1端縁412と内端縁302との間に位置する。このような構成によれば、第1金属層41および第2金属層42が第1電極パッド部212上および絶縁部3上において階段状に積層されているので、第1金属層41および第2金属層42の剥離を抑制することができる。
半導体装置A10は、第3金属層43を備える。第3金属層43は、第2金属層42上に積層されている。第3金属層43の外周縁(第3端縁431)は、厚さ方向zに見て第2端縁422と内端縁302との間に位置する。このような構成によれば、第1金属層41、第2金属層42および第3金属層43が第1電極パッド部212上および絶縁部3上において階段状に積層されているので、第1金属層41、第2金属層42および第3金属層43の剥離を抑制することができる。
絶縁部3は、第1絶縁層31および第2絶縁層33を備える。第1絶縁層31は、第1電極21および素子主面201に跨って配置されている。第2絶縁層33は、第1絶縁層31上に積層されている。このような構成によれば、絶縁部3(第1絶縁層31および第2絶縁層33)において、各絶縁層が有する性質に応じた異なる特性をもたせることができる。
第2絶縁層33の厚さは、第1絶縁層31の厚さよりも大である。このような構成によれば、第2絶縁層33を含む絶縁部3の機械的性質が高められる。好ましい例として、第2絶縁層33の厚さは、第1絶縁層31の厚さの5倍~50倍である。また、第2絶縁層33は、ポリイミド樹脂からなる。このような構成によれば、絶縁部3の機械的性質がより高められる。これにより、半導体装置A10は、たとえば比較的大きな振動が生じ得る機器(たとえば自動車用機器)に搭載するのに適している。
第2絶縁層33は、第1絶縁層31の全体と、第1電極21および素子主面201の一部ずつとを覆う。このような構成によれば、絶縁部3の機械的性質を高めるとともに、第2絶縁層33によって第1絶縁層31を適切に保護することができる。
第3金属層43の厚さは、第1金属層41の厚さおよび第2金属層42の厚さのいずれよりも大である。このような構成によれば、第3金属層43の機械的性質を高めることができる。また、第1電極パッド部212上に導通部材5を接合する際、接合時の衝撃を緩和することができる。第3金属層43の構成材料は、銀を含む。このような構成によれば、第3金属層43は熱伝導性に優れている。これにより、半導体素子2で発生した熱を、第3金属層43を介して導通部材5側に効率よく逃がすことができる。
<第1実施形態の第1変形例>
図30は、第1実施形態の第1変形例に係る半導体装置を示している。図30は、上記実施形態において示した図8と同様の断面図である。なお、図30以降の図面において、上記実施形態の半導体装置A10と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。
図30は、第1実施形態の第1変形例に係る半導体装置を示している。図30は、上記実施形態において示した図8と同様の断面図である。なお、図30以降の図面において、上記実施形態の半導体装置A10と同一または類似の要素には、上記実施形態と同一の符号を付しており、適宜説明を省略する。
本変形例の半導体装置A11においては、絶縁部3の構成が上記実施形態の半導体装置A10と異なっている。本変形例では、第2絶縁層33は第1絶縁層31の全てを覆ってはいない。第1絶縁層31を構成する帯状部の幅方向(図30における左右方向)の両端は、第2絶縁層33から露出している。本変形例の半導体装置A11においても、第1金属層41、第2金属層42および第3金属層43が第1電極パッド部212上および絶縁部3上において階段状に積層されているので、第1金属層41、第2金属層42および第3金属層43の剥離を抑制することができる。その他にも、上記実施施形態の半導体装置A10と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。
<第1実施形態の第2変形例>
図31は、第1実施形態の第2変形例に係る半導体装置を示している。図31は、上記実施形態において示した図8と同様の断面図である。本変形例の半導体装置A12においては、絶縁部3の構成が上記実施形態の半導体装置A10と異なっている。本変形例では、絶縁部3は、第2絶縁層33を備えておらず、第1絶縁層31だけを備えている。本変形例の半導体装置A12においても、第1金属層41、第2金属層42および第3金属層43が第1電極パッド部212上および絶縁部3上において階段状に積層されているので、第1金属層41、第2金属層42および第3金属層43の剥離を抑制することができる。その他にも、上記実施施形態の半導体装置A10と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。
図31は、第1実施形態の第2変形例に係る半導体装置を示している。図31は、上記実施形態において示した図8と同様の断面図である。本変形例の半導体装置A12においては、絶縁部3の構成が上記実施形態の半導体装置A10と異なっている。本変形例では、絶縁部3は、第2絶縁層33を備えておらず、第1絶縁層31だけを備えている。本変形例の半導体装置A12においても、第1金属層41、第2金属層42および第3金属層43が第1電極パッド部212上および絶縁部3上において階段状に積層されているので、第1金属層41、第2金属層42および第3金属層43の剥離を抑制することができる。その他にも、上記実施施形態の半導体装置A10と同様の構成の範囲において、上記実施形態と同様の作用効果を奏する。
本開示に係る半導体装置は、上述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
本開示は、以下の付記に関する構成を含む。
〔付記1〕
厚さ方向において互いに反対側を向く素子主面および素子裏面を有する素子本体、および前記素子主面上に配置された第1電極を有する半導体素子と、
前記厚さ方向に見て前記第1電極の外周縁と重なる環状をなしており、かつ前記第1電極上および前記素子主面上に跨って配置された絶縁部と、
前記第1電極上および前記絶縁部上に跨って配置された第1金属層と、
前記第1金属層に積層され、かつ前記厚さ方向に見て前記第1電極および前記絶縁部の双方に重なる第2金属層と、を備え、
前記第1電極は、前記厚さ方向に見て前記絶縁部の内端縁の内側に位置する第1電極パッド部を有し、
前記第1金属層の外周縁である第1端縁は、前記厚さ方向に見て前記絶縁部の外端縁と前記内端縁との間に位置し、
前記第2金属層の外周縁である第2端縁は、前記厚さ方向に見て前記第1端縁と前記内端縁との間に位置する、半導体装置。
〔付記2〕
前記第2金属層に積層され、かつ前記厚さ方向に見て前記第1電極および前記絶縁部の双方に重なる第3金属層を備え、
前記第3金属層の外周縁である第3端縁は、前記厚さ方向に見て前記第2端縁と前記内端縁との間に位置する、付記1に記載の半導体装置。
〔付記3〕
前記絶縁部は、前記第1電極および前記素子主面に跨って配置された第1絶縁層と、前記第1絶縁層に積層された第2絶縁層と、を含む、付記2に記載の半導体装置。
〔付記4〕
前記第2絶縁層の厚さは、前記第1絶縁層の厚さよりも大である、付記3に記載の半導体装置。
〔付記5〕
前記第2絶縁層の厚さは、前記第1絶縁層の厚さの5倍~50倍である、付記4に記載の半導体装置。
〔付記6〕
前記第2絶縁層は、ポリイミド樹脂からなる、付記3ないし5のいずれかに記載の半導体装置。
〔付記7〕
前記第2絶縁層は、前記第1絶縁層の全体と、前記第1電極および前記素子主面の各々の一部ずつと、を覆う、付記3ないし6のいずれかに記載の半導体装置。
〔付記8〕
前記第3金属層の厚さは、前記第1金属層の厚さおよび前記第2金属層の厚さのいずれよりも大である、付記2ないし7のいずれかに記載の半導体装置。
〔付記9〕
前記第3金属層の構成材料は、銀を含む、付記2ないし8のいずれかに記載の半導体装置。
〔付記10〕
前記厚さ方向に見て前記第1端縁と前記第2端縁との距離である第1寸法は、前記第1金属層の厚さの10倍~50倍である、付記2ないし9のいずれかに記載の半導体装置。
〔付記11〕
前記厚さ方向に見て前記第2端縁と前記第3端縁との距離である第2寸法は、前記第2金属層の厚さの10倍~50倍である、付記2ないし10のいずれかに記載の半導体装置。
〔付記12〕
前記厚さ方向に見て前記第3端縁と前記内端縁との距離である第3寸法は、前記第3金属層の厚さの1倍~5倍である、付記7に記載の半導体装置。
〔付記13〕
金属製の板材により構成された導通部材と、
前記第1電極パッド部と前記導通部材とを導通接合する第1導電性接合材と、備える、付記1ないし12のいずれかに記載の半導体装置。
〔付記14〕
前記半導体素子は、前記素子裏面上に配置された第2電極を有し、
金属板により構成され、かつ前記半導体素子が搭載された素子ボンディング部を有する第1リードと、
前記素子ボンディング部と前記第2電極とを導通接合する第2導電性接合材と、を備える、付記13に記載の半導体装置。
〔付記15〕
厚さ方向に見て前記第1リードに対して離間配置され、かつ金属板により構成された第2リードと、
前記第2リードと前記導通部材とを導通接合する第3導電性接合材と、を備える、付記14に記載の半導体装置。
〔付記16〕
前記半導体素子は、前記素子主面上に配置された第3電極を有し、
厚さ方向に見て前記第1リードおよび前記第2リードに対して離間配置され、かつ金属板により構成された第3リードと、
前記第3電極と前記第3リードとを導通接合するワイヤと、を備える、付記15に記載の半導体装置。
〔付記17〕
前記第1電極は、ソース電極であり、前記第2電極は、ドレイン電極であり、前記第3電極は、ゲート電極である、付記16に記載の半導体装置。
〔付記18〕
厚さ方向の一方側を向く素子主面を有する素子本体、および前記素子主面に配置された第1電極を有する半導体素子に対し、前記第1電極上および前記素子主面上に跨って絶縁部を配置する工程と、
前記第1電極の上および前記絶縁部の上に第1金属層材料を形成する工程と、
前記第1金属層材料の上に第2金属層材料を形成する工程と、
前記第2金属層材料の上に第3金属層材料を形成する工程と、
前記第3金属層材料の上に、前記厚さ方向に見て前記絶縁部の一部と重なる開口を有するレジストを形成する工程と、
前記レジストをマスクとして、前記第3金属層材料にウエットエッチングを施す第1エッチング工程と、
前記レジストをマスクとして、前記第2金属層材料にウエットエッチングを施す第2エッチング工程と、
前記レジストをマスクとして、前記第1金属層材料にウエットエッチングを施す第3エッチング工程と、
前記レジストをマスクとして、前記第2金属層材料にウエットエッチングを施す第4エッチング工程と、
前記レジストをマスクとして、前記第3金属層材料にウエットエッチングを施す第5エッチング工程と、
前記レジストを除去する工程と、備える、半導体装置の製造方法。
厚さ方向において互いに反対側を向く素子主面および素子裏面を有する素子本体、および前記素子主面上に配置された第1電極を有する半導体素子と、
前記厚さ方向に見て前記第1電極の外周縁と重なる環状をなしており、かつ前記第1電極上および前記素子主面上に跨って配置された絶縁部と、
前記第1電極上および前記絶縁部上に跨って配置された第1金属層と、
前記第1金属層に積層され、かつ前記厚さ方向に見て前記第1電極および前記絶縁部の双方に重なる第2金属層と、を備え、
前記第1電極は、前記厚さ方向に見て前記絶縁部の内端縁の内側に位置する第1電極パッド部を有し、
前記第1金属層の外周縁である第1端縁は、前記厚さ方向に見て前記絶縁部の外端縁と前記内端縁との間に位置し、
前記第2金属層の外周縁である第2端縁は、前記厚さ方向に見て前記第1端縁と前記内端縁との間に位置する、半導体装置。
〔付記2〕
前記第2金属層に積層され、かつ前記厚さ方向に見て前記第1電極および前記絶縁部の双方に重なる第3金属層を備え、
前記第3金属層の外周縁である第3端縁は、前記厚さ方向に見て前記第2端縁と前記内端縁との間に位置する、付記1に記載の半導体装置。
〔付記3〕
前記絶縁部は、前記第1電極および前記素子主面に跨って配置された第1絶縁層と、前記第1絶縁層に積層された第2絶縁層と、を含む、付記2に記載の半導体装置。
〔付記4〕
前記第2絶縁層の厚さは、前記第1絶縁層の厚さよりも大である、付記3に記載の半導体装置。
〔付記5〕
前記第2絶縁層の厚さは、前記第1絶縁層の厚さの5倍~50倍である、付記4に記載の半導体装置。
〔付記6〕
前記第2絶縁層は、ポリイミド樹脂からなる、付記3ないし5のいずれかに記載の半導体装置。
〔付記7〕
前記第2絶縁層は、前記第1絶縁層の全体と、前記第1電極および前記素子主面の各々の一部ずつと、を覆う、付記3ないし6のいずれかに記載の半導体装置。
〔付記8〕
前記第3金属層の厚さは、前記第1金属層の厚さおよび前記第2金属層の厚さのいずれよりも大である、付記2ないし7のいずれかに記載の半導体装置。
〔付記9〕
前記第3金属層の構成材料は、銀を含む、付記2ないし8のいずれかに記載の半導体装置。
〔付記10〕
前記厚さ方向に見て前記第1端縁と前記第2端縁との距離である第1寸法は、前記第1金属層の厚さの10倍~50倍である、付記2ないし9のいずれかに記載の半導体装置。
〔付記11〕
前記厚さ方向に見て前記第2端縁と前記第3端縁との距離である第2寸法は、前記第2金属層の厚さの10倍~50倍である、付記2ないし10のいずれかに記載の半導体装置。
〔付記12〕
前記厚さ方向に見て前記第3端縁と前記内端縁との距離である第3寸法は、前記第3金属層の厚さの1倍~5倍である、付記7に記載の半導体装置。
〔付記13〕
金属製の板材により構成された導通部材と、
前記第1電極パッド部と前記導通部材とを導通接合する第1導電性接合材と、備える、付記1ないし12のいずれかに記載の半導体装置。
〔付記14〕
前記半導体素子は、前記素子裏面上に配置された第2電極を有し、
金属板により構成され、かつ前記半導体素子が搭載された素子ボンディング部を有する第1リードと、
前記素子ボンディング部と前記第2電極とを導通接合する第2導電性接合材と、を備える、付記13に記載の半導体装置。
〔付記15〕
厚さ方向に見て前記第1リードに対して離間配置され、かつ金属板により構成された第2リードと、
前記第2リードと前記導通部材とを導通接合する第3導電性接合材と、を備える、付記14に記載の半導体装置。
〔付記16〕
前記半導体素子は、前記素子主面上に配置された第3電極を有し、
厚さ方向に見て前記第1リードおよび前記第2リードに対して離間配置され、かつ金属板により構成された第3リードと、
前記第3電極と前記第3リードとを導通接合するワイヤと、を備える、付記15に記載の半導体装置。
〔付記17〕
前記第1電極は、ソース電極であり、前記第2電極は、ドレイン電極であり、前記第3電極は、ゲート電極である、付記16に記載の半導体装置。
〔付記18〕
厚さ方向の一方側を向く素子主面を有する素子本体、および前記素子主面に配置された第1電極を有する半導体素子に対し、前記第1電極上および前記素子主面上に跨って絶縁部を配置する工程と、
前記第1電極の上および前記絶縁部の上に第1金属層材料を形成する工程と、
前記第1金属層材料の上に第2金属層材料を形成する工程と、
前記第2金属層材料の上に第3金属層材料を形成する工程と、
前記第3金属層材料の上に、前記厚さ方向に見て前記絶縁部の一部と重なる開口を有するレジストを形成する工程と、
前記レジストをマスクとして、前記第3金属層材料にウエットエッチングを施す第1エッチング工程と、
前記レジストをマスクとして、前記第2金属層材料にウエットエッチングを施す第2エッチング工程と、
前記レジストをマスクとして、前記第1金属層材料にウエットエッチングを施す第3エッチング工程と、
前記レジストをマスクとして、前記第2金属層材料にウエットエッチングを施す第4エッチング工程と、
前記レジストをマスクとして、前記第3金属層材料にウエットエッチングを施す第5エッチング工程と、
前記レジストを除去する工程と、備える、半導体装置の製造方法。
A10,A11,A12:半導体装置
10 :基板
11 :第1金属層
1A :第1リード
1B :第2リード
1C :第3リード
11 :素子ボンディング部
111 :素子搭載面
112 :裏面実装部
12 :端子状延出部
13 :ボンディング部
14 :端子部
141 :裏面実装部
15 :屈曲部
16 :ワイヤボンディング部
17 :端子部
171 :裏面実装部
18 :屈曲部
2 :半導体素子
2’ :基板
20 :素子本体
20’ :基材
201 :素子主面
201’ :主面
202 :素子裏面
21 :第1電極
211 :周縁部
212 :第1電極パッド部
22 :第2電極
23 :第3電極
3 :絶縁部
301 :外端縁
302 :内端縁
31 :第1絶縁層
310 :第1環状部
311 :外端縁(第1外端縁)
312 :外端縁(第2外端縁)
313 :外端縁(第2外端縁)
314 :外端縁(第1外端縁)
315 :外端縁(第5外端縁)
316 :外端縁(第6外端縁)
321 :内端縁(第1内端縁)
322 :内端縁(第2内端縁)
323 :内端縁(第3内端縁)
324 :内端縁(第1内端縁)
325 :内端縁(第5内端縁)
326 :内端縁(第6内端縁)
33 :第2絶縁層
330 :第2環状部
331 :外端縁(第3外端縁)
331A :外端縁第1部(第3外端縁第1部)
331B :外端縁第2部(第3外端縁第2部)
331c :外端縁直線部(第3外端縁直線部)
331d :外端縁連絡部(第3外端縁連絡部)
331E :外端縁張出し部
332 :外端縁(第4外端縁)
332A :外端縁第1部(第4外端縁第1部)
332B :外端縁第2部(第4外端縁第2部)
332c :外端縁直線部(第4外端縁直線部)
332d :外端縁連絡部(第4外端縁連絡部)
332E :外端縁張出し部
333 :外端縁(第4外端縁)
334 :外端縁(第3外端縁)
335 :外端縁(第7外端縁)
336 :外端縁(第8外端縁)
341 :内端縁(第3内端縁)
342 :内端縁(第4内端縁)
343 :内端縁(第4内端縁)
344 :内端縁(第3内端縁)
345 :内端縁(第7内端縁)
345A :内端縁第1部(第7内端縁第1部)
345B :内端縁第2部(第7内端縁第2部)
345c :内端縁直線部(第7内端縁直線部)
345d :内端縁連絡部(第7内端縁連絡部)
345E :内端縁張出し部
346 :内端縁(第8内端縁)
346A :内端縁第1部(第8内端縁第1部)
346B :内端縁第2部(第8内端縁第2部)
346c :内端縁直線部(第8内端縁直線部)
346d :内端縁連絡部(第8内端縁連絡部)
346E :内端縁張出し部
4 :金属積層部
41 :第1金属層
41’ :第1金属層材料
411 :第1延出部
412 :第1端縁
42 :第2金属層
42’ :第2金属層材料
421 :第2延出部
422 :第2端縁
43 :第3金属層
43’ :第3金属層材料
431 :第3端縁
5 :導通部材
51 :素子側接合部
511 :突出部
512 :凹部
52 :リード側接合部
53 :中間部
61 :第1導電性接合材
62 :第2導電性接合材
63 :第3導電性接合材
65 :ワイヤ
7 :封止樹脂
71 :封止樹脂主面
72 :封止樹脂裏面
73 :封止樹脂側面
8 :レジスト
81 :開口
D1 :第1距離
D2 :第2距離
D3 :第3距離
D4 :第4距離
L1 :第1寸法
L2 :第2寸法
L3 :第3寸法
x :第1方向
y :第2方向
z :厚さ方向
10 :基板
11 :第1金属層
1A :第1リード
1B :第2リード
1C :第3リード
11 :素子ボンディング部
111 :素子搭載面
112 :裏面実装部
12 :端子状延出部
13 :ボンディング部
14 :端子部
141 :裏面実装部
15 :屈曲部
16 :ワイヤボンディング部
17 :端子部
171 :裏面実装部
18 :屈曲部
2 :半導体素子
2’ :基板
20 :素子本体
20’ :基材
201 :素子主面
201’ :主面
202 :素子裏面
21 :第1電極
211 :周縁部
212 :第1電極パッド部
22 :第2電極
23 :第3電極
3 :絶縁部
301 :外端縁
302 :内端縁
31 :第1絶縁層
310 :第1環状部
311 :外端縁(第1外端縁)
312 :外端縁(第2外端縁)
313 :外端縁(第2外端縁)
314 :外端縁(第1外端縁)
315 :外端縁(第5外端縁)
316 :外端縁(第6外端縁)
321 :内端縁(第1内端縁)
322 :内端縁(第2内端縁)
323 :内端縁(第3内端縁)
324 :内端縁(第1内端縁)
325 :内端縁(第5内端縁)
326 :内端縁(第6内端縁)
33 :第2絶縁層
330 :第2環状部
331 :外端縁(第3外端縁)
331A :外端縁第1部(第3外端縁第1部)
331B :外端縁第2部(第3外端縁第2部)
331c :外端縁直線部(第3外端縁直線部)
331d :外端縁連絡部(第3外端縁連絡部)
331E :外端縁張出し部
332 :外端縁(第4外端縁)
332A :外端縁第1部(第4外端縁第1部)
332B :外端縁第2部(第4外端縁第2部)
332c :外端縁直線部(第4外端縁直線部)
332d :外端縁連絡部(第4外端縁連絡部)
332E :外端縁張出し部
333 :外端縁(第4外端縁)
334 :外端縁(第3外端縁)
335 :外端縁(第7外端縁)
336 :外端縁(第8外端縁)
341 :内端縁(第3内端縁)
342 :内端縁(第4内端縁)
343 :内端縁(第4内端縁)
344 :内端縁(第3内端縁)
345 :内端縁(第7内端縁)
345A :内端縁第1部(第7内端縁第1部)
345B :内端縁第2部(第7内端縁第2部)
345c :内端縁直線部(第7内端縁直線部)
345d :内端縁連絡部(第7内端縁連絡部)
345E :内端縁張出し部
346 :内端縁(第8内端縁)
346A :内端縁第1部(第8内端縁第1部)
346B :内端縁第2部(第8内端縁第2部)
346c :内端縁直線部(第8内端縁直線部)
346d :内端縁連絡部(第8内端縁連絡部)
346E :内端縁張出し部
4 :金属積層部
41 :第1金属層
41’ :第1金属層材料
411 :第1延出部
412 :第1端縁
42 :第2金属層
42’ :第2金属層材料
421 :第2延出部
422 :第2端縁
43 :第3金属層
43’ :第3金属層材料
431 :第3端縁
5 :導通部材
51 :素子側接合部
511 :突出部
512 :凹部
52 :リード側接合部
53 :中間部
61 :第1導電性接合材
62 :第2導電性接合材
63 :第3導電性接合材
65 :ワイヤ
7 :封止樹脂
71 :封止樹脂主面
72 :封止樹脂裏面
73 :封止樹脂側面
8 :レジスト
81 :開口
D1 :第1距離
D2 :第2距離
D3 :第3距離
D4 :第4距離
L1 :第1寸法
L2 :第2寸法
L3 :第3寸法
x :第1方向
y :第2方向
z :厚さ方向
Claims (18)
- 厚さ方向において互いに反対側を向く素子主面および素子裏面を有する素子本体、および前記素子主面上に配置された第1電極を有する半導体素子と、
前記厚さ方向に見て前記第1電極の外周縁と重なる環状をなしており、かつ前記第1電極上および前記素子主面上に跨って配置された絶縁部と、
前記第1電極上および前記絶縁部上に跨って配置された第1金属層と、
前記第1金属層に積層され、かつ前記厚さ方向に見て前記第1電極および前記絶縁部の双方に重なる第2金属層と、を備え、
前記第1電極は、前記厚さ方向に見て前記絶縁部の内端縁の内側に位置する第1電極パッド部を有し、
前記第1金属層の外周縁である第1端縁は、前記厚さ方向に見て前記絶縁部の外端縁と前記内端縁との間に位置し、
前記第2金属層の外周縁である第2端縁は、前記厚さ方向に見て前記第1端縁と前記内端縁との間に位置する、半導体装置。 - 前記第2金属層に積層され、かつ前記厚さ方向に見て前記第1電極および前記絶縁部の双方に重なる第3金属層を備え、
前記第3金属層の外周縁である第3端縁は、前記厚さ方向に見て前記第2端縁と前記内端縁との間に位置する、請求項1に記載の半導体装置。 - 前記絶縁部は、前記第1電極および前記素子主面に跨って配置された第1絶縁層と、前記第1絶縁層に積層された第2絶縁層と、を含む、請求項2に記載の半導体装置。
- 前記第2絶縁層の厚さは、前記第1絶縁層の厚さよりも大である、請求項3に記載の半導体装置。
- 前記第2絶縁層の厚さは、前記第1絶縁層の厚さの5倍~50倍である、請求項4に記載の半導体装置。
- 前記第2絶縁層は、ポリイミド樹脂からなる、請求項3ないし5のいずれかに記載の半導体装置。
- 前記第2絶縁層は、前記第1絶縁層の全体と、前記第1電極および前記素子主面の各々の一部ずつと、を覆う、請求項3ないし6のいずれかに記載の半導体装置。
- 前記第3金属層の厚さは、前記第1金属層の厚さおよび前記第2金属層の厚さのいずれよりも大である、請求項2ないし7のいずれかに記載の半導体装置。
- 前記第3金属層の構成材料は、銀を含む、請求項2ないし8のいずれかに記載の半導体装置。
- 前記厚さ方向に見て前記第1端縁と前記第2端縁との距離である第1寸法は、前記第1金属層の厚さの10倍~50倍である、請求項2ないし9のいずれかに記載の半導体装置。
- 前記厚さ方向に見て前記第2端縁と前記第3端縁との距離である第2寸法は、前記第2金属層の厚さの10倍~50倍である、請求項2ないし10のいずれかに記載の半導体装置。
- 前記厚さ方向に見て前記第3端縁と前記内端縁との距離である第3寸法は、前記第3金属層の厚さの1倍~5倍である、請求項7に記載の半導体装置。
- 金属製の板材により構成された導通部材と、
前記第1電極パッド部と前記導通部材とを導通接合する第1導電性接合材と、備える、請求項1ないし12のいずれかに記載の半導体装置。 - 前記半導体素子は、前記素子裏面上に配置された第2電極を有し、
金属板により構成され、かつ前記半導体素子が搭載された素子ボンディング部を有する第1リードと、
前記素子ボンディング部と前記第2電極とを導通接合する第2導電性接合材と、を備える、請求項13に記載の半導体装置。 - 厚さ方向に見て前記第1リードに対して離間配置され、かつ金属板により構成された第2リードと、
前記第2リードと前記導通部材とを導通接合する第3導電性接合材と、を備える、請求項14に記載の半導体装置。 - 前記半導体素子は、前記素子主面上に配置された第3電極を有し、
厚さ方向に見て前記第1リードおよび前記第2リードに対して離間配置され、かつ金属板により構成された第3リードと、
前記第3電極と前記第3リードとを導通接合するワイヤと、を備える、請求項15に記載の半導体装置。 - 前記第1電極は、ソース電極であり、前記第2電極は、ドレイン電極であり、前記第3電極は、ゲート電極である、請求項16に記載の半導体装置。
- 厚さ方向の一方側を向く素子主面を有する素子本体、および前記素子主面に配置された第1電極を有する半導体素子に対し、前記第1電極上および前記素子主面上に跨って絶縁部を配置する工程と、
前記第1電極の上および前記絶縁部の上に第1金属層材料を形成する工程と、
前記第1金属層材料の上に第2金属層材料を形成する工程と、
前記第2金属層材料の上に第3金属層材料を形成する工程と、
前記第3金属層材料の上に、前記厚さ方向に見て前記絶縁部の一部と重なる開口を有するレジストを形成する工程と、
前記レジストをマスクとして、前記第3金属層材料にウエットエッチングを施す第1エッチング工程と、
前記レジストをマスクとして、前記第2金属層材料にウエットエッチングを施す第2エッチング工程と、
前記レジストをマスクとして、前記第1金属層材料にウエットエッチングを施す第3エッチング工程と、
前記レジストをマスクとして、前記第2金属層材料にウエットエッチングを施す第4エッチング工程と、
前記レジストをマスクとして、前記第3金属層材料にウエットエッチングを施す第5エッチング工程と、
前記レジストを除去する工程と、備える、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021056817A JP2022154006A (ja) | 2021-03-30 | 2021-03-30 | 半導体装置、および半導体装置の製造方法 |
US17/706,230 US20220320012A1 (en) | 2021-03-30 | 2022-03-28 | Semiconductor device and method of manufacturing the semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021056817A JP2022154006A (ja) | 2021-03-30 | 2021-03-30 | 半導体装置、および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022154006A true JP2022154006A (ja) | 2022-10-13 |
Family
ID=83448280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021056817A Pending JP2022154006A (ja) | 2021-03-30 | 2021-03-30 | 半導体装置、および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20220320012A1 (ja) |
JP (1) | JP2022154006A (ja) |
-
2021
- 2021-03-30 JP JP2021056817A patent/JP2022154006A/ja active Pending
-
2022
- 2022-03-28 US US17/706,230 patent/US20220320012A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20220320012A1 (en) | 2022-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6664624B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3768158B2 (ja) | 半導体デバイス | |
KR100765604B1 (ko) | 회로 장치 및 그 제조 방법 | |
US8106501B2 (en) | Semiconductor die package including low stress configuration | |
JP2017201659A (ja) | 電子部品およびその製造方法 | |
TW200929508A (en) | Integrated circuit package system for electromagnetic isolation | |
JPH11289023A (ja) | 半導体装置及びその製造方法 | |
JPH09260550A (ja) | 半導体装置 | |
JP4327096B2 (ja) | 外部接続用クリップを有する半導体装置 | |
JP2003258141A (ja) | 電子部品及びその製造方法 | |
JP4967701B2 (ja) | 電力半導体装置 | |
JP3533159B2 (ja) | 半導体装置及びその製造方法 | |
JP2020038914A (ja) | 半導体装置 | |
JP7117960B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP2020161807A (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP2022154006A (ja) | 半導体装置、および半導体装置の製造方法 | |
JP2005019798A (ja) | モールド型半導体装置及びその製造方法 | |
JP2001267475A (ja) | 半導体装置の実装構造およびその実装方法 | |
JP2022161500A (ja) | 半導体装置、および半導体装置の製造方法 | |
WO2020189508A1 (ja) | 半導体モジュールおよびこれに用いられる半導体装置 | |
JP2000164934A (ja) | 面実装型led装置およびその製造方法 | |
WO2020195451A1 (ja) | モジュールおよびその製造方法 | |
JP2009158825A (ja) | 半導体装置 | |
JPH10270830A (ja) | 電子部品用基板 | |
WO2022009705A1 (ja) | 半導体装置および半導体モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240206 |