JP2011119601A - 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法 - Google Patents

電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法 Download PDF

Info

Publication number
JP2011119601A
JP2011119601A JP2009277763A JP2009277763A JP2011119601A JP 2011119601 A JP2011119601 A JP 2011119601A JP 2009277763 A JP2009277763 A JP 2009277763A JP 2009277763 A JP2009277763 A JP 2009277763A JP 2011119601 A JP2011119601 A JP 2011119601A
Authority
JP
Japan
Prior art keywords
electronic component
groove
lid
line
container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009277763A
Other languages
English (en)
Other versions
JP5293579B2 (ja
Inventor
Shoji Hayashi
将司 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2009277763A priority Critical patent/JP5293579B2/ja
Publication of JP2011119601A publication Critical patent/JP2011119601A/ja
Application granted granted Critical
Publication of JP5293579B2 publication Critical patent/JP5293579B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Micromachines (AREA)

Abstract

【課題】
低コストで作製可能な電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法を提供する。
【解決手段】
開口部によって開口される空洞部を有する容器と、前記容器の壁部を貫通して前記容器の内外にわたって配設されるリードフレームと、電磁シールド構造を有し、前記容器の前記開口部に蓋をする蓋部とを有し、前記空洞部内に電子部品が配設される電子部品用パッケージであって、前記壁部の前記空洞部側の内壁に沿って、前記リードフレームのうちの所定電位のラインと前記開口部との間に形成される溝部と、前記溝部内で前記蓋部と前記所定電位のラインとを接続する導電部とを含む。
【選択図】図2

Description

本発明は、電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法に関する。
従来より、例えば、MEMS(Micro Electro Mechanical Systems)技術等で作製された加速度センサや光スイッチ等の電子部品を収容した電子部品装置が様々な分野で用いられている。MEMS素子は、半導体製造工程によって作製される振動子を有する微小な電子部品であり、振動子の変位による静電容量等の物理量の変位を検出するため、電磁波等の外部ノイズから保護する必要がある。
図1は、従来の電子部品装置の断面構造を示す図である。図1には、一例として、加速度センサとして用いられる電子部品装置1を示す。この電子部品装置1は、MEMS素子2をセラミック製又は樹脂製のハウジング3の内部に収容し、ハウジング3に導電性のある蓋部4を被せて密封されている。
MEMS素子2は、加速度を受けると振動子が変位し、これにより静電容量が変化する。このような静電容量の変化を検出し、加速度の変化を表す信号として外部に取り出すため、MEMS素子2にはリードフレーム5が接続されている。
リードフレーム5は、ハウジング3の側壁を貫通するように設けられており、ハウジング3の内側でワイヤ6を介してMEMS素子2に接続され、MEMS素子2で検出された静電容量の変化をハウジング3の外部に取り出せるように構成されている。
このような電子部品装置1において、MEMS素子2を外部の電磁ノイズ等から保護するために、ハウジング3の側壁を深さ方向に貫通するビアホール内にビア7を形成し、このビア7を介して蓋部4をリードフレーム5のうちのGND電位のラインに接続していた。このように蓋部4をGND電位に保持することにより、MEMS素子2は、主に蓋部4の方向の電磁ノイズから保護されていた(例えば、特許文献1参照)。
特開2001−308217号公報
上述のような構造の電子部品装置は、蓋部をGND電位に保持するために、ハウジングの側壁を深さ方向に貫通するビアホールを形成し、このビアホールの内部に配設された導電性部材で構成されるビアを通じて蓋部とリードフレームのGNDラインとを接続していた。
しかしながら、ビアホールとビアを作製するためには、ハウジングを加工する工程が必要となるため、電子部品装置のコストアップに繋がっていた。特に、セラミック製のハウジングは、シート状の部材を積層することによってハウジングを作製するため、積層するシート状の部材の各々にビアホール用の開口部を形成し、積層して焼結した後にビアを形成する必要があるため、製造コストが嵩んでいた。
そこで、本発明は、低コストで作製可能な電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法を提供することを目的とする。
本発明の一局面の電子部品用パッケージは、開口部によって開口される空洞部を有する容器と、前記容器の壁部を貫通して前記容器の内外にわたって配設されるリードフレームと、電磁シールド構造を有し、前記容器の前記開口部に蓋をする蓋部とを有し、前記空洞部内に電子部品が配設される電子部品用パッケージであって、前記壁部の前記空洞部側の内壁に沿って、前記リードフレームのうちの所定電位のラインと前記開口部との間に形成される溝部と、前記溝部内で前記蓋部と前記所定電位のラインとを接続する導電部とを含む。
また、前記導電部は、前記蓋部の前記開口部に接する面に付着された熱可塑性の導電性部材が軟化されて前記溝部内で前記蓋部と前記所定電位のラインを接続することによって形成されてもよい。
また、前記溝部は、前記開口部から前記所定電位のライン側にかけて傾斜していてもよい。
また、前記溝部は、前記開口部から前記所定電位のライン側にかけて溝幅が狭くされてもよい。
本発明の一局面の電子部品装置は、前記いずれか記載の電子部品用パッケージと、前記電子部品用パッケージの前記空洞部内に配設される電子部品とを含む。
本発明の一局面の電子部品用パッケージの製造方法は、開口部によって開口される空洞部を有する容器と、前記容器の壁部を貫通して前記容器の内外にわたって配設されるリードフレームと、電磁シールド構造を有し、前記容器の前記開口部に蓋をする蓋部とを有し、前記空洞部内に電子部品が配設される電子部品用パッケージの製造方法であって、前記壁部の前記空洞部側の内壁に沿って、前記リードフレームのうちの所定電位のラインと前記開口部との間に溝部を形成する工程と、前記溝部内で前記蓋部と前記所定電位のラインとを導電部で接続する工程とを含む。
また、前記蓋部の下面の前記溝部に接する部分に熱可塑性の導電性部材を塗布する工程と、前記導電性部材を軟化させる加熱工程とをさらに含んでもよい。
本発明によれば、低コストで作製可能な電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法を提供できるという特有の効果が得られる。
従来の電子部品装置の断面構造を示す図である。 実施の形態1の電子部品装置10の断面構造を示す図である。 実施の形態1の電子部品装置10の製造方法を示す図である。 実施の形態1の電子部品装置10の製造方法を示す図である。 実施の形態2の電子部品装置20の断面構造を示す図である。
以下、本発明の電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法を適用した実施の形態について説明する。
[実施の形態1]
図2は、実施の形態1の電子部品装置を示す図であり、(A)は製造段階における平面図、(B)は完成状態を示す平面図、(C)は製造段階における断面構造を示す図、(D)は完成状態の断面構造を示す図である。図2(C)、(D)の断面構造は、図2(A)、(B)における矢視A−A’断面に相当する。
実施の形態1では、一例として、車両のヨーレートセンサとして用いられる電子部品装置10を示す。
実施の形態1の電子部品装置10は、加速度を検出するためのMEMS素子2をハウジング3の内部に収容し、ハウジング3に導電性材料で構成される蓋部4を被せて密封したものである。
ハウジング3は、平面視矩形状の直方体状の樹脂製の容器であり、図2(A)に示すように、上面側が開口部3Aによって開口され、図2(C)に示すように、開口部3Aに連通する空洞部3Bを有する。空洞部3Bは、直方体状に形成されている。
また、ハウジング3の側壁3Cには、リードフレーム5が貫通して配設されている。リードフレーム5は、樹脂製のハウジング3を一体成形する際に壁部3Cを貫通してハウジング3の内外にわたるように配設されており、リードフレーム5と側壁3Cとは、密着的に封止されている。このようなハウジング3は、例えば、トランスファーモールド用の金型に樹脂材料を流し込むことにより、リードフレーム5と一体的に成形される。
ここで、ハウジング3の外寸は、例えば、平面視で縦×横が10mm×10mm、高さが5〜6mm程度である。空洞部3Bの寸法は、例えば、平面視で縦×横が7〜8mm×7〜8mm、深さは3〜5mm程度である。壁部3Cの厚さは、例えば、1〜2mm程度である。
また、MEMS素子2は、例えば、平面視で4〜5mm角の正方形であり、厚さは、例えば、0.5〜1mm程度である。
リードフレーム5は、例えば、鉄系又は銅系の合金製であり、GND電位に保持されるGNDライン5A、電源ライン5B、及び信号ライン5Cが互いに絶縁された状態で積層された多層リードフレームである。リードフレーム5は、電源ライン5Bを通じてMEMS素子2に電力供給を行うとともに、信号ライン5Cが外部の演算処理装置に接続されており、MEMS素子2で静電容量の変位として検出された加速度を表す信号を外部の演算処理装置に受け渡すための信号線として機能する。
ハウジング3の側壁3Cには、内壁面に沿って溝部3Dが形成されている。この溝部3Dは、GNDライン5Aの上部に位置する部分の側壁3Cの内壁面に沿って、開口部3Aから空洞部3Bの底部に向かって形成されており、GNDライン5Aに到達している。
実施の形態1の電子部品装置10では、蓋部4を開口部3Aに被せる際に、溝部3D内に導電性樹脂を充填することにより、GNDライン5Aと蓋部4を電気的に接続し、蓋部4をGND電位に保持する。
溝部3D内への導電性樹脂の充填は、図2(C)に示すように、蓋部4の下面4Aに熱可塑性の導電性樹脂11を塗布しておき、蓋部4を開口部3Aに被せる際に熱処理を行って導電性樹脂11を軟化させることによって行われる。溝部3D内の導電性樹脂は、導電部12となる。
実施の形態1の電子部品装置10では、このように導電性樹脂11を軟化させて溝部3D内に充填させるため、図2(C)に示すように、ハウジング3の溝部3Dは開口部3A側からGNDライン5Aに到達する側にかけて傾斜を有する。図2(C)には、壁部3Cの内壁も傾斜を有する構造を示す。
また、実施の形態1の電子部品装置10では、軟化した導電性樹脂11をGNDライン5Aから開口部3Aにかけて深さ方向に途切れずに分布させるために、図2(A)に示すように、溝部3Dの幅は、開口部3A側からGNDライン5Aとの接続側にかけて、徐々に狭くなるように構成されている。
なお、ここでは、ハウジング3の溝部3Dは開口部3A側からGNDライン5Aに到達する側にかけて傾斜を有する形態、及び、溝部3Dの幅が開口部3A側からGNDライン5Aとの接続側にかけて徐々に狭くなる形態について説明するが、溝部3Dは傾斜を有しないように(例えば垂直に)形成されていてもよく、また、溝部3Dの幅は一定であってもよい。
なお、実施の形態1の電子部品装置10に含まれる要素のうち、ハウジング3、蓋部4、リードフレーム5、及び導電部12は、実施の形態1の電子部品用パッケージを構成する。
また、図2には、説明の便宜上、1本のGNDライン5A、1本の電源ライン5B、及び8本の信号ライン5Cを示すが、リードフレーム5に含まれるGNDライン5A、電源ライン5B、及び信号ライン5Cの総数は、ここに示す数に限られるものではない。リードフレーム5に含まれる各ラインの数は、MEMS素子2の種類や性能等によって異なり、例えば、48本や92本等、あるいはそれ以上の本数のものもある。このようなリードフレーム5は、例えば、化学薬品を用いたエッチング処理によって金属板を加工する方法、又は、金型を用いて、プレス加工により金属板を加工する方法によって作製することができる。
MEMS素子2は、半導体製造工程によって作製される電子部品であり、振動子と圧電素子とを含む。互いに直交するX軸、Y軸、Z軸を含むX−Y−Z座標系において、圧電素子によって振動子がX軸方向に励振された状態で、振動子がZ軸(スピン軸)を回転軸として回転すると、Y軸方向にコリオリ力が発生する。このコリオリ力は、振動子を介して、圧電素子を押圧する。これにより、圧電素子がコリオリ力に応じた電気信号を出力するので、角速度を検出できる。なお、MEMS素子2は、例えば、多結晶シリコン製である。
MEMS素子2は、ハウジング3の空洞部3Bの底部に接着剤13で固定され、ワイヤ6A、6B、6Cを介してリードフレーム5のGNDライン5A、電源ライン5B、及び信号ライン5Cにそれぞれ接続されている。接着剤13としては、例えば、銀ペーストを用いることができる。
蓋部4は、平面視でハウジング3の開口部3Aを覆うことができる大きさを有し、例えば、導電性材料(典型的には、金属)で形成されていればよい。蓋部4の寸法は、例えば、平面視で縦×横が7〜8mm×7〜8mm、厚さが1mm程度であればよく、平面視における寸法は、ハウジング3の寸法と揃えられていることが好ましい。
蓋部4は、GND用のワイヤ6Aに接続されることにより、MEMS素子2を電磁ノイズ等から保護するためのシールド構造を有する(すなわち、静電シールドとして機能する)とともに、ハウジング3を密封することによって異物等の混入を抑制するための部材である。
なお、ここでは、蓋部4が導電性材料で構成される形態について説明するが、蓋部4は全体が導電性材料で構成される必要はなく、例えば、ガラス板の底面にITO(Indium Tin Oxide)膜のような導電性膜が形成された部材であってもよい。ITO膜のような導電性膜は、例えば、ガラス板の表面にスパッタリング法等によって成膜することができる。
ワイヤ6A、6B、6Cは、ワイヤボンディングによってMEMS素子2とリードフレーム5の間にわたされる金属線であり、例えば、金で構成される。ワイヤ6A、6B、6Cの太さは、例えば、30μm程度である。
MEMS素子2のGND端子とリードフレーム5のGNDライン5Aとを接続するワイヤ6A、MEMS素子2の信号端子とリードフレーム5の電源ライン5Bとを接続するワイヤ6B、及び、MEMS素子2の信号端子とリードフレーム5の信号ライン5Cとを接続するワイヤ6Cの長さは、ハウジング3の開口部3Aに蓋部4を被せたときに、蓋部4の下面4Aに接触しないように十分に短い長さに設定されている。
以上のような実施の形態1の電子部品装置10では、静電容量素子としてのMEMS素子2で検出される静電容量の変位は、ワイヤ6A、6Cを介して、GND電位に対する信号電位の変位として検出される。
次に、図3及び図4を用いて実施の形態1の電子部品装置10の製造方法について説明する。
図3及び図4は、実施の形態1の電子部品装置10の製造方法を示す図である。図3(A1)は、製造段階における平面図、図3(A2)は(A1)におけるA−A’矢視断面図、図3(B1)は製造段階における平面図、図3(B2)は(B1)におけるA−A’矢視断面図である。また、図4(A1)は製造段階における平面透視図、図4(A2)は(A1)におけるA−A’矢視断面図、図4(B1)は製造段階における平面図、図4(B2)は(B1)におけるA−A’矢視断面図、図4(C)は完成状態における断面図を示す。
まず、図3(A1)、(A2)に示すように、ハウジング3とリードフレーム5を一体的にモールド成形する。このモールド成形は、トランスファーモールド用の金型(図示せず)に樹脂材料を流し込むことによって行われる。
ハウジング3は、開口部3A、空洞部3B、側壁3C、及び溝部3Dを有する直方体状の容器であるため、トランスファーモールド用の金型は、これらをリードフレーム5と一体的に形成できる金型であればよい。
完成したハウジング3の側壁3Cの上面(矩形環状の部分)には、例えば、シート状の接着剤14を貼着しておけばよい。後に、蓋部4を取り付けるためである。
なお、リードフレーム5は、例えば、化学薬品を用いたエッチング処理によって金属板を加工する方法、又は、金型を用いて、プレス加工により金属板を加工する方法によって予め作製しておけばよい。
また、ハウジング3がセラミック製である場合は、図3(A2)に示すハウジング3を高さ方向に複数層に分け、各々の層を積層することによってハウジング3を形成すればよい。このときに各層を作製するための型は、開口部3A、空洞部3B、側壁3C、及び溝部3Dを一体的に形成できるように構成されていればよい。
次に、図3(B1)、(B2)に示すように、MEMS素子2を空洞部3Bの底部に接着し、ワイヤボンディングを行う。MEMS素子2のGND端子とリードフレーム5のGNDライン5Aとを接続するワイヤ6A、MEMS素子2の信号端子とリードフレーム5の電源ライン5Bとを接続するワイヤ6B、及び、MEMS素子2の信号端子とリードフレーム5の信号ライン5Cとを接続するワイヤ6Cをボンディングすればよい。
次に、図4(A1)、(A2)に示すように、蓋部4の下面4Aに熱可塑性の導電性樹脂11を塗布し、開口部3Aの上で位置合わせをする。ここで、導電性樹脂11は、図4(A1)に透視的に示すように、溝部3Dの上に位置する部分にだけ塗布すればよい。
導電性樹脂11としては、例えば、テクノアルファ社製の熱可塑性導電性接着剤STAYSTIK(品番:101、ペーストタイプ)を用いることができる。塗布する導電性樹脂11の量は、溝部3Dの容量に合わせて適宜調節すればよい。
次に、図4(B1)、(B2)に示すように、蓋部4をハウジング3に取り付ける。蓋部4は、図3(A)に示す側壁3Cの上面に貼着された接着剤14によってハウジング3に固定される。なお、この状態では、蓋部4の下面4Aに塗布された導電性樹脂11は、軟化しておらず、溝部3Dの内部は空であり、蓋部4とGNDライン5Aとは接合されていない。
最後に、図4(B1)、(B2)に示す状態の電子部品装置10に対して加熱処理を行う。例えば、軟化する温度が280℃の導電性樹脂11を用いた場合には、ベーク炉で280〜300℃程度に加熱すればよい。
この加熱処理により、図4(C)に示すように、蓋部4の下面4Aに塗布された導電性樹脂11が軟化し、溝部3Dの内部に流入する。加熱を続けることにより、導電性樹脂11は、溝部3D内を充填し、GNDライン5Aにまで到達する。これにより、溝部3D内は、導電部12によって充填され、蓋部4はGNDライン5Aと導電部12によって電気的に接続されてGND電位に保持される。
以上のように、実施の形態1の電子部品装置10は、ハウジング3と一体成形される溝部3D内に導電性樹脂11を流し込んで作製される導電部12によって蓋部4とGNDライン5Aを接続することができる。
このため、従来のようにハウジング3をトランスファーモールドで成形した後に、側壁3Cにビアホール及びビア7(図1参照)を作製することなく、蓋部4をGND電位に保持することができる。
従来のように、ビアホールとビア7(図1参照)を作製するためには、ハウジング3を一体成形する工程とは別にハウジング3を加工する2つの工程が必要であり、この2つの工程は電子部品装置のコストアップに繋がっていた。特に、ハウジング3がセラミック製である場合は、シート状の部材を積層することによってハウジング3を作製するため、積層するシート状の部材の各々にビアホール用の開口部を形成し、積層して焼結した後にビア7を形成する必要があるため、製造コストが嵩んでいた。
これに対して、実施の形態1の電子部品装置10は、ハウジング3の側壁3Cの内壁の表面に一体成形される溝部3D内に導電性樹脂11を熱処理によって流入させるだけで蓋部4とGNDライン5Aとを(導電部12によって)電気的に接続することができるので、大幅に簡略化された製造方法によって製造することが可能である。このため、実施の形態1の電子部品装置10は、製造コストを大幅に削減することができる。
以上、実施の形態1によれば、従来のようにビアホール及びビアを作製することなく、ハウジング3と一体成形される溝部3D内に導電性樹脂11を流入させることによって蓋部4をGND電位に保持することができ、MEMS素子2の静電シールドを確保しつつ、大幅にコストダウンを図った電子部品装置10を提供することができる。
また、容易な製造工程で静電シールドを実現できるので、MEMS素子2に静電気等が帯電することを抑制でき、MEMS素子2の特性変動を抑制した安価な電子部品装置用パッケージ、及び電子部品装置を提供することができる。
特に、HV(Hybrid Vehicle)やEV(Electric Vehicle)のように、スイッチング素子でモータ等の電動機を駆動する環境で用いる場合には、スイッチングノイズのような電磁ノイズの対策が必要になる。実施の形態1では、このような環境下でも利用することのできる電子部品装置用パッケージ、及び電子部品装置10を低コストで提供することができる。
なお、以上では、電子部品としてのMEMS素子2を含み、このMEMS素子2を加速度センサとして用いるヨーレートセンサとしての電子部品装置10について説明したが、電子部品はMEMSに限らず、電磁ノイズからのシールドが必要なものであればよい。また、内部に配設される電子部品の機能により、電子部品装置10はヨーレートセンサ以外の装置として利用され得る。
また、以上では、ハウジング3が樹脂製である形態について説明したが、ハウジング3は、セラミック製であってもよい。
また、以上では、ハウジング3内にMEMS素子2が配設される形態について説明したが、ハウジング3内には、例えば、加速度センサとしてのMEMS素子2に加えて、MEMS素子2で検出された加速度を表す信号を処理するIC(Integrated Circuit)チップが配設されてもよい。
[実施の形態2]
図5は、実施の形態2の電子部品装置を示す図であり、(A)は製造段階における平面図、(B)は製造段階における断面構造を示す図、(C)は完成状態の断面構造を示す図である。図5(B)、(C)の断面構造は、図5(A)における矢視A−A’断面に相当する。なお、完成後の平面図は、図2(B)に示す実施の形態1の電子部品装置10と同一であるため省略する。
実施の形態1では、金属製の蓋部4を静電シールドとして機能させるために、リードフレーム5の所定電位のフレームとしてのGNDライン5Aに接続されるワイヤ6Aを介して、蓋部4が所定電位としてのGND電位に保持される形態について説明した。
これに対して、実施の形態2の電子部品装置20は、蓋部4を静電シールドとして機能させるために、リードフレーム5の所定電位のフレームとしての電源ライン5Bに接続されるワイヤ6Bを介して、蓋部4が所定電位としての電源電圧に保持される点が実施の形態1と異なる。以下、同一の構成要素には同一符号を付し、その説明を省略する。
図5(A)、(B)に示すように、ハウジング23の側壁23Cには、開口部23Aからリードフレーム5の電源ライン5Bに到達するように溝部23Dが形成されている。
また、図5(C)に示すように、溝部23D内には、導電性樹脂21を加熱処理することによって軟化させて形成される導電部22が充填されている。
実施の形態2の電子部品装置20では、蓋部4は、導電部22によって電源ライン5Bに接続されることにより、電源電圧に保持される。このような実施の形態2の電子部品装置20の製造方法は、溝部23Dを形成する場所が異なるだけで、実施の形態1の電子部品装置10の製造方法と基本的に同一である。すなわち、蓋部4の下面4Aに塗布された導電性樹脂21が加熱処理で軟化され、溝部23D内に流入することによって、蓋部4と電源ライン5Bとが電気的に接続される。
実施の形態2によれば、蓋部4が電源電圧に保持されることにより、静電シールドとして機能し、電磁ノイズからMEMS素子2を保護することができる。
このような実施の形態2の電子部品装置20は、従来のようにビアホール及びビアを作製することなく、実施の形態1の電子部品装置10と同様に、ハウジング23と一体成形される溝部23D内に導電性樹脂21を流入させることによって蓋部4を電源電位に保持することができる。これにより、MEMS素子2の静電シールドを確保しつつ、大幅にコストダウンを図った電子部品装置20を提供することができる。
また、容易な製造工程で静電シールドを実現できるので、MEMS素子2に静電気等が帯電することを抑制でき、MEMS素子2の特性変動を抑制した安価な電子部品装置用パッケージ、及び電子部品装置20を提供することができる。
特に、HVやEVのように、スイッチング素子でモータ等の電動機を駆動する環境で用いる場合には、スイッチングノイズのような電磁ノイズの対策が必要になる。実施の形態2では、このような環境下でも利用することのできる電子部品装置用パッケージ、及び電子部品装置20を低コストで提供することができる。
なお、以上では、ハウジング23の側壁23Cには、開口部23Aからリードフレーム5の電源ライン5Bに到達するように溝部23Dが形成され、蓋部4は、導電部22によって電源ライン5Bに接続されることにより、電源電圧に保持される形態について説明した。しかしながら、ハウジング23の側壁23Cには、開口部23Aからリードフレーム5の信号ライン5Cに到達するように溝部23Dが形成されていてもよい。この場合は、蓋部4は、導電部22によって信号ライン5Cに接続されることにより、信号と同一の電圧に保持される。
以上、本発明の例示的な実施の形態の電子部品用パッケージ、電子部品装置、及び電子部品用パッケージについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
2 MEMS素子
3 ハウジング
3A 開口部
3B 空洞部
3C、23C 側壁
3D、23D 溝部
4 蓋部
4A 下面
5 リードフレーム
5A GNDライン
5B 電源ライン
5C 信号ライン
6A、6B、6C ワイヤ
10、20 電子部品装置
11、21 導電性樹脂
12、22 導電部
13、14 接着剤

Claims (7)

  1. 開口部によって開口される空洞部を有する容器と、前記容器の壁部を貫通して前記容器の内外にわたって配設されるリードフレームと、電磁シールド構造を有し、前記容器の前記開口部に蓋をする蓋部とを有し、前記空洞部内に電子部品が配設される電子部品用パッケージであって、
    前記壁部の前記空洞部側の内壁に沿って、前記リードフレームのうちの所定電位のラインと前記開口部との間に形成される溝部と、
    前記溝部内で前記蓋部と前記所定電位のラインとを接続する導電部と
    を含む、電子部品用パッケージ。
  2. 前記導電部は、前記蓋部の前記開口部に接する面に付着された熱可塑性の導電性部材が軟化されて前記溝部内で前記蓋部と前記所定電位のラインを接続することによって形成される、請求項1に記載の電子部品用パッケージ。
  3. 前記溝部は、前記開口部から前記所定電位のライン側にかけて傾斜している、請求項1又は2に記載の電子部品用パッケージ。
  4. 前記溝部は、前記開口部から前記所定電位のライン側にかけて溝幅が狭くされる、請求項1乃至3のいずれか一項に記載の電子部品用パッケージ。
  5. 請求項1乃至4のいずれか記載の電子部品用パッケージと、
    前記電子部品用パッケージの前記空洞部内に配設される電子部品と
    を含む、電子部品装置。
  6. 開口部によって開口される空洞部を有する容器と、前記容器の壁部を貫通して前記容器の内外にわたって配設されるリードフレームと、電磁シールド構造を有し、前記容器の前記開口部に蓋をする蓋部とを有し、前記空洞部内に電子部品が配設される電子部品用パッケージの製造方法であって、
    前記壁部の前記空洞部側の内壁に沿って、前記リードフレームのうちの所定電位のラインと前記開口部との間に溝部を形成する工程と、
    前記溝部内で前記蓋部と前記所定電位のラインとを導電部で接続する工程と
    を含む、電子部品用パッケージの製造方法。
  7. 前記蓋部の下面の前記溝部に接する部分に熱可塑性の導電性部材を塗布する工程と、
    前記導電性部材を軟化させる加熱工程と
    をさらに含む、請求項6に記載の電子部品用パッケージの製造方法。
JP2009277763A 2009-12-07 2009-12-07 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法 Expired - Fee Related JP5293579B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009277763A JP5293579B2 (ja) 2009-12-07 2009-12-07 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009277763A JP5293579B2 (ja) 2009-12-07 2009-12-07 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2011119601A true JP2011119601A (ja) 2011-06-16
JP5293579B2 JP5293579B2 (ja) 2013-09-18

Family

ID=44284559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009277763A Expired - Fee Related JP5293579B2 (ja) 2009-12-07 2009-12-07 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5293579B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018207682A1 (ja) * 2017-05-10 2018-11-15 株式会社村田製作所 電子回路モジュールの製造方法および電子回路モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312889A (ja) * 1998-04-28 1999-11-09 Kinseki Ltd 電子部品容器
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
JP2006128324A (ja) * 2004-10-27 2006-05-18 Mitsui Chemicals Inc パッケージおよびそれを用いた光素子
JP2009038053A (ja) * 2007-07-31 2009-02-19 Fuji Electric Device Technology Co Ltd 半導体センサ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312889A (ja) * 1998-04-28 1999-11-09 Kinseki Ltd 電子部品容器
JP2003258141A (ja) * 2002-02-27 2003-09-12 Nec Compound Semiconductor Devices Ltd 電子部品及びその製造方法
JP2006128324A (ja) * 2004-10-27 2006-05-18 Mitsui Chemicals Inc パッケージおよびそれを用いた光素子
JP2009038053A (ja) * 2007-07-31 2009-02-19 Fuji Electric Device Technology Co Ltd 半導体センサ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018207682A1 (ja) * 2017-05-10 2018-11-15 株式会社村田製作所 電子回路モジュールの製造方法および電子回路モジュール
JPWO2018207682A1 (ja) * 2017-05-10 2020-02-06 株式会社村田製作所 電子回路モジュールの製造方法

Also Published As

Publication number Publication date
JP5293579B2 (ja) 2013-09-18

Similar Documents

Publication Publication Date Title
JP5763682B2 (ja) Mems及びasicを備える小型化した電気的デバイス及びその製造方法
US7847387B2 (en) Electrical device and method
US9428380B2 (en) Shielded encapsulating structure and manufacturing method thereof
JPH1194506A (ja) センサ
US10773949B2 (en) Method of manufacturing an electronic device
US10096567B2 (en) Package substrate and package
CN103663351B (zh) Mems集成器件的晶片级封装及相关制造工艺
WO2012102291A1 (ja) ガラス埋込シリコン基板およびその製造方法
JP5293579B2 (ja) 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法
JP6803195B2 (ja) センサ用基板およびセンサ装置
JP2011142229A (ja) 電子部品用パッケージ、電子部品装置、及び電子部品装置の製造方法
WO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
US8907465B2 (en) Methods and devices for packaging integrated circuits
WO2012102252A1 (ja) 貫通電極付基板およびその製造方法
JP2013036829A (ja) シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ
JP2011119526A (ja) 電子部品装置及びその製造方法
JP2011204950A (ja) 金属埋込ガラス基板及びその製造方法、及びmemsデバイス
JP3140804U (ja) 3軸加速度センサー
JP5287774B2 (ja) セラミックパッケージ
JP2008182196A (ja) 電子素子パッケージとその製造方法
WO2011118787A1 (ja) ガラス埋込シリコン基板の製造方法
JP6416704B2 (ja) 樹脂封止型センサ装置
JP6036326B2 (ja) センサー及びセンサーの製造方法
JP2008155326A (ja) 半導体装置及びその製造方法
JP5346241B2 (ja) 半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130527

LAPS Cancellation because of no payment of annual fees