JP2006128324A - パッケージおよびそれを用いた光素子 - Google Patents

パッケージおよびそれを用いた光素子 Download PDF

Info

Publication number
JP2006128324A
JP2006128324A JP2004313043A JP2004313043A JP2006128324A JP 2006128324 A JP2006128324 A JP 2006128324A JP 2004313043 A JP2004313043 A JP 2004313043A JP 2004313043 A JP2004313043 A JP 2004313043A JP 2006128324 A JP2006128324 A JP 2006128324A
Authority
JP
Japan
Prior art keywords
package
side wall
lid
semiconductor element
bottom plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004313043A
Other languages
English (en)
Inventor
Daisuke Suzuki
大介 鈴木
Takashi Shioda
剛史 塩田
Naoyuki Kato
奈緒之 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Chemicals Inc
Original Assignee
Mitsui Chemicals Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Chemicals Inc filed Critical Mitsui Chemicals Inc
Priority to JP2004313043A priority Critical patent/JP2006128324A/ja
Publication of JP2006128324A publication Critical patent/JP2006128324A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】半導体素子が搭載されるパッケージであって、その蓋が電気信号を授受することにより光学的特性を制御できる機能を有したものである、信頼性の高い小型の半導体素子用パッケージを提供する。
【解決手段】半導体素子4が搭載される底板3と半導体素子を囲むように設けられた側壁2と上面を覆う蓋1からなるパッケージにおいて、側壁の内部あるいは表面に底板から蓋にかけて導電配線が形成されており、蓋が電気信号を授受することにより光学的特性を制御できる機能を有したものであることを特徴とするパッケージおよびパッケージに半導体素子を装着してなる光素子。
【選択図】図1

Description

本発明は、光学的な信号を授受する半導体素子を形成するに好適なパッケージに関する。詳しくはパッケージの蓋および側壁に特別の工夫をしたパッケージに関する。
通常、半導体素子は外部からの衝撃、外部環境からの保護を目的とし、周囲を覆ってパッケージの形で供給される。ここでパッケージとは半導体素子を保護する容器またはその容器に半導体素子が装着されたものの両方を意味する。
外部と光の授受を行う半導体、外部との温度差・圧力差などにより駆動する半導体、内部で物理的に稼動する部位が必要な半導体などについては、その特性上、上部が開放系である中空型パッケージに搭載し、後に開放部をガラス、金属、セラミックス等の蓋で封止する、中空パッケージが用いられる。これらの例として、CCD、CMOSなどの撮像用半導体、LD、PD、LEDなどの光通信用や照明用の光授受半導体、プロジェクター、ディスプレイ等の投影に用いる発光用半導体、圧力センサ、ジャイロセンサ、加速度センサなどのセンサ用半導体などが挙げられる。
これらのパッケージにおいては、基板の側壁にスルーホール等の導通部を設けることにより配線構造を単純化し、発光効率を改善することや、発光素子と受光素子とを対向配置し、パッケージの一面にのみ実装用電極を配設することで小型化を図ることが知られており、キャップの上面の有効利用を図るためキャップの上面に電子部品を搭載することも開示されている(特許文献1参照)。
一方、近年では電子機器の更なる小型薄型化、軽量化等が要求されており、内臓される半導体パッケージの小型化の要求も強くなっている。しかし、上記の中空型パッケージに搭載される半導体素子は、その性質上、それ単体だけではなく、外部装置と組み合わせて使用されることが多い。例えば、CCD等の撮像素子の場合、不要な光を遮断するローパスフィルター、液晶素子を用いて光通過のオン・オフを制御する電子式シャッター、電気的に光波長を識別するためのカラーフィルター(コレステリック液晶素子を用いたカラーフィルターなど)、光通過のオン・オフを制御するメカニカルシャッターなどがある。また、ディスプレイやプロジェクターなどの投影用途に対して、偏光のP波、S波を分別して照射することにより、立体映像を実現する等の用途もあり、このような機能を組み合わせる場合、小型化には限界があった。
特開2001−53332号公報
これに対して、パッケージの蓋そのものに上述のような機能を設け有効に制御できるようなパッケージが提供できれば、半導体素子を搭載することで信頼性の高い小型の光学素子を作ることが可能になり、極めて有用である。
本発明は、蓋が上述のような電気信号を授受することにより光学的特性を制御できる機能を有するパッケージおよび該パッケージに半導体素子を搭載してなる光素子を提供することを目的とする。
本発明は、半導体素子が搭載される底板と半導体素子を囲むように設けられた側壁と上面を覆う蓋からなるパッケージにおいて、側壁の内部あるいは表面に底板から蓋にかけて導電配線が形成されており、蓋が電気信号を授受することにより光学的特性を制御できる機能を有したものであることを特徴とするパッケージである。
本発明はまた、上記パッケージに半導体素子を搭載してなる光素子に関する。
本発明のパッケージを用いることにより、従来は外部部品として別に組み合わせた光機能性機器を、パッケージ上部に一体化することが可能となり、さらに、搭載する半導体素子の働きに応じて、蓋部の光学特性を制御可能であり、多目的に使用することが可能となる。
以下に、図面に基づいて本発明の実施形態を説明する。
本発明のパッケージは、図1に例示される様に半導体素子4を囲むように設けられた側壁2を備えるものである。この側壁2には、その内部あるいは表面に導電配線が形成されていることが必要である。
前記側壁2に導電配線を形成する方法としては、例えば図1または図3に示す様に、前記側壁2の内部に縦方向の孔5を設けておき、孔5内部にめっきを施す工程を有する、スルーホールめっき工程による方法を挙げることができる。
前記の孔5を設ける方法に制限はなく、例えば、レーザーを用いてスルーホールを設ける方法、前記側壁2を成形材料により成形する際に孔5も併せて成形する方法等が挙げられる。このスルーホールめっき工程によれば、前記スルーホール5内部のめっきにより前記側壁2に導電配線を形成することができる。
また別の方法としては、例えば図4または図5に示す様に、側壁2のパッケージ内側、パッケージ外側のいずれか、または双方に、回路部に相当する凹形状7を設ける工程、凹形状7内部にめっきを施す工程を有する、めっき立体配線工程による方法を挙げることができる。このめっき立体配線工程によれば、前記凹形状7内部のめっきにより前記側壁2に導電配線を形成することができる。
さらに別の方法としては、例えば図6または図7に示す様に、側壁2のパッケージ内側、パッケージ外側のいずれか、または双方に、マスクパターンによりレジスト膜を形成させるレジスト工程、めっきを施すめっき工程、レジスト剥離工程を有する、露光法めっき工程による方法を挙げることができる。この露光法めっき工程によれば、めっきで形成された配線8により前記側壁2に導電配線を形成することができる。
上記のめっきを施す工程に制限はなく、例えば、金、銀、銅、ニッケル、半田等を用いてこの工程を施すことができる。
前記側壁2に導電配線を形成する際にはこれらの方法の一種もしくは二種以上を組み合わせて実施することができる。
次に本発明のパッケージは、図1に例示される様に半導体素子4が搭載される底板3と、前記側壁2の上面を覆う蓋1とを備えるものである。
本発明においては、前記側壁2の内部あるいは表面に形成された導電配線は、底板3から蓋1にかけて形成されていることが必要である。なお、側壁2の内部あるいは表面に形成された一連の導電配線は、パッケージ上部の蓋とパッケージ下面との導通を取るものであり、その配線位置、配線本数(ピン数)、接続するパッドの位置、数などは、蓋の種類、機能、またパッケージを実装する基板の種類、機能などによるため、本発明の範囲を逸脱しない限り自由に設定することができる。また、この時、導電配線は底板3の底面部まで貫通させてプリント基板、フレキシブル配線基板等、パッケージを実装する基板と導通されるが、底面部まで貫通させず、半導体素子4と接続されていないリード6に接続して導通することもできる。
本発明に使用する前記底板3は、図1に例示される様に半導体素子4を搭載するものである。なお本発明のパッケージは、例えば図2に示す底板4の様に、半導体素子4自体が底板を兼ねるものであってもよい。
本発明に使用する半導体素子4としては、例えば、CCD、CMOSなどの撮像用半導体、LD、PD、LEDなどの光通信用や照明用の光授受半導体、プロジェクター、ディスプレイ等の投影に用いる発光用半導体、圧力センサ、ジャイロセンサ、加速度センサ等のセンサ用半導体等を挙げることができる。
前記半導体素子4から電気信号等を取り出す方法は特に制限はなく、従来公知の方法が適宜採用されるが、通常、パッケージに固定したリードにボンディングワイヤ等で導通を取ることで行われる。リードの設け方にも特に制限はなく、前記半導体素子4の用途に応じ適宜決定される(図示せず)。
例えば、図1に示す様にリードフレームを用いてリード6を設ける場合には、このリードフレームは銅、鉄、アルミニウム及びこれらの合金からなる群から選ばれたもの、特に42アロイ、又は銅合金により形成されることが望ましい。
また、本発明に使用する前記側壁2の上面を覆う蓋1は、例えば、電気信号を授受することにより光学的特性を制御できる機能を有するものであるが、この様な機能を有する蓋1の具体例としては、不要な光を遮断するローパスフィルター、液晶素子を用いて光通過のオン・オフを制御する電子式シャッター、コレステリック液晶素子を用いたカラーフィルター等の電気的に光波長を識別するためのカラーフィルター、光通過のオン・オフを制御するメカニカルシャッター、ディスプレイやプロジェクター等の投影用のための、偏光のP波、S波分別照射窓等を備えるもの等を挙げることができる。
前記蓋1と前記側壁2に設けられた導電配線を接続する方法に特に制限はなく、通常の方法により実施することができる。
本発明に使用する前記側壁1および底板3の構成材料については特に制限はないが、例えば、セラミック、樹脂等を挙げることができる。前記構成材料は樹脂であれば好ましい。
本発明のパッケージの成形に使用される樹脂としては、例えばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、不飽和ポリエステル樹脂、シリコーン樹脂等の熱硬化性樹脂、又は液晶ポリマー、ポリフェニレンオキシド、ポリフェニレンスルフィド(PPS)樹脂、ポリスルホン、ポリアミド・イミド・ポリアリルスルフォン樹脂等の耐熱熱可塑性樹脂等を挙げることができる。これらの内エポキシ樹脂、ポリイミド樹脂、PPS等が特に好ましい。ポリイミド樹脂としてはビスマレイミド、ポリエーテルイミドを用いることができる。
これらの樹脂には無機充填剤を添加したものが好ましい。無機充填剤としてはシリカ粉末、アルミナ粉末、窒化珪素粉末、ボロンナイトライド粉末、酸化チタン粉末、炭化珪素粉末、ガラス繊維、アルミナ繊維等の耐熱無機充填剤が挙げられる。これらの内、シリカ粉末、アルミナ粉末、窒化珪素粉末、ボロンナイトライド粉末が、成形後の収縮が等方性収縮となることからより好ましい。無機充填剤の粒径は、0.1〜120μmが好ましく、成形時の流動性の点から0.5〜60μmがより好ましい。無機充填剤は耐熱樹脂100重量部に対して好ましくは40〜3200重量部、より好ましくは100〜2000重量部、さらに好ましくは200〜1500重量部配合される。又、無機充填剤のほかに、硬化剤、硬化促進剤、及びカップリング剤が含まれていても良い。
本発明に使用される前記側壁2および前記底板3の成形は、例えば、樹脂およびリードフレームを用いる場合には、このリードフレームを成形金型に装着し当該金型のキャビティーにエポキシ樹脂等をトランスファー成形或いは射出成形にてインサート成形することにより実施することができる。
トランスファー成形の条件は使用する樹脂によっても異なるが、エポキシ樹脂の場合を例にとると通常、成形圧力は5〜30MPa、好ましくは10〜17MPa、温度は130〜200℃、好ましくは150〜180℃、時間は10〜120秒、好ましくは15〜60秒の条件で加圧加熱が行われる。又、射出成形の場合は通常、射出圧力は5〜100MPa、好ましくは8〜60MPa、成形温度は130〜200℃、好ましくは150〜180℃、時間は10〜120秒、好ましくは15〜60秒の条件で成形される。その後、それぞれの成形手法において必要に応じて、後硬化を加えることができる。
前記成形後、本発明のパッケージを製造する方法としては、具体的には次の方法を挙げることができる。
例えば、半導体素子4を前記底部3に接着剤等を用いて実装した後、半導体素子4から電気信号等を取り出すための導通処理を行う。先に説明した方法により前記側壁2に設けられた導電配線や前記リードフレーム等との間の導通処理を施し、前記蓋1を前記側壁2に接着剤等により貼着する。なおこの際、必要に応じて本発明のパッケージ内部には窒素等の不活性ガスを封入することができる。前記貼着後、前記蓋1および前記側壁2に設けられた導電配線との間の導通処理を施す等の方法により、本発明のパッケージを得ることができる。
この様にして得られた本発明のパッケージは半導体素子を搭載する光素子として好適に使用することができる。
本発明のパッケージの模式断面図である。 半導体素子を底板とした本発明のパッケージの模式断面図である。 側壁内部にスルーホールめっき工程を施した本発明のパッケージの部分模式斜視図である。 パッケージ外部の側壁表面にめっき立体配線工程を施した本発明のパッケージの部分模式斜視図である。 パッケージ内部の側壁表面にめっき立体配線工程を施した側壁部分の模式斜視図である。 パッケージ外部の側壁表面に露光法めっき工程を施した本発明のパッケージの部分模式斜視図である。 パッケージ内部の側壁表面に露光法めっき工程を施した側壁部分の模式斜視図である。
符号の説明
1 蓋
2 側壁
3 底板
4 半導体素子
5 孔
6 リード
7 回路部に相当する凹形状
8 めっき配線

Claims (3)

  1. 半導体素子が搭載される底板と半導体素子を囲むように設けられた側壁と上面を覆う蓋からなるパッケージにおいて、側壁の内部あるいは表面に底板から蓋にかけて導電配線が形成されており、蓋が電気信号を授受することにより光学的特性を制御できる機能を有したものであることを特徴とするパッケージ。
  2. 導電配線が側壁の内部に設けた孔、側壁表面にレジストインキで描いたパターン、あるいは側壁表面に設けた溝にメッキを施したものである請求項1に記載のパッケージ。
  3. 請求項1または2に記載のパッケージに半導体素子を搭載してなる光素子。
JP2004313043A 2004-10-27 2004-10-27 パッケージおよびそれを用いた光素子 Pending JP2006128324A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004313043A JP2006128324A (ja) 2004-10-27 2004-10-27 パッケージおよびそれを用いた光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004313043A JP2006128324A (ja) 2004-10-27 2004-10-27 パッケージおよびそれを用いた光素子

Publications (1)

Publication Number Publication Date
JP2006128324A true JP2006128324A (ja) 2006-05-18

Family

ID=36722722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004313043A Pending JP2006128324A (ja) 2004-10-27 2004-10-27 パッケージおよびそれを用いた光素子

Country Status (1)

Country Link
JP (1) JP2006128324A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119601A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011119601A (ja) * 2009-12-07 2011-06-16 Toyota Motor Corp 電子部品用パッケージ、電子部品装置、及び電子部品用パッケージの製造方法

Similar Documents

Publication Publication Date Title
KR100514917B1 (ko) 고체 촬상소자 장착용 패키지
US20170320726A1 (en) MEMS Package
JP2001290056A (ja) プラットフォーム及び光モジュール並びにこれらの製造方法並びに光伝達装置
US9041046B2 (en) Method and apparatus for a light source
US20200365573A1 (en) Hermetic Optical Component Package Having Organic Portion and Inorganic Portion
JP2021073520A (ja) 一体パッケージングプロセスベースのカメラモジュール、その一体ベース部品、およびその製造方法
JP2013232694A (ja) 素子搭載用基板および光学モジュール
JP2008277593A (ja) 回路基板、それを用いた光学デバイス、カメラモジュール、およびその製造方法
WO2011080952A1 (ja) 素子搭載用基板、半導体モジュール、カメラモジュールおよび素子搭載用基板の製造方法
JP2006128324A (ja) パッケージおよびそれを用いた光素子
KR101002116B1 (ko) 전기적 절연 몸체, 전자 디바이스 및 이동 통신용 장치
JP2011238420A (ja) 照明装置及びその製造方法
TW508886B (en) Small format optical subassembly
JP4359072B2 (ja) 固体撮像素子装着用パッケージ
JP7023724B2 (ja) パッケージおよび電子装置
KR101973656B1 (ko) 카메라 모듈
JP2006270939A (ja) カメラユニット
JP6756357B2 (ja) 撮像装置
JP2005101484A (ja) 光半導体装置
CN106469692A (zh) 半导体加工方法
JP2007035697A (ja) 光電気変換モジュール
KR102535250B1 (ko) 열충격 버퍼부를 포함하는 패키지 및 상기 패키지의 제조방법
JP4578168B2 (ja) 固体撮像装置の製造方法
JP2005065285A (ja) 固体撮像用半導体装置及びその製造方法
JP5110567B2 (ja) 樹脂製中空パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100119