JP2011204950A - 金属埋込ガラス基板及びその製造方法、及びmemsデバイス - Google Patents

金属埋込ガラス基板及びその製造方法、及びmemsデバイス Download PDF

Info

Publication number
JP2011204950A
JP2011204950A JP2010071472A JP2010071472A JP2011204950A JP 2011204950 A JP2011204950 A JP 2011204950A JP 2010071472 A JP2010071472 A JP 2010071472A JP 2010071472 A JP2010071472 A JP 2010071472A JP 2011204950 A JP2011204950 A JP 2011204950A
Authority
JP
Japan
Prior art keywords
glass substrate
metal
main surface
substrate
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2010071472A
Other languages
English (en)
Inventor
Takumi Taura
巧 田浦
Makoto Okumura
真 奥村
Tomohiro Nakatani
友洋 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Panasonic Electric Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Co Ltd filed Critical Panasonic Electric Works Co Ltd
Priority to JP2010071472A priority Critical patent/JP2011204950A/ja
Publication of JP2011204950A publication Critical patent/JP2011204950A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

【課題】抵抗値が低く、且つデバイスの小型化に貢献する金属埋込ガラス基板及びその製造方法、及びこの金属埋込ガラス基板を用いたMEMSデバイスを提供する。
【解決手段】金属埋込ガラス基板は、対向する第1の主面SF1及び第2の主面SF2を有するガラス基板54と、ガラス基板54の第1の主面SF1と第2の主面SF2の間を貫通する金属からなる貫通金属部材55とを備える。貫通金属部材55の径は100μm以下である。
【選択図】図4

Description

本発明は、ガラス基板の内部に金属からなる導電体が配置された金属埋込ガラス基板及びその製造方法、及びこの金属埋込ガラス基板を用いたMEMSデバイスに関するものである。
上記した金属埋込ガラス基板の製造方法としては、先ず、ガラスへ穴を形成し、この穴の中に金属を埋め込む方法がある。しかし、ガラスへの穴加工はブラスト加工が主流であり、ブラスト加工による穴の最小寸法は100μm程度であった(非特許文献1参照)。
一方、従来から、微細な構造を有するガラス基板を製造する目的で、例えば、特許文献1に記載された技術が知られている。
特許文献1に記載されたガラス材料からなるフラット基板の製造方法では、先ず、平坦なシリコン基板の表面に窪みを形成し、平坦なガラス基板にシリコン基板の窪みが形成された面を重ね合わせる。そして、ガラス基板を加熱することによりガラス基板の一部をこの窪みの中に埋め込む。その後、ガラス基板を再固化させ、フラット基板の表裏面を研磨し、シリコンを除去する。
このように、微細加工が可能なシリコン基板に100μm以下の突起部を形成することにより、従来のブラスト加工では不可能な微細な形状のシリコンを埋め込んだガラス基板を製造することが出来る。
特表2004−523124号公報(特に、第1図参照)
NEC SCHOTT コンポーネンツ株式会社 「ショット ハーメス(登録商標) 極細貫通電極付ガラス基板」カタログ
しかし、貫通電極として機能するシリコンの抵抗値は、アルミニウムや銅などの金属に比べて大きく、4桁程度の大きな差がある。
本発明は、上記問題点に鑑みて成されたものであり、その目的は、抵抗値が低く、且つデバイスの小型化に貢献する金属埋込ガラス基板及びその製造方法、及びこの金属埋込ガラス基板を用いたMEMSデバイスを提供することである。
本発明の第1の特徴は、対向する第1の主面及び第2の主面を有するガラス基板と、ガラス基板の第1の主面と第2の主面の間を貫通する金属からなる貫通金属部材とを備える金属埋込ガラス基板であって、貫通金属部材の径が100μm以下であることである。
本発明の第1の特徴において、貫通金属部材は、異なる位置に配置された第1の貫通金属部材及び第2の貫通金属部材を備え、金属埋込ガラス基板は、ガラス基板の内部に配置され、且つ第1の貫通金属部材と第2の貫通金属部材の間を接続する水平金属部材を更に備えていてもよい。
本発明の第2の特徴は、第1の特徴に係わる金属埋込ガラス基板を用いたMEMSデバイスであって、入力された電気信号に基づいて、センシング対象に応じた電気信号を出力するセンサ本体と、センサ本体を支持する金属埋込ガラス基板とを備え、貫通金属部材は、センサ本体に入力される電気信号及びセンサ本体から出力される電気信号を伝達することである。
本発明の第3の特徴は、第1の特徴に係わる金属埋込ガラス基板の製造方法であって、シリコン基板の主面に凸部を形成する第1の工程と、対向する第1の主面及び第2の主面を有するガラス基板の第1の主面をシリコン基板の主面に重ね合わせる第2の工程と、ガラス基板に熱を加えて軟化させて、ガラス基板の一部をシリコン基板の凸部の周囲に埋め込む第3の工程と、ガラス基板を冷却する第4の工程と、少なくともガラス基板の第2の主面に凸部の頂上面が表出するまで、ガラス基板の第2の主面を均一に除去する第5の工程と、シリコン基板のうち凸部を選択的に除去して、ガラス基板に穴を形成する第6の工程と、第6の工程によりガラス基板に形成された穴に金属を埋め込む第7の工程と、シリコン基板の残り部分を除去する第8の工程とを有することである。
本発明の第3の特徴の第7の工程において、ガラス基板に形成された穴の内面に露出するシリコン基板の上にメッキ処理により金属膜を堆積してもよい。
本発明の第4の特徴は、第1の特徴に係わる金属埋込ガラス基板の製造方法であって、シリコン基板の主面に凸部を形成する第1の工程と、対向する第1の主面及び第2の主面を有するガラス基板の第1の主面をシリコン基板の主面に重ね合わせる第2の工程と、ガラス基板に熱を加えて軟化させて、ガラス基板の一部をシリコン基板の凸部の周囲に埋め込む第3の工程と、ガラス基板を冷却する第4の工程と、少なくともガラス基板の第2の主面に凸部の頂上面が表出するまで、ガラス基板の第2の主面を均一に除去する第5の工程と、シリコン基板を除去して、ガラス基板に穴を形成する第6の工程と、第6の工程によりガラス基板に形成された穴に金属を埋め込む第7の工程とを有することである。
本発明の第3及び第4の特徴の第1の工程において、凸部として、第1の貫通凸部及び第2の貫通凸部と、第1及び第2の貫通凸部の間を接続する接続凸部とを形成し、第5の工程において、少なくともガラス基板の第2の主面に第1及び第2の貫通凸部の頂上面が表出するまで、ガラス基板の第2の主面を均一に除去してもよい。
本発明の金属埋込ガラス基板及びその製造方法、及びMEMSデバイスによれば、100μm以下の貫通金属部材が埋め込まれているので、抵抗値が低く、且つデバイスの小型化に貢献することができる。
図1(a)は、本発明の第1の実施の形態に係わる半導体装置のうちパッケージ蓋の構成を示す斜視図であり、図1(b)は、本発明の第1の実施の形態に係わる半導体装置のうちパッケージ蓋を除く構成を示す斜視図である。 図1の加速度センサチップAの概略構成を示す分解斜視図である。 図2の加速度センサチップAの概略構成を示す断面図である。 図2及び図3に示した第1の固定基板2の形成に用いられるガラス基板20の一例としての金属埋込ガラス基板の構成を示す断面図である。 図5(a)〜図5(f)は、図4に示した金属埋込ガラス基板の製造方法を示す工程断面図である。 図6(a)〜図6(e)は、第2の実施の形態に係わる金属埋込ガラス基板の製造方法を示す工程断面図である。 図7(a)〜図7(e)は、図6(d)に示した第5の工程を、第6及び第7の工程の後に実施する変形例に係わる金属埋込ガラス基板の製造方法を示す工程断面図である。 図8(a)は、第3の実施の形態に係わる金属埋込ガラス基板の製造方法において使用するシリコン基板51の形状を示す斜視図であり、図8(b)は、図8(a)のシリコン基板51の凸部52a〜52cの周囲にガラス基板54が埋め込まれた状態を示す斜視図であり、図8(c)は、第3の実施の形態に係わる金属埋込ガラス基板の形状を示す斜視図である。
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
(第1の実施の形態)
図1(a)及び図1(b)を参照して、本発明の第1の実施の形態に係わる半導体装置の概略構成を説明する。半導体装置は、MEMSデバイスの一例としての加速度センサチップAと、加速度センサチップAから出力された信号を処理する信号処理回路が形成された制御ICチップBと、加速度センサチップA及び制御ICチップBが収納された表面実装型のパッケージ101とを備える。
パッケージ101は、図1(b)における上面に位置する一面が開放された箱形の形状を有するプラスチックパッケージ本体102と、パッケージ101の開放された一面を閉塞するパッケージ蓋(リッド)103とを備える。プラスチックパッケージ本体102は、加速度センサチップA及び制御ICチップBに電気的に接続される複数のリード112を備える。各リード112は、プラスチックパッケージ本体102の外側面から導出されたアウタリード112bと、プラスチックパッケージ本体102の内側面から導出されたインナリード112aとを備える。各インナリード112aは、ボンディングワイヤWを通じて、制御ICチップBが備える各パッドに電気的に接続されている。
加速度センサチップAは、加速度センサチップAの外周形状に基づいて規定した仮想三角形の3つの頂点に対応する3箇所に配置された接着部104により、プラスチックパッケージ本体102の底部に位置する搭載面102aに固着されている。接着部104は、プラスチックパッケージ本体102に連続して一体に突設されている円錐台状の突起部と、この突起部を被覆する接着剤とからなる。接着剤は、例えば、弾性率が1MPa以下のシリコーン樹脂などのシリコーン系樹脂からなる。
ここで、加速度センサチップAが備える総てのパッドは、プラスチックパッケージ本体102の開放された一面に対向する加速度センサチップAの主面において、この主面の1辺に沿って配置されている。この1辺の両端の2箇所と、当該1辺に平行な辺の1箇所(例えば、中央部)との3箇所とに頂点を有する仮想三角形の各頂点に接着部104が位置している。これにより、各パッドにボンディングワイヤWを安定してボンディングすることができる。なお、接着部104の位置に関し、上記1辺に平行な辺の1箇所については、中央部に限らず、例えば、両端の一方でもよいが、中央部の方が半導体素子Aをより安定して支持することができるとともに、各パッドにボンディングワイヤWを安定してボンディングすることができる。
制御ICチップBは、単結晶シリコン等から成る半導体基板上に形成された複数の半導体素子、これらを接続する配線、及び半導体素子や配線を外部環境から保護するパッシベーション膜からなる半導体チップである。そして、制御ICチップBの裏面全体がシリコーン系樹脂によりプラスチックパッケージ本体102の底面に固着されている。制御ICチップB上に形成される信号処理回路は、加速度センサチップAの機能に応じて適宜設計すればよく、加速度センサチップAと協働するものであればよい。例えば、制御ICチップBをASIC(Application Specific IC)として形成することができる。
図1の半導体装置を製造するには、先ず、加速度センサチップA及び制御ICチップBをプラスチックパッケージ本体102に固着するダイボンディング工程を行う。そして、加速度センサチップAと制御ICチップBとの間、制御ICチップBとインナリード112aとの間を、それぞれボンディングワイヤWを介して電気的に接続するワイヤボンディング工程を行う。その後、樹脂被覆部116を形成する樹脂被覆部形成工程を行い、続いて、パッケージ蓋(リッド)103の外周を、プラスチックパッケージ本体102に接合するシーリング工程を行う。これにより、プラスチックパッケージ本体102の内部は気密状態で封止される。なお、パッケージ蓋103の適宜部位には、レーザマーキング技術により、製品名称や製造日時などを示す表記113が形成されている。
なお、制御ICチップBが1枚のシリコン基板を用いて形成されているのに対して、加速度センサチップAは、積層された複数の基板を用いて形成されている。よって、加速度センサチップAの厚みが制御ICチップBの厚みに比べて厚くなっているので、プラスチックパッケージ本体102の底部において加速度センサチップAを搭載する搭載面102aを制御ICチップBの搭載部位よりも凹ませてある。したがって、プラスチックパッケージ本体102の底面について、加速度センサチップAを搭載する部位の厚みは他の部位に比べて薄くなっている。
更に、本発明の第1の実施の形態では、プラスチックパッケージ本体102の外形を10mm×7mm×3mmの直方体としてあるが、この数値は一例であり、加速度センサチップAや制御ICチップBの外形、リード112の本数やピッチなどに応じて適宜設定すればよい。
プラスチックパッケージ本体102の材料としては、熱可塑性樹脂の一種であって、酸素および水蒸気の透過率が極めて低い液晶性ポリエステル(LCP)を採用する。しかし、LCPに限らず、例えば、ポリフェニレンサルファイト(PPS)、ポリビスアミドトリアゾール(PBT)などを採用してもよい。
また、各リード112の材料、つまり、各リード112の基礎となるリードフレームの材料としては、銅合金の中でもばね性の高いりん青銅を採用する。ここでは、リードフレームとして、材質がりん青銅で板厚が0.2mmのリードフレームを用い、厚みが2μm〜4μmのNi膜と、厚みが0.2μm〜0.3μmのAu膜との積層膜からなるめっき膜を電解めっき法により形成してある。これにより、ワイヤボンディングの接合信頼性と半田付け信頼性とを両立させることができる。また、熱可塑性樹脂成形品のプラスパッケージ本体102は、リード112が同時一体に成形されている。しかし、熱可塑性樹脂であるLCPにより形成されるプラスチックパッケージ本体102とリード112のAu膜とは密着性が低い。したがって、上述のリードフレームのうちプラスチックパッケージ本体102に埋設される部位にパンチ穴を設けることで各リード112が抜け落ちるのを防止する。
また、図1の半導体装置は、インナリード112aの露出部位およびその周囲を覆う樹脂被覆部116が設けられている。樹脂被覆部116は、例えば、アミン系エポキシ樹脂などのエポキシ系樹脂などの非透湿性の樹脂からなる。ワイヤボンディング工程の後に、ディスペンサを用いてこの非透湿性の樹脂を塗布し、これを硬化させることで、気密性を向上させている。なお、この非透湿性の樹脂に代えてセラミックスを用いてもよく、セラミックスを用いる場合には、プラズマ溶射などの技術を用いて局所的に吹き付ければよい。
また、ボンディングワイヤWとしては、Alワイヤに比べて耐腐食性の高いAuワイヤを用いる。また、直径が25μmのAuワイヤを採用するが、これに限らず、例えば、直径が20μm〜50μmのAuワイヤから適宜選択すればよい。
図2を参照して、図1の加速度センサチップAの概略構成を説明する。加速度センサチップAは、静電容量型の加速度センサチップであって、SOI(Silicon On Insulator)基板10を用いて形成されたセンサ本体1と、ガラス基板20を用いて形成された第1の固定基板2と、ガラス基板30を用いて形成された第2の固定基板3とを備えている。第1の固定基板2は、センサ本体1の一表面側(図2における上面側)に固着され、第2の固定基板3は、センサ本体1の他表面側(図2における下面側)に固着される。第1及び第2の固定基板2、3はセンサ本体1と同じ外形寸法に形成されている。
なお、図2は、センサ本体1、第1の固定基板2及び第2の固定基板3のそれぞれの構成を示すべく、センサ本体1、第1の固定基板2及び第2の固定基板3が分離した状態を示している。また、センサ本体1は、SOI基板10に限らず、例えば、絶縁層を備えない通常のシリコン基板を用いて形成してもよい。また、第1及び第2の固定基板2、3は、それぞれ、シリコン基板及びガラス基板のどちらで形成してもかまわない。
センサ本体1は、2つの平面視矩形状の開口窓12が上記一表面に沿って並設するフレーム部11と、フレーム部11の各開口窓12の内側に配置された2つの平面視矩形状の重り部13と、フレーム部11と重り部13との間を連結する各一対の支持ばね部14とを備える。
2つの平面視矩形状の重り部13は、第1及び第2の固定基板2、3からそれぞれ離間して配置されている。第1の固定基板2に対向する各重り部13の主面上に可動電極15A、15Bがそれぞれ配置されている。重り部13の周囲を囲むフレーム部11の外周全体が第1及び第2の固定基板2、3に接合されている。これにより、フレーム部11と第1及び第2の固定基板2、3は、重り部13及び後述する固定子16を収納するチップサイズパッケージを構成している。
一対の支持ばね部14は、フレーム部11の各開口窓12の内側で重り部13の重心を通る直線に沿って重り部13を挟む形で配置されている。各支持ばね部14は、ねじれ変形が可能なトーションばね(トーションバー)であって、フレーム部11及び重り部13に比べて薄肉に形成されており、重り部13は、フレーム部11に対して一対の支持ばね部14の回りで変位可能となっている。
センサ本体1のフレーム部11には、各開口窓12それぞれに連通する平面視矩形状の窓孔17が2つの開口窓12と同じ方向に並設されている。各窓孔17の内側には、それぞれ2つの固定子16が一対の支持ばね部14の並設方向に沿って配置されている。
各固定子16と窓孔17の内周面との間、各固定子16と重り部13の外周面との間、及び隣り合う固定子16同士の間には、それぞれ隙間が形成され、互いに分離独立して電気的に絶縁されている。各固定子16は、第1及び第2の固定基板2、3にそれぞれ接合されている。また、センサ本体1の一表面側において、各固定子16には、例えば、Al−Si膜などの金属薄膜からなる円形状の電極パッド18が形成されている。また同様に、フレーム部11において隣り合う窓孔17の間の部位にも、例えば、Al−Si膜などの金属薄膜からなる円形状の電極パッド18が形成されている。
各固定子16に形成された各電極パッド18は、後述の各固定電極25に電気的にそれぞれ接続され、フレーム部11に形成された電極パッド18は、可動電極15A及び可動電極15Bに電気的に接続されている。以上説明した複数の電極パッド18は、加速度センサチップAの矩形状の外周形状の1辺に沿って配置されている。
第1の固定基板2は、第1の固定基板2の第1の主面とこれに対向する第2の主面(センサ本体1に重なり合う面)との間を貫通している複数の配線28と、第2の主面上に形成された複数の固定電極25とを備える。
固定電極25Aa及び固定電極25Abは、対を成して可動電極15Aに対向して配置されている。同様に、固定電極25Ba及び固定電極25Bbは、対を成して可動電極15Bに対向して配置されている。各固定電極25は、例えば、Al−Si膜などの金属薄膜からなる。
各配線28は、第1の固定基板2の第2の主面において、センサ本体1の電極パッド18にそれぞれ電気的に接続されている。これにより、電極パッド18を介して、各固定電極25の電位及び可動電極15の電位をそれぞれ加速度センサチップAの外部へ取り出すことができる。
第2の固定基板3の一表面(センサ本体1に重なり合う面)であって、重り部13と対応する位置に、例えば、Al−Si膜などの金属薄膜からなる付着防止膜35が配置されている。付着防止膜35は、変位する重り部13の付着を防止する。
図3を参照して、図2の加速度センサチップAの断面構成を説明する。図3は、一対の支持ばね部14を通る直線に垂直な切断面における加速度センサチップAの構成を示す。センサ本体1はSOI基板10を用いて形成されている。SOI基板10は、単結晶シリコンからなる支持基板10aと、支持基板10aの上に配置されたシリコン酸化膜からなる絶縁層10bと、絶縁層10bの上に配置されたn形のシリコン層(活性層)10cとを有する。
センサ本体1のうち、フレーム11及び固定子16は、第1の固定基板2及び第2の固定基板3に接合されている。これに対して、重り部13は、第1及び第2の固定基板2、3からそれぞれ離間して配置され、一対の支持ばね部14によりフレーム11に支持されている。
重り部13の過度の変位を規制する複数の微小な突起部13cが、重り部13における第1及び第2の固定基板2、3のそれぞれとの対向面から突設されている。重り部13には、矩形状に開口された凹部13a、13bが形成されている。凹部13a、13bは互いに大きさが異なるため、一対の支持ばね部14を通る直線を境にして、重り部13の左右の質量が異なっている。
第1の固定基板2の配線28は、電極パッド18に電気的に接続されている。電極パッド18は、固定子16、連絡用導体部16d、金属配線26を通じて、固定電極25に接続されている。
上述の加速度センサチップAは、センサ本体1に設けられた可動電極15と第1の固定基板2に設けられた固定電極25との対を4対有し、可動電極15と固定電極25との対ごとに可変容量コンデンサが構成されている。加速度センサチップA、すなわち重り部13に加速度が加わると、支持ばね部14がねじれて、重り部13が変位する。これにより、対をなす固定電極25と可動電極15との対向面積及び間隔が変化し、可変容量コンデンサの静電容量が変化する。よって、加速度センサチップAは、この静電容量の変化から加速度を検出することができる。
このように、MEMSデバイスの一例としての加速度センサチップAは、入力された電気信号に基づいて、センシング対象(加速度)に応じた電気信号を出力するセンサ本体1と、センサ本体1を支持する第1の固定基板2及び第2の固定基板3とを備える。第1の固定基板2に埋め込まれた配線28は、センサ本体1に入力される電気信号及びセンサ本体1から出力される電気信号を伝達する。
次に、図4を参照して、図2及び図3に示した第1の固定基板2の形成に用いられるガラス基板20の一例としての金属埋込ガラス基板の構成を説明する。金属埋込ガラス基板は、対向する第1の主面SF1及び第2の主面SF2を有するガラス基板54と、ガラス基板54の第1の主面SF1と第2の主面SF2の間を貫通する金属からなる貫通金属部材55とを備える。
貫通金属部材55は柱状の形状を有し、第1の主面SF1に平行な切断面における貫通金属部材55の径は100μm以下である。貫通金属部材55の両端部は、ガラス基板54の第1の主面SF1及び第2の主面SF2にそれぞれ露出している。貫通金属部材55を構成する金属としては、アルミニウム、銅、金、チタン、タングステン、これらの合金、これらの金属とシリコンとの合金、などが挙げられる。アルミニウムの抵抗値は、2.65×10−8m・Ωであり、銅の抵抗値は、1.68×10−8m・Ωであり、不純物が高濃度に添加された低抵抗なシリコンの抵抗値は、1×10−4m・Ωである。
このように、金属埋込シリコン基板は、ガラス基板54に貫通金属部材55が埋め込まれたものである。よって、図4の貫通金属部材55の部分を図2及び図3に示した配線28に当てはめ、図4のガラス基板54の部分を図2及び図3に示したガラス基板20に当てはめる。これにより、図2及び図3に示した第1の固定基板2の形成に用いられるガラス基板20に、図4に示した金属埋込シリコン基板を適用することができる。この場合、図4のガラス基板54に埋め込まれた貫通金属部材55は、図2及び図3に示したセンサ本体1に入力される電気信号及びセンサ本体1から出力される電気信号を伝達する。
図5(a)〜図5(f)を参照して、図4に示した金属埋込ガラス基板の製造方法を説明する。
(イ)先ず、図5(a)に示すように、対向する第1の主面(図5における下面)及び第2の主面(図5における上面)を有するガラス基板54を用意する。また、図5(b)に示すように、シリコン基板51を用意し、その主面(図5における上面)に凸部52を形成する(第1の工程)。具体的には、TMAH(水酸化テトラメチルアンモニウム)水溶液をエッチャントとするウェットエッチングや反応性イオンエッチング(RIE)などのドライエッチングによりシリコン基板51の表面の所定領域を選択的に除去して、シリコン基板51の主面に凸部52を形成する。
(ロ)ガラス基板54の第1の主面をシリコン基板51の主面に重ね合わせる(第2の工程)。なお、重ね合わせたシリコン基板51とガラス基板54を、陽極接合、表面活性化結合、樹脂接着などの方法により接合してもよい。
(ハ)その後、図5(c)に示すように、ガラス基板54に熱を加えて軟化させて、ガラス基板54の一部をシリコン基板51の凸部52の周囲に埋め込む(第3の工程)。具体的には、平坦な板状の加熱・加圧治具でガラス基板54とシリコン基板51を挟み、ガラス基板54をその軟化温度まで加熱して軟化させる。そして、加熱・加圧治具を用いて、ガラス基板54とシリコン基板51をプレスする。プレス処理及びガラスの自重によって、軟化したガラス基板54の一部は、シリコン基板51の凸部52の周囲に埋め込まれる。なお、ガラス基板54とシリコン基板51の配置を入れ替えた場合、ガラスの自重の代りに、シリコン基板51の自重となる。
(ニ)その後、ガラス基板54を冷却する(第4の工程)。そして、ガラス基板54の第2の主面を均一に除去する(第5の工程)。第5の工程は、図5(d)に示すように、少なくともガラス基板54の第2の主面に凸部52の頂上面が表出するまで、実施する。具体的には、ダイヤモンド砥石を用いた研削、化学機械研磨(CMP)等の研磨、或いはRIEなどのドライエッチングやHFによるウェットエッチングなどの方法を用いて、ガラス基板54の第2の主面を均一に削り取る。これにより、ガラス基板54の第2の主面に凸部52の頂上面を露出させる。
(ホ)図5(e)に示すように、シリコン基板51のうち凸部52を選択的に除去して、ガラス基板54に穴53を形成する(第6の工程)。具体的には、TMAH水溶液をエッチャントとするウェットエッチングや反応性イオンエッチング(RIE)などのドライエッチングによりシリコン基板51のうち凸部52を選択的に除去する。
(へ)図5(f)に示すように、第6の工程によりガラス基板54に形成された穴53に金属を埋め込む(第7の工程)。具体的には、第7の工程において、ガラス基板54に形成された穴53の内面に露出するシリコン基板51の上に金属膜をメッキ成長させる。この金属膜をメッキ成長させることにより穴53に金属を埋め込む。そして、シリコン基板51の残り部分を除去する(第8の工程)。第1〜第8の工程を実施することにより、図4に示した金属埋込ガラス基板を製造することができる。
なお、軟化したガラス基板54の一部をシリコン基板51の凸部52の周囲に埋め込むために、ガラスの自重による力で十分である場合、第3の工程におけるプレス処理を行わなくてもよい。例えば、ガラス基板54の温度を高くすることにより、ガラス基板54の粘性が低下する。この場合、プレス処理を省略しても、ガラスの自重により凸部52の周囲に軟化したガラス基板54の一部を埋め込むことができる。
以上説明したように、本発明の第1の実施の形態によれば、以下の作用効果が得られる。
図4に示した金属埋込ガラス基板によれば、シリコンからなる貫通電極部材が埋め込まれた従来のシリコン埋込ガラス基板に比べ、抵抗値を低くすることができる。また、貫通金属部材55の径を100μm以下にすることにより、金属埋込ガラス基板を小型化することができる。
MEMSデバイスの一例としての加速度センサチップAの第1の固定基板2として、図4に示した金属埋込ガラス基板を用いることにより、配線28の抵抗値を低くすることができる。配線28の径を100μm以下にすることができるので、第1の固定基板2、ひいては加速度センサチップAを小型化することができる。
金属からなる配線がシリコン基板に埋め込まれた金属埋込シリコン基板に比べ、基板の寄生容量を小さくすることができる。
ブラスト加工によりガラス基板に形成されたテーパー状の開口の側壁に銅などの薄膜を成膜してなる従来の側壁引き出し型基板に比べて、デバイスの小型化に貢献する。また、図5(f)に示したように、第6の工程によりガラス基板54に形成された穴53の全体を金属で充填する。よって、ガラス基板54を用いて気密封止を行う際に有効である。加速度センサチップAの内部を気密封止しやすくなる。
図5(a)〜図5(f)に示した金属埋込ガラス基板の製造方法によれば、ガラス基板に穴を直接形成するプロセス無しで、ガラス基板54に金属からなる貫通金属部材55を埋め込むことができる。従来のブラスト加工では不可能な微細な形状の貫通金属部材55を埋め込んだガラス基板を製造することができる。
なお、第5の工程は、少なくともガラス基板54の第2の主面に凸部52の頂上面が表出するまで、実施すればよく、凸部52の頂上面が表出した後も、継続して実施しても構わない。例えば、金属埋込ガラス基板の厚さを、所定の厚さ(150μm以下)まで薄くしたい場合、図5(d)に示すように、ガラス基板54の第2の主面に凸部52の頂上面が表出した後も、金属埋込ガラス基板の厚さが所望の値になるまで、第5の工程を実施しても構わない。
この場合、図5(e)に示すように、第6の工程において、シリコン基板51のうち凸部52だけを選択的に除去し、シリコン基板51の他の部分をガラス基板54に接合した状態で残す。これにより、図5(f)に示すように、その後に行われる第7の工程において、シリコン基板51の残り部分が、脆弱なガラス基板54を支持することができる。
第7の工程において、ガラス基板54に形成された穴53の内面に露出するシリコン基板51の上に金属膜をメッキ成長させる。これにより、ガラス基板54に形成された穴53の内面に露出するシリコン基板51をシード層として活用することができる。
(第2の実施の形態)
図6(a)〜図6(e)を参照して、第2の実施の形態に係わる金属埋込ガラス基板の製造方法を説明する。図4に示した金属埋込ガラス基板は、図6(a)〜図6(e)に示す製造方法によっても製造することができる。
(イ)図6(a)〜図6(d)に示す工程は、図5(a)〜図5(d)に示す工程と同じであり、説明を省略する。すなわち、ガラス基板54を用意し、シリコン基板51の主面に凸部52を形成する(第1の工程)。ガラス基板54をシリコン基板51に重ね合わせ(第2の工程)、ガラス基板54の一部をシリコン基板51の凸部52の周囲に埋め込む(第3の工程)。そして、ガラス基板54を冷却し(第4の工程)、ガラス基板54の第2の主面を均一に除去して、凸部52の頂上面を表出させる(第5の工程)。第2の実施の形態では、凸部52の頂上面が表出した時点で、第5の工程を終了する場合を示す。
(ロ)図6(e)に示すように、シリコン基板51全体を除去して、ガラス基板54に穴53を形成する(第6の工程)。具体的には、TMAH水溶液をエッチャントとするウェットエッチングや反応性イオンエッチング(RIE)などのドライエッチングによりシリコン基板51全体を除去する。
(ハ)第6の工程によりガラス基板54に形成された穴53に金属を埋め込む(第7の工程)。具体的には、先ず、図示は省略するが、ガラス基板54の第1の主面に、銅の基板或いは銅の薄膜が成膜された板状の基板を重ね合わせる。そして、ガラス基板54に形成された穴53の内面に露出する銅の基板或いは薄膜の上に銅などの金属膜をメッキ成長させる。この金属膜をメッキ成長させることにより穴53に金属を埋め込む。銅の基板等は、第7の工程の後に取り除かれる。第1〜第7の工程を実施することにより、図4に示した金属埋込ガラス基板を製造することができる。
なお、ここでは、図6(d)に示した第5の工程を、図6(e)に示した第6及び第7の工程の前に実施する場合を示したが、実施順序はこれに限らない。例えば、第6及び第7の工程の後に実施ししても構わないし、第6の工程と第7の工程の間に実施してもよい。第5の工程を第6及び第7の工程の前に実施することにより、ガラス基板54の両主面から凸部52のエッチングが進行するので、アスペクト比が高い凸部52であってもエッチングにて除去することができる。
(変形例)
図7(a)〜図7(e)は、図6(d)に示した第5の工程を、第6及び第7の工程の後に実施する場合の変形例を示す工程断面図である。即ち、図7(d)に示すように、シリコン基板51全体を除去して、ガラス基板54に穴53を形成し(第6の工程)、図7(e)に示すように、ガラス基板54の穴53に金属55を埋め込む(第7の工程)。その後、ガラス基板54の第2の主面を均一に除去して、金属55の頂上面を表出させる(第5の工程)。なお、図7(e)は、他の図と比べて、ガラス基板54の第1の主面と第2の主面の位置が入れ替わっている。すなわち、ガラス基板54を180度回転させた状態で示している。
この場合、第7の工程では、化学的気相成長法(CVD)等の堆積方法により、穴53に金属55を埋め込むと同時に、ガラス基板54の第1の主面に金属膜を堆積する。そして、CMPやウェットエッチング、ドライエッチングにより、ガラス基板54の第1の主面に堆積された金属膜だけを選択的に除去する。
(第3の実施の形態)
第3の実施の形態では、複数の貫通金属部材55の間を接続する水平金属部材が、ガラス基板54の内部に配置されている金属埋込ガラス基板について説明する。
図8(a)は、第3の実施の形態に係わる金属埋込ガラス基板の製造方法において使用するシリコン基板51の形状を示す斜視図であり、図8(b)は、図8(a)のシリコン基板51の凸部52a〜52cの周囲にガラス基板54が埋め込まれた状態を示す斜視図であり、図8(c)は、第3の実施の形態に係わる金属埋込ガラス基板の形状を示す斜視図である。
図8(c)に示すように、金属埋込ガラス基板は、対向する第1の主面(図8における下面)及び第2の主面(図8における上面)を有するガラス基板54と、ガラス基板54の第1の主面と第2の主面の間を貫通する金属からなる第1の貫通金属部材55a及び第2の貫通金属部材55bと、第1の貫通金属部材55aと第2の貫通金属部材55bの間を接続する水平金属部材55cとを備える。
第1の貫通金属部材55a及び第2の貫通金属部材55bは柱状の形状を有し、ガラス基板54の中の異なる位置に配置されている。第1の主面に平行な切断面における第1の貫通金属部材55a及び第2の貫通金属部材55bの径はそれぞれ100μm以下である。第1の貫通金属部材55a及び第2の貫通金属部材55bの各両端部は、ガラス基板54の第1の主面及び第2の主面にそれぞれ露出している。
水平金属部材55cは、金属からなり、ガラス基板54の内部に配置されている。水平金属部材55cは、ガラス基板54の内部において、ガラス基板54の第1の主面に平行に延伸され、水平金属部材55cの一部は、第1の主面に表出している。更に、水平金属部材55cは、第1の貫通金属部材55aの第1の主面側端部と第2の貫通金属部材55bの第1の主面側端部の間を電気的に接続している。
次に、図8(a)及び図8(b)を参照して、図8(c)に示した金属埋込ガラス基板の製造方法を説明する。
(イ)図8(a)に示すように、シリコン基板51の主面に凸部として、第1の貫通凸部52a及び第2の貫通凸部52bと、第1及び第2の貫通凸部52a、52bの間を接続する接続凸部52cとを形成する(第1の工程)。そして、ガラス基板54の第1の主面をシリコン基板51の主面に重ね合わせる(第2の工程)。
(ロ)図8(b)に示すように、ガラス基板54に熱を加えて軟化させて、ガラス基板54の一部をシリコン基板51の第1の貫通凸部52a、第2の貫通凸部52b及び接続凸部52cの周囲に埋め込む(第3の工程)。ガラス基板54を冷却する(第4の工程)。
(ハ)少なくともガラス基板54の第2の主面に第1及び第2の貫通凸部52a、52bの頂上面が表出するまで、ガラス基板54の第2の主面を均一に除去する(第5の工程)。
(ニ)シリコン基板51のうち少なくとも第1の貫通凸部52a、第2の貫通凸部52b及び接続凸部52cを除去して、ガラス基板54に穴を形成する(第6の工程)。第6の工程によりガラス基板54に形成された穴に金属を埋め込む(第7の工程)。第7の工程において、ガラス基板54に形成された穴の内面に露出するシリコン基板51の上に金属膜をメッキ成長させる。これにより、ガラス基板54に形成された穴の内面に露出するシリコン基板51をシード層として活用することができる。第1〜第7の工程を実施することにより、第1の貫通凸部52a及び第2の貫通凸部52b、及び接続凸部52cが在ったガラス基板54領域に、第1の貫通金属部材55a及び第2の貫通金属部材55b、及び水平金属部材55cを埋め込むことができる。すなわち、図8(c)に示した金属埋込ガラス基板を製造することができる。
以上説明したように、本発明の第3の実施の形態によれば、以下の作用効果が得られる。
第1の貫通金属部材55a及び第2の貫通金属部材55aは、異なる位置に配置されているため、ガラス基板54の内部に、ガラス基板54の表面のうち任意の複数箇所の間の導通を取る、3次元方向に延伸された金属配線を配置することができる。よって、金属配線の引き出し箇所を任意に設定することができる。
シリコン基板51の主面に、第1の貫通凸部52a、第2の貫通凸部52bと共に、第1の貫通凸部52aと第2の貫通凸部52bの間を接続する接続凸部52cを、凸部52として形成する。これにより、ガラス基板54の内部に、立体構造の金属配線を配置することができる。
なお、第3の実施の形態に係わる複数の金属埋込ガラス基板を重ね合わせて接合することにより、1つの金属埋込ガラス基板としてもよい。例えば、図8(c)の第1の貫通金属部材55a及び水平金属部材55cを形成した第1の金属埋込ガラス基板の下に、第2の貫通金属部材55bを形成した第2の金属埋込ガラス基板とを重ね合わせて接合することにより、1つの金属埋込ガラス基板としてもよい。この金属埋込ガラス基板において、水平金属部材55cは基板の内部に配置され、第1の貫通金属部材55a及び第2の貫通金属部材55bの一端部だけを、金属埋込ガラス基板の表裏面にそれぞれ露出させることができる。
上記のように、本発明は、3つの実施の形態及びその変形例によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
また、シリコン基板51の主面に凸部52を形成する第1の工程では、単結晶シリコンから成るシリコン基板51の一部を加工して、単結晶シリコンから成る凸部52を形成していた。しかし、これに限定されることない。例えば、単結晶シリコンから成るシリコン基板51の主面に、多結晶シリコンから成るシリコン膜を堆積し、シリコン膜の一部を除去して多結晶シリコンから成る凸部52を形成してもよい。
本発明の実施の形態では、MEMSデバイスの一例として静電容量型の加速度センサチップAについて説明したが、本発明は、静電容量型の加速度センサチップA以外のMEMSデバイス、例えば、ピエゾ抵抗型の加速度センサチップ、ジャイロセンサ、マイクロアクチュエータ、マイクロリレー、赤外線センサ等や、ICチップなどにも適用することができる。即ち、センサ本体1によるセンシング対象は、加速度に限らず、圧力、角度、角速度等であってもよい。
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。
51 シリコン基板
52 凸部
52a 第1の貫通凸部
52b 第2の貫通凸部
52c 接続凸部
53 穴
54 ガラス基板
55 貫通金属部材
55a 第1の貫通金属部材
55b 第2の貫通金属部材
55c 水平金属部材
A 加速度センサチップ(MEMSデバイス)
SF1 第1の主面
SF2 第2の主面

Claims (7)

  1. 対向する第1の主面及び第2の主面を有するガラス基板と、
    前記ガラス基板の第1の主面と第2の主面の間を貫通する金属からなる貫通金属部材と、を備え、
    前記貫通金属部材の径は100μm以下である
    ことを特徴とする金属埋込ガラス基板。
  2. 前記貫通金属部材は、異なる位置に配置された第1の貫通金属部材及び第2の貫通金属部材を備え、
    前記金属埋込ガラス基板は、前記ガラス基板の内部に配置され、且つ第1の貫通金属部材と第2の貫通金属部材の間を接続する水平金属部材を更に備える
    ことを特徴とする請求項1に記載の金属埋込ガラス基板。
  3. 請求項1又は2に記載された金属埋込ガラス基板を用いたMEMSデバイスであって、
    入力された電気信号に基づいて、センシング対象に応じた電気信号を出力するセンサ本体と、
    前記センサ本体を支持する前記金属埋込ガラス基板と、を備え、
    前記貫通金属部材は、前記センサ本体に入力される電気信号及び前記センサ本体から出力される電気信号を伝達する
    ことを特徴とするMEMSデバイス。
  4. 請求項1又は2に記載された金属埋込ガラス基板の製造方法であって、
    シリコン基板の主面に凸部を形成する第1の工程と、
    対向する第1の主面及び第2の主面を有するガラス基板の前記第1の主面をシリコン基板の主面に重ね合わせる第2の工程と、
    前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部を前記シリコン基板の凸部の周囲に埋め込む第3の工程と、
    前記ガラス基板を冷却する第4の工程と、
    少なくとも前記ガラス基板の第2の主面に前記凸部の頂上面が表出するまで、前記ガラス基板の第2の主面を均一に除去する第5の工程と、
    前記シリコン基板のうち前記凸部を選択的に除去して、前記ガラス基板に穴を形成する第6の工程と、
    前記第6の工程により前記ガラス基板に形成された穴に金属を埋め込む第7の工程と、
    前記シリコン基板の残り部分を除去する第8の工程と、
    を有することを特徴とする金属埋込ガラス基板の製造方法。
  5. 前記第7の工程において、前記ガラス基板に形成された穴の内面に露出する前記シリコン基板の上にメッキ処理により金属膜を堆積することを特徴とする請求項4に記載の金属埋込ガラス基板の製造方法。
  6. 請求項1又は2に記載された金属埋込ガラス基板の製造方法であって、
    シリコン基板の主面に凸部を形成する第1の工程と、
    対向する第1の主面及び第2の主面を有するガラス基板の前記第1の主面をシリコン基板の主面に重ね合わせる第2の工程と、
    前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部を前記シリコン基板の凸部の周囲に埋め込む第3の工程と、
    前記ガラス基板を冷却する第4の工程と、
    少なくとも前記ガラス基板の第2の主面に前記凸部の頂上面が表出するまで、前記ガラス基板の第2の主面を均一に除去する第5の工程と、
    前記シリコン基板を除去して、前記ガラス基板に穴を形成する第6の工程と、
    前記第6の工程により前記ガラス基板に形成された穴に金属を埋め込む第7の工程と、
    を有することを特徴とする金属埋込ガラス基板の製造方法。
  7. 前記第1の工程において、前記凸部として、第1の貫通凸部及び第2の貫通凸部と、当該第1及び第2の貫通凸部の間を接続する接続凸部とを形成し、
    前記第5の工程において、少なくとも前記ガラス基板の第2の主面に前記第1及び第2の貫通凸部の頂上面が表出するまで、前記ガラス基板の第2の主面を均一に除去する
    ことを特徴とする請求項4乃至6のいずれか一項に記載の金属埋込ガラス基板の製造方法。
JP2010071472A 2010-03-26 2010-03-26 金属埋込ガラス基板及びその製造方法、及びmemsデバイス Withdrawn JP2011204950A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010071472A JP2011204950A (ja) 2010-03-26 2010-03-26 金属埋込ガラス基板及びその製造方法、及びmemsデバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010071472A JP2011204950A (ja) 2010-03-26 2010-03-26 金属埋込ガラス基板及びその製造方法、及びmemsデバイス

Publications (1)

Publication Number Publication Date
JP2011204950A true JP2011204950A (ja) 2011-10-13

Family

ID=44881286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010071472A Withdrawn JP2011204950A (ja) 2010-03-26 2010-03-26 金属埋込ガラス基板及びその製造方法、及びmemsデバイス

Country Status (1)

Country Link
JP (1) JP2011204950A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105399050A (zh) * 2015-12-18 2016-03-16 东南大学 集成芯片散热结构和无源器件的玻璃基板的圆片级制备方法
WO2017010050A1 (ja) * 2015-07-15 2017-01-19 パナソニックIpマネジメント株式会社 配線埋め込みガラス基板と、それを用いた慣性センサ素子および慣性センサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017010050A1 (ja) * 2015-07-15 2017-01-19 パナソニックIpマネジメント株式会社 配線埋め込みガラス基板と、それを用いた慣性センサ素子および慣性センサ
US10609817B2 (en) 2015-07-15 2020-03-31 Panasonic Intellectual Property Management Co., Ltd. Wiring-buried glass substrate, and inertial sensor element and inertial sensor using same
CN105399050A (zh) * 2015-12-18 2016-03-16 东南大学 集成芯片散热结构和无源器件的玻璃基板的圆片级制备方法
CN105399050B (zh) * 2015-12-18 2017-01-25 东南大学 集成芯片散热结构和无源器件的玻璃基板的圆片级制备方法

Similar Documents

Publication Publication Date Title
US7402905B2 (en) Methods of fabrication of wafer-level vacuum packaged devices
TWI461348B (zh) 微封裝方法及裝置
TWI409885B (zh) 具微機電元件之封裝結構及其製法
TWI417973B (zh) 具微機電元件之封裝結構之製法
WO2010004766A1 (ja) Memsデバイス
JP2008046078A (ja) 微小電気機械システム素子およびその製造方法
JP2008091845A (ja) 半導体センサー装置およびその製造方法
JP5615122B2 (ja) 電子部品装置及びその製造方法
US6939778B2 (en) Method of joining an insulator element to a substrate
WO2012102291A1 (ja) ガラス埋込シリコン基板およびその製造方法
TW201349414A (zh) 具微機電元件之封裝結構及其製法
JP5684233B2 (ja) シリコン配線埋込ガラス基板及びその製造方法
WO2011118788A1 (ja) ガラス埋込シリコン基板の製造方法
JP2011204950A (ja) 金属埋込ガラス基板及びその製造方法、及びmemsデバイス
WO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
WO2012102252A1 (ja) 貫通電極付基板およびその製造方法
JP2008118480A (ja) 圧電薄膜デバイスおよびその製造方法
JP2013036829A (ja) シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ
JP5789788B2 (ja) シリコン配線埋込ガラス基板及びその製造方法
JP2010078425A (ja) 加速度センサ
KR101184612B1 (ko) 관통전극 형성방법을 이용한 멤스 구조물 및 그 제조방법
WO2011118787A1 (ja) ガラス埋込シリコン基板の製造方法
JP2010177280A (ja) 半導体センサの製造方法、及び半導体センサ
CN102464294B (zh) 具有微机电元件的封装结构的制造方法
CN107986229B (zh) 一种微机电器件的开孔装置及其制备的复用方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111207

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111207

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20111215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120118

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130604