JP2011204950A - 金属埋込ガラス基板及びその製造方法、及びmemsデバイス - Google Patents
金属埋込ガラス基板及びその製造方法、及びmemsデバイス Download PDFInfo
- Publication number
- JP2011204950A JP2011204950A JP2010071472A JP2010071472A JP2011204950A JP 2011204950 A JP2011204950 A JP 2011204950A JP 2010071472 A JP2010071472 A JP 2010071472A JP 2010071472 A JP2010071472 A JP 2010071472A JP 2011204950 A JP2011204950 A JP 2011204950A
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- metal
- main surface
- substrate
- embedded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
Abstract
【解決手段】金属埋込ガラス基板は、対向する第1の主面SF1及び第2の主面SF2を有するガラス基板54と、ガラス基板54の第1の主面SF1と第2の主面SF2の間を貫通する金属からなる貫通金属部材55とを備える。貫通金属部材55の径は100μm以下である。
【選択図】図4
Description
図1(a)及び図1(b)を参照して、本発明の第1の実施の形態に係わる半導体装置の概略構成を説明する。半導体装置は、MEMSデバイスの一例としての加速度センサチップAと、加速度センサチップAから出力された信号を処理する信号処理回路が形成された制御ICチップBと、加速度センサチップA及び制御ICチップBが収納された表面実装型のパッケージ101とを備える。
図6(a)〜図6(e)を参照して、第2の実施の形態に係わる金属埋込ガラス基板の製造方法を説明する。図4に示した金属埋込ガラス基板は、図6(a)〜図6(e)に示す製造方法によっても製造することができる。
図7(a)〜図7(e)は、図6(d)に示した第5の工程を、第6及び第7の工程の後に実施する場合の変形例を示す工程断面図である。即ち、図7(d)に示すように、シリコン基板51全体を除去して、ガラス基板54に穴53を形成し(第6の工程)、図7(e)に示すように、ガラス基板54の穴53に金属55を埋め込む(第7の工程)。その後、ガラス基板54の第2の主面を均一に除去して、金属55の頂上面を表出させる(第5の工程)。なお、図7(e)は、他の図と比べて、ガラス基板54の第1の主面と第2の主面の位置が入れ替わっている。すなわち、ガラス基板54を180度回転させた状態で示している。
第3の実施の形態では、複数の貫通金属部材55の間を接続する水平金属部材が、ガラス基板54の内部に配置されている金属埋込ガラス基板について説明する。
52 凸部
52a 第1の貫通凸部
52b 第2の貫通凸部
52c 接続凸部
53 穴
54 ガラス基板
55 貫通金属部材
55a 第1の貫通金属部材
55b 第2の貫通金属部材
55c 水平金属部材
A 加速度センサチップ(MEMSデバイス)
SF1 第1の主面
SF2 第2の主面
Claims (7)
- 対向する第1の主面及び第2の主面を有するガラス基板と、
前記ガラス基板の第1の主面と第2の主面の間を貫通する金属からなる貫通金属部材と、を備え、
前記貫通金属部材の径は100μm以下である
ことを特徴とする金属埋込ガラス基板。 - 前記貫通金属部材は、異なる位置に配置された第1の貫通金属部材及び第2の貫通金属部材を備え、
前記金属埋込ガラス基板は、前記ガラス基板の内部に配置され、且つ第1の貫通金属部材と第2の貫通金属部材の間を接続する水平金属部材を更に備える
ことを特徴とする請求項1に記載の金属埋込ガラス基板。 - 請求項1又は2に記載された金属埋込ガラス基板を用いたMEMSデバイスであって、
入力された電気信号に基づいて、センシング対象に応じた電気信号を出力するセンサ本体と、
前記センサ本体を支持する前記金属埋込ガラス基板と、を備え、
前記貫通金属部材は、前記センサ本体に入力される電気信号及び前記センサ本体から出力される電気信号を伝達する
ことを特徴とするMEMSデバイス。 - 請求項1又は2に記載された金属埋込ガラス基板の製造方法であって、
シリコン基板の主面に凸部を形成する第1の工程と、
対向する第1の主面及び第2の主面を有するガラス基板の前記第1の主面をシリコン基板の主面に重ね合わせる第2の工程と、
前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部を前記シリコン基板の凸部の周囲に埋め込む第3の工程と、
前記ガラス基板を冷却する第4の工程と、
少なくとも前記ガラス基板の第2の主面に前記凸部の頂上面が表出するまで、前記ガラス基板の第2の主面を均一に除去する第5の工程と、
前記シリコン基板のうち前記凸部を選択的に除去して、前記ガラス基板に穴を形成する第6の工程と、
前記第6の工程により前記ガラス基板に形成された穴に金属を埋め込む第7の工程と、
前記シリコン基板の残り部分を除去する第8の工程と、
を有することを特徴とする金属埋込ガラス基板の製造方法。 - 前記第7の工程において、前記ガラス基板に形成された穴の内面に露出する前記シリコン基板の上にメッキ処理により金属膜を堆積することを特徴とする請求項4に記載の金属埋込ガラス基板の製造方法。
- 請求項1又は2に記載された金属埋込ガラス基板の製造方法であって、
シリコン基板の主面に凸部を形成する第1の工程と、
対向する第1の主面及び第2の主面を有するガラス基板の前記第1の主面をシリコン基板の主面に重ね合わせる第2の工程と、
前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部を前記シリコン基板の凸部の周囲に埋め込む第3の工程と、
前記ガラス基板を冷却する第4の工程と、
少なくとも前記ガラス基板の第2の主面に前記凸部の頂上面が表出するまで、前記ガラス基板の第2の主面を均一に除去する第5の工程と、
前記シリコン基板を除去して、前記ガラス基板に穴を形成する第6の工程と、
前記第6の工程により前記ガラス基板に形成された穴に金属を埋め込む第7の工程と、
を有することを特徴とする金属埋込ガラス基板の製造方法。 - 前記第1の工程において、前記凸部として、第1の貫通凸部及び第2の貫通凸部と、当該第1及び第2の貫通凸部の間を接続する接続凸部とを形成し、
前記第5の工程において、少なくとも前記ガラス基板の第2の主面に前記第1及び第2の貫通凸部の頂上面が表出するまで、前記ガラス基板の第2の主面を均一に除去する
ことを特徴とする請求項4乃至6のいずれか一項に記載の金属埋込ガラス基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010071472A JP2011204950A (ja) | 2010-03-26 | 2010-03-26 | 金属埋込ガラス基板及びその製造方法、及びmemsデバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010071472A JP2011204950A (ja) | 2010-03-26 | 2010-03-26 | 金属埋込ガラス基板及びその製造方法、及びmemsデバイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011204950A true JP2011204950A (ja) | 2011-10-13 |
Family
ID=44881286
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010071472A Withdrawn JP2011204950A (ja) | 2010-03-26 | 2010-03-26 | 金属埋込ガラス基板及びその製造方法、及びmemsデバイス |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011204950A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105399050A (zh) * | 2015-12-18 | 2016-03-16 | 东南大学 | 集成芯片散热结构和无源器件的玻璃基板的圆片级制备方法 |
WO2017010050A1 (ja) * | 2015-07-15 | 2017-01-19 | パナソニックIpマネジメント株式会社 | 配線埋め込みガラス基板と、それを用いた慣性センサ素子および慣性センサ |
-
2010
- 2010-03-26 JP JP2010071472A patent/JP2011204950A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017010050A1 (ja) * | 2015-07-15 | 2017-01-19 | パナソニックIpマネジメント株式会社 | 配線埋め込みガラス基板と、それを用いた慣性センサ素子および慣性センサ |
US10609817B2 (en) | 2015-07-15 | 2020-03-31 | Panasonic Intellectual Property Management Co., Ltd. | Wiring-buried glass substrate, and inertial sensor element and inertial sensor using same |
CN105399050A (zh) * | 2015-12-18 | 2016-03-16 | 东南大学 | 集成芯片散热结构和无源器件的玻璃基板的圆片级制备方法 |
CN105399050B (zh) * | 2015-12-18 | 2017-01-25 | 东南大学 | 集成芯片散热结构和无源器件的玻璃基板的圆片级制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402905B2 (en) | Methods of fabrication of wafer-level vacuum packaged devices | |
TWI461348B (zh) | 微封裝方法及裝置 | |
TWI409885B (zh) | 具微機電元件之封裝結構及其製法 | |
TWI417973B (zh) | 具微機電元件之封裝結構之製法 | |
WO2010004766A1 (ja) | Memsデバイス | |
JP2008046078A (ja) | 微小電気機械システム素子およびその製造方法 | |
JP2008091845A (ja) | 半導体センサー装置およびその製造方法 | |
JP5615122B2 (ja) | 電子部品装置及びその製造方法 | |
US6939778B2 (en) | Method of joining an insulator element to a substrate | |
WO2012102291A1 (ja) | ガラス埋込シリコン基板およびその製造方法 | |
TW201349414A (zh) | 具微機電元件之封裝結構及其製法 | |
JP5684233B2 (ja) | シリコン配線埋込ガラス基板及びその製造方法 | |
WO2011118788A1 (ja) | ガラス埋込シリコン基板の製造方法 | |
JP2011204950A (ja) | 金属埋込ガラス基板及びその製造方法、及びmemsデバイス | |
WO2011118786A1 (ja) | ガラス埋込シリコン基板の製造方法 | |
WO2012102252A1 (ja) | 貫通電極付基板およびその製造方法 | |
JP2008118480A (ja) | 圧電薄膜デバイスおよびその製造方法 | |
JP2013036829A (ja) | シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ | |
JP5789788B2 (ja) | シリコン配線埋込ガラス基板及びその製造方法 | |
JP2010078425A (ja) | 加速度センサ | |
KR101184612B1 (ko) | 관통전극 형성방법을 이용한 멤스 구조물 및 그 제조방법 | |
WO2011118787A1 (ja) | ガラス埋込シリコン基板の製造方法 | |
JP2010177280A (ja) | 半導体センサの製造方法、及び半導体センサ | |
CN102464294B (zh) | 具有微机电元件的封装结构的制造方法 | |
CN107986229B (zh) | 一种微机电器件的开孔装置及其制备的复用方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111207 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111207 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20111215 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120118 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20130604 |