WO2011118788A1 - ガラス埋込シリコン基板の製造方法 - Google Patents

ガラス埋込シリコン基板の製造方法 Download PDF

Info

Publication number
WO2011118788A1
WO2011118788A1 PCT/JP2011/057403 JP2011057403W WO2011118788A1 WO 2011118788 A1 WO2011118788 A1 WO 2011118788A1 JP 2011057403 W JP2011057403 W JP 2011057403W WO 2011118788 A1 WO2011118788 A1 WO 2011118788A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
silicon substrate
substrate
glass
metal film
Prior art date
Application number
PCT/JP2011/057403
Other languages
English (en)
French (fr)
Inventor
真 奥村
友洋 中谷
巧 田浦
亮 友井田
Original Assignee
パナソニック電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック電工株式会社 filed Critical パナソニック電工株式会社
Priority to JP2012507098A priority Critical patent/JPWO2011118788A1/ja
Publication of WO2011118788A1 publication Critical patent/WO2011118788A1/ja

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/005—Bulk micromachining
    • B81C1/00507—Formation of buried layers by techniques other than deposition, e.g. by deep implantation of elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0831—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type having the pivot axis between the longitudinal ends of the mass, e.g. see-saw configuration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0862—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system
    • G01P2015/088—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with particular means being integrated into a MEMS accelerometer structure for providing particular additional functionalities to those of a spring mass system for providing wafer-level encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01067—Holmium [Ho]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Definitions

  • the present invention relates to a method for manufacturing a glass-embedded silicon substrate in which glass is disposed inside a silicon substrate.
  • Patent Document 1 Conventionally, for example, a technique described in Patent Document 1 is known for the purpose of manufacturing a glass substrate having a fine structure.
  • CMP chemical mechanical polishing
  • polishing rate varies depending on the material of the object to be polished due to the chemical action of the abrasive or the polishing liquid.
  • dishing If silicon and glass exposed on the same plane are polished at the same time, a difference in the polishing rate between silicon and glass causes a step on the polished surface, making it difficult to obtain a smooth polished surface.
  • the occurrence of a step on the polished surface due to the difference in polishing rate is called dishing.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a glass-embedded silicon substrate that suppresses a level difference of a polished surface caused by a difference in polishing rate between silicon and glass. That is.
  • a feature of the present invention is that a first step of forming a convex portion having a first metal film on the top on a first main surface of a silicon substrate having a first main surface and a second main surface facing each other. And a second step of superimposing the third main surface of the glass substrate having the third main surface and the fourth main surface facing each other on the first main surface of the silicon substrate, and applying heat to the glass substrate.
  • a glass embedded silicon substrate having a fifth step of uniformly scraping the fourth main surface of the glass substrate until the substrate is exposed. In the fifth step, at least using an abrasive or a polishing liquid It is to perform mechanical polishing with chemical action.
  • the method for manufacturing a glass-embedded silicon substrate may further include a sixth step of removing the first metal film exposed on the fourth main surface of the glass substrate.
  • the manufacturing method of the glass embedded silicon substrate is as follows: Between the first step and the second step, Forming a second metal film around the convex portion; After the fourth step, The second main surface of the silicon substrate is formed by performing mechanical polishing with a chemical action using an abrasive or a polishing liquid until the second metal film is exposed on the second main surface of the silicon substrate. A uniform scraping process, And a step of removing the second metal film exposed on the second main surface of the silicon substrate.
  • the first step includes a first step of preparing a silicon substrate having a flat first main surface, and a first metal film is formed in a region for forming a convex portion of the first main surface of the silicon substrate.
  • the metal film functions as a stopper layer during mechanical polishing, it is possible to suppress the level difference of the polished surface due to the difference in the polishing rate between silicon and glass. it can.
  • FIG. 1A is a perspective view showing a configuration of a package lid in the semiconductor device according to the first embodiment of the present invention
  • FIG. 1B is a diagram illustrating the first embodiment of the present invention. It is a perspective view which shows the structure except a package lid
  • FIG. 3 is a cross-sectional view illustrating a schematic configuration of an acceleration sensor chip A in FIG. 2.
  • FIG. 4G is a cross-sectional view showing a configuration of a glass-embedded silicon substrate as an example of the glass substrate 20 used for forming the first fixed substrate 2 shown in FIG. 2 and FIG. FIGS.
  • FIGS. 5 (a) to 5 (d) are shown in FIG. It is process sectional drawing which shows the manufacturing method of the glass embedded silicon substrate shown in FIG.
  • the semiconductor device includes an acceleration sensor chip A as an example of a MEMS device, a control IC chip B on which a signal processing circuit that processes a signal output from the acceleration sensor chip A is formed, and an acceleration sensor chip A and a control IC chip B. Are mounted on the surface mounting type package 101.
  • the package 101 includes a plastic package main body 102 having a box-like shape with one open surface located on the upper surface in FIG. 1B and a package lid (lid) 103 that closes one open surface of the package 101.
  • the plastic package body 102 includes a plurality of leads 112 that are electrically connected to the acceleration sensor chip A and the control IC chip B.
  • Each lead 112 includes an outer lead 112 b led out from the outer side surface of the plastic package main body 102 and an inner lead 112 a led out from the inner side surface of the plastic package main body 102.
  • Each inner lead 112a is electrically connected to each pad included in the control IC chip B through a bonding wire W.
  • the acceleration sensor chip A has a mounting surface 102a located at the bottom of the plastic package main body 102 by the adhesive portions 104 arranged at three locations corresponding to the three vertices of the virtual triangle defined based on the outer peripheral shape of the acceleration sensor chip A. It is fixed to.
  • the adhesive portion 104 includes a frustoconical protrusion that is continuously and integrally provided on the plastic package body 102, and an adhesive that covers the protrusion.
  • the adhesive is made of, for example, a silicone resin such as a silicone resin having an elastic modulus of 1 MPa or less.
  • the acceleration sensor chip A includes a plurality of pads made of metal electrodes 29. All the pads are arranged along one side of the main surface on the main surface of the acceleration sensor chip A facing the open surface of the plastic package main body 102.
  • the adhesive portion 104 is located at each vertex of a virtual triangle having vertices at two locations at both ends of the one side and one location (for example, the central portion) of the side parallel to the one side. Thereby, the bonding wire W can be stably bonded to each pad.
  • one portion of the side parallel to the one side is not limited to the central portion, and may be, for example, one of both ends, but the central portion makes the semiconductor element A more stable. It can be supported and the bonding wire W can be stably bonded to each pad.
  • the control IC chip B is a semiconductor chip composed of a plurality of semiconductor elements formed on a semiconductor substrate made of single crystal silicon or the like, wirings connecting them, and a passivation film that protects the semiconductor elements and wirings from the external environment.
  • the entire back surface of the control IC chip B is fixed to the bottom surface of the plastic package body 102 with a silicone resin.
  • the signal processing circuit formed on the control IC chip B may be appropriately designed according to the function of the acceleration sensor chip A, and may be any one that cooperates with the acceleration sensor chip A.
  • the control IC chip B can be formed as an ASIC (Application Specific IC).
  • a die bonding process for fixing the acceleration sensor chip A and the control IC chip B to the plastic package body 102 is performed.
  • a wire bonding step of electrically connecting the acceleration sensor chip A and the control IC chip B and the control IC chip B and the inner lead 112a via the bonding wires W is performed.
  • a resin coating portion forming step for forming the resin coating portion 116 is performed, and subsequently, a sealing step for bonding the outer periphery of the package lid 103 to the plastic package body 102 is performed.
  • the inside of the plastic package main body 102 is sealed in an airtight state.
  • a notation 113 indicating a product name, a manufacturing date and the like is formed in an appropriate part of the package lid 103 by a laser marking technique.
  • the control IC chip B is formed using a single silicon substrate, whereas the acceleration sensor chip A is formed using a plurality of stacked substrates. Therefore, since the thickness of the acceleration sensor chip A is thicker than the thickness of the control IC chip B, the mounting surface 102a on which the acceleration sensor chip A is mounted at the bottom of the plastic package body 102 is formed from the mounting portion of the control IC chip B. Is also recessed. Therefore, on the bottom surface of the plastic package main body 102, the thickness of the portion where the acceleration sensor chip A is mounted is thinner than other portions.
  • the outer shape of the plastic package body 102 is a rectangular parallelepiped, but this is only an example, and the outer shape of the acceleration sensor chip A and the control IC chip B, the number of leads 112, the pitch, etc. What is necessary is just to set suitably according to.
  • LCP liquid crystalline polyester
  • PPS polyphenylene sulfite
  • PBT polybisamide triazole
  • each lead 112 that is, the material of the lead frame that is the basis of each lead 112
  • phosphor bronze having a high spring property among copper alloys is adopted.
  • a lead frame made of phosphor bronze and a thickness of 0.2 mm is used as the lead frame, and a laminated film of a Ni film having a thickness of 2 ⁇ m to 4 ⁇ m and an Au film having a thickness of 0.2 ⁇ m to 0.3 ⁇ m.
  • a plating film made of is formed by an electrolytic plating method. Thereby, it is possible to achieve both the bonding reliability of wire bonding and the soldering reliability.
  • the plus package body 102 of the thermoplastic resin molded product has leads 112 formed integrally at the same time.
  • the adhesion between the plastic package body 102 formed by LCP, which is a thermoplastic resin, and the Au film of the lead 112 is low. Therefore, the lead 112 is prevented from falling off by providing a punch hole in a portion of the above-described lead frame embedded in the plastic package body 102.
  • the semiconductor device of FIG. 1 is provided with a resin coating portion 116 that covers the exposed portion of the inner lead 112a and the periphery thereof.
  • the resin coating portion 116 is made of a moisture-impermeable resin such as an epoxy resin such as an amine epoxy resin. After the wire bonding process, this non-moisture permeable resin is applied using a dispenser and cured to improve airtightness. Note that ceramics may be used instead of the moisture-impermeable resin, and when ceramics are used, they may be sprayed locally using a technique such as plasma spraying.
  • the bonding wire W an Au wire having higher corrosion resistance than that of an Al wire is used.
  • an Au wire having a diameter of 25 ⁇ m is adopted, the present invention is not limited to this, and for example, an Au wire having a diameter of 20 ⁇ m to 50 ⁇ m may be appropriately selected.
  • the acceleration sensor chip A is a capacitance type acceleration sensor chip, which is an SOI (Silicon On Insulator).
  • a sensor main body 1 formed using a substrate 10 a first fixed substrate 2 formed using a glass substrate 20, and a second fixed substrate 3 formed using a glass substrate 30 are provided.
  • the first fixed substrate 2 is fixed to one surface side (upper surface side in FIG. 2) of the sensor body 1, and the second fixed substrate 3 is fixed to the other surface side (lower surface side in FIG. 2) of the sensor body 1. Is done.
  • the first and second fixed substrates 2 and 3 are formed to have the same outer dimensions as the sensor body 1.
  • the sensor body 1 is not limited to the SOI substrate 10 and may be formed using, for example, a normal silicon substrate that does not include an insulating layer. Further, the first and second fixed substrates 2 and 3 may be formed of either a silicon substrate or a glass substrate, respectively.
  • the sensor main body 1 includes a frame portion 11 in which two rectangular windows 12 in a plan view are arranged side by side along the one surface, and two rectangular shapes in a plan view arranged inside each open window 12 of the frame portion 11.
  • the weight part 13 and a pair of support spring parts 14 for connecting the frame part 11 and the weight part 13 to each other are provided.
  • the two weight parts 13 having a rectangular shape in a plan view are arranged separately from the first and second fixed substrates 2 and 3, respectively.
  • Movable electrodes 15A and 15B are arranged on the main surface of each weight portion 13 facing the first fixed substrate 2, respectively.
  • the entire outer periphery of the frame portion 11 surrounding the weight portion 13 is joined to the first and second fixed substrates 2 and 3.
  • the frame portion 11 and the first and second fixed substrates 2 and 3 constitute a chip size package that houses the weight portion 13 and a stator 16 described later.
  • the pair of support spring portions 14 are arranged so as to sandwich the weight portion 13 along a straight line passing through the center of gravity of the weight portion 13 inside each opening window 12 of the frame portion 11.
  • Each support spring portion 14 is a torsion spring (torsion bar) capable of torsional deformation, and is formed to be thinner than the frame portion 11 and the weight portion 13. It can be displaced around the pair of support spring portions 14.
  • a rectangular window hole 17 in plan view that communicates with each opening window 12 is arranged in the same direction as the two opening windows 12. Inside each window hole 17, two stators 16 are arranged along the direction in which the pair of support spring portions 14 are arranged side by side.
  • each stator 16 is joined to the first and second fixed substrates 2 and 3, respectively.
  • each stator 16 is formed with a circular electrode pad 18 made of a metal thin film such as an Al—Si film.
  • a circular electrode pad 18 made of, for example, a metal thin film such as an Al—Si film is formed in a portion between adjacent window holes 17 in the frame portion 11.
  • Each electrode pad 18 formed on each stator 16 is electrically connected to each fixed electrode 25 described later, and the electrode pad 18 formed on the frame portion 11 is electrically connected to the movable electrode 15A and the movable electrode 15B. It is connected to the.
  • the plurality of electrode pads 18 described above are arranged along one side of the rectangular outer peripheral shape of the acceleration sensor chip A.
  • the first fixed substrate 2 includes a plurality of wirings 28 penetrating between a first main surface of the first fixed substrate 2 and a second main surface (a surface overlapping the sensor main body 1) facing the first main surface. And a plurality of fixed electrodes 25 formed on the second main surface.
  • the fixed electrode 25Aa and the fixed electrode 25Ab are arranged in a pair so as to face the movable electrode 15A.
  • the fixed electrode 25Ba and the fixed electrode 25Bb are arranged in a pair so as to face the movable electrode 15B.
  • Each fixed electrode 25 is made of a metal thin film such as an Al—Si film, for example.
  • Each wiring 28 is electrically connected to the electrode pad 18 of the sensor body 1 on the second main surface of the first fixed substrate 2.
  • a metal electrode 29 is formed in a region of the second main surface of the first fixed substrate 2 where the other end of the wiring 28 is located.
  • An adhesion preventing film 35 made of a metal thin film such as an Al—Si film is disposed on one surface of the second fixed substrate 3 (a surface overlapping the sensor body 1) and at a position corresponding to the weight portion 13. Yes.
  • the adhesion preventing film 35 prevents adhesion of the weight part 13 that is displaced.
  • FIG. 3 shows a configuration of the acceleration sensor chip A on a cut surface perpendicular to a straight line passing through the pair of support spring portions 14.
  • the sensor body 1 is formed using an SOI substrate 10.
  • the SOI substrate 10 includes a support substrate 10a made of single crystal silicon, an insulating layer 10b made of a silicon oxide film arranged on the support substrate 10a, and an n-type silicon layer (active) arranged on the insulating layer 10b. Layer) 10c.
  • the frame 11 and the stator 16 are joined to the first fixed substrate 2 and the second fixed substrate 3.
  • the weight portion 13 is disposed separately from the first and second fixed substrates 2 and 3, and is supported by the frame 11 by a pair of support spring portions 14.
  • a plurality of minute protrusions 13 c that restrict excessive displacement of the weight part 13 are provided so as to protrude from the surfaces of the weight part 13 facing the first and second fixed substrates 2 and 3.
  • the weight portion 13 is formed with concave portions 13a and 13b opened in a rectangular shape. Since the sizes of the recesses 13a and 13b are different from each other, the masses on the left and right of the weight portion 13 are different from each other with a straight line passing through the pair of support spring portions 14 as a boundary.
  • One end of the wiring 28 of the first fixed substrate 2 is electrically connected to the electrode pad 18.
  • the electrode pad 18 is connected to the fixed electrode 25 through the stator 16, the connecting conductor portion 16 d, and the metal wiring 26.
  • a metal electrode 29 is electrically connected to the other end of the wiring 28, and the metal electrode 29 is exposed on the first main surface of the first fixed substrate 2.
  • the bonding wire W is bonded to the metal electrode 29.
  • the metal electrode 29 is used as a bonding pad.
  • the acceleration sensor chip A described above has four pairs of the movable electrode 15 provided on the sensor body 1 and the fixed electrode 25 provided on the first fixed substrate 2.
  • a variable capacitor is configured for each pair.
  • acceleration is applied to the acceleration sensor chip A, that is, the weight portion 13, the support spring portion 14 is twisted and the weight portion 13 is displaced.
  • the facing area and interval between the paired fixed electrode 25 and movable electrode 15 change, and the capacitance of the variable capacitor changes. Therefore, the acceleration sensor chip A can detect acceleration from the change in capacitance.
  • the acceleration sensor chip A as an example of the MEMS device, based on the input electrical signal, outputs the electrical signal corresponding to the sensing target (acceleration), and the first sensor body 1 that supports the sensor body 1. 1 fixed substrate 2 and second fixed substrate 3.
  • the wiring 28 embedded in the first fixed substrate 2 transmits an electrical signal input to the sensor body 1 and an electrical signal output from the sensor body 1.
  • the glass-embedded silicon substrate includes a glass substrate 54 having front and back surfaces facing each other, and wiring members (52, 55) penetrating the front and back surfaces of the glass substrate 54.
  • the wiring members (52, 55) are a silicon member 52 disposed inside the glass substrate 54, a first metal that contacts one end of the silicon member 52 and is exposed on the same plane as the surface of the glass substrate 54. A film 55. The other end of the silicon member 52 is exposed on the back side of the glass substrate 54.
  • the glass substrate 54 may be made of a glass material containing an alkali metal such as sodium.
  • the silicon member 52 may be made of single crystal silicon to which an n-type or p-type impurity is added at a high concentration.
  • the glass-embedded silicon substrate is obtained by embedding the silicon member 52 in the glass substrate 54.
  • a first metal film 55 is connected to one end of the silicon member 52, and the first metal film 55 is exposed on the surface of the glass substrate 54.
  • the other end of the silicon member 52 is exposed on the back side of the glass substrate 54. Therefore, the silicon member 52 of FIG. 4G is applied to the wiring 28 shown in FIGS. 2 and 3, and the glass substrate 54 of FIG. 4G is applied to the glass substrate 20 shown in FIGS. Then, the first metal film 55 of FIG. 4G is applied to the metal electrode 29 shown in FIGS. As a result, the glass-embedded silicon substrate shown in FIG.
  • the wiring members (52, 55) in FIG. 4G transmit the electrical signal input to the sensor body 1 and the electrical signal output from the sensor body 1 shown in FIGS.
  • FIG. 4B silicon made of single crystal silicon having a first main surface (upper surface in FIG. 4) SF1 and a second main surface (lower surface in FIG. 4) SF2 facing each other.
  • a convex portion 52 made of single crystal silicon is formed on the first main surface SF1 of the substrate 51 (first step).
  • the convex portion 52 has a first metal film 55 on the top thereof.
  • p-type or n-type impurities are added to the entire silicon substrate 51, and the electric resistance of the silicon substrate 51 is sufficiently small.
  • an impurity is added to the entire silicon substrate 51 will be described. However, the impurity may not be added to the entire silicon substrate 51. It is sufficient that impurities are added at least to the depth of the portion to be left as the silicon member 52 in FIG.
  • a silicon substrate 51 having a flat first main surface and a flat second main surface facing each other is prepared (first stage).
  • a first metal film 55 is selectively formed in a region where the convex portion 52 of the first main surface SF1 of the silicon substrate 51 is to be formed (second stage).
  • the first metal film is formed on the first main surface SF1 of the silicon substrate 51 by a photolithography method and a film formation method such as plating, sputtering, or chemical vapor deposition (CVD). 55 is formed.
  • the first main surface SF1 of the silicon substrate 51 is formed using an anisotropic etching method in which the etching rate of the silicon substrate 51 is faster than that of the first metal film 55.
  • Selectively remove third stage. Specifically, a predetermined region of the first main surface SF1 of the silicon substrate 51 is removed by dry etching such as wet etching or reactive ion etching (RIE) using a TMAH (tetramethylammonium hydroxide) aqueous solution as an etchant.
  • TMAH tetramethylammonium hydroxide
  • a second metal film 56 is formed around the convex portion 52 in the first main surface SF1 of the silicon substrate 51 (seventh step).
  • a metal film made of gold, copper or aluminum is formed on the first main surface SF1 of the silicon substrate 51 by a film forming method such as plating, sputtering, or chemical vapor deposition (CVD). accumulate.
  • the metal film may be deposited on the entire first main surface SF1 without using a mask. Thereby, the metal film is deposited on the top of the convex portion 52 and the bottom surface of the convex portion 52.
  • the metal film deposited around the protrusion 52 may be the second metal film 56, and the metal film deposited on the top of the protrusion 52 may be a part of the first metal film 55. That is, the first metal film 55 includes a portion formed using the etching mask and a portion formed simultaneously with the second metal film 56.
  • the third main surface of the glass substrate 54 having the third main surface (lower surface in FIG. 4) SF3 and the fourth main surface (upper surface in FIG. 4) SF4 facing each other.
  • the surface SF3 is overlaid on the first main surface SF1 of the silicon substrate 51 (second step).
  • the overlapped silicon substrate 51 and glass substrate 54 may be bonded by a method such as anodic bonding, surface activation bonding, or resin bonding.
  • the glass substrate 54 is softened by applying heat to embed a part of the glass substrate 54 around the convex portion 52 of the silicon substrate 51 (third step). ).
  • the glass substrate 54 and the silicon substrate 51 are sandwiched by a flat plate-like heating / pressurizing jig, and the glass substrate 54 is heated to a temperature higher than its yield point and lower than the melting point of silicon to be softened.
  • the glass substrate 54 and the silicon substrate 51 are pressed using a heating / pressurizing jig.
  • a portion of the glass substrate 54 that has been softened by the pressing process and the weight of the glass is embedded around the convex portion 52 of the silicon substrate 51.
  • positioning of the glass substrate 54 and the silicon substrate 51 is replaced, it becomes the dead weight of the silicon substrate 51 instead of dead weight of glass.
  • the glass substrate 54 is cooled (fourth step). Then, the fourth main surface SF4 of the glass substrate 54 is uniformly removed (fifth step). The fifth step is performed until at least the first metal film 55 is exposed on the fourth main surface SF4 of the glass substrate 54, as shown in FIG. In this fifth step, at least mechanical polishing involving chemical action with an abrasive or polishing liquid is performed.
  • the fourth principal surface SF4 of the glass substrate 54 is ground using a diamond grindstone. This grinding is finished before the first metal film 55 is exposed on the fourth main surface SF4 of the glass substrate 54. Thereafter, chemical mechanical polishing (CMP) is performed on the fourth main surface SF4 of the glass substrate 54. The CMP is performed until the first metal film 55 is exposed on the fourth main surface SF4 of the glass substrate 54. Thereby, the 4th main surface SF4 of the glass substrate 54 which the top surface (1st metal film 55) of the convex part 52 exposed can be finished in a mirror surface.
  • CMP is an example of mechanical polishing accompanied by chemical action by an abrasive or a polishing liquid.
  • the second main surface SF2 of the silicon substrate 51 is uniformly removed (eighth step).
  • the eighth step is performed until at least the second metal film 56 is exposed on the second main surface SF2 of the silicon substrate 51, as shown in FIG.
  • at least mechanical polishing involving chemical action with an abrasive or a polishing liquid is performed.
  • the second principal surface SF2 of the silicon substrate 51 is ground using a diamond grindstone. This grinding is finished before the second metal film 56 is exposed on the second main surface SF2 of the silicon substrate 51. Thereafter, chemical mechanical polishing (CMP) is performed on the second main surface SF ⁇ b> 2 of the silicon substrate 51. The CMP is performed until the second metal film 56 is exposed on the second main surface SF2 of the silicon substrate 51.
  • CMP chemical mechanical polishing
  • the second metal film 56 exposed on the second main surface SF2 of the silicon substrate 51 is removed by a wet etching method (ninth step). Specifically, wet etching using an etchant that dissolves the second metal film 56 and does not damage the silicon substrate 51 and the glass substrate 54 is performed on the second main surface SF2 of the silicon substrate 51. do it.
  • the glass-embedded silicon substrate shown in FIG. 4G can be manufactured. Note that the step on the second main surface SF2 of the silicon substrate 51 can be controlled by adjusting the film thickness of the second metal film 56.
  • first metal film 55 and the second metal film 56 nickel (Ni), cobalt (Co), copper (Cu), gold (Au), or an alloy thereof may be used. These metals have a lower polishing rate in CMP than the silicon substrate 51 and the glass substrate 54.
  • the fourth main surface SF4 of the glass substrate 54 is evenly scraped until the first metal film 55 is exposed on the fourth main surface SF4 of the glass substrate 54. .
  • at least CMP as an example of mechanical polishing is performed. Therefore, the first metal film 55 functions as a stopper layer at the time of mechanical polishing in the fifth step. That is, in the polishing process in which the polishing is stopped when the glass substrate 54 is polished and the top of the convex portion 52 is exposed on the polished surface, the first projection is formed on the convex portion 52 made of silicon that appears on the polished surface.
  • a metal film 55 is disposed.
  • the second main surface SF2 of the silicon substrate 51 is formed until the second metal film 56 is exposed on the second main surface SF2 of the silicon substrate 51. Remove evenly.
  • at least CMP as an example of mechanical polishing is performed. Therefore, the second metal film 56 functions as a stopper layer at the time of mechanical polishing in the eighth step. That is, in the polishing process in which the polishing is stopped when the silicon substrate 51 is polished and a part of the glass substrate 54 embedded around the convex portion 52 is exposed on the polished surface, the glass substrate 54 exposed on the polished surface. A second metal film 56 is disposed on the top.
  • the polishing process can be stopped without simultaneously polishing the silicon substrate 51 and the glass substrate 54 existing on the polishing surface. Therefore, the level
  • the glass-embedded silicon substrate shown in FIG. 4 is applied as the first fixed substrate 2 of the acceleration sensor chip A as an example of the MEMS device, as shown in FIGS. 1 to 3, wire bonding W As a pad when connecting to the acceleration sensor chip A, the first metal film 55 can be used. Therefore, the process for forming the pad can be reduced.
  • the first step of preparing the silicon substrate 51 having the flat first main surface SF1 and the region where the convex portion 52 of the first main surface SF1 of the silicon substrate 51 is formed The first main surface SF1 is formed by using a second step of selectively forming the first metal film 55 and an anisotropic etching method in which the etching rate of the silicon substrate 51 is faster than that of the first metal film 55. And a third stage for selectively removing.
  • the first metal film 55 can be used as an etching mask. Accordingly, a separate step of forming an etching mask is omitted, and the manufacturing process can be simplified.
  • the glass substrate 20 used for forming the first fixed substrate 2 shown in FIGS. 2 and 3 may be applied.
  • the glass-embedded silicon substrate includes a glass substrate 54 having front and back surfaces facing each other, and a wiring member 52 that penetrates the front and back surfaces of the glass substrate 54.
  • the wiring member 52 includes a silicon member 52 disposed inside the glass substrate 54.
  • the glass-embedded silicon substrate in FIG. 5E is different from the glass-embedded silicon substrate in FIG. 4G in that the step formed by removing the second metal film 56 on the surface of the glass substrate 54 There is no difference.
  • FIGS. 5A to 5D a method for manufacturing the glass-embedded silicon substrate shown in FIG. 5E will be described.
  • a convex portion 52 made of single crystal silicon is formed on the first main surface SF1 of the silicon substrate 51 made of single crystal silicon.
  • First step The convex portion 52 has a first metal film 55 on the top thereof. This first step is the same as that of the first embodiment, and a description thereof will be omitted.
  • the third main surface of the glass substrate 54 having the third main surface (lower surface in FIG. 5) SF3 and the fourth main surface (upper surface in FIG. 5) SF4 facing each other.
  • the surface SF3 is overlaid on the first main surface SF1 of the silicon substrate 51 (second step). This second step is also the same as that of the first embodiment, and a description thereof will be omitted.
  • the step (seventh step) of forming the second metal film 56 around the convex portion 52 in the first main surface SF1 of the silicon substrate 51 is not performed.
  • the glass-embedded silicon substrate shown in FIG. 5E can be manufactured.
  • the first metal film 55 When the first metal film 55 is not necessary, it can be removed as follows to manufacture a glass-embedded silicon substrate in which only glass is disposed inside the silicon substrate 51.
  • the first metal film 55 exposed on the fourth main surface SF4 of the glass substrate 54 is removed by a wet etching method (sixth step). Specifically, wet etching using an etchant that dissolves the first metal film 55 and does not damage the silicon substrate 51 and the glass substrate 54 is performed on the fourth main surface SF4 of the glass substrate 54. do it.
  • a glass-embedded silicon substrate in which only glass is disposed inside the silicon substrate 51 can be manufactured.
  • the level difference of the glass substrate 54 can be reduced.
  • the first metal film 55 exposed on the fourth main surface SF4 of the glass substrate 54 may be left without performing the sixth step.
  • the step (seventh step) of forming the second metal film 56 around the convex portion 52 in the first main surface SF1 of the silicon substrate 51 is performed. Not implemented. For this reason, the polishing process of the second main surface SF2 of the silicon substrate 51 can be performed by a conventional method without using a stopper layer.
  • the first metal film 55 connected to the convex portion 52 shown in the above two embodiments can be used as, for example, the fixed electrode 25 shown in FIG.
  • the present invention is not limited to this.
  • a silicon oxide film is formed in the same pattern instead of the first metal film 55, and using this as an etching mask, the silicon substrate 51 is etched to form the protrusions 52. Then, after removing the silicon oxide film, a metal film is deposited in FIG. 4B to form the first metal film 55 and the second metal film 56 simultaneously.
  • a part of the silicon substrate 51 made of single crystal silicon is processed to form the convex portion 52 made of single crystal silicon.
  • a silicon film made of polycrystalline silicon may be deposited on the main surface of a silicon substrate 51 made of single crystal silicon, and a convex portion 52 made of polycrystalline silicon may be formed by removing a part of the silicon film.
  • a metal film is deposited, the silicon film and a part of the metal film are selectively removed, and the top of the convex portion 52 made of polycrystalline silicon is formed on the top.
  • One metal film 55 may be formed.
  • the step of removing the fourth main surface SF4 of the glass substrate 54 uniformly (fifth step) and the step of removing the second main surface SF2 of the silicon substrate 51 uniformly (eighth step) include: Either may be implemented first. Further, a step of removing the first metal film 55 exposed on the fourth main surface SF4 of the glass substrate 54 (sixth step), and a second metal exposed on the second main surface SF2 of the silicon substrate 51 The step of removing the film 56 (the ninth step) may be performed at any time after the fifth step or the eighth step.
  • the capacitance type acceleration sensor chip A has been described as an example of the MEMS device.
  • the present invention is not limited to the capacitance type acceleration sensor chip A, for example, a piezoresistive type.
  • the present invention can also be applied to an acceleration sensor chip, a gyro sensor, a micro actuator, a micro relay, an infrared sensor, and an IC chip. That is, the sensing object by the sensor body 1 is not limited to acceleration, but may be pressure, angle, angular velocity, or the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

　シリコンとガラスの研磨レートの差に起因する研磨面の段差を抑制するガラス埋込シリコン基板の製造方法を提供する。　対向する第１及び第２の主面を有するシリコン基板の第１の主面に、頂上部に第１の金属膜を有する凸部を形成する第１の工程と、対向する第３及び第４の主面を有するガラス基板の第３の主面をシリコン基板の第１の主面に重ね合わせる第２の工程と、ガラス基板に熱を加えて軟化させて、ガラス基板の一部をシリコン基板の凸部の周囲に埋め込む第３の工程と、ガラス基板を冷却する第４の工程と、ガラス基板の第４の主面に第１の金属膜が露出するまで、ガラス基板の第４の主面を均一に削り取る第５の工程とを有するガラス埋込シリコン基板の製造方法であって、第５の工程において、少なくとも、研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施する。

Description

ガラス埋込シリコン基板の製造方法
　本発明は、シリコン基板の内部にガラスが配置されたガラス埋込シリコン基板の製造方法に関するものである。
　従来から、微細な構造を有するガラス基板を製造する目的で、例えば、特許文献１に記載された技術が知られている。
　特許文献１に記載されたガラス材料からなるフラット基板の製造方法では、先ず、平坦なシリコン基板の表面に窪みを形成し、平坦なガラス基板にシリコン基板の窪みが形成された面を重ね合わせる。そして、ガラス基板を加熱することによりガラス基板の一部をこの窪みの中に埋め込む。その後、ガラス基板を再固化させ、フラット基板の表裏面を研磨し、シリコンを除去する。
特表２００４－５２３１２４号公報
　フラット基板の表裏面を研磨する工程では、化学機械研磨（ＣＭＰ)が行われる場合が多い。ＣＭＰは、研磨剤（砥粒）自体が有する表面化学作用または研磨液に含まれる化学成分の作用によって、研磨剤と研磨対象物（フラット基板）の相対運動による機械的研磨（表面除去）効果を増大させ、高速かつ平滑な研磨面を得る技術の一例である。
　ところが、この研磨剤或いは研磨液による化学的作用によって、研磨対象物の材質に応じて研磨レートに差が生じてしまう場合がある。
　同一平面に表出したシリコンとガラスを同時に研磨すると、シリコンとガラスの研磨レートの差によって研磨面に段差が生じてしまい、平滑な研磨面を得ることが難しくなる。研磨レートの差によって研磨面に段差が生じることをディッシングという。
　本発明は、上記問題点に鑑みて成されたものであり、その目的は、シリコンとガラスの研磨レートの差に起因する研磨面の段差を抑制するガラス埋込シリコン基板の製造方法を提供することである。
　本発明の特徴は、対向する第１の主面及び第２の主面を有するシリコン基板の第１の主面に、頂上部に第１の金属膜を有する凸部を形成する第１の工程と、対向する第３の主面及び第４の主面を有するガラス基板の第３の主面をシリコン基板の第１の主面に重ね合わせる第２の工程と、ガラス基板に熱を加えて軟化させて、ガラス基板の一部をシリコン基板の凸部の周囲に埋め込む第３の工程と、ガラス基板を冷却する第４の工程と、ガラス基板の第４の主面に第１の金属膜が露出するまで、ガラス基板の第４の主面を均一に削り取る第５の工程とを有するガラス埋込シリコン基板の製造方法であって、第５の工程において、少なくとも、研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施することである。
　本発明の特徴において、ガラス埋込シリコン基板の製造方法は、ガラス基板の第４の主面に露出した第１の金属膜を除去する第６の工程を更に備えていてもよい。
　また、ガラス埋込シリコン基板の製造方法は、
　前記第１工程と前記第２工程の間に、
　前記凸部の周囲に第２の金属膜を形成する工程を有し、
　前記第４工程の後に、
　前記シリコン基板の第２の主面に前記第２の金属膜が露出するまで研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施することにより、前記シリコン基板の第２の主面を均一に削り取る工程と、
　前記シリコン基板の第２の主面に露出した前記第２の金属膜を除去する工程と、を更に有していてもよい。
　また、第１の工程は、平坦な第１の主面を有するシリコン基板を用意する第１段階と、シリコン基板の第１の主面の凸部を形成する領域に、第１の金属膜を選択的に形成する第２段階と、第１の金属膜よりもシリコン基板のエッチング速度が速い異方性のエッチング方法を用いて、平坦な第１の主面を選択的に除去する第３段階とを有していてもよい。
　本発明のガラス埋込シリコン基板の製造方法によれば、金属膜が機械的研磨時のストッパ層として機能するため、シリコンとガラスの研磨レートの差に起因する研磨面の段差を抑制することができる。
図１（ａ）は、本発明の第１の実施の形態に係わる半導体装置のうちパッケージ蓋の構成を示す斜視図であり、図１（ｂ）は、本発明の第１の実施の形態に係わる半導体装置のうちパッケージ蓋を除く構成を示す斜視図である。 図１の加速度センサチップＡの概略構成を示す分解斜視図である。 図２の加速度センサチップＡの概略構成を示す断面図である。 図４（ｇ）は、図２及び図３に示した第１の固定基板２の形成に用いられるガラス基板２０の一例としてのガラス埋込シリコン基板の構成を示す断面図であり、図４（ａ）～図４（ｆ）は、図４（ｇ）に示したガラス埋込シリコン基板の製造方法を示す工程断面図である。 図５（ｅ）は、本発明の第２の実施の形態に係わるガラス埋込シリコン基板の構成を示す断面図であり、図５（ａ）～図５（ｄ）は、図５（ｅ）に示したガラス埋込シリコン基板の製造方法を示す工程断面図である。
　５１　　シリコン基板
　５２　　凸部
　５４　　ガラス基板
　５５　　第１の金属膜
　５６　　第２の金属膜
　ＳＦ１　　第１の主面
　ＳＦ２　　第２の主面
　ＳＦ３　　第３の主面
　ＳＦ４　　第４の主面
　以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
（第１の実施の形態）
　図１（ａ）及び図１（ｂ）を参照して、本発明の第１の実施の形態に係わる半導体装置の概略構成を説明する。半導体装置は、ＭＥＭＳデバイスの一例としての加速度センサチップＡと、加速度センサチップＡから出力された信号を処理する信号処理回路が形成された制御ＩＣチップＢと、加速度センサチップＡ及び制御ＩＣチップＢが収納された表面実装型のパッケージ１０１とを備える。
　パッケージ１０１は、図１（ｂ）における上面に位置する一面が開放された箱形の形状を有するプラスチックパッケージ本体１０２と、パッケージ１０１の開放された一面を閉塞するパッケージ蓋（リッド）１０３とを備える。プラスチックパッケージ本体１０２は、加速度センサチップＡ及び制御ＩＣチップＢに電気的に接続される複数のリード１１２を備える。各リード１１２は、プラスチックパッケージ本体１０２の外側面から導出されたアウタリード１１２ｂと、プラスチックパッケージ本体１０２の内側面から導出されたインナリード１１２ａとを備える。各インナリード１１２ａは、ボンディングワイヤＷを通じて、制御ＩＣチップＢが備える各パッドに電気的に接続されている。
　加速度センサチップＡは、加速度センサチップＡの外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所に配置された接着部１０４により、プラスチックパッケージ本体１０２の底部に位置する搭載面１０２ａに固着されている。接着部１０４は、プラスチックパッケージ本体１０２に連続して一体に突設されている円錐台状の突起部と、この突起部を被覆する接着剤とからなる。接着剤は、例えば、弾性率が１ＭＰａ以下のシリコーン樹脂などのシリコーン系樹脂からなる。
　ここで、加速度センサチップＡは、金属電極２９からなる複数のパッドを備える。総てのパッドは、プラスチックパッケージ本体１０２の開放された一面に対向する加速度センサチップＡの主面において、この主面の１辺に沿って配置されている。この１辺の両端の２箇所と、当該１辺に平行な辺の１箇所（例えば、中央部）との３箇所とに頂点を有する仮想三角形の各頂点に接着部１０４が位置している。これにより、各パッドにボンディングワイヤＷを安定してボンディングすることができる。なお、接着部１０４の位置に関し、上記１辺に平行な辺の１箇所については、中央部に限らず、例えば、両端の一方でもよいが、中央部の方が半導体素子Ａをより安定して支持することができるとともに、各パッドにボンディングワイヤＷを安定してボンディングすることができる。
　制御ＩＣチップＢは、単結晶シリコン等から成る半導体基板上に形成された複数の半導体素子、これらを接続する配線、及び半導体素子や配線を外部環境から保護するパッシベーション膜からなる半導体チップである。そして、制御ＩＣチップＢの裏面全体がシリコーン系樹脂によりプラスチックパッケージ本体１０２の底面に固着されている。制御ＩＣチップＢ上に形成される信号処理回路は、加速度センサチップＡの機能に応じて適宜設計すればよく、加速度センサチップＡと協働するものであればよい。例えば、制御ＩＣチップＢをＡＳＩＣ（Application　Specific　ＩＣ）として形成することができる。
　図１の半導体装置を製造するには、先ず、加速度センサチップＡ及び制御ＩＣチップＢをプラスチックパッケージ本体１０２に固着するダイボンディング工程を行う。そして、加速度センサチップＡと制御ＩＣチップＢとの間、制御ＩＣチップＢとインナリード１１２ａとの間を、それぞれボンディングワイヤＷを介して電気的に接続するワイヤボンディング工程を行う。その後、樹脂被覆部１１６を形成する樹脂被覆部形成工程を行い、続いて、パッケージ蓋（リッド）１０３の外周を、プラスチックパッケージ本体１０２に接合するシーリング工程を行う。これにより、プラスチックパッケージ本体１０２の内部は気密状態で封止される。なお、パッケージ蓋１０３の適宜部位には、レーザマーキング技術により、製品名称や製造日時などを示す表記１１３が形成されている。
　なお、制御ＩＣチップＢが１枚のシリコン基板を用いて形成されているのに対して、加速度センサチップＡは、積層された複数の基板を用いて形成されている。よって、加速度センサチップＡの厚みが制御ＩＣチップＢの厚みに比べて厚くなっているので、プラスチックパッケージ本体１０２の底部において加速度センサチップＡを搭載する搭載面１０２ａを制御ＩＣチップＢの搭載部位よりも凹ませてある。したがって、プラスチックパッケージ本体１０２の底面について、加速度センサチップＡを搭載する部位の厚みは他の部位に比べて薄くなっている。
　更に、本発明の第１の実施の形態では、プラスチックパッケージ本体１０２の外形を直方体としてあるが、これは一例であり、加速度センサチップＡや制御ＩＣチップＢの外形、リード１１２の本数やピッチなどに応じて適宜設定すればよい。
　プラスチックパッケージ本体１０２の材料としては、熱可塑性樹脂の一種であって、酸素および水蒸気の透過率が極めて低い液晶性ポリエステル（ＬＣＰ）を採用する。しかし、ＬＣＰに限らず、例えば、ポリフェニレンサルファイト（ＰＰＳ）、ポリビスアミドトリアゾール（ＰＢＴ）などを採用してもよい。
　また、各リード１１２の材料、つまり、各リード１１２の基礎となるリードフレームの材料としては、銅合金の中でもばね性の高いりん青銅を採用する。ここでは、リードフレームとして、材質がりん青銅で板厚が０．２ｍｍのリードフレームを用い、厚みが２μｍ～４μｍのＮｉ膜と、厚みが０．２μｍ～０．３μｍのＡｕ膜との積層膜からなるめっき膜を電解めっき法により形成してある。これにより、ワイヤボンディングの接合信頼性と半田付け信頼性とを両立させることができる。また、熱可塑性樹脂成形品のプラスパッケージ本体１０２は、リード１１２が同時一体に成形されている。しかし、熱可塑性樹脂であるＬＣＰにより形成されるプラスチックパッケージ本体１０２とリード１１２のＡｕ膜とは密着性が低い。したがって、上述のリードフレームのうちプラスチックパッケージ本体１０２に埋設される部位にパンチ穴を設けることで各リード１１２が抜け落ちるのを防止する。
　また、図１の半導体装置は、インナリード１１２ａの露出部位およびその周囲を覆う樹脂被覆部１１６が設けられている。樹脂被覆部１１６は、例えば、アミン系エポキシ樹脂などのエポキシ系樹脂などの非透湿性の樹脂からなる。ワイヤボンディング工程の後に、ディスペンサを用いてこの非透湿性の樹脂を塗布し、これを硬化させることで、気密性を向上させている。なお、この非透湿性の樹脂に代えてセラミックスを用いてもよく、セラミックスを用いる場合には、プラズマ溶射などの技術を用いて局所的に吹き付ければよい。
　また、ボンディングワイヤＷとしては、Ａｌワイヤに比べて耐腐食性の高いＡｕワイヤを用いる。また、直径が２５μｍのＡｕワイヤを採用するが、これに限らず、例えば、直径が２０μｍ～５０μｍのＡｕワイヤから適宜選択すればよい。
　図２を参照して、図１の加速度センサチップＡの概略構成を説明する。加速度センサチップＡは、静電容量型の加速度センサチップであって、ＳＯＩ（Silicon On Insulator）
基板１０を用いて形成されたセンサ本体１と、ガラス基板２０を用いて形成された第１の固定基板２と、ガラス基板３０を用いて形成された第２の固定基板３とを備えている。第１の固定基板２は、センサ本体１の一表面側（図２における上面側）に固着され、第２の固定基板３は、センサ本体１の他表面側（図２における下面側）に固着される。第１及び第２の固定基板２、３はセンサ本体１と同じ外形寸法に形成されている。
　なお、図２は、センサ本体１、第１の固定基板２及び第２の固定基板３のそれぞれの構成を示すべく、センサ本体１、第１の固定基板２及び第２の固定基板３が分離した状態を示している。また、センサ本体１は、ＳＯＩ基板１０に限らず、例えば、絶縁層を備えない通常のシリコン基板を用いて形成してもよい。また、第１及び第２の固定基板２、３は、それぞれ、シリコン基板及びガラス基板のどちらで形成してもかまわない。
　センサ本体１は、２つの平面視矩形状の開口窓１２が上記一表面に沿って並設するフレーム部１１と、フレーム部１１の各開口窓１２の内側に配置された２つの平面視矩形状の重り部１３と、フレーム部１１と重り部１３との間を連結する各一対の支持ばね部１４とを備える。
　２つの平面視矩形状の重り部１３は、第１及び第２の固定基板２、３からそれぞれ離間して配置されている。第１の固定基板２に対向する各重り部１３の主面上に可動電極１５Ａ、１５Ｂがそれぞれ配置されている。重り部１３の周囲を囲むフレーム部１１の外周全体が第１及び第２の固定基板２、３に接合されている。これにより、フレーム部１１と第１及び第２の固定基板２、３は、重り部１３及び後述する固定子１６を収納するチップサイズパッケージを構成している。
　一対の支持ばね部１４は、フレーム部１１の各開口窓１２の内側で重り部１３の重心を通る直線に沿って重り部１３を挟む形で配置されている。各支持ばね部１４は、ねじれ変形が可能なトーションばね（トーションバー）であって、フレーム部１１及び重り部１３に比べて薄肉に形成されており、重り部１３は、フレーム部１１に対して一対の支持ばね部１４の回りで変位可能となっている。
　センサ本体１のフレーム部１１には、各開口窓１２それぞれに連通する平面視矩形状の窓孔１７が２つの開口窓１２と同じ方向に並設されている。各窓孔１７の内側には、それぞれ２つの固定子１６が一対の支持ばね部１４の並設方向に沿って配置されている。
　各固定子１６と窓孔１７の内周面との間、各固定子１６と重り部１３の外周面との間、及び隣り合う固定子１６同士の間には、それぞれ隙間が形成され、互いに分離独立して電気的に絶縁されている。各固定子１６は、第１及び第２の固定基板２、３にそれぞれ接合されている。また、センサ本体１の一表面側において、各固定子１６には、例えば、Ａｌ－Ｓｉ膜などの金属薄膜からなる円形状の電極パッド１８が形成されている。また同様に、フレーム部１１において隣り合う窓孔１７の間の部位にも、例えば、Ａｌ－Ｓｉ膜などの金属薄膜からなる円形状の電極パッド１８が形成されている。
　各固定子１６に形成された各電極パッド１８は、後述の各固定電極２５に電気的にそれぞれ接続され、フレーム部１１に形成された電極パッド１８は、可動電極１５Ａ及び可動電極１５Ｂに電気的に接続されている。以上説明した複数の電極パッド１８は、加速度センサチップＡの矩形状の外周形状の１辺に沿って配置されている。
　第１の固定基板２は、第１の固定基板２の第１の主面とこれに対向する第２の主面（センサ本体１に重なり合う面）との間を貫通している複数の配線２８と、第２の主面上に形成された複数の固定電極２５とを備える。
　固定電極２５Ａａ及び固定電極２５Ａｂは、対を成して可動電極１５Ａに対向して配置されている。同様に、固定電極２５Ｂａ及び固定電極２５Ｂｂは、対を成して可動電極１５Ｂに対向して配置されている。各固定電極２５は、例えば、Ａｌ－Ｓｉ膜などの金属薄膜からなる。
　各配線２８は、第１の固定基板２の第２の主面において、センサ本体１の電極パッド１８にそれぞれ電気的に接続されている。第１の固定基板２の第２の主面のうち配線２８の他端が位置する領域には金属電極２９が形成されている。これにより、電極パッド１８を介して、各固定電極２５の電位及び可動電極１５の電位をそれぞれ加速度センサチップＡの外部へ取り出すことができる。
　第２の固定基板３の一表面（センサ本体１に重なり合う面）であって、重り部１３と対応する位置に、例えば、Ａｌ－Ｓｉ膜などの金属薄膜からなる付着防止膜３５が配置されている。付着防止膜３５は、変位する重り部１３の付着を防止する。
　図３を参照して、図２の加速度センサチップＡの断面構成を説明する。図３は、一対の支持ばね部１４を通る直線に垂直な切断面における加速度センサチップＡの構成を示す。センサ本体１はＳＯＩ基板１０を用いて形成されている。ＳＯＩ基板１０は、単結晶シリコンからなる支持基板１０ａと、支持基板１０ａの上に配置されたシリコン酸化膜からなる絶縁層１０ｂと、絶縁層１０ｂの上に配置されたｎ形のシリコン層（活性層）１０ｃとを有する。
　センサ本体１のうち、フレーム１１及び固定子１６は、第１の固定基板２及び第２の固定基板３に接合されている。これに対して、重り部１３は、第１及び第２の固定基板２、３からそれぞれ離間して配置され、一対の支持ばね部１４によりフレーム１１に支持されている。
　重り部１３の過度の変位を規制する複数の微小な突起部１３ｃが、重り部１３における第１及び第２の固定基板２、３のそれぞれとの対向面から突設されている。重り部１３には、矩形状に開口された凹部１３ａ、１３ｂが形成されている。凹部１３ａ、１３ｂは互いに大きさが異なるため、一対の支持ばね部１４を通る直線を境にして、重り部１３の左右の質量が異なっている。
　第１の固定基板２の配線２８の一端は、電極パッド１８に電気的に接続されている。電極パッド１８は、固定子１６、連絡用導体部１６ｄ、金属配線２６を通じて、固定電極２５に接続されている。配線２８の他端には金属電極２９が電気的に接続され、金属電極２９は、第１の固定基板２の第１の主面に表出している。そして、ボンディングワイヤＷは、金属電極２９にボンディングされている。金属電極２９をボンディングパッドとして用いる。
　上述の加速度センサチップＡは、センサ本体１に設けられた可動電極１５と第１の固定基板２に設けられた固定電極２５との対を４対有し、可動電極１５と固定電極２５との対ごとに可変容量コンデンサが構成されている。加速度センサチップＡ、すなわち重り部１３に加速度が加わると、支持ばね部１４がねじれて、重り部１３が変位する。これにより、対をなす固定電極２５と可動電極１５との対向面積及び間隔が変化し、可変容量コンデンサの静電容量が変化する。よって、加速度センサチップＡは、この静電容量の変化から加速度を検出することができる。
　このように、ＭＥＭＳデバイスの一例としての加速度センサチップＡは、入力された電気信号に基づいて、センシング対象（加速度）に応じた電気信号を出力するセンサ本体１と、センサ本体１を支持する第１の固定基板２及び第２の固定基板３とを備える。第１の固定基板２に埋め込まれた配線２８は、センサ本体１に入力される電気信号及びセンサ本体１から出力される電気信号を伝達する。
　次に、図４（ｇ）を参照して、図２及び図３に示した第１の固定基板２の形成に用いられるガラス基板２０の一例としてのガラス埋込シリコン基板の構成を説明する。ガラス埋込シリコン基板は、対向する表裏面を有するガラス基板５４と、ガラス基板５４の表裏面を貫通する配線部材（５２、５５）とを備える。配線部材（５２、５５）は、ガラス基板５４の内部に配置されたシリコン部材５２と、シリコン部材５２の一端に接触し、且つガラス基板５４の表面と同一平面上に表出した第１の金属膜５５とを備える。シリコン部材５２の他端は、ガラス基板５４の裏面側に表出している。ガラス基板５４は、例えば、ナトリウムなどのアルカリ金属を含むガラス材料で構成すればよい。また、シリコン部材５２は、ｎ型又はｐ型の不純物が高濃度に添加された単結晶シリコンで構成すればよい。
　このように、ガラス埋込シリコン基板は、ガラス基板５４にシリコン部材５２が埋め込まれたものである。そして、シリコン部材５２の一端には第１の金属膜５５が接続され、第１の金属膜５５はガラス基板５４の表面に表出している。シリコン部材５２の他端は、ガラス基板５４の裏面側に表出している。よって、図４（ｇ）のシリコン部材５２を図２及び図３に示した配線２８に当てはめ、図４（ｇ）のガラス基板５４を図２及び図３に示したガラス基板２０に当てはめる。そして、図４（ｇ）の第１の金属膜５５を図２及び図３に示した金属電極２９に当てはめる。これにより、図２及び図３に示した第１の固定基板２の形成に用いられるガラス基板２０に、図４（ｇ）に示したガラス埋込シリコン基板を適用することができる。この場合、図４（ｇ）の配線部材（５２、５５）は、図２及び図３に示したセンサ本体１に入力される電気信号及びセンサ本体１から出力される電気信号を伝達する。
　図４（ａ）～図４（ｆ）を参照して、図４（ｇ）に示したガラス埋込シリコン基板の製造方法を説明する。
　（イ）先ず、図４（ｂ）に示すように、対向する第１の主面（図４における上面）ＳＦ１及び第２の主面（図４における下面）ＳＦ２を有する単結晶シリコンから成るシリコン基板５１の第１の主面ＳＦ１に、単結晶シリコンからなる凸部５２を形成する（第１の工程）。凸部５２は、その頂上部に第１の金属膜５５を有する。なお、シリコン基板５１の全体には、ｐ型或いはｎ型の不純物が添加され、シリコン基板５１の電気抵抗は十分に小さい。ここでは、シリコン基板５１の全体に不純物を添加する場合を説明するが、シリコン基板５１全体に添加されていなくても構わない。少なくとも、図４（ｇ）のシリコン部材５２として残す部分の深さまで不純物が添加されていればよい。
　（ロ）詳細には、図４（ａ）に示すように、先ず、対向する平坦な第１の主面及び平坦な第２の主面を有するシリコン基板５１を用意する（第１段階）。シリコン基板５１の第１の主面ＳＦ１の凸部５２を形成する領域に、第１の金属膜５５を選択的に形成する（第２段階）。具体的には、フォトリソグラフィ方法、及びメッキ処理、スパッタリング、或いは化学的気相成長法（ＣＶＤ）等の成膜方法により、シリコン基板５１の第１の主面ＳＦ１上に、第１の金属膜５５を形成する。
　（ハ）図４（ｂ）に示すように、第１の金属膜５５よりもシリコン基板５１のエッチング速度が速い異方性のエッチング方法を用いて、シリコン基板５１の第１の主面ＳＦ１を選択的に除去する（第３段階）。具体的には、ＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液をエッチャントとするウェットエッチングや反応性イオンエッチング（ＲＩＥ）などのドライエッチングによりシリコン基板５１の第１の主面ＳＦ１の所定領域を除去する。この時、第１の金属膜５５はエッチングマスクとして機能する。すなわち、第１の金属膜５５が形成されていない、シリコン基板５１の第１の主面ＳＦ１の所定領域を、選択的に除去する。以上の段階を経て、シリコン基板５１の主面に凸部５２を形成する。
　（ニ）図４（ｃ）に示すように、シリコン基板５１の第１の主面ＳＦ１のうち、凸部５２の周囲に第２の金属膜５６を形成する（第７の工程）。具体的には、メッキ処理、スパッタリング、或いは化学的気相成長法（ＣＶＤ）等の成膜方法により、シリコン基板５１の第１の主面ＳＦ１上に、金、銅やアルミニウムからなる金属膜を堆積する。なお、金属膜は、マスクを介さずに、第１の主面ＳＦ１全体に堆積させてもよい。これにより、金属膜は、凸部５２の頂上部及び凸部５２の底面に堆積される。この場合、凸部５２の周囲に堆積される金属膜を第２の金属膜５６とし、凸部５２の頂上部に堆積される金属膜を第１の金属膜５５の一部とすればよい。すなわち、第１の金属膜５５を、エッチングマスクとして成膜された部分と、第２の金属膜５６と同時に成膜された部分とから成る。
　（ホ）図４（ｄ）に示すように、対向する第３の主面（図４における下面）ＳＦ３及び第４の主面（図４における上面）ＳＦ４を有するガラス基板５４の第３の主面ＳＦ３をシリコン基板５１の第１の主面ＳＦ１に重ね合わせる（第２の工程）。なお、重ね合わせたシリコン基板５１とガラス基板５４を、陽極接合、表面活性化結合、樹脂接着などの方法により接合してもよい。
　（へ）その後、図４（ｅ）に示すように、ガラス基板５４に熱を加えて軟化させて、ガラス基板５４の一部をシリコン基板５１の凸部５２の周囲に埋め込む（第３の工程）。具体的には、平坦な板状の加熱・加圧治具でガラス基板５４とシリコン基板５１を挟み、ガラス基板５４をその屈伏点よりも高く且つシリコンの融点よりも低い温度まで加熱して軟化させる。そして、加熱・加圧治具を用いて、ガラス基板５４とシリコン基板５１をプレスする。プレス処理及びガラスの自重によって、軟化したガラス基板５４の一部は、シリコン基板５１の凸部５２の周囲に埋め込まれる。なお、ガラス基板５４とシリコン基板５１の配置を入れ替えた場合、ガラスの自重の代りに、シリコン基板５１の自重となる。
　（ト）その後、ガラス基板５４を冷却する（第４の工程）。そして、ガラス基板５４の第４の主面ＳＦ４を均一に除去する（第５の工程）。第５の工程は、図４（ｆ）に示すように、少なくともガラス基板５４の第４の主面ＳＦ４に第１の金属膜５５が露出するまで、実施する。この第５の工程において、少なくとも、研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施する。
　具体的には、先ず、ガラス基板５４の第４の主面ＳＦ４に対して、ダイヤモンド砥石を用いた研削を実施する。この研削は、ガラス基板５４の第４の主面ＳＦ４に第１の金属膜５５が露出する前に終了する。その後、ガラス基板５４の第４の主面ＳＦ４に対して、化学機械研磨（ＣＭＰ）を実施する。ＣＭＰは、ガラス基板５４の第４の主面ＳＦ４に第１の金属膜５５が露出するまで、実施する。これにより、凸部５２の頂上面（第１の金属膜５５）が露出したガラス基板５４の第４の主面ＳＦ４を、鏡面に仕上げることができる。なお、「ＣＭＰ」は、研磨剤或いは研磨液による化学的作用を伴う機械的研磨の一例である。
　（チ）シリコン基板５１の第２の主面ＳＦ２を均一に除去する（第８の工程）。第８の工程は、図４（ｆ）に示すように、少なくともシリコン基板５１の第２の主面ＳＦ２に第２の金属膜５６が露出するまで、実施する。この第８の工程において、少なくとも、研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施する。
　具体的には、先ず、シリコン基板５１の第２の主面ＳＦ２に対して、ダイヤモンド砥石を用いた研削を実施する。この研削は、シリコン基板５１の第２の主面ＳＦ２に第２の金属膜５６が露出する前に終了する。その後、シリコン基板５１の第２の主面ＳＦ２に対して、化学機械研磨（ＣＭＰ）を実施する。ＣＭＰは、シリコン基板５１の第２の主面ＳＦ２に第２の金属膜５６が露出するまで、実施する。これにより、凸部５２の周囲に形成された第２の金属膜５６が露出したシリコン基板５１の第２の主面ＳＦ２を、鏡面に仕上げることができる。
　（リ）その後、シリコン基板５１の第２の主面ＳＦ２に露出した第２の金属膜５６を、ウェットエッチング方法により除去する（第９の工程）。具体的には、第２の金属膜５６を溶解し、且つシリコン基板５１及びガラス基板５４へ損傷を与えないエッチャントを用いたウェットエッチングを、シリコン基板５１の第２の主面ＳＦ２に対して実施すればよい。以上の工程を経て、図４（ｇ）に示したガラス埋込シリコン基板を製造することができる。
　尚、シリコン基板５１の第２の主面ＳＦ２における段差は、第２の金属膜５６の膜厚を調整することにより制御することができる。
　なお、第１の金属膜５５及び第２の金属膜５６としては、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、銅（Ｃｕ）、金（Ａｕ）又はこれらの合金を用いればよい。これらの金属は、シリコン基板５１ガラス基板５４よりも、ＣＭＰにおける研磨レートが小さい。
　以上説明したように、本発明の第１の実施の形態によれば、以下の作用効果が得られる。
　図４（ｆ）に示した第５の工程では、ガラス基板５４の第４の主面ＳＦ４に第１の金属膜５５が露出するまで、ガラス基板５４の第４の主面ＳＦ４を均一に削り取る。また、第５の工程において、少なくとも、機械的研磨の一例としてのＣＭＰを実施する。よって、第１の金属膜５５は、第５の工程における機械的研磨時のストッパ層として機能する。すなわち、ガラス基板５４を研磨し、研磨面に凸部５２の頂上部が表出した時点で研磨を停止する研磨処理において、研磨面に表出するシリコンからなる凸部５２の上に第１の金属膜５５を配置する。これにより、研磨面上に存在するシリコン（凸部５２）とガラス（ガラス基板５４）を同時に研磨することなく、研磨処理を停止することができる。よって、シリコンとガラスの研磨レートの差に起因する研磨停止面の段差を抑制することができる。
　同様に、図４（ｆ）に示した第８の工程では、シリコン基板５１の第２の主面ＳＦ２に第２の金属膜５６が露出するまで、シリコン基板５１の第２の主面ＳＦ２を均一に削り取る。また、第８の工程において、少なくとも、機械的研磨の一例としてのＣＭＰを実施する。よって、第２の金属膜５６は、第８の工程における機械的研磨時のストッパ層として機能する。すなわち、シリコン基板５１を研磨し、研磨面に凸部５２の周囲に埋め込まれたガラス基板５４の一部が表出した時点で研磨を停止する研磨処理において、研磨面に表出するガラス基板５４の上に第２の金属膜５６を配置する。これにより、研磨面上に存在するシリコン基板５１とガラス基板５４を同時に研磨することなく、研磨処理を停止することができる。よって、シリコンとガラスの研磨レートの差に起因する研磨停止面の段差を抑制することができる。
　また、ＭＥＭＳデバイスの一例としての加速度センサチップＡの第１の固定基板２として、図４に示したガラス埋込シリコン基板を適用した場合、図１～図３に示したように、ワイヤボンディングＷを加速度センサチップＡに接続する際のパッドとして、第１の金属膜５５を用いることができる。よって、パッドを形成する工程を減らすことができる。
　また、第１の工程は、平坦な第１の主面ＳＦ１を有するシリコン基板５１を用意する第１段階と、シリコン基板５１の第１の主面ＳＦ１の凸部５２を形成する領域に、第１の金属膜５５を選択的に形成する第２段階と、第１の金属膜５５よりもシリコン基板５１のエッチング速度が速い異方性のエッチング方法を用いて、平坦な第１の主面ＳＦ１を選択的に除去する第３段階とを有する。これにより、シリコン基板５１を選択的にエッチングする第３段階において、第１の金属膜５５をエッチングマスクとして利用することができる。よって、別途エッチングマスクを形成する工程が省略され、製造工程を簡略化することができる。
（第２の実施の形態）
　図２及び図３に示した第１の固定基板２の形成に用いられるガラス基板２０の他の例として、図５（ｅ）に示したガラス埋込シリコン基板を適用してもよい。
　図５（ｅ）を参照して、第２の実施の形態に係わるガラス埋込シリコン基板の構成を説明する。ガラス埋込シリコン基板は、対向する表裏面を有するガラス基板５４と、ガラス基板５４の表裏面を貫通する配線部材５２とを備える。配線部材５２は、ガラス基板５４の内部に配置されたシリコン部材５２を備える。図５（ｅ）のガラス埋込シリコン基板は、図４（ｇ）のガラス埋込シリコン基板と比べて、ガラス基板５４の表面に
第２の金属膜５６が除去されることにより形成された段差がない点が異なっている。
　図５（ａ）～図５（ｄ）を参照して、図５（ｅ）に示したガラス埋込シリコン基板の製造方法を説明する。
　（イ）先ず、図５（ａ）及び図５（ｂ）に示すように、単結晶シリコンから成るシリコン基板５１の第１の主面ＳＦ１に、単結晶シリコンからなる凸部５２を形成する（第１の工程）。凸部５２は、その頂上部に第１の金属膜５５を有する。この第１の工程は、第１の実施の形態と同じ工程であり、説明を省略する。
　（ロ）図５（ｃ）に示すように、対向する第３の主面（図５における下面）ＳＦ３及び第４の主面（図５における上面）ＳＦ４を有するガラス基板５４の第３の主面ＳＦ３をシリコン基板５１の第１の主面ＳＦ１に重ね合わせる（第２の工程）。この第２の工程も、第１の実施の形態と同じ工程であり、説明を省略する。
　なお、第２の実施の形態では、シリコン基板５１の第１の主面ＳＦ１のうち、凸部５２の周囲に第２の金属膜５６を形成する工程（第７の工程）を実施しない。
　（ハ）その後、図５（ｄ）に示すように、ガラス基板５４に熱を加えて軟化させて、ガラス基板５４の一部をシリコン基板５１の凸部５２の周囲に埋め込む（第３の工程）。その後、ガラス基板５４を冷却する（第４の工程）。そして、ガラス基板５４の第４の主面ＳＦ４を均一に除去する（第５の工程）。これらの第３～第５の工程も、第１の実施の形態と同じ工程であり、説明を省略する。
　（ニ）シリコン基板５１の第２の主面ＳＦ２を均一に除去する。この工程は、図４（ｆ）に示した第８の工程とは異なり、少なくともシリコン基板５１の第２の主面ＳＦ２にガラス基板５４の一部が露出するまで、実施する。
　具体的には、先ず、シリコン基板５１の第２の主面ＳＦ２に対して、ダイヤモンド砥石を用いた研削を実施する。この研削は、シリコン基板５１の第２の主面ＳＦ２にガラス基板５４の一部が露出するまで実施する。その後、シリコン基板５１の第２の主面ＳＦ２に対して、化学機械研磨（ＣＭＰ）を実施する。これにより、ガラス基板５４の一部が露出したシリコン基板５１の第２の主面ＳＦ２を、鏡面に仕上げることができる。
　以上の工程を経て、図５（ｅ）に示したガラス埋込シリコン基板を製造することができる。
　第１の金属膜５５が不要である場合は、これを以下のようにして除去することにより、シリコン基板５１の内部にガラスだけが配置されたガラス埋込シリコン基板を製造することができる。
　（ホ）ガラス基板５４の第４の主面ＳＦ４に露出した第１の金属膜５５を、ウェットエッチング方法により除去する（第６の工程）。具体的には、第１の金属膜５５を溶解し、且つシリコン基板５１及びガラス基板５４へ損傷を与えないエッチャントを用いたウェットエッチングを、ガラス基板５４の第４の主面ＳＦ４に対して実施すればよい。以上の工程を経て、シリコン基板５１の内部にガラスだけが配置されたガラス埋込シリコン基板を製造することができる。
　この際、第５の工程を終了した時点での第１の金属膜５５の膜厚を十分に薄くすることにより、第１の金属膜５５を除去しても、シリコン基板５１の凸部５２とガラス基板５４の段差を小さくすることができる。もちろん、第６の工程を実施せずに、ガラス基板５４の第４の主面ＳＦ４に露出した第１の金属膜５５を残しておいても構わない。
　以上説明したように、第２の実施の形態では、シリコン基板５１の第１の主面ＳＦ１のうち、凸部５２の周囲に第２の金属膜５６を形成する工程（第７の工程）を実施しない。このため、ストッパ層を用いることなく、シリコン基板５１の第２の主面ＳＦ２の研磨処理を従来の方法で実施することができる。
　以上の２つの実施形態で示した凸部５２接続された第１の金属膜５５は、例えば、図３等に示した固定電極２５などとして利用することができる。
（その他の実施の形態）
　上記のように、本発明は、２つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
　上記した本発明の実施の形態では、第１の金属膜５５を凸部５２形成時のエッチングマスクとして用いた場合を示したが、本発明はこれに限定されない。例えば、図４（ａ）において、シリコン酸化膜を第１の金属膜５５の代りに同じパターンで形成し、これをエッチングマスクとして用いてシリコン基板５１をエッチングして凸部５２を形成する。そして、シリコン酸化膜を除去後に、図４（ｂ）において、金属膜を堆積して、第１の金属膜５５及び第２の金属膜５６を同時に形成すればよい。
　また、シリコン基板５１の主面に凸部５２を形成する第１段階では、単結晶シリコンから成るシリコン基板５１の一部を加工して、単結晶シリコンから成る凸部５２を形成していた。しかし、これに限定されることない。例えば、単結晶シリコンから成るシリコン基板５１の主面に、多結晶シリコンから成るシリコン膜を堆積し、シリコン膜の一部を除去して多結晶シリコンから成る凸部５２を形成してもよい。この場合、多結晶シリコンから成るシリコン膜を堆積した後に、金属膜を堆積し、シリコン膜と金属膜の一部を選択的に除去して、多結晶シリコンから成る凸部５２の頂上部に第１の金属膜５５を形成すればよい。
　更に、ガラス基板５４の第４の主面ＳＦ４を均一に除去する工程（第５の工程）と、シリコン基板５１の第２の主面ＳＦ２を均一に除去する工程（第８の工程）は、どちらを先に実施しても構わない。また、ガラス基板５４の第４の主面ＳＦ４に露出した第１の金属膜５５を除去する工程（第６の工程）や、シリコン基板５１の第２の主面ＳＦ２に露出した第２の金属膜５６を除去する工程（第９の工程）は、第５の工程や第８の工程の後であれば、いつ実施しても構わない。
　本発明の実施の形態では、ＭＥＭＳデバイスの一例として静電容量型の加速度センサチップＡについて説明したが、本発明は、静電容量型の加速度センサチップＡ以外のＭＥＭＳデバイス、例えば、ピエゾ抵抗型の加速度センサチップ、ジャイロセンサ、マイクロアクチュエータ、マイクロリレー、赤外線センサ等や、ＩＣチップなどにも適用することができる。即ち、センサ本体１によるセンシング対象は、加速度に限らず、圧力、角度、角速度等であってもよい。
　このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。

Claims (4)

  1. 　対向する第１の主面及び第２の主面を有するシリコン基板の第１の主面に、頂上部に第１の金属膜を有する凸部を形成する第１の工程と、
    　対向する第３の主面及び第４の主面を有するガラス基板の第３の主面をシリコン基板の第１の主面に重ね合わせる第２の工程と、
    　前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部を前記シリコン基板の凸部の周囲に埋め込む第３の工程と、
    　前記ガラス基板を冷却する第４の工程と、
    　前記ガラス基板の第４の主面に前記第１の金属膜が露出するまで、前記ガラス基板の第４の主面を均一に削り取る第５の工程と、を有し、
    　前記第５の工程において、少なくとも、研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施する
    　ことを特徴とするガラス埋込シリコン基板の製造方法。
  2. 　前記ガラス基板の第４の主面に露出した前記第１の金属膜を除去する第６の工程を更に備えることを特徴とする請求項１に記載のガラス埋込シリコン基板の製造方法。
  3. 　前記第１工程と前記第２工程の間に、
    　前記凸部の周囲に第２の金属膜を形成する工程を有し、
    　前記第４工程の後に、
    　前記シリコン基板の第２の主面に前記第２の金属膜が露出するまで研磨剤或いは研磨液による化学的作用を伴う機械的研磨を実施することにより、前記シリコン基板の第２の主面を均一に削り取る工程と、
    　前記シリコン基板の第２の主面に露出した前記第２の金属膜を除去する工程と、を更に有することを特徴とする請求項１又は２に記載のガラス埋込シリコン基板の製造方法。
  4. 　前記第１の工程は、
    　平坦な前記第１の主面を有するシリコン基板を用意する第１段階と、
    　前記シリコン基板の第１の主面の前記凸部を形成する領域に、前記第１の金属膜を選択的に形成する第２段階と、
    　前記第１の金属膜よりも前記シリコン基板のエッチング速度が速い異方性のエッチング方法を用いて、前記平坦な第１の主面を選択的に除去する第３段階と
    　を有することを特徴とする請求項１～３のいずれか一項に記載のガラス埋込シリコン基板の製造方法。
PCT/JP2011/057403 2010-03-26 2011-03-25 ガラス埋込シリコン基板の製造方法 WO2011118788A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012507098A JPWO2011118788A1 (ja) 2010-03-26 2011-03-25 ガラス埋込シリコン基板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010071471 2010-03-26
JP2010-071471 2010-03-26

Publications (1)

Publication Number Publication Date
WO2011118788A1 true WO2011118788A1 (ja) 2011-09-29

Family

ID=44673327

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/057403 WO2011118788A1 (ja) 2010-03-26 2011-03-25 ガラス埋込シリコン基板の製造方法

Country Status (3)

Country Link
JP (1) JPWO2011118788A1 (ja)
TW (1) TW201222629A (ja)
WO (1) WO2011118788A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104991086A (zh) * 2015-06-24 2015-10-21 上海芯赫科技有限公司 一种mems加速度传感器的加工方法及加速度传感器
CN107039252A (zh) * 2015-11-20 2017-08-11 英飞凌科技股份有限公司 用于减薄衬底的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104649221A (zh) * 2015-01-19 2015-05-27 北京大学 一种复杂硅玻璃混合结构圆片的加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043468A (ja) * 2000-07-27 2002-02-08 Fujitsu Ltd 表裏導通基板及びその製造方法
JP2006047279A (ja) * 2004-07-02 2006-02-16 Alps Electric Co Ltd ガラス基板及びそれを用いた静電容量型圧力センサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043468A (ja) * 2000-07-27 2002-02-08 Fujitsu Ltd 表裏導通基板及びその製造方法
JP2006047279A (ja) * 2004-07-02 2006-02-16 Alps Electric Co Ltd ガラス基板及びそれを用いた静電容量型圧力センサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104991086A (zh) * 2015-06-24 2015-10-21 上海芯赫科技有限公司 一种mems加速度传感器的加工方法及加速度传感器
CN104991086B (zh) * 2015-06-24 2018-01-12 上海芯赫科技有限公司 一种mems加速度传感器的加工方法及加速度传感器
CN107039252A (zh) * 2015-11-20 2017-08-11 英飞凌科技股份有限公司 用于减薄衬底的方法
CN107039252B (zh) * 2015-11-20 2020-09-11 英飞凌科技股份有限公司 用于减薄衬底的方法

Also Published As

Publication number Publication date
TW201222629A (en) 2012-06-01
JPWO2011118788A1 (ja) 2013-07-04

Similar Documents

Publication Publication Date Title
CN104303262B (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
JP4548793B2 (ja) 半導体センサー装置およびその製造方法
TWI417973B (zh) 具微機電元件之封裝結構之製法
CN105314592A (zh) 晶片封装环境中制作al/ge键合的方法及由其生产的产品
JP2008132587A (ja) ウェハレベル真空パッケージデバイスの製造方法
JPH1167820A (ja) 半導体装置及びその製造方法
KR101048085B1 (ko) 기능성 소자 패키지 및 그 제조 방법
TWI634069B (zh) 混合整合構件及其製造方法
TW201542309A (zh) 用於將二個載體裝置作共晶結合的方法
US20170297911A1 (en) Mems gap control structures
JP5684233B2 (ja) シリコン配線埋込ガラス基板及びその製造方法
WO2011118788A1 (ja) ガラス埋込シリコン基板の製造方法
WO2012102291A1 (ja) ガラス埋込シリコン基板およびその製造方法
KR100661350B1 (ko) Ｍｅｍｓ 소자 패키지 및 그 제조방법
JP2010019693A (ja) 加速度センサー装置
WO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
JP2011204950A (ja) 金属埋込ガラス基板及びその製造方法、及びｍｅｍｓデバイス
JP2013036829A (ja) シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ
KR100636823B1 (ko) Ｍｅｍｓ 소자 패키지 및 그 제조방법
JP2005228863A (ja) 半導体装置の製造方法、半導体装置及びセンサ
WO2012102252A1 (ja) 貫通電極付基板およびその製造方法
JP5789788B2 (ja) シリコン配線埋込ガラス基板及びその製造方法
JP2010078425A (ja) 加速度センサ
JP2001201418A (ja) 静電容量型半導体圧力センサ及びその製造方法
WO2011118787A1 (ja) ガラス埋込シリコン基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11759592

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012507098

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11759592

Country of ref document: EP

Kind code of ref document: A1