CN107039252B - 用于减薄衬底的方法 - Google Patents

用于减薄衬底的方法 Download PDF

Info

Publication number
CN107039252B
CN107039252B CN201611018130.3A CN201611018130A CN107039252B CN 107039252 B CN107039252 B CN 107039252B CN 201611018130 A CN201611018130 A CN 201611018130A CN 107039252 B CN107039252 B CN 107039252B
Authority
CN
China
Prior art keywords
substrate
buried layer
layer
forming
various embodiments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611018130.3A
Other languages
English (en)
Other versions
CN107039252A (zh
Inventor
R·拉普
I·莫德
I·穆里
F·J·桑托斯罗德里奎兹
H-J·舒尔策
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107039252A publication Critical patent/CN107039252A/zh
Application granted granted Critical
Publication of CN107039252B publication Critical patent/CN107039252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

各种实施例涉及用于减薄衬底的方法。根据各种实施例，一种方法可以包括：提供具有第一侧和与第一侧相对的第二侧的衬底；通过处理衬底的第一侧而在衬底中或上方中的至少一项形成掩埋层；将衬底从衬底的第二侧减薄，其中掩埋层包括与衬底相比对减薄具有较大抵抗性的固态化合物，并且其中减薄在掩埋层处停止。

Description

用于减薄衬底的方法
技术领域
各种实施例总体上涉及用于衬底减薄的方法。
背景技术
通常，使用半导体技术在衬底(也称为晶片或载体)上或者在衬底中处理半导体材料，例如以制造集成电路(也称为芯片)。在处理半导体材料期间，可以应用某些处理步骤，诸如减薄衬底或者在衬底上方形成一个或多个层。
减薄衬底可以包括从衬底的背面去除材料。经减薄的衬底的剩余厚度是其中影响对于电气短路的鲁棒性的关键参数，例如在绝缘栅双极型晶体管(IGBT)中由于发射极与场停止区之间的所得到的距离。因此，用于减薄的精确调节是用于控制容易被处理的芯片的性能和可靠性的关键参数。
在半导体材料的进一步处理中，某些杂质原子可以扩散到衬底外部，例如氮和氧。由于杂质原子的存在和浓度影响衬底的某些有源区域、例如IGBT的漂移区的电气性质，所以这可能损害容易被处理的芯片的性能。例如，减少的氧可能导致热施主，并且减少的氮可能减少漂移区的掺杂或者场停止区的掺杂。
传统上，为了减薄衬底(减薄过程)，使用研磨结合蚀刻，或者如果需要对于晶片厚度的更准确的控制，则使用电化学蚀刻。电化学蚀刻关于空间电荷区域的边界是自调节的。这样的传统的处理在其精确性方面非常敏感。例如，掺杂水平影响空间电荷区域的范围使得自调节不能足够精确。因此，传统的方法需要极大的努力以实现精确的自调节效果。
发明内容
根据各种实施例，一种方法可以包括：提供具有第一侧和与第一侧相对的第二侧的衬底；通过处理衬底的第一侧而在衬底中或上方中的至少一项形成掩埋层；从衬底的第二侧减薄衬底，其中掩埋层包括与衬底相比对减薄具有较大抵抗性的固态化合物，并且其中减薄在掩埋层处停止。
附图说明
在附图中，相似的附图标记通常遍及不同的视图指代相同的部分。附图不一定按比例，重点相反通常在于说明本发明的原理。在以下描述中，参考以下附图来描述本发明的各种实施例，在附图中：
图1A到图1C分别示出根据各种实施例的方法；
图2A到图2C分别示出根据各种实施例的方法；
图3A到图3C分别示出根据各种实施例的方法；
图4A到图4C分别示出根据各种实施例的方法；
图5A到图5C分别示出根据各种实施例的方法；
图6A到图6C分别示出根据各种实施例的方法；
图7A到图7C分别示出根据各种实施例的方法；
图8A到图8C分别示出根据各种实施例的方法；
图9A到图9C分别示出根据各种实施例的方法；
图10A到图10C分别示出根据各种实施例的方法；以及
图11A到图11C分别示出根据各种实施例的方法。
具体实施方式
以下详细描述参考附图，附图作为说明示出了能够实践本发明的具体细节和实施例。
词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实施例或设计不一定要被理解为比其他实施例或设计优选或有利。
关于形成在侧面或表面“上方”的所沉积的材料使用的词语“上方”在本文中可以用于表示所沉积的材料可以直接地形成在所暗示的侧面或表面“上”，例如与所暗示的侧面或表面直接接触。关于形成在侧面或表面“上方”的所沉积的材料使用的词语“上方”在本文中可以用于表示所沉积的材料可以间接地形成在所暗示的侧面或表面“上”，其中所暗示的侧面或表面与所沉积的材料之间布置有一个或多个另外的层。
关于结构(或衬底、晶片或载体)的“横向”延伸或者“横向地”相邻使用的术语“横向”在本文中用于表示沿着衬底、晶片或载体的表面的延伸或位置关系。这表示，衬底的表面(例如载体的表面或者晶片的表面)可以用作参考，通常称为衬底的主处理表面(或者载体或晶片的主处理表面)。另外，关于结构(或结构元件)的“宽度”使用的术语“宽度”可以在本文中用于表示结构的横向延伸。另外，关于结构(或结构元件)的高度使用的术语“高度”可以在本文中用于表示沿着垂直于衬底的表面(例如垂直于衬底的主处理表面)的方向的结构的延伸。关于层的“厚度”使用的术语“厚度”在本文中可以用于表示垂直于上面沉积了该层的支撑件(材料)的表面的层的空间延伸。如果支撑件的表面平行于衬底的表面(例如平行于主处理表面)，则沉积在支撑件上的层的“厚度”可以与层的厚度相同。另外，“竖直”结构可以称为在垂直于横向方向(例如垂直于衬底的主处理表面)的方向上延伸的结构，并且“竖直”延伸可以称为沿着垂直于横向方向的方向的延伸(例如垂直于衬底的主表面的延伸)。
根据各种实施例，衬底可以包括在根据各种实施例的方法(也称为集成电路制造)期间形成的一个或多个集成电路(也称为半导体芯片、IC、芯片或微芯片)。可以在衬底上方或在衬底中的至少一项在衬底的对应区域(也称为有源芯片区域，例如通过处理衬底的主处理表面)中使用各种半导体处理技术来至少部分处理集成电路。集成电路可以包括一个或多个(例如多个)电路部件，其中这些可以是晶体管、电阻器、电容器中的至少一种，其在经完全处理的集成电路中可以电互连并且被配置成执行操作，例如计算或存储操作。至少一个集成电路可以是形成在衬底中或上方的半导体器件的一部分。
在该方法的另外的步骤中，可以在集成电路制造之后通过晶片切割而将多个半导体器件从衬底单颗化，以从衬底的多个半导体器件提供多个单颗化的半导体器件(也称为半导体芯片)。另外，半导体器件制造的最终阶段可以包括单颗化之后的半导体器件的封装(也称为组装、包封或密封)，其中可以将单颗化之后的半导体器件包装到例如支撑材料(也称为包封材料)中以防止半导体器件的物理损坏和/或腐蚀。支撑材料包装半导体器件(说明性地，形成封装件或模制件)并且可以可选地支撑电接触和/或引线框架以将半导体器件连接至外围设备，例如到电路板。
根据各种实施例，可以提供可再现的(reproducible)减薄处理，其减小了减薄之后的衬底在其厚度方面的变化。因此，通过形成减薄停止所在的掩埋层而提供了自调节减薄处理。减薄之后的衬底在其厚度方面的变化的剩余来源是另外的处理步骤，例如外延层的形成。
根据各种实施例，可以提供温度稳定的掩埋层，其一方面可以用作减薄停止层(换言之，用于停止减薄过程)并且另一方面可以用作阻挡层，例如用作抵抗扩散的阻挡物(换言之扩散阻挡物)，例如用于防止杂质原子、如氧或氮中的至少一项穿过掩埋层。使用掩埋层作为减薄停止件可以包括使用掩埋层作为蚀刻停止件。
根据各种实施例，掩埋层可以包括固态化合物或者由固态化合物形成，固态化合物包括具有比衬底大的电负性的至少一个化学元素(例如碳、氮中的至少一项)或者半导体材料(例如Si)。例如，掩埋层(例如固态化合物)可以包括半导体材料的碳化物或氮化物中的至少一项、例如碳化硅或氮化硅中的至少一项，或者由其形成。掩埋层可以通过向半导体材料中注入具有比半导体材料(也称为化学元素)大的电负性的化学元素(例如碳或氮中的至少一项)形成，换言之，通过离子注入(参见图4B)形成。对于离子注入，可以使用具有比半导体材料大的电负性的化学元素的离子(例如碳离子或氮离子中的至少一项)辐照衬底。
根据各种实施例，掩埋层的注入剂量(定义化学元素的注入原子的浓度)可以在大约每cm2 1015个化学元素的原子到大约每cm2 1018个化学元素的原子的范围内，例如在大约每cm2 1016个化学元素的原子到大约每cm2 1017个化学元素的原子的范围内。换言之，掩埋层的化学元素的原子的剂量可以在大约每cm2 1015个化学元素的原子到大约每cm2 1018个化学元素的原子的范围内，例如在大约每cm2 1016个化学元素的原子到大约每cm2 1017个化学元素的原子的范围内。这些原子的剂量可以指代衬底的表面，例如定义到衬底的表面的投影中的化学元素的原子的浓度。
例如，掩埋层的注入剂量(定义注入原子的浓度)可以在大约每cm2 1015个碳原子到大约每cm2 1018个碳原子的范围内，例如在大约每cm2 1016个碳原子到大约每cm2 1017个碳原子的范围内。换言之，掩埋层的碳的剂量可以在大约每cm2 1015个碳原子到大约每cm21018个碳原子的范围内，例如在大约每cm2 1016个碳原子到大约每cm2 1017个碳原子的范围内。碳的剂量可以指代衬底的表面，例如定义到衬底的表面的投影中的碳的浓度。
例如，掩埋层的注入剂量可以在大约每cm2 1015个氮原子到大约每cm2 1018个氮原子的范围内，例如在大约每cm2 1016个氮原子到大约每cm2 1017个氮原子的范围内。换言之，掩埋层的氮的剂量可以在大约每cm2 1015个氮原子到大约每cm2 1018个氮原子的范围内，例如在大约每cm2 1016个氮原子到大约每cm2 1017个氮原子的范围内。氮的剂量可以指代衬底的表面，例如定义到衬底的表面的投影中的氮的浓度。
可以调节注入化学元素(例如碳或氮中的至少一项)的能量(也称为注入能量)使得化学元素(例如碳或氮中的至少一项)的穿透深度足以实现超过包括半导体材料(例如硅)的未受干扰层(也称为覆盖层)的范围端部(说明性地，在某个穿透深度的空间分布掩埋层的上界面)。在注入化学元素(例如碳或氮中的至少一项)之后，可以应用一个或多个回火步骤，例如包括以下中的至少一项：加热衬底、加热掩埋层。在一个或多个回火步骤中，可以激活掩埋层。例如，可以激活以下中的至少一项：掩埋层的化学元素(例如碳或氮中的至少一项)的扩散；或者掩埋层的化学元素(例如碳或氮中的至少一项)的化学键合，例如以在掩埋层中形成固态化合物(例如碳化物或氮化物中的至少一项)。
掩埋层的化学元素(例如碳或氮中的至少一项)的扩散可以被配置为最大扩散长度在大约1埃到大约10nm的范围内。这可以促进化学元素(例如碳或氮中的至少一项)例如与衬底的材料的键合以形成掩埋层。
掩埋层可以提供关于用作减薄停止件或用作阻挡物的充足的性质，即使掩埋层可以部分非完美，例如包括缺陷。为了减小掩埋层的非完美性，可以使用更高的温度用于一个或多个回火步骤。可以使用高温斜坡速率以最小化注入的原子(种类)的稀释。替选地或另外地，一个或多个回火步骤可以提供减小衬底中的缺陷(例如由离子辐照引起)，例如覆盖层(包括衬底的第一部分或者由衬底的第一部分形成)中的缺陷。
替选地或者另外地，形成掩埋层、例如向衬底中注入化学元素(例如碳或氮中的至少一项)可以被配置成形成包括多个分段(说明性地，岛状或带状分段)的掩埋层。替选地或者另外地，掩埋层可以包括延伸通过掩埋层的多个开口。例如，多个开口可以将多个分段彼此分离。多个分段可以在空间上彼此分离。多个分段可以通过以下中的至少一项来形成：向多个沟槽中布置或注入化学元素(例如碳或氮中的至少一项)(参见图7B)。这可以使得能够在衬底102中较深地布置掩埋层104。
根据各种实施例，掩埋层可以用作抵抗杂质原子的扩散的阻挡物。换言之，掩埋层可以避免杂质原子扩散通过掩埋层，因为掩埋层中的杂质原子的扩散系数可以小于衬底的材料、例如衬底的半导体材料中的杂质原子的扩散系数。掩埋层可以很有效地抵抗氧气以及其他杂质。
为了增强掩埋层用作阻挡物、例如扩散阻挡物的有效性，可以将掩埋层形成为连续的掩埋层。为了使用掩埋层作为减薄停止件，掩埋层可以不一定是连续的。为了使用掩埋层作为减薄停止件，掩埋层可以包括多个分段或者多个开口中的至少一项而不影响掩埋层作为减薄停止件的有效性。例如，减薄衬底可以包括以下各项或者由其形成：研磨和(例如同时)蚀刻，例如以下中的至少一项：干法蚀刻(如等离子蚀刻、离子蚀刻，例如反应离子蚀刻)或者湿法蚀刻(例如化学机械抛光或者化学机械平面化)。替选地或者另外地，减薄衬底可以包括使用磨料来研磨，其中磨料的硬度可以大于衬底的材料(例如半导体材料，如Si)的硬度并且小于掩埋层104的硬度。这可以导致掩埋层104对研磨具有比衬底102更大的机械抵抗性。
根据各种实施例，可以通过例如依次向以下中的至少一项中注入另外的化学元素、例如p掺杂剂(例如硼)而提供p型掺杂子层：衬底或者掩埋层。例如，可以在至少两个子层之间布置p型掺杂子层，至少两个子层中的每个子层包括化学元素(例如碳或氮中的至少一项)。这可以减小p掺杂剂到衬底中的扩散。
P型掺杂子层可以在以下中的至少一项提供高度掺杂区域：在掩埋层中或者在两个子层之间，例如两个子层每个具有小的厚度。根据各种实施例，p型掺杂子层的浓度可以在大约每cm3 1015个p掺杂剂原子到大约每cm3 1018个p掺杂剂原子的范围内，例如在大约每cm31016个p掺杂剂原子到大约每cm3 1017个p掺杂剂原子的范围内。换言之，p型掺杂子层的p掺杂剂的浓度可以在大约每cm3 1015个p掺杂剂原子到大约每cm3 1018个p掺杂剂原子的范围内，例如在大约每cm3 1016个p掺杂剂原子到大约每cm3 1017个p掺杂剂原子的范围内。p掺杂剂原子的浓度可以指代衬底的表面，例如在到衬底的表面的投影中。
可以使用p型掺杂子层作为减薄停止件，例如作为蚀刻停止件。使用p型掺杂子层可以提供用于形成掩埋层的化学元素(例如碳或氮中的至少一项)注入浓度的减小。
根据各种实施例，方法可以提供形成掩埋层。掩埋层可以是温度稳定的。替选地或者另外地，掩埋层可以提供以下中的至少一项：减薄停止件或阻挡物。可选地，方法可以包括在衬底上方形成外延层。可选地，方法可以包括在以下中的至少一项形成一个或多个电路部件：在衬底中或者在衬底上方，例如在外延层中或者在外延层上方。一个或多个电路部件可以包括一个或多个功率电路部件、例如一个或多个功率晶体管或者可以由其形成。可选地，方法可以包括在减薄衬底(例如使用蚀刻，例如干法蚀刻或湿法蚀刻中的至少一项)之后至少部分(换言之，部分地或者完全地)去除掩埋层。可选地，例如在形成掩埋层之后，方法还可以包括另外的处理步骤(如例如背面注入和随后的退火步骤)。
部分去除掩埋层可以包括去除掩埋层的至少一部分(例如子层)。去除掩埋层的至少一部分可以包括暴露掩埋层104的另外的部分(例如另外的子层)(参见例如图11C)。部分去除掩埋层可以包括暴露衬底的背面(例如如果掩埋层中形成有开口)。
替选地或者另外地，至少部分去除掩埋层可以包括完全去除掩埋层。完全去除掩埋层可以包括暴露衬底的部分(例如完全)。
可选地，方法可以包括在其被减薄的侧(衬底的背面，也称为第二侧)电接触衬底(换言之提供到衬底的欧姆接触)。可以形成与覆盖层(包括以下中的至少一项：衬底的第一部分；外延层)、掩埋层的子层中的至少一项物理接触的电接触。
图1A、图1B和图1C分别图示根据各种实施例的方法。方法可以包括在100a提供具有第一侧102a和与第一侧102a相对的第二侧102b的衬底102。第一侧102a和第二侧102b可以理解为一般的侧，不仅适用于衬底102。在第一侧102a，衬底102可以包括主处理表面。方法可以包括在100b通过处理衬底102的第一侧102a而在衬底102中或者衬底102上方中的至少一项形成掩埋层104，其中掩埋层104包括化学元素(例如碳或氮中的至少一种)或者由化学元素形成。掩埋层104可以接近衬底102的第一侧102a。
例如，处理衬底102的第一侧102a可以包括布置衬底102(其中第一侧102a指向(换言之面对)第一处理区域)并且使用由第一处理区域提供的第一处理来形成掩埋层104。第一处理可以被配置成传送化学元素(例如碳或氮中的至少一项)到衬底102中或者到衬底102上方中的至少一项。
例如，第一处理可以包括离子注入处理(参见例如图4B)或者可以由其形成，离子注入处理被配置成向衬底102中注入化学元素的离子，例如碳离子或氮离子中的至少一项，例如使用化学元素的离子辐照衬底102(例如在第一侧102a)。换言之，可以将衬底102的第一侧102a暴露于包括化学元素的离子(例如碳离子或氮离子中的至少一种)的离子流。可选地，向衬底102中注入离子可以包括在衬底中形成多个沟槽(参见例如图7B)以及通过多个沟槽向衬底102中注入比衬底102具有更大电负性的化学元素的离子。
如果形成掩埋层104包括向衬底中注入离子，则覆盖掩埋层104的层106(覆盖层106)可以包括衬底102的第一部分或者由其形成。
覆盖层106的厚度(例如衬底102的第一部分的厚度)可以在大约50nm到大约500nm的范围内，例如在大约100nm到大约250nm的范围内。掩埋层104的厚度可以在大约10nm到大约100nm的范围内，例如在大约20nm到大约50nm的范围内。
替选地或者另外地，第一处理可以包括沉积处理(例如溅射、等离子沉积或原子层沉积)，其被配置成将包括化学元素(例如碳或氮中的至少一项)的第一材料沉积到衬底102中或者到衬底102上方的至少一项。向衬底102中沉积第一材料可以包括在衬底102中形成多个沟槽(参见例如图7B)并且在多个沟槽中布置第一材料。在衬底102上方沉积第一材料可以包括在第一侧102a在衬底102的表面上方布置第一材料，例如在主处理表面上方。第一材料可以包括化学元素(例如碳或氮中的至少一项)，例如包括固态化合物或者由固态化合物形成，例如氮化物(例如氮化硅——SiN)或碳化物(例如碳化硅——SiC)中的至少一项。例如，第一材料可以包括施主材料或者由施主材料形成，例如向衬底102贡献化学元素(例如碳或氮中的至少一项)，例如在被激活的情况下，例如将第一材料加热至贡献温度。
可选地，第一处理可以包括被配置成在衬底102上方、例如在掩埋层104上方沉积第二材料的沉积处理(例如，如果存在多个沟槽，则填充多个沟槽)。第二材料可以包括衬底102的材料、例如衬底102的半导体材料(例如硅)或者由其形成。第二材料可以外延形成在衬底上方(换言之，可以形成外延层)。短语“外延”可以理解为与衬底102的晶体的方向有关。如果层或材料的晶体的方向与衬底102的晶体的方向在相同的结构方向，则层或材料可以是外延的。如果衬底102和第二材料包括相同的材料，则第一处理可以被配置成在衬底102上方同质形成第二材料。
如果形成掩埋层104包括在衬底102上方沉积第二材料，则覆盖掩埋层104的层106可以包括第二材料或者由其形成。
另外，方法可以包括在100c从衬底102的第二侧102b减薄衬底102，其中减薄在掩埋层104处停止。
减薄衬底102可以包括布置第二衬底102(其中衬底102的第二侧102b指向第二处理区域)且使用由第二处理区域提供的第二处理来减薄衬底102，其中第二处理被配置成在掩埋层104处停止。第二处理可以包括蚀刻处理或者由其形成。
减薄衬底102(例如使用第二处理)可以包括从衬底102的第二侧102b蚀刻衬底102(换言之蚀刻衬底102的第二侧102b)。可选地，例如如果(参见例如图7C)掩埋层104包括开口504o，蚀刻可以被配置为各向异性蚀刻(这可以更加可靠地在掩埋层104处停止减薄)。从衬底102的第二侧102b减薄衬底102(例如使用第二处理)可以包括使用蚀刻剂，蚀刻剂被配置成比掩埋层104的固态化合物(例如掩埋层104的碳化物或氮化物中的至少一项)更快地蚀刻衬底102的材料(例如衬底的半导体)。例如，从衬底102的第二侧102b减薄衬底102可以包括使用蚀刻剂，掩埋层104基本上对于该蚀刻剂是惰性的(部分惰性或者完全惰性)。
根据各种实施例，蚀刻剂可以包括以下中的至少一项或者由其形成：碱性蚀刻剂(例如包括无机蚀刻剂或者有机蚀刻剂中的至少一项)或者具有氧化剂的酸性蚀刻剂，例如基于氢氟酸(HF)/硝酸(HNO3)的。
在减薄衬底102之后，覆盖层106和掩埋层104中的至少一项可以保留。覆盖层106可以包括以下中的至少一项或者由其形成：衬底102的第一部分；第二材料，例如具有外延层的形式(参见例如图11A)。
可选地，方法可以包括至少部分去除掩埋层104。在至少部分去除掩埋层104之后，至少覆盖层106可以保留。
根据各种实施例，蚀刻可以包括以下中的至少一项：研磨、化学机械抛光、湿法蚀刻、电化学蚀刻、干法蚀刻、离子蚀刻(例如反应离子蚀刻)。
图2A、图2B和图2C分别图示根据各种实施例的方法。方法可以包括在200a中在以下中的至少一项形成包括化学元素(例如碳或氮中的至少一项)的掩埋层104：在衬底102中或者在衬底102上方。形成掩埋层104可以类似于以上描述的方法(参见例如步骤100b)中的那样而被配置。掩埋层104可以接近衬底102的第一侧102a。
方法还可以包括在200b中减薄衬底102，其中减薄在掩埋层104处停止。减薄衬底102可以类似于以上描述的方法(参见例如步骤100c)中的那样。方法还可以包括在200c中在减薄衬底102之后至少部分去除(例如部分或者完全)掩埋层104。换言之，可以去除掩埋层104的至少一部分(例如子层)。至少部分去除掩埋层104可以包括暴露覆盖层106的表面，例如在覆盖层106的第二侧102(取向为类似于衬底102的第二侧102b)。例如，部分去除掩埋层104可以包括打开掩埋层104。
图3A、图3B和图3C分别图示根据各种实施例的方法。方法可以包括在300a中形成层装置，层装置包括衬底102、在衬底102上方的外延层302、以及在以下中的至少一项的掩埋层104：在衬底102中或者在衬底102与外延层302之间。掩埋层104可以接近面对外延层302的衬底102的第一侧102a。
根据各种实施例，形成层装置可以包括形成包括化学元素(例如碳或氮中的至少一项)的掩埋层104。形成掩埋层104可以类似于以上描述的方法(参见例如步骤100b)中的那样而被配置。
如果掩埋层104布置在衬底102中，则可以在掩埋层104与外延层302之间布置衬底102的第一部分602a。如果掩埋层104布置在衬底102与外延层302之间，则可以将衬底102布置成与外延层302相对。外延层302以及衬底102的第一部分602a中的至少一项可以作为覆盖层106来覆盖掩埋层104。
替选地，掩埋层104可以形成在外延层302中，例如使用离子注入(参见图4B)，例如在掩埋层104上方形成另外的层508(参见图5B)之前。这可以减小或抑制原子从衬底102到形成在掩埋层104(例如作为另外的层508的部分)上方的电活动区域中的扩散。掩埋层104到衬底102与外延层302之间的界面的距离仍然可以导致一些原子从掩埋层104与界面之间的区域扩散到电活动区域中。
例如，形成层装置可以包括形成层(先于形成外延层302)，例如在衬底102上方；以及，在该层上方形成外延层302以掩埋该层，换言之，从该层形成掩埋层104。可以使用第一材料来形成该层，例如通过在衬底102上或上方沉积第一材料。层可以包括化学元素(例如碳或氮中的至少一项)或者由其形成。外延层302可以与掩埋层104物理接触。
替选地，形成层装置可以包括在衬底102中形成掩埋层104以及在衬底102上方形成外延层302，其例如与衬底102物理接触。在这种情况下，衬底102的第一部分602a可以在掩埋层104与外延层302之间。在衬底102中形成掩埋层104可以包括以下中的至少一项：在衬底102中注入离子；形成多个沟槽704(参见图7B和7C)。
方法还可以包括在300b中减薄衬底102，其中减薄在掩埋层104处停止，包括去除衬底102的第二部分602b。减薄衬底102可以类似于以上描述的方法(参见例如步骤100c)中的那样。方法可选地可以包括在减薄之后在300c中至少部分(例如部分或完全)去除掩埋层104。至少部分去除掩埋层104可以类似于以上描述的方法(参见例如步骤200c)中的那样。替选地或者另外地，去除掩埋层104可以包括离子束铣削。
外延层302的厚度302d可以在大约50nm到大约500nm的范围内，例如在大约100nm到大约250nm的范围内。掩埋层104(相应地，和该层)的厚度可以在大于10nm到大约100nm的范围内，例如在大约20nm到大约50nm的范围内。
图4A、图4B和图4C分别图示根据各种实施例的方法的细节。
根据各种实施例，提供衬底102在400a中可以包括提供衬底102(例如晶片)，衬底102包括例如各种类型的半导体材料或者由其制成(换言之由其形成)，包括IV族半导体(例如硅或锗)、化合物半导体，例如III-V族化合物半导体(例如砷化镓)或者其他类型，包括III族半导体、V族半导体或聚合物。在一个实施例中，衬底102由硅(掺杂或者非掺杂)制成。在一个替选实施例中，衬底102是绝缘体上硅(SOI)晶片。作为替选，可以使用任何其他合适的半导体材料用于衬底102，例如半导体化合物材料，诸如磷化镓(GaP)、磷化铟(InP)，但是也可以是任意合适的三元半导体化合物材料或四元半导体化合物材料，诸如砷化铟镓(InGaAs)。
根据各种实施例，形成掩埋层104在400b中可以包括使用离子注入。对于离子注入，可以使用化学元素(例如碳或氮中的至少一项)的离子辐照402衬底102。可选地，可以通过覆盖层106注入化学元素的离子。覆盖层106可以包括以下中的至少一项或者由其形成：衬底102的第一部分602a；第二材料，例如具有外延层的形式。例如，第一处理区域可以包括离子源。例如，如果衬底的材料包括硅或者由硅形成(例如如果衬底102包括硅或者由硅形成)，则所注入的化学元素的离子可以形成固态化合物，例如氮化硅(SixNy，例如Si3N4)或碳化硅(SiCx,，例如SiC)中的至少一项。换言之，掩埋层104可以包括固态化合物或者由固态化合物形成，固态化合物包括Si3N4或SiC中的至少一项或者由其形成。
根据各种实施例，对于氮化硅(SixNy)，值x可以在大约2到大约4的范围内。替选地或者另外地，对于SixNy，值y可以在大约3到大约5的范围内。
根据各种实施例，对于碳化硅(SiCx)，值x可以在大约0.5到大约2的范围内。
根据各种实施例，化学元素的离子可以被配置成与衬底的材料(例如基质材料)化学反应以形成在化学性质或物理性质中的至少一项中不同于衬底的材料(例如基质材料)的固态化合物。例如，固态化合物(固体状态化合物)的硬度可以大于衬底的硬度。替选地或者另外地，固态化合物的抗蚀刻剂性可以大于衬底102的抗蚀刻剂性(关于用于减薄衬底102的蚀刻剂)。例如，如果衬底包括除了硅之外的其他材料，则可以使用不同于碳离子或氮离子的其他离子辐照402衬底102。
化学元素(例如碳或氮中的至少一项)的穿透深度可以定义覆盖层106的厚度106d。化学元素的离子(包括碳离子或氮离子中的至少一项)的注入能量(可以理解为动能)越大，穿透深度可以越大。
例如，覆盖层106的厚度106d可以基本上等于穿透深度。说明性地，穿透深度104d可以包括平均值以及平均值周围的空间分布。空间分布可以定义掩埋层104的厚度。
覆盖层106的厚度可以在大约50nm到大约500nm的范围内，例如在大约100nm到大约250nm的范围内。掩埋层104的厚度可以在大约10nm到大约100nm的范围内，例如在大约20nm到大约50nm的范围内。
可选地，根据各种实施例的每个方法可以包括在400c中例如先于减薄衬底102对衬底102、覆盖层106或掩埋层104中的至少一项回火。根据各种实施例，例如先于减薄衬底102对衬底102、覆盖层106或掩埋层104中的至少一项回火可以包括一个或多个回火步骤或者由其形成。
回火可以包括将区域406加热到(相应层的)转变温度之上，区域406包括覆盖层106或掩埋层104中的至少一项或者由其形成。例如，回火可以包括加热以下中的至少一项：覆盖层106(例如衬底的第一部分602a或者外延层302中的至少一项)或者掩埋层104。例如，回火可以包括将加热区域406加热到区域406的转变温度之上，例如固态-液态转变温度或者玻璃转变温度(说明性地，熔化)。例如，可以被加热到其转变温度之上的区域406可以具有在大约100nm到大约800nm的范围内、例如在大约300nm到大约500nm的范围内、例如大约400nm的厚度406d。
对衬底102回火可以包括使用激光404(例如由激光源提供)。例如，第一处理区域可以包括激光源。加热外延层302可以提供以下中的至少一项：改善外延层302的质量；减少外延层302的缺陷。加热衬底102的第一部分602a可以提供以下中的至少一项：减少衬底102的第一部分602a的缺陷(例如由离子辐照引起)；或者关闭或填充衬底102的第一部分602a中的多个沟槽704。加热掩埋层104可以提供激活掩埋层104。可以通过一个或多个回火步骤中的至少一个回火步骤来对每个层回火。
激光404可以被配置成具有在大约300nm到大约500nm的范围内、例如大约400nm的穿透深度。
图5A和图5B分别图示根据各种实施例的方法的细节。
根据各种实施例，形成掩埋层104可以在500a中包括在衬底102上方形成层504。在衬底102上方形成层504可以包括在衬底102上方沉积502第一材料。层504(相应地，例如第一材料)可以包括化学元素的施主材料、例如碳施主或氮施主中的至少一项，或者可以由其形成。替选地或者另外地，层504(相应地，例如第一材料)可以包括具有半导体和电负性比半导体大的化学元素的固态化合物，或者可以由其形成。固态化合物可以包括半导体碳化物/氮化物或者由其形成，例如包括氮或碳中的至少一项和半导体，例如半导体的碳化物(半导体碳化物)或者半导体的氮化物(半导体氮化物)中的至少一项。例如，第一处理区域可以包括被配置成沉积第一材料的沉积源。
形成层504可以包括使用物理气相沉积(PVD)或化学气相沉积(CVD)中的至少一项。物理气相沉积可以包括以下中的至少一项或者由其形成：溅射、电子束蒸发、激光沉积、热蒸发。可选地，可以使用被配置成形成等离子体的等离子源来辅助物理气相沉积。化学气相沉积还可以包括原子层沉积或者由其形成。可选地，可以使用被配置成形成等离子体的等离子源来辅助化学气相沉积(也称为等离子增强的化学气相沉积)。
根据各种实施例，可以对施主材料回火(例如使用类似于400c的回火步骤)以将化学元素(例如碳或氮中的至少一项)转移到衬底102中。如果层504包括施主材料(说明性地，用于化学元素的源，例如碳或氮中的至少一项)，则例如在形成掩埋层104之后剩余的施主材料(在向衬底102中转移化学元素、例如碳或氮中的至少一项之后)可以被去除。
根据各种实施例，形成掩埋层104在500b中可以包括在层504上方形成另外的层508以掩埋层504。换言之，可以通过在层504上方形成另外的层508而从层504形成掩埋层104。
在层504上方形成另外的层508可以包括在层504上方沉积506第二材料。另外的层508(相应地，例如第二材料)可以包括半导体材料或者由其形成，例如衬底102的材料。另外的层508可以外延形成以形成外延层302(参见图3A)。
形成另外的层508可以包括使用物理气相沉积(PVD)或化学气相沉积(CVD)中的至少一项。换言之，第二处理区域可以包括PVD源或CVD源中的至少一项。
图5C图示根据各种实施例的方法的细节。
根据各种实施例，可以在外延层302中形成掩埋层104，例如使用离子注入(参见图4B)。可选地，在500c中，可以在掩埋层104上方形成另外的层508，例如在包括掩埋层104的外延层302上方。这可以减小或抑制原子从衬底102向另外的层508中扩散，例如向形成在另外的层508中的至少一个电路部件606中扩散(参见图6C)。掩埋层104到衬底102与外延层302之间的界面556的距离仍然可能导致一些原子从掩埋层104与界面556之间的区域扩散到另外的层508中。
图6A、图6B和图6C分别图示根据各种实施例的方法的细节。
根据各种实施例，形成掩埋层在600a中可以包括形成层装置。层装置可以包括以下各项或者由其形成：衬底102、在衬底102上方的外延层、以及在衬底102中并且在衬底102与另外的层508(包括外延层302或者由其形成)之间的掩埋层104。衬底102可以包括布置在另外的层508与掩埋层104之间的第一部分602a以及与第一部分602a相对布置的第二部分602b(在掩埋层104的相对侧)。
减薄衬底102在600b中可以包括去除衬底102的第二部分602b。减薄衬底102可以包括至少部分暴露第二侧102b的掩埋层104。
可选地，根据各种实施例的每个方法可以包括在600c中在以下中的至少一项形成至少一个电路部件606(一个或多个电路部件606)：在另外的层508中或者在另外的层508上方。形成至少一个电路部件606可以包括以下中的至少一项：掺杂另外的层508的区域、金属化另外的层508、在另外的层508上方形成层、在另外的层508中形成沟槽。
形成至少一个电路部件606可以先于至少部分去除掩埋层104或者可以在至少部分去除掩埋层104之后。形成至少一个电路部件606可以包括在第一侧102a处理另外的层508。另外的层508(例如外延层508)的厚度可以在大约1微米(μm)到大约200微米的范围内、例如在大约5微米到大约200微米的范围内，例如用于在另外的层508中形成一个或多个电气电路元件。
根据各种实施例，可以在另外的层508中形成一个或多个电路部件606(电气电路部件，例如功率器件)。例如，一个或多个电路部件606可以包括以下中的至少一种或者由其形成：一个或多个绝缘栅双极型晶体管(IGBT)、一个或多个二极管、一个或多个功率MOSFET(金属氧化物半导体场效应晶体管)、或者一个或多个晶体管。可选地，可以在另外的层508中形成其他电气器件或者一个或多个电路中的至少一种。
可选地，根据各种实施例的每个方法可以包括在600c中通过处理衬底102的第二侧而形成导电层(未示出，也参见图9C)，例如金属化，例如在至少部分去除掩埋层104之后。
可选地，可以形成一个或多个过孔606v用于一个或多个贯通接触(throughcontact)。一个或多个过孔606v可以延伸通过以下中的至少一项：衬底102的剩余部分602a、外延层302、掩埋层或者另外的层508。替选地或者另外地，一个或多个过孔606v可以从至少一个电路部件606延伸到与至少一个电路部件606相对的第二侧102b。换言之，一个或多个贯通电接触可以实现背面接触。
可以使用导电材料(例如金属，例如铜)填充一个或多个过孔606v。导电材料可以形成一个或多个贯通电接触。导电材料可以在以下中的至少一项上提供电接触区域：第一侧102a或者第二侧102b。替选地或者另外地，导电材料可以电接触至少一个电路部件606。
图7A、图7B和图7C分别图示根据各种实施例的方法的细节。
形成掩埋层104在700a中可以包括在衬底102上方形成掩模结构。掩模结构702可以包括暴露衬底102的多个开口702o。掩模结构702可以包括以下中的至少一项或者由其形成：有机材料(例如树脂、聚合物)或者无机材料(例如二氧化硅、氮化硅)。
形成掩埋层104在700b中可以包括在衬底102中形成多个沟槽704。形成多个沟槽704可以包括使用蚀刻，例如干法蚀刻或湿法蚀刻中的至少一项。多个沟槽704可以从通过开口702暴露的衬底的区域延伸到衬底102中。多个沟槽704的深度704d可以在大约1μm到大约10μm的范围内，例如在大约2μm到大约6μm的范围内。例如，多个沟槽704可以形成在衬底102的第一部分602a中(接近第一侧102a)。
形成掩埋层104在700c中可以包括在衬底102中形成层504。在衬底102中形成层504可以包括在多个沟槽704中沉积502第一材料。层504(相应地，例如第一材料)可以包括化学元素的施主材料或者由其形成，例如碳施主或氮施主中的至少一项。另外地或者替选地，层504(相应地，例如第一材料)可以包括固态化合物或者由其形成，例如包括半导体和化学元素(例如氮或碳中的至少一项)，例如半导体的碳化物或者半导体的氮化物中的至少一项。例如，第一处理区域可以包括例如被配置成提供第一材料的沉积源。
替选地或者另外地，为了在多个沟槽704中沉积502第一材料，形成掩埋层104在700c中可以包括例如通过多个沟槽704向衬底102中注入化学元素的离子，例如碳离子或氮离子中的至少一项。例如，第一处理区域可以包括离子源，其例如被配置成提供化学元素的离子(例如碳离子或氮离子中的至少一项)。
层504可以包括多个分段504s，多个分段504s中的每个分段可以布置成接近多个沟槽704中的一个沟槽的底部区域。为了形成层504，可以使用掩模结构702作为以下中的至少一项：注入掩模或剥离掩模。注入掩模可以定义化学元素的离子辐照衬底102的区域。换言之，掩模结构702的开口702o可以定义衬底102可以被化学元素的离子辐照的区域。换言之，掩模结构702的开口702o可以将衬底102暴露于使用化学元素的离子的辐照。剥离掩模可以定义第一材料可以沉积在其上的衬底102的区域。换言之，剥离结构702的开口702o可以将衬底102暴露于第一材料的沉积。掩模结构702的开口702o周围的区域可以遮蔽衬底102(衬底102的下面的区域)(例如，在多个沟槽704之间的衬底102的区域)使其免于暴露于以下中的至少一项：使用第一材料的沉积或者使用化学元素的离子的辐照。
多个沟槽704中的每个沟槽的位置和宽度可以定义层504的每个分段504s的位置和宽度。多个沟槽之间的衬底102的区域可以定义层504的开口504o的位置和宽度。
图8A、图8B和图8C分别图示根据各种实施例的方法的细节。
形成掩埋层104在800a中可以包括从衬底102去除掩模结构702。从衬底102去除掩模结构702可以包括暴露衬底102在第一侧102a的表面102s。
形成掩埋层104在800b中可以包括在衬底102上方形成另外的层508(包括外延层302或者由其形成)以掩埋层504(换言之，从层504形成掩埋层104)。形成另外的层508可以包括使用另外的层508的材料(例如衬底的材料)填充多个沟槽704，例如外延。层508的分段504s和开口504o可以是掩埋层104的分段504s和开口504o。另外的层508可以形成为与衬底102物理接触，例如在第一侧102a与衬底102的表面102s物理接触。
根据各种实施例，可以使用横向或垂直外延(例如硅)沉积中的至少一项来填充多个沟槽704，其中横向外延沉积(例如硅生长)可以增加填充多个沟槽704(例如在多个沟槽704中的每个沟槽的上部中)的材料的晶体质量。
替选地，填充多个沟槽704可以包括加热衬底102(例如衬底102的第一部分602a)或者由其形成。换言之，可以通过加热衬底102(例如衬底102的第一部分602a)去除多个沟槽704。加热衬底102、例如衬底102的第一部分602a可以包括使用激光。可以通过加热衬底102来至少部分熔化衬底102的第一部分602a。例如，通过在含氢气氛中加热衬底102，可以通过(例如硅)层例如在多个沟槽704的上部部分中部分填充多个沟槽704，其中腔可以保持在(例如硅)层与多个沟槽704中的每个沟槽的底部之间(根据所谓的Venecia处理)。
可选地，对衬底102回火在800c中可以包括加热掩埋层104，例如使得掩埋层104的温度可以保持低于以下至少一项的转变温度：掩埋层104(换言之，掩埋层104的材料)或者衬底(换言之，衬底的材料)。加热掩埋层104可以包括减小掩埋层104的开口504o的大小或者掩埋层104的开口504o的数目中的至少一项。替选地或者另外地，加热掩埋层104可以包括形成固态化合物，固态化合物包括衬底102的材料以及化学元素(例如碳或氮中的至少一项)，例如衬底102的材料的氮化物或者衬底102的材料的碳化物。换言之，加热掩埋层104可以包括在掩埋层104中形成氮化物或碳化物中的至少一项。
例如，加热掩埋层104可以包括激活掩埋层104，例如激活以下中的至少一项的重新布置：掩埋层104的原子的位置(用于减小掩埋层104的开口504o的大小或者掩埋层104的开口504o的数目中的至少一项)或者掩埋层104的原子的化学键(用于在掩埋层104中形成固态化合物，例如氮化物或碳化物中的至少一项)。激活掩埋层104可以包括激活掩埋层104的原子的扩散用于重新布置掩埋层104的原子的位置。替选地或者另外地，激活掩埋层104可以包括激活掩埋层104的原子的扩散用于使掩埋层104的(化学)成分均质化。
掩埋层104可以包括例如在均质化之后的成分梯度，例如包括掩埋层104的中央区域(例如中央子层)中的化学元素(例如碳或氮中的至少一项)的第一浓度以及掩埋层104的界面处的化学元素(例如碳或氮中的至少一项)的第二浓度。
对衬底102回火可以包括使用激光404(例如由激光源提供)或合适的熔炉中的至少一项。例如，第一处理区域可以包括激光源。替选地或者另外地，对衬底102回火可以包括使用热源(被配置成提供热能)并且向衬底102传送热能。例如，第一处理区域可以包括热源。
可选地，减小掩埋层104的开口504o的大小或者掩埋层104的开口504o的数目中的至少一项可以包括形成连续的掩埋层104(换言之，从该层去除开口504o)。换言之，掩埋层104的原子可以在横向方向上扩散到开口504o中(换言之，通过扩散)。
图9A、图9B和图9C分别图示根据各种实施例的方法的细节。
减薄衬底102在900a中可以包括至少部分暴露掩埋层104(例如通过去除衬底102的第二部分602b)。如果掩埋层104包括开口504o，则减薄衬底102还可以包括暴露布置在掩埋层104的开口504o中的衬底102的部分。
至少部分去除掩埋层104在900b中可以包括暴露以下中的至少一项：衬底102的第一部分602a或者另外的层508。
可选地，形成至少一个电路部件606(一个或多个电路部件606)可以包括在900c中通过例如在至少部分去除掩埋层104之后处理衬底102的第二侧102b来形成导电层902(例如包括金属化或者由其形成)。导电层902可以基本上覆盖以下中的至少一项的暴露的表面：在第二侧102b的衬底102的第一部分602a或者另外的层508。导电层902可以电耦合(例如电连接)到至少一个电路部件606。
可选地，可以形成一个或多个过孔606v用于一个或多个电气贯通接触。一个或多个过孔606v可以延伸通过衬底102、层装置、外延层302或另外的层508中的至少一项。替选地或者另外地，一个或多个过孔606v可以从至少一个电路部件606延伸到与至少一个电路部件606相对的侧。一个或多个过孔606v可以填充有导电材料，例如金属，例如铜。导电材料可以形成一个或多个贯通电接触。导电材料可以电接触以下中的至少一项：至少一个电路部件606或者导电层902。可选地，导电层902可以被结构化以形成一个或多个接触垫。
图10A、图10B和图10C分别图示根据各种实施例的方法的细节。
形成掩埋层104可以包括在1000a中形成掩埋层104的至少两个子层104a、104b。至少两个子层104a、104b(包括第一子层104a和第二子层104b)可以彼此远离。
例如，方法可以包括：通过沉积第一材料而在衬底102上方形成掩埋层104的第一子层104a；例如通过沉积第二材料在掩埋层104的第一子层104a上方形成中间层902；通过沉积第三材料而在中间层902上方形成掩埋层104的第二子层104b；以及覆盖掩埋层104的第二子层104b(例如通过形成覆盖层106)。换言之，中间层902可以布置在掩埋层104的第一子层104a与掩埋层104的第二子层104b之间。覆盖掩埋层104的第二子层104b可以包括在掩埋层104的第二子层104b上方形成另外的层508(包括外延层302或者由其形成)或者由其形成。换言之，覆盖掩埋层104的第二子层104b可以包括在掩埋层104的第二子层104b上方形成覆盖层106。第三材料可以包括p掺杂剂施主材料或者含p掺杂剂的半导体材料(例如，p型掺杂半导体)或者由其形成。
替选地，方法可以包括通过向衬底102中注入第一离子而在衬底中形成掩埋层104的第一子层104a；以及通过向衬底102中注入第二离子而在掩埋层104的第一子层104a上方并且在衬底102中形成掩埋层104的第二子层104b。第二离子可以包括p掺杂剂离子或者由其形成。第一离子可以包括化学元素的离子(例如碳离子或氮离子中的至少一项)或者由其形成。向衬底102中注入第一离子可以包括使用第一注入能量(第一离子的动能)，并且向衬底102中注入第二离子可以包括使用第二注入能量(第二离子的动能)，其中第一注入能量小于第二注入能量。第一注入能量与第二注入能量的差异可以被配置成在掩埋层104的第一子层104a与掩埋层104的第二子层104b之间形成中间层902。
掩埋层104的第二子层104b(也称为p型掺杂子层)可以包括与衬底102的半导体(或者衬底102的半导体的至少一个原子)来自不同(较低)族的杂质原子(掺杂剂)。杂质原子可以代替衬底102的半导体的原子，其比杂质原子来自较高的族。例如，如果衬底102包括IV族半导体或者由其形成，则杂质原子可以是III族原子，如硼。
掩埋层104的第一子层104a可以包括化学元素(例如碳或氮中的至少一项)。例如，掩埋层104的第一子层104a可以包括固态化合物、例如半导体碳化物或者半导体氮化物，或者可以由其形成。
在一个替选实施例中，掩埋层104的第一子层104a的位置与掩埋层104的第二子层104b的位置可以互换。
在一个替选实施例中，形成掩埋层104可以包括在1000b中形成掩埋层104的至少两个子层104a、104b，其中至少两个子层104a、104b(包括第一子层104a和第二子层104b)可以彼此物理接触。形成掩埋层104的第一子层104a和掩埋层104的第二子层104b可以如1000a中被配置，其中中间层902被排除在外。
根据各种实施例，形成掩埋层104可以包括在1000c中形成掩埋层104的至少三个子层104a、104b、104c(例如包括第一子层104a、第二子层104b和第三子层104c)。掩埋层104的第二子层104b可以布置在掩埋层104的第一子层104a与掩埋层104的第三子层104c之间。形成掩埋层104的第一子层104a和掩埋层104的第二子层104b可以类似于1000a或1000b被配置。形成掩埋层104的第三子层104c可以包括在衬底102与掩埋层104的第二子层104b之间布置第一材料或者向衬底102中注入第一离子，类似于针对掩埋层104的第一子层104a所描述的那样。
例如，可以先于掩埋层104的第二子层104b而形成掩埋层104的第一子层104a和掩埋层104的第三子层104c，例如二者都包括化学元素(例如碳或氮中的至少一项，例如二者都包括碳化物或氮化物中的至少一项)。掩埋层104的第一子层104a和掩埋层104的第三子层104c可以被形成为在其之间具有中间层902(类似于1000a)。可以通过向中间层902中注入第二离子来形成掩埋层104的第二子层104b。第二注入能量可以被配置成在掩埋层104的第一子层104a与掩埋层104的第三子层104c之间形成掩埋层104的第二子层104b。
在一个替选实施例中，掩埋层104的第一子层104a和掩埋层104的第二子层104b的位置中的至少一项可以互换；掩埋层104的第一子层104a和掩埋层104的第三子层104c的位置可以互换；掩埋层104的第二子层104b和掩埋层104的第三子层104c的位置可以互换。
中间层902、掩埋层104的第一子层104a、掩埋层104的第二子层104b或者掩埋层104的第三子层104c中的至少一项的厚度可以在大约5nm到大约100nm的范围内，例如在大约5nm到大约50nm的范围内，例如在大约5nm到大约20nm的范围内。
图11A、图11B和图11C分别图示根据各种实施例的方法的细节。
形成掩埋层104可以包括在1100a中在第一侧102a形成覆盖层106(包括外延层302或者由其形成)。覆盖层106可以包括另外的层508或者由其形成。可选地，覆盖层106可以包括衬底的第一部分602a。掩埋层104可以包括掩埋层104的至少第一子层104a或者由其形成。可选地，掩埋层104可以包括掩埋层104的第二子层104b。可选地，掩埋层104可以包括掩埋层104的第三子层104c。
减薄衬底在1100b中可以包括暴露掩埋层104的第一子层104a，包括去除衬底的第二部分602b。。
掩埋层104的第一子层104a和掩埋层104的第二子层104b中的至少一项可以包括以下或者由其形成：具有半导体或化学元素(例如碳或氮中的至少一项)的固态化合物(例如碳化物/氮化物化合物)，例如包括半导体氮化物或者半导体碳化物中的至少一项或者由其形成。掩埋层104的第二子层104b可以包括以下或者由其形成：具有p掺杂剂(例如硼)的p型掺杂半导体，例如包括半导体材料和p掺杂剂中的至少一项或者由其形成。
至少部分去除掩埋层104可以包括在1100c中去除掩埋层104的第一子层104a。在掩埋层104包括掩埋层104的第二子层104b的情况下，至少部分去除掩埋层104可以包括暴露掩埋层104的第二子层104b。换言之，部分去除掩埋层104可以在掩埋层104的第二子层104b处停止。去除掩埋层104的第一子层104a可以包括蚀刻掩埋层104。去除掩埋层104的第一子层104a可以包括使用蚀刻剂，蚀刻剂被配置成比掩埋层104的第二子层104b的材料(例如p型掺杂半导体)更快地蚀刻掩埋层104的第一子层104a的材料(例如固态化合物)。
去除掩埋层104的第一子层104a并且减薄衬底可以包括使用相同的工艺，例如相同的蚀刻剂。减薄衬底并且从衬底的第二侧102b部分去除掩埋层104(例如使用第二处理)可以包括使用蚀刻剂，蚀刻剂被配置成比掩埋层104的第二子层104b的材料(例如p型掺杂半导体)更快地蚀刻掩埋层104的第一子层104a的材料(例如固态化合物)和衬底的材料(例如衬底的半导体)。
可选地，方法可以包括在第二侧在掩埋层104的第二子层104b上方形成导电层(参见例如图9C)。
如果掩埋层104包括掩埋层104的第三子层104c，则掩埋层104的第三子层104c可以保留在掩埋层104的第二子层104b与覆盖层106之间，例如在掩埋层104的第二子层104b与另外的层508之间，例如在掩埋层104的第二子层104b与衬底的第一部分602a之间。
掩埋层104的第二子层104b可以包括p型掺杂子层(p型掺杂半导体子层)或者由其形成。根据各种实施例，第二子层104b可以包括高度p型掺杂子层或者由其形成。
另外，下面将描述各种实施例。
根据各种实施例，掩埋层可以包括以下中的至少一项：碳、氮或者与衬底相比对减薄具有更大抵抗性(物理抵抗性或化学抵抗性中的至少一项)的固态化合物。
根据各种实施例，掩埋层的电负性可以大于衬底的电负性(例如掩埋层可以包括与衬底的原子相比具有更高电负性的原子)。
根据各种实施例，可以将区域或材料(例如化学元素、衬底102、掩埋层104)的电负性理解为描述区域或材料的原子朝着其自身吸引电子(或电子密度)的趋势的化学性质。电负性受到其原子序数(区域或材料的原子序数)以及其价电子与带电原子核的距离两者的影响。区域或材料的相关联的电负性越高，区域或材料的化学元素或化合物朝着其吸引越多的电子。
根据各种实施例，一种方法可以包括：布置衬底，其中衬底的第一侧指向第一处理区域；使用由第一处理区域提供的第一处理来形成掩埋层，其中第一处理被配置成向衬底中或者衬底上方中的至少一项传送化学元素(例如碳或氮中的至少一项)；布置衬底，其中衬底的第二侧指向第二处理区域，其中第二侧与第一侧相对；使用由第二处理区域提供的第二处理来减薄衬底，其中第二处理被配置成在掩埋层处停止。
根据各种实施例，一种方法可以包括：在衬底中或者衬底上中的至少一项形成包括化学元素(例如碳或氮中的至少一项)的层；在层上方形成外延层，其中层到衬底的第一侧的第一距离实质上小于层到衬底的与第一侧相对的第二侧的第二距离(换言之，层可以接近第一侧)；通过使用层作为蚀刻阻挡件蚀刻第二侧来减薄衬底。
根据各种实施例，一种方法可以包括：提供具有第一侧和与第一侧相对的第二侧的衬底；通过处理衬底的第一侧来在衬底中或衬底上方中的至少一项形成掩埋层；从衬底的第二侧减薄衬底，其中减薄在掩埋层处停止。
根据各种实施例，掩埋层可以包括与衬底相比对减薄具有更大抵抗性(物理抵抗性或化学抵抗性中的至少一项，例如蚀刻抵抗性或机械抵抗性中的至少一项)的固态化合物或者由其形成。
根据各种实施例，固态化合物的电负性可以大于衬底的电负性(例如固态化合物可以包括电负性大于衬底的原子的原子)。
根据各种实施例，一种方法可以包括：提供具有第一侧和与第一层相对的第二侧的衬底；通过处理衬底的第一侧来在衬底中或衬底上方中的至少一项形成掩埋层，其中掩埋层包括化学元素(例如碳或氮中的至少一项)或者具有以下中的至少一项的固态化合物(例如包括衬底的材料和化学元素)：比衬底的硬度大的硬度或者比衬底的抗蚀刻剂性大的抗蚀刻剂性；从衬底的第二侧减薄衬底，其中减薄在掩埋层处停止。
根据各种实施例，一种方法可以包括：提供具有第一侧和与第一层相对的第二侧的衬底；通过处理衬底的第一侧来在衬底中或衬底上方中的至少一项形成掩埋层；从衬底的第二侧减薄衬底，其中掩埋层包括对减薄的抵抗性比衬底大的固态化合物或者由其形成，并且减薄在掩埋层处停止。
根据各种实施例，可以通过较小的化学反应性(例如对用于减薄的化学蚀刻)来提供较大的化学抵抗性(例如抗蚀刻剂性)。
根据各种实施例，一种方法可以包括：提供具有第一侧和与第一层相对的第二侧的衬底；通过处理衬底的第一侧来在衬底中或衬底上方中的至少一项形成掩埋层；从衬底的第二侧减薄衬底，其中减薄在掩埋层处停止；其中掩埋层包括化学元素(例如碳或氮中的至少一项)或者与衬底相比对减薄具有更大抵抗性(物理抵抗性或化学抵抗性中的至少一项)的固态化合物(例如包括衬底和化学元素的材料，例如碳或氮中的至少一项)。
根据各种实施例，掩埋层(例如固态化合物)可以包括碳化物(例如衬底的材料的碳化物)或者氮化物(例如衬底的材料的氮化物)中的至少一项或者由其形成。
根据各种实施例，方法还可以包括：在衬底上方形成外延层，其中掩埋层形成在以下中的至少一项：在衬底中、在外延层中或者在衬底与外延层之间。
根据各种实施例，外延层可以包括衬底的材料或者由其形成。
根据各种实施例，在衬底中形成掩埋层可以包括例如向衬底或外延层中的至少一项中注入比衬底具有更高电负性的化学元素(例如碳或氮中的至少一项)，或者由其形成。
根据各种实施例，方法还可以包括在外延层中或掩埋层上方中的至少一项形成以下电路部件中的至少一种：绝缘栅双极型晶体管、二极管、晶体管、金属氧化物半导体场效应晶体管、功率金属氧化物半导体场效应晶体管、电路结构。
根据各种实施例，方法还可以包括在外延层中或者掩埋层上方中的至少一项形成功率电路部件。
根据各种实施例，方法还可以包括形成从至少一个电路部件到与至少一个电路部件相对的侧的电连接。
根据各种实施例，方法还可以包括在衬底或者外延层中的至少一项中形成贯通电接触，贯通电接触与至少一个电路部件电接触。
根据各种实施例，在衬底中形成掩埋层可以包括：向衬底中形成多个沟槽；通过多个沟槽向衬底中注入或者布置比衬底具有更高电负性的化学元素(例如碳或氮中的至少一项)中的至少一项；以及填充(例如关闭)多个沟槽。
根据各种实施例，减薄衬底可以包括蚀刻(例如各向异性蚀刻)或者由其形成。
根据各种实施例，填充多个沟槽可以包括通过加热衬底的至少第一侧来部分熔化衬底，或者可以由其形成。
根据各种实施例，方法还可以包括接触衬底的第二侧。
根据各种实施例，方法还可以包括通过处理衬底的第二侧而在衬底上方形成导电层(换言之，在衬底的第二侧上方形成导电层)用于接触衬底。
根据各种实施例，加热衬底的至少第一侧可以包括使用激光器，或者可以由其形成。
根据各种实施例，填充多个沟槽可以包括在衬底上方形成外延层，或者可以由其形成。
根据各种实施例，方法还可以包括对衬底回火以使掩埋层的成分均质化。
根据各种实施例，使掩埋层的成分均质化可以包括以下中的至少一项：将掩埋层的材料扩散到衬底中(例如在横向方向上)；在掩埋层中形成固态化合物，例如碳化物或氮化物中的至少一项。
根据各种实施例，形成掩埋层可以包括形成掩埋层的p型掺杂子层。
根据各种实施例，p型掺杂子层可以包括III族材料、例如硼，或者可以由其形成。
根据各种实施例，方法还可以包括：在减薄之后至少部分去除掩埋层。
根据各种实施例，至少部分去除掩埋层可以包括暴露以下中的至少一项或者由其组成：衬底的一部分、掩埋层的p型掺杂子层、衬底上方的外延层。
根据各种实施例，掩埋层包括至少在化学成分方面彼此不同的至少两个子层，或者由其形成。
根据各种实施例，减薄衬底可以包括以下中的至少一项或者由其组成：研磨、化学机械抛光、湿法蚀刻、电化学蚀刻、干法蚀刻、离子蚀刻(例如反应离子蚀刻)。
根据各种实施例，减薄衬底可以包括使用掩埋层对其具有惰性的蚀刻剂，或者可以由其形成。
根据各种实施例，减薄衬底可以包括选择性蚀刻，或者可以由其形成。换言之，可以使用被配置用于选择性蚀刻的蚀刻剂。选择性蚀刻可以被配置成比一种材料(例如掩埋层的材料)更快地蚀刻另一种材料(例如衬底的材料)。
根据各种实施例，减薄衬底可以包括使用被配置成比掩埋层更快地蚀刻衬底的蚀刻剂，或者可以由其形成。
根据各种实施例，方法还可以包括在外延层中或者外延层上方中的至少一项形成一个或多个电路部件。
根据各种实施例，掩埋层可以至少接近衬底的第一侧。
根据各种实施例，一种方法可以包括：在衬底中或上方中的至少一项形成掩埋层；减薄衬底，其中减薄在掩埋层处停止；以及在减薄之后至少部分去除掩埋层。
根据各种实施例，一种方法可以包括：在衬底中或衬底上方中的至少一项形成掩埋层，其中掩埋层包括化学元素(例如碳或氮中的至少一项)或者比衬底具有更大硬度或者比衬底具有更大的抗蚀刻剂性的固态化合物(例如包括衬底的材料和化学元素)；减薄衬底，其中减薄在掩埋层处停止；以及在减薄之后至少部分去除掩埋层。
根据各种实施例，可以通过较小的化学反应性(例如对用于减薄的化学蚀刻)来提供较大的化学抵抗性(例如抗蚀刻剂性)。
根据各种实施例，一种方法可以包括：在衬底中或衬底上方中的至少一项形成掩埋层；减薄衬底，其中减薄在掩埋层处停止；以及在减薄之后至少部分去除掩埋层，其中掩埋层包括化学元素(例如碳或氮中的至少一项)或与衬底相比对减薄的抵抗性更大(物理抵抗性或化学抵抗性中的至少一项)的固态化合物(例如包括衬底的材料和化学元素)。
根据各种实施例，掩埋层可以包括固态化合物或者由其形成，例如碳化物(例如衬底的材料的碳化物)或氮化物(例如衬底的材料的氮化物)中的至少一项。
根据各种实施例，固态化合物可以包括碳或氮中的至少一项或者由其形成。
根据各种实施例，方法还可以包括：在衬底上方形成外延层，其中掩埋层形成在以下中的至少一项：在衬底中、在外延层中或者在衬底与外延层之间。
根据各种实施例，外延层可以包括衬底的材料或者由其形成。
根据各种实施例，在衬底中形成掩埋层可以包括例如向衬底中注入比衬底具有更大电负性的化学元素(例如碳或氮中的至少一项)或者由其形成。
根据各种实施例，在衬底中形成掩埋层可以包括：向衬底中形成多个沟槽；通过多个沟槽向衬底中注入或布置比衬底具有更大电负性的化学元素(例如碳或氮中的至少一项)中的至少一项；填充多个沟槽。
根据各种实施例，减薄衬底可以包括蚀刻(例如各向异性蚀刻)或者由其形成。
根据各种实施例，填充多个沟槽可以包括通过加热衬底的至少第一侧来部分熔化衬底，或者由其形成。
根据各种实施例，加热衬底的至少第一侧可以包括使用激光器或者由其形成。
根据各种实施例，方法还可以包括接触衬底的第二侧。
根据各种实施例，方法还可以包括通过处理衬底的第二侧而在衬底上方形成导电层(换言之，在衬底的第二侧上方形成导电层)用于接触衬底。
根据各种实施例，填充多个沟槽可以包括在衬底上方形成外延层，或者由其形成。
根据各种实施例，方法还可以包括：对衬底回火以均质化掩埋层的成分。
根据各种实施例，均质化掩埋层的成分可以包括以下中的至少一项：将掩埋层的材料扩散到衬底中(例如在横向方向上)；在掩埋层中形成固态化合物，例如碳化物或氮化物中的至少一项。
根据各种实施例，形成掩埋层可以包括形成掩埋层的p型掺杂子层，或者由其形成。
根据各种实施例，掩埋层包括至少在化学成分方面彼此不同的至少两个子层，或者由其形成。
根据各种实施例，掩埋层可以包括至少在化学成分方面彼此不同或者彼此远离中的至少一项的至少两个子层；或者可以由其形成。
根据各种实施例，p型掺杂子层可以包括III族材料、例如硼，或者由其形成。
根据各种实施例，至少部分去除掩埋层可以包括暴露以下中的至少一项或者由其形成：衬底的一部分、掩埋层的p型掺杂子层、衬底上方的外延层。
根据各种实施例，减薄衬底可以包括以下中的至少一项或者由其形成：研磨、化学机械抛光、湿法蚀刻、电化学蚀刻、干法蚀刻、离子蚀刻(例如反应离子蚀刻)。
根据各种实施例，减薄衬底可以包括使用掩埋层对其具有惰性的蚀刻剂，或者由其形成。
根据各种实施例，减薄衬底可以包括使用被配置成比掩埋层更快地蚀刻衬底的蚀刻剂，或者可以由其形成。
根据各种实施例，减薄衬底可以包括选择性蚀刻，或者可以由其形成。换言之，可以使用被配置用于选择性蚀刻的蚀刻剂。选择性蚀刻可以被配置成比一种材料(例如掩埋层的材料)更快地蚀刻另一种材料(例如衬底的材料)。
根据各种实施例，减薄衬底可以包括使用比掩埋层更快地蚀刻衬底的蚀刻剂，或者可以由其形成。换言之，掩埋层关于蚀刻剂的抗蚀刻剂性可以大于衬底关于蚀刻剂的抗蚀刻剂性。
根据各种实施例，可以通过较小的化学反应性(例如对用于减薄的化学蚀刻)来提供较大的化学抵抗性(例如抗蚀刻剂性)。
根据各种实施例，方法还可以包括接触衬底的第二侧。
根据各种实施例，方法还可以包括通过处理衬底的第二侧而在衬底上方形成导电层(换言之，在衬底的第二侧上方形成导电层)用于接触衬底。
根据各种实施例，方法还可以包括在外延层中或外延层上方中的至少一项形成一个或多个电路部件。
根据各种实施例，掩埋层可以接近衬底的第一侧。根据各种实施例，一种方法可以包括：形成层装置，层装置包括衬底、在衬底上方的外延层以及在以下中的至少一项的掩埋层：在衬底中、在外延层中或者在衬底与外延层之间，或者层装置由上述各项形成，其中掩埋层接近衬底的面对外延层的第一侧；从与衬底的第一侧相对的衬底的第二侧减薄衬底，其中减薄在掩埋层处停止。
根据各种实施例，一种方法可以包括：形成层装置，层装置包括衬底、在衬底上方的外延层以及在以下中的至少一项的掩埋层：在衬底中、在外延层中或者在衬底与外延层之间，或者层装置由上述各项形成，其中掩埋层包括化学元素(例如碳或氮中的至少一项)或者具有比衬底大的硬度或比衬底大的抗蚀刻剂性中的至少一项的固态化合物(例如包括衬底的材料和化学元素)，其中掩埋层接近面对外延层的衬底的第一侧；从与衬底的第一侧相对的衬底的第二侧减薄衬底，其中减薄在掩埋层处停止。
根据各种实施例，可以通过较小的化学反应性(例如对用于减薄的化学蚀刻)来提供较大的化学抵抗性(例如抗蚀刻剂性)。
根据各种实施例，一种方法可以包括：形成层装置，层装置包括衬底、在衬底上方的外延层以及在以下中的至少一项的掩埋层：在衬底中、在外延层中或者在衬底与外延层之间，或者层装置由上述各项形成，其中掩埋层接近面对外延层的衬底的第一侧；从与衬底的第一侧相对的衬底的第二侧减薄衬底，其中减薄在掩埋层处停止，其中掩埋层包括化学元素(例如碳或氮中的至少一项)或者比衬底对减薄具有更大抵抗性(物理抵抗性或化学抵抗性中的至少一项)的固态化合物(例如包括衬底的材料和化学元素)。
根据各种实施例，可以通过较小的化学反应性来提供较大的物理抵抗性(例如机械抵抗性)。
根据各种实施例，可以通过较小的化学反应性(例如对用于减薄的化学蚀刻)来提供较大的化学抵抗性(例如抗蚀刻剂性)。
根据各种实施例，可以通过比衬底大的掩埋层的电负性来提供较大的化学抵抗性(例如抗蚀刻剂性)。
根据各种实施例，掩埋层可以包括碳化物(例如衬底的材料的碳化物)或者氮化物(例如衬底的材料的氮化物)中的至少一项或者由其形成。
根据各种实施例，方法还可以包括：在减薄之后至少部分去除掩埋层。
根据各种实施例，外延层可以包括衬底的材料或者由其形成。
根据各种实施例，形成掩埋层(例如在衬底或外延层中的至少一项中)可以包括注入(例如向衬底或外延层中的至少一项中)比衬底具有更大电负性的化学元素(例如碳或氮中的至少一项)，或者可以由其形成。
根据各种实施例，在衬底中形成掩埋层可以包括以下各项或者由其形成：向衬底中形成多个沟槽；通过多个沟槽向衬底中注入或布置比衬底具有更大电负性的化学元素(例如碳或氮中的至少一项)中的至少一项；填充多个沟槽。
根据各种实施例，减薄衬底可以包括蚀刻(例如各向异性蚀刻)或者由其形成。
根据各种实施例，减薄衬底可以包括使用比掩埋层更快地蚀刻衬底的蚀刻剂。换言之，掩埋层关于蚀刻剂的抗蚀刻剂性大于衬底关于蚀刻剂的抗蚀刻剂性。
根据各种实施例，方法还可以包括接触衬底的第二侧。
根据各种实施例，填充多个沟槽可以包括通过加热衬底的至少第一侧来部分熔化衬底，或者由其形成。
根据各种实施例，加热衬底的至少第一侧可以包括使用激光器，或者由其形成。
根据各种实施例，填充多个沟槽可以包括在衬底上方形成外延层，或者由其形成。
根据各种实施例，方法还可以包括在外延层中或掩埋层上方中的至少一项形成以下电路部件中的至少一个：绝缘栅双极型晶体管、二极管、晶体管、金属氧化物半导体场效应晶体管、功率金属氧化物半导体场效应晶体管、电路结构。
根据各种实施例，方法还可以包括在外延层中或掩埋层上方中的至少一项形成功率电路部件。
根据各种实施例，方法还可以包括形成从至少一个电路部件到与至少一个电路部件相对的侧的电连接。
根据各种实施例，方法还可以包括在衬底或外延层中的至少一项中形成贯通电接触，贯通电接触与至少一个电路部件电接触。
根据各种实施例，方法还可以包括形成至少延伸通过外延层的贯通电接触。
根据各种实施例，方法还可以包括形成至少延伸通过衬底的贯通电接触。
根据各种实施例，方法还可以包括形成延伸通过外延层、掩埋层或衬底中的至少一项的贯通电接触。
根据各种实施例，方法还可以包括：对衬底回火以均质化掩埋层的成分。
根据各种实施例，均质化掩埋层的成分可以包括以下中的至少一项：将掩埋层的材料扩散到衬底中(例如在横向方向上)；在掩埋层中形成固态化合物(例如碳化物或氮化物中的至少一项)。
根据各种实施例，形成掩埋层可以包括形成掩埋层的p型掺杂子层，或者可以由其形成。
根据各种实施例，掩埋层包括至少在化学成分方面彼此不同的至少两个子层，或者由其形成。
根据各种实施例，掩埋层可以包括在化学成分方面彼此不同或者彼此远离中的至少一项的至少两个子层。
根据各种实施例，p型掺杂子层可以包括III族材料、例如硼，或者由其形成。
根据各种实施例，至少部分去除掩埋层可以包括暴露以下中的至少一项或者由其形成：衬底的一部分、掩埋层的p型掺杂子层、衬底上方的外延层。
根据各种实施例，减薄衬底可以包括以下中的至少一项或者由其形成：蚀刻或化学机械抛光。
根据各种实施例，减薄衬底可以包括以下中的至少一项或者由其形成：研磨、化学机械抛光、湿法蚀刻、电化学蚀刻、干法蚀刻、离子蚀刻(例如反应离子蚀刻)。
根据各种实施例，减薄衬底可以包括使用掩埋层对其具有惰性的蚀刻剂，或者由其形成。
根据各种实施例，减薄衬底可以包括使用被配置成比掩埋层更快地蚀刻衬底的蚀刻剂，或者可以由其形成。
根据各种实施例，减薄衬底可以包括选择性蚀刻，或者可以由其形成。换言之，可以使用被配置用于选择性蚀刻的蚀刻剂。选择性蚀刻可以被配置成比一种材料(例如掩埋层的材料)更快地蚀刻另一种材料(例如衬底的材料)。
根据各种实施例，减薄衬底可以包括使用比掩埋层更快地蚀刻衬底的蚀刻剂，或者可以由其形成。换言之，掩埋层关于蚀刻剂的抗蚀刻剂性可以大于衬底关于蚀刻剂的抗蚀刻剂性。
根据各种实施例，方法还可以包括接触衬底的第二侧。
根据各种实施例，方法还可以包括在外延层中或外延层上方中的至少一项处形成一个或多个电路部件。
根据各种实施例，方法还可以包括接触衬底的第二侧。
虽然已经参考具体实施例具体地示出和描述了本发明，然而本领域技术人员应当理解，可以在不偏离所附权利要求定义的本发明的精神和范围的情况下做出形式和细节方面的各种变化。本发明的范围因此由所附权利要求来表示，并且在权利要求的等同方案的含义和范围内的所有变化因此意图被包括在内。

Claims (15)

1.一种用于减薄衬底的方法，包括：
提供具有第一侧和与所述第一侧相对的第二侧的衬底；
通过处理所述衬底的所述第一侧而在所述衬底中形成掩埋层；
从所述衬底的所述第二侧减薄所述衬底，其中所述掩埋层包括与所述衬底相比对所述减薄具有更大抵抗性的固态化合物，并且其中所述减薄在所述掩埋层处停止，其中在所述衬底中形成所述掩埋层包括：
向所述衬底中形成多个沟槽；
通过所述多个沟槽向所述衬底中引入比所述衬底具有更高电负性的化学元素；
填充所述多个沟槽，
其中填充所述多个沟槽包括通过加热所述衬底的至少所述第一侧来部分熔化所述衬底。
2.根据权利要求1所述的方法，还包括：
在所述衬底上方形成外延层。
3.根据权利要求2所述的方法，
其中所述外延层包括所述衬底的材料。
4.根据权利要求1所述的方法，
其中形成所述掩埋层包括注入比所述衬底具有更大电负性的化学元素。
5.根据权利要求2所述的方法，还包括：
在所述外延层中形成以下电路部件中的至少一种：二极管、晶体管或电路结构。
6.根据权利要求5所述的方法，还包括：
在所述衬底或所述外延层中的至少一项中形成贯通电接触，所述贯通电接触与所述至少一个电路部件电接触。
7.根据权利要求2所述的方法，还包括：
形成延伸通过所述衬底、所述掩埋层或所述外延层中的至少一项的贯通电接触。
8.根据权利要求1所述的方法，
其中加热所述衬底的至少所述第一侧包括使用激光器。
9.根据权利要求1所述的方法，还包括：
对所述衬底回火以使所述掩埋层的成分均质化。
10.根据权利要求1所述的方法，
其中减薄所述衬底包括以下中的至少一项：蚀刻、化学机械抛光或研磨。
11.根据权利要求1所述的方法，
其中减薄所述衬底包括使用所述掩埋层对其具有惰性的蚀刻剂。
12.根据权利要求1所述的方法，
其中所述掩埋层接近所述衬底的所述第一侧。
13.根据权利要求1所述的方法，
其中所述掩埋层包括至少两个子层，所述至少两个子层为如下中的至少一项：在化学成分上彼此不同或者彼此远离。
14.根据权利要求1所述的方法，
其中所述固态化合物包括碳或氮中的至少一项。
15.根据权利要求2所述的方法，还包括：
在所述外延层中形成以下电路部件中的至少一种：绝缘栅双极型晶体管、金属氧化物半导体场效应晶体管或功率金属氧化物半导体场效应晶体管。
CN201611018130.3A 2015-11-20 2016-11-18 用于减薄衬底的方法 Active CN107039252B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/946,886 2015-11-20
US14/946,886 US10049914B2 (en) 2015-11-20 2015-11-20 Method for thinning substrates

Publications (2)

Publication Number Publication Date
CN107039252A CN107039252A (zh) 2017-08-11
CN107039252B true CN107039252B (zh) 2020-09-11

Family

ID=58693941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611018130.3A Active CN107039252B (zh) 2015-11-20 2016-11-18 用于减薄衬底的方法

Country Status (3)

Country Link
US (2) US10049914B2 (zh)
CN (1) CN107039252B (zh)
DE (1) DE102016122217B4 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111180334A (zh) * 2020-01-15 2020-05-19 长江存储科技有限责任公司 半导体基底减薄方法
US11734780B2 (en) * 2020-02-11 2023-08-22 Airbnb, Inc. Optimally ranking accommodation listings based on constraints
CN111799366B (zh) * 2020-06-29 2021-09-21 中国科学院上海微系统与信息技术研究所 一种异质衬底薄膜的制备方法
WO2022204959A1 (en) * 2021-03-30 2022-10-06 Yangtze Memory Technologies Co., Ltd. Method for fabricating three-dimensional semiconductor device using buried stop layer in substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500385A (en) * 1994-05-26 1996-03-19 Siemens Aktiengesellschaft Method for manufacturing a silicon capacitor by thinning
TW490760B (en) * 2000-04-19 2002-06-11 Infineon Technologies Ag Method to thin a semiconductor-substrate
WO2011118788A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 ガラス埋込シリコン基板の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0437020A (ja) * 1990-05-31 1992-02-07 Kyushu Electron Metal Co Ltd 熱圧着ウエーハの製造方法
KR100618103B1 (ko) 2001-10-12 2006-08-29 실트로닉 아게 적층 반도체 기술 구조물의 형성 방법 및 대응하는 적층반도체 기술 구조물
US8822306B2 (en) * 2010-09-30 2014-09-02 Infineon Technologies Ag Method for manufacturing a composite wafer having a graphite core, and composite wafer having a graphite core
US9396997B2 (en) 2010-12-10 2016-07-19 Infineon Technologies Ag Method for producing a semiconductor component with insulated semiconductor mesas
US9698044B2 (en) * 2011-12-01 2017-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Localized carrier lifetime reduction
CN103633017B (zh) * 2012-08-29 2016-03-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103077885B (zh) * 2013-01-31 2016-06-01 上海新傲科技股份有限公司 受控减薄方法以及半导体衬底
US9385222B2 (en) 2014-02-14 2016-07-05 Infineon Technologies Ag Semiconductor device with insert structure at a rear side and method of manufacturing
US9514987B1 (en) * 2015-06-19 2016-12-06 International Business Machines Corporation Backside contact to final substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500385A (en) * 1994-05-26 1996-03-19 Siemens Aktiengesellschaft Method for manufacturing a silicon capacitor by thinning
TW490760B (en) * 2000-04-19 2002-06-11 Infineon Technologies Ag Method to thin a semiconductor-substrate
WO2011118788A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 ガラス埋込シリコン基板の製造方法

Also Published As

Publication number Publication date
US10049914B2 (en) 2018-08-14
DE102016122217B4 (de) 2021-10-14
US20170148664A1 (en) 2017-05-25
DE102016122217A1 (de) 2017-05-24
US20180330981A1 (en) 2018-11-15
CN107039252A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
US11508581B2 (en) Semiconductor device having IGBT and diode with field stop layer formed of hydrogen donor and helium
US10347723B2 (en) Method of manufacturing a semiconductor device having graphene material
CN107039252B (zh) 用于减薄衬底的方法
US20140117415A1 (en) Junction field effect transistors and associated fabrication methods
TW201929044A (zh) 用於工程基板上的整合裝置之系統及方法
CN107068564B (zh) 形成半导体器件的方法
US20150145032A1 (en) Field-effect transistor and method for the fabrication thereof
EP0301762B1 (en) Ion implantation into In-based group III-V compound semiconductors
US20120187416A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9673094B2 (en) Semiconductor device having via hole coated in side surfaces with heat treated nitride metal and method to form the same
US20230155000A1 (en) Selective Laser Annealing Method
CN107452610B (zh) 用于处理半导体区域的方法
TW509981B (en) MOCVD-grown Emode HIGFET buffer
US8883609B2 (en) Method for manufacturing a semiconductor structure
US10937869B2 (en) Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
US9735261B2 (en) Semiconductor device and formation thereof
JP6861914B1 (ja) 半導体装置及び半導体装置の製造方法
US10957788B2 (en) Semiconductor devices with superjunction structures
US20230317456A1 (en) Method of manufacturing a semiconductor device
US20210167195A1 (en) Vertical Power Semiconductor Device, Semiconductor Wafer or Bare-Die Arrangement, Carrier, and Method of Manufacturing a Vertical Power Semiconductor Device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant