JP5789788B2 - シリコン配線埋込ガラス基板及びその製造方法 - Google Patents

シリコン配線埋込ガラス基板及びその製造方法 Download PDF

Info

Publication number
JP5789788B2
JP5789788B2 JP2012507099A JP2012507099A JP5789788B2 JP 5789788 B2 JP5789788 B2 JP 5789788B2 JP 2012507099 A JP2012507099 A JP 2012507099A JP 2012507099 A JP2012507099 A JP 2012507099A JP 5789788 B2 JP5789788 B2 JP 5789788B2
Authority
JP
Japan
Prior art keywords
silicon
wiring
glass substrate
surrounding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012507099A
Other languages
English (en)
Other versions
JPWO2011118789A1 (ja
Inventor
巧 田浦
巧 田浦
真 奥村
真 奥村
友洋 中谷
友洋 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2012507099A priority Critical patent/JP5789788B2/ja
Publication of JPWO2011118789A1 publication Critical patent/JPWO2011118789A1/ja
Application granted granted Critical
Publication of JP5789788B2 publication Critical patent/JP5789788B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802Details
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/0825Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
    • G01P2015/0831Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type having the pivot axis between the longitudinal ends of the mass, e.g. see-saw configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)

Description

本発明は、内部にシリコン配線が配置されたシリコン配線埋込ガラス基板及びその製造方法に関するものである。
従来から、微細な構造を有するガラス基板を製造する目的で、例えば、特許文献1に記載された技術が知られている。
特許文献1に記載されたガラス材料からなるフラット基板の製造方法では、先ず、平坦なシリコン基板の表面に窪みを形成し、平坦なガラス基板にシリコン基板の窪みが形成された面を重ね合わせる。そして、ガラス基板を加熱することによりガラス基板の一部をこの窪みの中に埋め込む。その後、ガラス基板を再固化させ、フラット基板の表裏面を研磨し、シリコンを除去する。
特表2004−523124号公報
シリコン基板の表面に形成する窪みの形状として、この窪みで周囲を囲まれた凸部を、シリコン基板の表面に形成する例がある。この例において、シリコン基板の凸部の周囲にガラス基板の一部を埋め込む時、凸部がガラス基板から力を受けて、シリコン基板から折れてしまう場合がある。また、その後にガラス基板を冷却する時、シリコンとガラスの熱膨張係数の違いに起因する力を受けて、凸部がシリコン基板から折れてしまう場合がある。
本発明は、上記問題点に鑑みて成されたものであり、その目的は、信頼性の高い配線部を有するシリコン配線埋込ガラス基板、及びその製造工程において配線部が受ける力を緩和することができるシリコン配線埋込ガラス基板の製造方法を提供することである。
以上の目的を達成するために、本発明に係るシリコン配線埋込ガラス基板は、対向する第1の主面及び第2の主面を有するシリコン配線埋込ガラス基板であって、
ガラス基体と、該ガラス基体を前記第1の主面から前記第2の主面に貫通するシリコン配線部と、前記第1の主面に平行な横断面において前記シリコン配線部を囲む包囲部と、を有することを特徴とする。
本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記シリコン配線部の形状は、当該横断面における前記包囲部の内周の形状の相似形であることを特徴とする。
本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記シリコン配線部の形状は、3以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする。
本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記包囲部の内周の形状は、3以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする。
本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面における前記包囲部の外周の形状は、3以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする。
本発明のある態様では、シリコン配線埋込ガラス基板において、前記包囲部は、複数の前記シリコン配線部を囲んでいることを特徴とする。
本発明のある態様では、シリコン配線埋込ガラス基板において、前記横断面において、前記包囲部の外周がシリコン配線埋込ガラス基板の外周に一致する。
また、本発明に係るシリコン配線埋込ガラス基板の製造方法は、シリコン基板の一主面に、不純物が添加された凸状のシリコン配線部と該シリコン配線部を囲む凸状の包囲部を形成する凸部形成工程と、
前記シリコン基板の一主面上において、熱を加えて軟化させたガラスで前記シリコン配線部及び前記包囲部を埋め込んでガラス基体部を形成するガラス埋込工程と、
前記シリコン配線部の上面及び前記包囲部の上面を含む平面と前記一主面の間にあるガラス基体部を除く余剰ガラスと前記シリコン基板とを除去すること基板化工程と、
を含むことを特徴とする。
本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記ガラス埋込工程は、
ガラス基板の主面を前記シリコン基板の一主面に重ね合わせる第1の工程と、
前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部により前記シリコン配線部及び前記包囲部を埋め込む第2の工程と、
を含む。
本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記凸部形成工程において、
前記シリコン基板の一主面に繋がっている前記シリコン配線部の基部の断面積が、前記シリコン配線部の他の部分の断面積よりも大きくなるように前記シリコン配線部を形成し、
前記基板化工程において、
前記基部とともに前記シリコン基板を除去する。
本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記凸部形成工程において、
前記シリコン基板の一主面に繋がっている前記包囲部の基部の断面積が、前記包囲部の他の部分の断面積よりも大きくなるように前記包囲部を形成し、
前記基板化工程において、
前記基部とともに前記シリコン基板を除去する。
本発明のある態様では、前記シリコン配線埋込ガラス基板の製造方法において、
前記凸部形成工程において、
シリコン基板の一主面に、複数の前記シリコン配線部を形成し、その1又は2以上のシリコン配線部をそれぞれ包囲する複数の前記包囲部が一体化された一体包囲部を形成し、
前記基板化工程の後に、
前記一体包囲部を切断することにより、それぞれ1又は2以上の前記包囲部と当該包囲部に内包されたシリコン配線部を含んでなる複数のシリコン配線埋込ガラス基板を作製する。
本発明のシリコン配線埋込ガラス基板によれば、配線部の信頼性を高めることができる。また、本発明のシリコン配線埋込ガラス基板の製造方法によれば、その製造工程において配線部が受ける力を緩和することができる。
図1(a)は、本発明の第1の実施の形態に係わる半導体装置のうちパッケージ蓋の構成を示す斜視図であり、図1(b)は、本発明の第1の実施の形態に係わる半導体装置のうちパッケージ蓋を除く構成を示す斜視図である。 図1の加速度センサチップAの概略構成を示す分解斜視図である。 図2の加速度センサチップAの概略構成を示す断面図である。 図4(a)は、図2及び図3に示した第1の固定基板2の形成に用いられるガラス基板20の一例としてのシリコン配線埋込ガラス基板の構成を示す上面図であり、図4(b)は、図4(a)のA−A切断面における断面図であり、図4(c)は、シリコン配線埋込ガラス基板の投影図である。 図5(a)〜図5(e)は、図4(a)〜図4(c)に示したシリコン配線埋込ガラス基板の製造方法を示す工程断面図である。 図6(a)〜図6(d)は、第1の変形例に係わる配線部及び包囲部の形状を示す上面図である。 図7(a)〜図7(h)は、第2の変形例に係わる配線部及び包囲部の形状を示す上面図である。 図8(a)〜図8(e)は、第2の実施の形態に係わるシリコン配線埋込ガラス基板の製造方法を示す工程断面図である。 図9(a)は、本発明の第3の実施の形態に係わる半導体装置のうちパッケージ蓋の構成を示す斜視図であり、図9(b)は、本発明の第3の実施の形態に係わる半導体装置のうちパッケージ蓋を除く構成を示す斜視図である。 図9の加速度センサチップAの概略構成を示す分解斜視図である。 図9の加速度センサチップAの概略構成を示す断面図である。 図7(g)に示すシリコン配線埋込ガラス基板を作製する変形例のシリコン配線埋込ガラス基板の製造方法において、複数のシリコン配線部をそれぞれ包囲する複数の包囲部が一体化された一体包囲部を形成したときの上面図である。
51 シリコン基板
52、52a 配線部
52b 基部
54 ガラス基板
55 包囲部
SF1 第1の主面
SF2 第2の主面
M 内周
C 外周
L1〜L4 線分
R1〜R4 曲線
以下図面を参照して、本発明の実施の形態を説明する。図面の記載において同一部分には同一符号を付している。
(第1の実施の形態)
図1(a)及び図1(b)を参照して、本発明の第1の実施の形態に係わる半導体装置の概略構成を説明する。半導体装置は、MEMSデバイスの一例としての加速度センサチップAと、加速度センサチップAから出力された信号を処理する信号処理回路が形成された制御ICチップBと、加速度センサチップA及び制御ICチップBが収納された表面実装型のパッケージ101とを備える。
パッケージ101は、図1(b)における上面に位置する一面が開放された箱形の形状を有するプラスチックパッケージ本体102と、パッケージ101の開放された一面を閉塞するパッケージ蓋(リッド)103とを備える。プラスチックパッケージ本体102は、加速度センサチップA及び制御ICチップBに電気的に接続される複数のリード112を備える。各リード112は、プラスチックパッケージ本体102の外側面から導出されたアウタリード112bと、プラスチックパッケージ本体102の内側面から導出されたインナリード112aとを備える。各インナリード112aは、ボンディングワイヤWを通じて、制御ICチップBが備える各パッドに電気的に接続されている。
加速度センサチップAは、加速度センサチップAの外周形状に基づいて規定した仮想三角形の3つの頂点に対応する3箇所に配置された接着部104により、プラスチックパッケージ本体102の底部に位置する搭載面102aに固着されている。接着部104は、プラスチックパッケージ本体102に連続して一体に突設されている円錐台状の突起部と、この突起部を被覆する接着剤とからなる。接着剤は、例えば、弾性率が1MPa以下のシリコーン樹脂などのシリコーン系樹脂からなる。
ここで、加速度センサチップAは、金属電極からなる複数のパッドを備える。総てのパッドは、プラスチックパッケージ本体102の開放された一面に対向する加速度センサチップAの主面において、この主面の1辺に沿って配置されている。この1辺の両端の2箇所と、当該1辺に平行な辺の1箇所(例えば、中央部)との3箇所とに頂点を有する仮想三角形の各頂点に接着部104が位置している。これにより、各パッドにボンディングワイヤWを安定してボンディングすることができる。なお、接着部104の位置に関し、上記1辺に平行な辺の1箇所については、中央部に限らず、例えば、両端の一方でもよいが、中央部の方が半導体素子Aをより安定して支持することができるとともに、各パッドにボンディングワイヤWを安定してボンディングすることができる。
制御ICチップBは、単結晶シリコン等から成る半導体基板上に形成された複数の半導体素子、これらを接続する配線、及び半導体素子や配線を外部環境から保護するパッシベーション膜からなる半導体チップである。そして、制御ICチップBの裏面全体がシリコーン系樹脂によりプラスチックパッケージ本体102の底面に固着されている。制御ICチップB上に形成される信号処理回路は、加速度センサチップAの機能に応じて適宜設計すればよく、加速度センサチップAと協働するものであればよい。例えば、制御ICチップBをASIC(Application Specific IC)として形成することができる。
図1の半導体装置を製造するには、先ず、加速度センサチップA及び制御ICチップBをプラスチックパッケージ本体102に固着するダイボンディング工程を行う。そして、加速度センサチップAと制御ICチップBとの間、制御ICチップBとインナリード112aとの間を、それぞれボンディングワイヤWを介して電気的に接続するワイヤボンディング工程を行う。その後、樹脂被覆部116を形成する樹脂被覆部形成工程を行い、続いて、パッケージ蓋(リッド)103の外周を、プラスチックパッケージ本体102に接合するシーリング工程を行う。これにより、プラスチックパッケージ本体102の内部は気密状態で封止される。なお、パッケージ蓋103の適宜部位には、レーザマーキング技術により、製品名称や製造日時などを示す表記113が形成されている。
なお、制御ICチップBが1枚のシリコン基板を用いて形成されているのに対して、加速度センサチップAは、積層された複数の基板を用いて形成されている。よって、加速度センサチップAの厚みが制御ICチップBの厚みに比べて厚くなっているので、プラスチックパッケージ本体102の底部において加速度センサチップAを搭載する搭載面102aを制御ICチップBの搭載部位よりも凹ませてある。したがって、プラスチックパッケージ本体102の底面について、加速度センサチップAを搭載する部位の厚みは他の部位に比べて薄くなっている。
更に、本発明の第1の実施の形態では、プラスチックパッケージ本体102の外形を直方体としてあるが、これは一例であり、加速度センサチップAや制御ICチップBの外形、リード112の本数やピッチなどに応じて適宜設定すればよい。
プラスチックパッケージ本体102の材料とては、熱可塑性樹脂の一種であって、酸素および水蒸気の透過率が極めて低い液晶性ポリエステル(LCP)を採用する。しかし、LCPに限らず、例えば、ポリフェニレンサルファイト(PPS)、ポリビスアミドトリアゾール(PBT)などを採用してもよい。
また、各リード112の材料、つまり、各リード112の基礎となるリードフレームの材料としては、銅合金の中でもばね性の高いりん青銅を採用する。ここでは、リードフレームとして、材質がりん青銅で板厚が0.2mmのリードフレームを用い、厚みが2μm〜4μmのNi膜と、厚みが0.2μm〜0.3μmのAu膜との積層膜からなるめっき膜を電解めっき法により形成してある。これにより、ワイヤボンディングの接合信頼性と半田付け信頼性とを両立させることができる。また、熱可塑性樹脂成形品のプラスチックパッケージ本体102は、リード112が同時一体に成形されている。しかし、熱可塑性樹脂であるLCPにより形成されるプラスチックパッケージ本体102とリード112のAu膜とは密着性が低い。したがって、上述のリードフレームのうちプラスチックパッケージ本体102に埋設される部位にパンチ穴を設けることで各リード112が抜け落ちるのを防止する。
また、図1の半導体装置は、インナリード112aの露出部位およびその周囲を覆う樹脂被覆部116が設けられている。樹脂被覆部116は、例えば、アミン系エポキシ樹脂などのエポキシ系樹脂などの非透湿性の樹脂からなる。ワイヤボンディング工程の後に、ディスペンサを用いてこの非透湿性の樹脂を塗布し、これを硬化させることで、気密性を向上させている。なお、この非透湿性の樹脂に代えてセラミックスを用いてもよく、セラミックスを用いる場合には、プラズマ溶射などの技術を用いて局所的に吹き付ければよい。
また、ボンディングワイヤWとしては、Alワイヤに比べて耐腐食性の高いAuワイヤを用いる。また、直径が25μmのAuワイヤを採用するが、これに限らず、例えば、直径が20μm〜50μmのAuワイヤから適宜選択すればよい。
図2を参照して、図1の加速度センサチップAの概略構成を説明する。加速度センサチップAは、静電容量型の加速度センサチップであって、SOI(Silicon On Insulator)
基板10を用いて形成されたセンサ本体1と、ガラス基板20を用いて形成された第1の固定基板2と、ガラス基板30を用いて形成された第2の固定基板3とを備えている。第1の固定基板2は、センサ本体1の一表面側(図2における上面側)に固着され、第2の固定基板3は、センサ本体1の他表面側(図2における下面側)に固着される。第1及び第2の固定基板2、3はセンサ本体1と同じ外形寸法に形成されている。
なお、図2は、センサ本体1、第1の固定基板2及び第2の固定基板3のそれぞれの構成を示すべく、センサ本体1、第1の固定基板2及び第2の固定基板3が分離した状態を示している。また、センサ本体1は、SOI基板10に限らず、例えば、絶縁層を備えない通常のシリコン基板を用いて形成してもよい。また、第1及び第2の固定基板2、3は、それぞれ、シリコン基板及びガラス基板のどちらで形成してもかまわない。
センサ本体1は、2つの平面視矩形状の開口窓12が上記一表面に沿って並設するフレーム部11と、フレーム部11の各開口窓12の内側に配置された2つの平面視矩形状の重り部13と、フレーム部11と重り部13との間を連結する各一対の支持ばね部14とを備える。
2つの平面視矩形状の重り部13は、第1及び第2の固定基板2、3からそれぞれ離間して配置されている。第1の固定基板2に対向する各重り部13の主面上に可動電極15A、15Bがそれぞれ配置されている。重り部13の周囲を囲むフレーム部11の外周全体が第1及び第2の固定基板2、3に接合されている。これにより、フレーム部11と第1及び第2の固定基板2、3は、重り部13及び後述する固定子16を収納するチップサイズパッケージを構成している。
一対の支持ばね部14は、フレーム部11の各開口窓12の内側で重り部13の重心を通る直線に沿って重り部13を挟む形で配置されている。各支持ばね部14は、ねじれ変形が可能なトーションばね(トーションバー)であって、フレーム部11及び重り部13に比べて薄肉に形成されており、重り部13は、フレーム部11に対して一対の支持ばね部14の回りで変位可能となっている。
センサ本体1のフレーム部11には、各開口窓12それぞれに連通する平面視矩形状の窓孔17が2つの開口窓12と同じ方向に並設されている。各窓孔17の内側には、それぞれ2つの固定子16が一対の支持ばね部14の並設方向に沿って配置されている。
各固定子16と窓孔17の内周面との間、各固定子16と重り部13の外周面との間、及び隣り合う固定子16同士の間には、それぞれ隙間が形成され、互いに分離独立して電気的に絶縁されている。各固定子16は、第1及び第2の固定基板2、3にそれぞれ接合されている。また、センサ本体1の一表面側において、各固定子16には、例えば、Al−Si膜などの金属薄膜からなる円形状の電極パッド18が形成されている。また同様に、フレーム部11において隣り合う窓孔17の間の部位にも、例えば、Al−Si膜などの金属薄膜からなる円形状の電極パッド18が形成されている。
各固定子16に形成された各電極パッド18は、後述の各固定電極25に電気的にそれぞれ接続され、フレーム部11に形成された電極パッド18は、可動電極15A及び可動電極15Bに電気的に接続されている。以上説明した複数の電極パッド18は、加速度センサチップAの矩形状の外周形状の1辺に沿って配置されている。
第1の固定基板2は、第1の固定基板2の第1の主面とこれに対向する第2の主面(センサ本体1に重なり合う面)との間を貫通している複数の配線28と、第1の主面の法線に垂直な方向において配線28を囲む筒状体29と、第2の主面上に形成された複数の固定電極25とを備える。
固定電極25Aa及び固定電極25Abは、対を成して可動電極15Aに対向して配置されている。同様に、固定電極25Ba及び固定電極25Bbは、対を成して可動電極15Bに対向して配置されている。各固定電極25は、例えば、Al−Si膜などの金属薄膜からなる。
各配線28は、第1の固定基板2の第2の主面において、センサ本体1の電極パッド18にそれぞれ電気的に接続されている。図示は省略するが、第1の固定基板2の第1の主面のうち配線28の他端が位置する領域には金属電極が形成されている。図1のボンディングワイヤWは、この金属電極(パッド)に接続されている。これにより、電極パッド18を介して、各固定電極25の電位及び可動電極15の電位をそれぞれ加速度センサチップAの外部へ取り出すことができる。なお、筒状体29は、配線28と同じ材質、例えば、不純物が高濃度に添加されたシリコンで形成してもよい。この場合、筒状体29の両端部を、配線28と同様にして、センサ本体1の電極パッド18及び金属電極(パッド)に接続してもよい。これにより、接触面積が増えるので、電気的接続の信頼性が高まり、接続抵抗が低減される。
第2の固定基板3の一表面(センサ本体1に重なり合う面)であって、重り部13と対応する位置に、例えば、Al−Si膜などの金属薄膜からなる付着防止膜35が配置されている。付着防止膜35は、変位する重り部13の付着を防止する。
図3を参照して、図2の加速度センサチップAの断面構成を説明する。図3は、一対の支持ばね部14を通る直線に垂直な切断面における加速度センサチップAの構成を示す。センサ本体1はSOI基板10を用いて形成されている。SOI基板10は、単結晶シリコンからなる支持基板10aと、支持基板10aの上に配置されたシリコン酸化膜からなる絶縁層10bと、絶縁層10bの上に配置されたn形のシリコン層(活性層)10cとを有する。
センサ本体1のうち、フレーム11及び固定子16は、第1の固定基板2及び第2の固定基板3に接合されている。これに対して、重り部13は、第1及び第2の固定基板2、3からそれぞれ離間して配置され、一対の支持ばね部14によりフレーム11に支持されている。
重り部13の過度の変位を規制する複数の微小な突起部13cが、重り部13における第1及び第2の固定基板2、3のそれぞれとの対向面から突設されている。重り部13には、矩形状に開口された凹部13a、13bが形成されている。凹部13a、13bは互いに大きさが異なるため、一対の支持ばね部14を通る直線を境にして、重り部13の左右の質量が異なっている。
第1の固定基板2の配線28の一端は、電極パッド18に電気的に接続されている。電極パッド18は、固定子16、連絡用導体部16d、金属配線26を通じて、固定電極25に接続されている。配線28の他端は、第1の固定基板2の第1の主面に表出している。そして、図1のボンディングワイヤWは、配線28の他端に接続された金属電極(パッド)にボンディングされている。一方、筒状体29は、配線28から一定の間隔をおいて配線28の周りを取り囲んでいる。筒状体29の一端は、電極パッド18に電気的に接続され、その他端は、第1の固定基板2の第1の主面に表出している。筒状体29と配線28との隙間には、ガラス基板20が配置されている。
上述の加速度センサチップAは、センサ本体1に設けられた可動電極15と第1の固定基板2に設けられた固定電極25との対を4対有し、可動電極15と固定電極25との対ごとに可変容量コンデンサが構成されている。加速度センサチップA、すなわち重り部13に加速度が加わると、支持ばね部14がねじれて、重り部13が変位する。これにより、対をなす固定電極25と可動電極15との対向面積及び間隔が変化し、可変容量コンデンサの静電容量が変化する。よって、加速度センサチップAは、この静電容量の変化から加速度を検出することができる。
このように、MEMSデバイスの一例としての加速度センサチップAは、入力された電気信号に基づいて、センシング対象(加速度)に応じた電気信号を出力するセンサ本体1と、センサ本体1を支持する第1の固定基板2及び第2の固定基板3とを備える。第1の固定基板2に埋め込まれた配線28は、センサ本体1に入力される電気信号及びセンサ本体1から出力される電気信号を伝達する。
次に、図4(a)〜図4(c)を参照して、図2及び図3に示した第1の固定基板2の形成に用いられるガラス基板20の一例としてのシリコン配線埋込ガラス基板の構成を説明する。図4(c)は、シリコン配線埋込ガラス基板を斜め方向から見たときの投影図である。シリコン配線埋込ガラス基板は、対向する第1の主面SF1及び第2の主面SF2を有するガラス基板54と、ガラス基板54の内部に配置されたシリコン部材(52a、55)とを備える。シリコン部材(52a、55)は、ガラス基板54の第1の主面SF1と第2の主面SF2の間を貫通する配線部52aと、第1の主面SF1の法線に垂直な方向において、言い換えれば、第1の主面SF1に平行な断面で見たときにその断面内において、配線部52aを囲む包囲部55とを備える。尚、本明細書において、第1の主面SF1に平行な断面を横断面という。
図4(a)は、第1の主面SF1に平行な断面における配線部52a及び包囲部55の平面形状を示す。第1の主面SF1に平行な断面における配線部52aの形状は、3以上の線分で囲まれた多角形の一例として、4つの線分L1〜L4で囲まれた四角形であり、4つの線分L1〜L4は曲線R1〜R4により接続されている。すなわち、配線部52aの形状は、4つの角が曲線状に面取りされた四角形である。
包囲部55は、配線部52aの外周から一定の間隔だけ離間して配置されたリング状の形状を有する。第1の主面SF1に平行な断面における包囲部55の内周Mの形状は、3以上の線分で囲まれた多角形の一例として、4つの線分で囲まれた四角形であり、4つの線分は曲線により接続されている。すなわち、包囲部55の内周Mの形状は、4つの角が曲線で繋がれた四角形である。
同様にして、第1の主面SF1に平行な断面における包囲部55の外周Cの形状は、3以上の線分で囲まれた多角形の一例として、4つの線分で囲まれた四角形であり、4つの線分は曲線により接続されている。すなわち、包囲部55の外周Cの形状は、4つの角が曲線状に面取りされた四角形である。
また、配線部52a、包囲部55の内周M、及び包囲部55の外周Cは、同心上に配置された四角形の形状を有する。このように、第1の主面SF1に平行な断面における配線部52aの形状は、同じ断面における包囲部55の内周Mの形状の相似形である。更に、包囲部55の外周Cの形状も配線部52aの形状と相似形である。
図4(a)に示す配線部52a及び包囲部55の形状は、第1の主面SF1に平行な任意の断面において同じである。
図4(b)は、図4(a)のA−A切断面におけるシリコン配線埋込ガラス基板の断面構成を示す。配線部52aは、ガラス基板54の第1の主面SF1の法線に沿って延伸され、配線部52aの両端部は、第1の主面SF1及び第2の主面SF2に表出している。包囲部55は、配線部52aから一定の間隔をおいて配置され、包囲部55の両端部も、第1の主面SF1及び第2の主面SF2に表出している。
ガラス基板54は、例えば、ナトリウムなどのアルカリ金属を含むガラス材料で構成すればよい。また、シリコン部材(52a、55)は、n型又はp型の不純物が高濃度に添加された単結晶シリコンで構成すればよい。
このように、シリコン配線埋込ガラス基板は、ガラス基板54にシリコン部材(52a、55)が埋め込まれたものである。配線部52aの両端部は、ガラス基板54の第1の主面SF1及び第2の主面SF2に表出している。そして、包囲部55は、配線部52aの周りを取り囲んでいる。よって、図4の配線部52a及び包囲部55を図2及び図3に示した配線28及び筒状体29にそれぞれ当てはめ、図4のガラス基板54を図2及び図3に示したガラス基板20に当てはめる。これにより、図2及び図3に示した第1の固定基板2の形成に用いられるガラス基板20に、図4に示したシリコン配線埋込ガラス基板を適用することができる。この場合、図4の配線部52aは、図2及び図3に示したセンサ本体1に入力される電気信号及びセンサ本体1から出力される電気信号を伝達する。
図5(a)〜図5(e)を参照して、図4(a)〜図4(c)に示したシリコン配線埋込ガラス基板の製造方法を説明する。
(イ)先ず、図5(b)に示すように、単結晶シリコンから成るシリコン基板51の第1の主面SF1に、不純物が添加された単結晶シリコンからなる凸状の配線部52及び配線部52を囲む凸状の包囲部55を形成する(第1の工程)。なお、予め、シリコン基板51の全体には、p型或いはn型の不純物が添加され、シリコン基板51の電気抵抗は十分に小さい。ここでは、シリコン基板51の全体に不純物を添加する場合を説明するが、シリコン基板51全体に添加されていなくても構わない。少なくとも、配線部52及び配線部5として残す部分の深さまで不純物が添加されていればよい。第1の工程において、配線部52の基部52bの断面積が、配線部52の他の部分52aの断面積よりも大きくなるように配線部52を形成する。例えば、基部52bを、シリコン基板51の第2の主面SF2に向かって拡がるテーパー形状に形成する。
(ロ)詳細には、図5(a)に示すように、先ず、対向する第1の主面(図5における上面)SF1及び第2の主面(図5における下面)SF2を有するシリコン基板51を用意する。シリコン基板51の第1の主面SF1全体に、p型或いはn型の不純物イオンをイオン注入する。その後、シリコン基板51を加熱することにより、注入された不純物イオンを活性化させる。これにより、シリコン基板51全体の電気抵抗を十分に小さくすることができる。なお、ここでは、シリコン基板51の全体に不純物を添加する場合を説明するが、シリコン基板51全体に添加されていなくても構わない。少なくとも、シリコン部材(52a、55)として残す部分の深さまで不純物が添加されていればよい。そして、シリコン基板51の第1の主面SF1の配線部52及び包囲部55を形成する領域に、金属膜を選択的に形成する。具体的には、フォトリソグラフィ方法、及びメッキ処理、スパッタリング、或いは化学的気相成長法(CVD)等の成膜方法により、シリコン基板51の第1の主面SF1上に、金属膜を形成する。
(ハ)図5(b)に示すように、金属膜よりもシリコン基板51のエッチング速度が速い異方性のエッチング方法を用いて、シリコン基板51の第1の主面SF1を選択的に除去する。具体的には、TMAH(水酸化テトラメチルアンモニウム)水溶液をエッチャントとするウェットエッチングや反応性イオンエッチング(RIE)などのドライエッチングによりシリコン基板51の第1の主面SF1の所定領域を除去する。この時、金属膜はエッチングマスクとして機能する。よって、金属膜が形成されていない、シリコン基板51の第1の主面SF1の所定領域を選択的に除去することができる。以上の段階を経て、シリコン基板51の第1の主面SF1に配線部52及び包囲部55を形成する。
(ニ)図5(c)に示すように、対向する第3の主面(図5における下面)SF3及び第4の主面(図5における上面)SF4を有するガラス基板54の第3の主面SF3をシリコン基板51の第1の主面SF1に重ね合わせる(第2の工程)。なお、重ね合わせたシリコン基板51とガラス基板54を、陽極接合、表面活性化結合、樹脂接着などの方法により接合してもよい。
(ホ)その後、図5(d)に示すように、ガラス基板54に熱を加えて軟化させて、ガラス基板54の一部をシリコン基板51の配線部52及び包囲部55の周囲に埋め込む(第3の工程)。具体的には、平坦な板状の加熱・加圧治具でガラス基板54とシリコン基板51を挟み、ガラス基板54をその屈伏点よりも高く且つシリコンの融点よりも低い温度まで加熱して軟化させる。そして、加熱・加圧治具を用いて、ガラス基板54とシリコン基板51をプレスする。プレス処理及びガラスの自重によって、軟化したガラス基板54の一部は、シリコン基板51の配線部52及び包囲部55の周囲に埋め込まれる。この時、配線部52と包囲部55の間にも、ガラス基板54の一部が埋め込まれる。なお、ガラス基板54の一部を埋め込む為に、プレス処理を省略しても構わない。例えば、ガラス基板54を十分に高い温度(例えば850℃)まで加熱してガラス基板54の流動性を高め、ガラスの自重のみによってガラス基板54の一部を埋め込んでもよい。なお、ガラス基板54とシリコン基板51の配置を入れ替えた場合、ガラスの自重の代りに、シリコン基板51の自重となる。
(へ)その後、ガラス基板54を冷却する(第4の工程)。そして、ガラス基板54のうち、配線部52a及び包囲部55の周囲に埋め込まれた部分を残し、その他の部分を除去する。例えば、ガラス基板54の第4の主面SF4に配線部52a及び包囲部55の頂上面が露出するまで、ガラス基板54の第4の主面SF4を均一に除去する。
具体的には、先ず、ガラス基板54の第4の主面SF4に対して、ダイヤモンド砥石を用いた研削を実施する。この研削(グラインダー)は、ガラス基板54の第4の主面SF4に配線部52a及び包囲部55が露出するまで実施する。その後、ガラス基板54の第4の主面SF4に対して、例えば、化学機械研磨(CMP)を実施する。これにより、配線部52a及び包囲部55の頂上面が露出したガラス基板54の第4の主面SF4を、鏡面に仕上げることができる。
(ト)シリコン基板51のうち、ガラス基板54の一部がその周囲に埋め込まれた配線部52a及び包囲部55を残し、その他の部分を除去する(第5の工程)。第5段階において、配線部52の基部52bを同時に除去する。例えば、シリコン基板51の第2の主面SF2にガラス基板54が露出するまで、シリコン基板51の第2の主面SF2を均一に除去する。
尚、本明細書において、ガラスその周囲に埋め込まれた配線部52a及び包囲部55を残してガラス基板とシリコン基板とを除去する工程を基板化工程という。
具体的には、先ず、シリコン基板51の第2の主面SF2に対して、ダイヤモンド砥石を用いた研削を実施する。この研削は、シリコン基板51の第2の主面SF2に配線部52の基部52bを除くその他の部分52a及び包囲部55が露出するまで実施する。その後、シリコン基板51の第2の主面SF2に対して、化学機械研磨(CMP)を実施する。これにより、配線部52の基部52bを除くその他の部分52a及び包囲部55が露出したシリコン基板51の第2の主面SF2を、鏡面に仕上げることができる。以上の工程を経て、図4(a)〜図4(c)に示したシリコン配線埋込ガラス基板を製造することができる。
以上説明したように、本発明の第1の実施の形態によれば、以下の作用効果が得られる。
軟化したガラスを配線部52aの周囲を押し込む際に配線部52aがガラスから受ける力や、その後にガラスを冷却する際にガラスとシリコンとの熱膨張係数の違いに起因して配線部52aがガラスから受ける力により、配線部52aを支持するシリコン基板51から配線部52aが折れるなどの棄損が発生するおそれがあった。しかし、本発明の第1の実施の形態では、図4(a)〜図4(c)に示したように、同じシリコン部材として、配線部52aを囲む包囲部55を同時にガラス基板54の内部に配置する。これにより、その製造工程において配線部52aが受ける力を包囲部55が遮り、配線部52aの棄損を抑制することができる。よって、信頼性の高い配線部52aを有するシリコン配線埋込ガラス基板を提供することができる。
また、図4(a)に示したように、第1の主面SF1に平行な断面における配線部52aの形状は、同じ断面における包囲部55の内周の形状の相似形である。これにより、包囲部55の形成が容易になる。
また、第1の主面SF1に平行な断面における配線部52aの形状は、4つの線分L1〜L4で囲まれた四角形であり、4つの線分L1〜L4は曲線R1〜R4により接続されている。これにより、配線部52aの強度が増加する。
また、第1の主面SF1に平行な断面における包囲部55の内周の形状は、4つの線分で囲まれた四角形であり、4つの線分は曲線により接続されている。これにより、包囲部55の強度が増加する。
また、第1の主面SF1に平行な断面における包囲部55の外周の形状は、4つの線分で囲まれた四角形であり、4つの線分は曲線により接続されている。これにより、包囲部55の強度が増加する。
また、図5(a)〜図5(e)に示したように、第1の工程において、少なくとも配線部52の基部52bの断面積が、配線部52の他の部分52aの断面積よりも大きくなるように配線部52を形成する。これにより、凸状の配線部52の根元部分の強度が増すので、第3の工程及び第4の工程における配線部52の折れなどの破損を更に抑制することができる。第5段階において、配線部52の基部52bを同時に除去するので、配線部52aの最終形状の精度が良くなる。すなわち、配線部52の基部52bを除くその他の部分52aの断面形状が均一になる。
(第1の変形例)
図4(a)に示した配線部52a及び包囲部55の形状は一例であって、配線部52a及び包囲部55は、その他にも様々な形状を取ることができる。
例えば、図6(a)に示すように、配線部62aの形状は、4つの線分で囲まれた四角形であって、4つの線分は直接接続されていても構わない。すなわち、配線部62aの形状は、4つの角が曲線状に面取りされていない四角形であってもよい。配線部62aの重心位置は、包囲部55の重心位置と一致している。なお、図6(a)の包囲部55は、図4(a)のそれと同じであり、説明を省略する。
また、図6(b)に示すように、配線部72aの形状は、円形或いは楕円形であってもよい。配線部72aの中心位置は、包囲部55の重心位置と一致している。なお、図6(b)の包囲部55も、図4(a)のそれと同じである。図6(a)及び図6(b)は、第1の主面SF1に平行な断面における配線部52aの形状が、同じ断面における包囲部55の内周の形状の相似形でない例に相当する。
また、図6(c)に示すように、配線部72aの形状が円形或いは楕円形であり、且つ包囲部65の形状も、配線部72aと同心上に配置された円形或いは楕円形であってもよい。
また、図6(d)に示すように、配線部62aの形状が面取りの無い四角形であり、且つ包囲部75の形状も面取りの無い四角形であってもよい。配線部62aの重心位置は、包囲部75の重心位置と一致している。図6(c)及び図6(d)は、第1の主面SF1に平行な断面における配線部72a、62aの形状が、同じ断面における包囲部65、75の内周の形状の相似形である例に相当する。
(第2の変形例)
図4(a)及び図6(a)〜図6(d)に示した配線部52a、62a、72aの数はそれぞれ1つであったが、複数であっても構わない。すなわち、包囲部55、75は、複数の配線部52a、62a、72aを囲んでいてもよい。複数の配線部52a、62a、72aの一部に例えば折れが発生しても残りの配線部52a、62a、72aにより導通を確保することができるので、オープン不良の確率が下がる。
図7(a)は、包囲部55の内側に、縦横2×2で配列された4つの配線部52aが配置されている例を示す。図7(b)は、包囲部55の内側に、縦横2×5で配列された10個の配線部52aが配置されている例を示す。
図7(c)は、包囲部55の内側に、縦横2×2で配列された4つの配線部62aが配
置されている例を示す。図7(d)は、包囲部55の内側に、縦横2×5で配列された1
0個の配線部62aが配置されている例を示す。
図7(e)は、包囲部55の内側に、縦横2×2で配列された4つの配線部72aが配置されている例を示す。図7(f)は、包囲部55の内側に、縦横2×5で配列された10個の配線部72aが配置されている例を示す。
図7(g)は、包囲部75の内側に、縦横2×2で配列された4つの配線部62aが配置されている例を示す。図7(h)は、包囲部75の内側に、縦横2×5で配列された10個の配線部62aが配置されている例を示す。
(第3の変形例)
以上の例では、主として、包囲部75の外周がシリコン配線埋込ガラス基板の外周より内側に形成されている例により説明したが、本発明はこれに限定されるものではなく、包囲部75の外周がシリコン配線埋込ガラス基板の外周に一致するように包囲部75が形成されていてもよい。すなわち、本発明では、シリコン配線埋込ガラス基板の外周側面が露出された包囲部75の表面により形成されている。
包囲部75の表面により外周側面が形成されたシリコン配線埋込ガラス基板は、例えば、以下のようにして作製される。
まず、単結晶シリコンから成るシリコンウエハを準備して、図12に示すように、そのシリコンウエハの第1主面に、不純物が添加された単結晶シリコンからなる複数の凸状の配線部62aと、そのうちの4つの配線部62aを囲む凸状の包囲部75が一体化された一体包囲部750を形成する。そして、上述した基板化工程を経て、複数のシリコン配線埋込ガラス基板が一体化されたシリコン配線埋込ガラス基板集合体を作製する。そしてそのシリコン配線埋込ガラス基板集合体を切断線80に沿って一体包囲部750の部分で切断することにより、個々のシリコン配線埋込ガラス基板に分離する。
尚、包囲部75に内包される配線部62aの数は、4つに限定されるものではないことは言うまでもなく、1又は2以上の任意の数の配線部62aを包囲部75内に設けることができる。
このようにすると、シリコン配線埋込ガラス基板集合体を個々のシリコン配線埋込ガラス基板に分離する際に、強度の高い一体包囲部750の部分で切断することになり、切断時のストレスが配線部62aにかかるのを防止でき、効果的に配線部62aを保護できる。
(第2の実施の形態)
図8(a)〜図8(e)を参照して、第2の実施の形態に係わるシリコン配線埋込ガラス基板の製造方法を説明する。なお、第2の実施の形態に係わる製造方法により製造されるシリコン配線埋込ガラス基板の構成は、図4(a)〜図4(c)に示した構成と同じであり、説明を省略する。
(イ)先ず、図8(b)に示すように、単結晶シリコンから成るシリコン基板51の第1の主面SF1に、不純物が添加された単結晶シリコンからなる凸状の配線部52及び配線部52を囲む凸状の包囲部55を形成する(第1の工程)。第1の工程において、包囲部55の基部55bの断面積が、包囲部55の他の部分55aの断面積よりも大きくなるように包囲部55を形成する。例えば、基部55bを、シリコン基板51の第2の主面SF2に向かって拡がるテーパー形状に形成する。
(ロ)図8(c)に示すように、ガラス基板54の第3の主面SF3をシリコン基板51の第1の主面SF1に重ね合わせる(第2の工程)。その後、図8(d)に示すように、ガラス基板54に熱を加えて軟化させて、ガラス基板54の一部をシリコン基板51の配線部52及び包囲部55の周囲に埋め込む(第3の工程)。
(ハ)その後、ガラス基板54を冷却する(第4の工程)。そして、ガラス基板54のうち、配線部52及び包囲部55aの周囲に埋め込まれた部分を残し、その他の部分を除去する。
(ニ)図8(e)に示すように、シリコン基板51のうち、ガラス基板54の一部がその周囲に埋め込まれた配線部52及び包囲部55aを残し、その他の部分を除去する(第5の工程)。第5段階において、包囲部55の基部55bを同時に除去する。以上の工程を経て、図4(a)〜図4(c)に示したシリコン配線埋込ガラス基板を製造することができる。なお、第1の工程〜第5の工程の詳細な手順及び手段は、第1の実施の形態と同じであり、説明を省略する。
以上説明したように、本発明の第2の実施の形態によれば、以下の作用効果が得られる。
図8(a)〜図8(e)に示したように、第1の工程において、少なくとも包囲部55の基部55bの断面積が、包囲部55の他の部分55aの断面積よりも大きくなるように包囲部55を形成する。これにより、凸状の包囲部55の根元部分の強度が増すので、第3の工程及び第4の工程における包囲部55の折れなどの破損を抑制することができる。よって、包囲部55に囲まれた配線部52の破損を更に抑制することができる。第5段階において、包囲部55の基部55bを同時に除去するので、包囲部55aの最終形状の精度が良くなる。すなわち、包囲部55の基部55bを除くその他の部分55aの断面形状が均一になる。
なお、包囲部55の基部55bと配線部52の基部52bとを別の実施の形態で示したが、勿論、同時に両方の基部55b、52bを形成すれば、更に配線部及び包囲部の破損を抑制することができる。
(第3の実施の形態)
図2及び図3では、総ての配線28が、第1の固定基板2の第1の主面の1辺に沿って配置され、電極パッド18にそれぞれ接続されている場合を示したが、配線28のうち、固定電極25に接続される配線28は、電極パッド18を介さずに、直接、固定電極25に接続しても構わない。
図9(a)及び図9(b)を参照して、本発明の第3の実施の形態に係わる半導体装置の概略構成を、図1(a)及び図1(b)の半導体装置との対比において説明する。加速度センサチップAは、金属電極からなる複数のパッドを備える。総てのパッドは、プラスチックパッケージ本体102の開放された一面に対向する加速度センサチップAの主面に配置されているが、この主面の1辺に沿っては配置されていない。
図10を参照して、図9の加速度センサチップAの概略構成を、図2の加速度センサチップAとの対比において説明する。
センサ本体1の一表面側において、隣り合う窓孔17の間のフレーム部11には、例えば、Al−Si膜などの金属薄膜からなる円形状の電極パッド18が形成されている。しかし、各固定子16に、電極パッド18は形成されていない。フレーム部11に形成された電極パッド18は、可動電極15A及び可動電極15Bに電気的に接続されている。
第1の固定基板2は、第1の固定基板2の第1の主面とこれに対向する第2の主面(センサ本体1に重なり合う面)との間を貫通している複数の配線38と、第1の主面の法線に垂直な方向において配線38を囲む筒状体39と、第2の主面上に形成された複数の固定電極25とを備える。
固定電極25Aa及び固定電極25Abは、対を成して可動電極15Aに対向して配置されている。同様に、固定電極25Ba及び固定電極25Bbは、対を成して可動電極15Bに対向して配置されている。
各配線38は、第1の固定基板2の第2の主面において、固定電極25Aa、25Ab、25Ba、25Bb、及びセンサ本体1上の電極パッド18に、それぞれ電気的に接続されている。図示は省略するが、第1の固定基板2の第1の主面のうち配線38の他端が位置する領域には金属電極が形成されている。図のボンディングワイヤWは、この金属電極(パッド)に接続されている。これにより、各固定電極25の電位及び可動電極15の電位をそれぞれ加速度センサチップAの外部へ取り出すことができる。なお、筒状体39は、配線38と同じ材質、例えば、不純物が高濃度に添加されたシリコンで形成してもよい。この場合、筒状体39の両端部を、配線38と同様にして、固定電極25Aa、25Ab、25Ba、25Bb、センサ本体1上の電極パッド18及び金属電極(パッド)に接続してもよい。これにより、接触面積が増えるので、電気的接続の信頼性が高まり、接続抵抗が低減される。
図11を参照して、図9の加速度センサチップAの断面構成を、図3の加速度センサチップAとの対比において説明する。図11は、一対の支持ばね部14を通る直線に垂直であって、固定電極25に接続された配線38及び筒状体39の切断面における加速度センサチップAの構成を示す。
第1の固定基板2の配線38の一端は、固定電極25に電気的に接続されている。具体的には、配線38は、図3に示した電極パッド18、固定子16、連絡用導体部16d、金属配線26を介さず、直接、固定電極25に接続されている。配線38の他端は、第1の固定基板2の第1の主面に表出している。そして、図のボンディングワイヤWは、配線38の他端に接続された金属電極(パッド)にボンディングされる。一方、筒状体39は、配線38から一定の間隔をおいて配線38の周りを取り囲んでいる。筒状体39の一端は、固定電極25に電気的に接続され、その他端は、第1の固定基板2の第1の主面に表出している。筒状体39と配線38との隙間には、ガラス基板20が配置されている。
以上の相違点を除き、図9(a)及び図9(b)の半導体装置の構成、図10及び図11の加速度センサチップAの構成は、図1(a)及び図1(b)の半導体装置、図2及び図3の加速度センサチップAと同じである。
以上説明したように、第3の実施の形態によれば、配線38が、図3に示した電極パッド18、固定子16、連絡用導体部16d、金属配線26を介さず、直接、固定電極25に接続されている。このため、電極パッド18、固定子16、連絡用導体部16d、及び金属配線26の間での接触不良の発生や接触抵抗の増大を抑制して、電気的な接続の信頼性を高めることができる。また、電極パッド18、固定子16、連絡用導体部16d、金属配線26等の部品が不要となり、製造コストや製造工程の削減、デバイスの軽量化などに貢献する。
(その他の実施の形態)
上記のように、本発明は、3つの実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
1又は2以上の配線部52aを1つの包囲部55で取り囲む例を示したが、本発明はこれに限定されない。1又は2以上の配線部52aを、2以上の包囲部55で取り囲んでも構わない。すなわち、2重、3重、・・・の包囲部55が、1又は2以上の配線部52aの周囲を囲んでいても良い。これにより、包囲部55は、配線部52aが受ける力を更に遮ることができるので、配線部52aの棄損を更に抑制することができる。
また、図4(a)や図6に示したように、配線部52a及び包囲部55の形状が四角形である場合を示したが、三角形、五角形、・・・など、その他の多角形であっても構わない。
また、図5(b)等に示したように、シリコン基板51の主面に凸状の配線部52及び包囲部55を形成する第1の工程では、単結晶シリコンから成るシリコン基板51の一部を加工して、単結晶シリコンから成る配線部52及び包囲部55を形成した。しかし、本発明はこれに限定されることはない。例えば、単結晶シリコンから成るシリコン基板51の主面に、多結晶シリコンから成るシリコン膜を堆積し、シリコン膜の一部を除去して多結晶シリコンから成る凸状の配線部52及び包囲部55を形成してもよい。
本発明の実施の形態では、MEMSデバイスの一例として静電容量型の加速度センサチップAについて説明したが、本発明は、静電容量型の加速度センサチップA以外のMEMSデバイス、例えば、ピエゾ抵抗型の加速度センサチップ、ジャイロセンサ、マイクロアクチュエータ、マイクロリレー、赤外線センサ等や、ICチップなどにも適用することができる。即ち、センサ本体1によるセンシング対象は、加速度に限らず、圧力、角度、角速度等であってもよい。
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲に係る発明特定事項によってのみ限定されるものである。

Claims (9)

  1. 対向する第1の主面及び第2の主面を有するシリコン配線埋込ガラス基板であって、
    ガラス基体と、該ガラス基体を前記第1の主面から前記第2の主面に貫通するシリコン配線部と、前記第1の主面に平行な横断面において前記シリコン配線部を囲む包囲部と、
    を有し、
    前記横断面における前記シリコン配線部の形状は、3以上の線分で囲まれた多角形であり、前記線分は曲線により接続されており、
    前記包囲部はシリコンからなり、前記シリコン配線部の外周から一定の間隔だけ離間して配置されたリング状の形状を有することを特徴とする記載のシリコン配線埋込ガラス基板。
  2. 前記横断面における前記包囲部の内周の形状は、3以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする請求項に記載のシリコン配線埋込ガラス基板。
  3. 前記横断面における前記包囲部の外周の形状は、3以上の線分で囲まれた多角形であり、前記線分は曲線により接続されていることを特徴とする請求項1又はに記載のシリコン配線埋込ガラス基板。
  4. 前記横断面における前記シリコン配線部の形状は、当該横断面における前記包囲部の内周の形状の相似形であることを特徴とする請求項1〜3のいずれか一項に記載のシリコン配線埋込ガラス基板。
  5. 前記包囲部は、複数の前記シリコン配線部を囲んでいることを特徴とする請求項1〜のいずれか一項に記載のシリコン配線埋込ガラス基板。
  6. 前記横断面において、前記包囲部の外周がシリコン配線埋込ガラス基板の外周に一致する請求項1〜5のいずれか一項に記載のシリコン配線埋込ガラス基板。
  7. シリコン基板の一主面に、不純物が添加された凸状のシリコン配線部と、シリコンからなり、前記シリコン配線部の外周から一定の間隔だけ離間して配置されたリング状の形状を有し前記シリコン配線部を囲む凸状の包囲部を形成する凸部形成工程と、
    前記シリコン基板の一主面上において、熱を加えて軟化させたガラスで前記シリコン配線部及び前記包囲部を埋め込んでガラス基体部を形成するガラス埋込工程と、
    前記シリコン配線部の上面及び前記包囲部の上面を含む平面と前記一主面の間にあるガラス基体部を除く余剰ガラスと前記シリコン基板とを除去する基板化工程と、
    を含み、
    前記凸部形成工程において、
    前記シリコン配線部及び前記包囲部の少なくとも一方を、前記シリコン基板の一主面に繋がっている基部と該基部を除く他の部分とを有し、前記基部の断面積が前記他の部分の断面積よりも大きくなりかつ前記他の部分の断面形状が均一になるように形成し、
    前記基板化工程において、
    前記基部とともに前記シリコン基板を除去するシリコン配線埋込ガラス基板の製造方法。
  8. 前記ガラス埋込工程は、
    ガラス基板の主面を前記シリコン基板の一主面に重ね合わせる第1の工程と、
    前記ガラス基板に熱を加えて軟化させて、当該ガラス基板の一部により前記シリコン配線部及び前記包囲部を埋め込む第2の工程と、
    を含む請求項7記載のシリコン配線埋込ガラス基板の製造方法。
  9. 前記凸部形成工程において、
    シリコン基板の一主面に、複数の前記シリコン配線部を形成し、その1又は2以上のシリコン配線部をそれぞれ包囲する複数の前記包囲部が一体化された一体包囲部を形成し、
    前記基板化工程の後に、
    前記一体包囲部を切断することにより、それぞれ1又は2以上の前記包囲部と当該包囲部に内包されたシリコン配線部を含んでなる複数のシリコン配線埋込ガラス基板を作製する請求項7又は8に記載のシリコン配線埋込ガラス基板の製造方法。
JP2012507099A 2010-03-26 2011-03-25 シリコン配線埋込ガラス基板及びその製造方法 Active JP5789788B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012507099A JP5789788B2 (ja) 2010-03-26 2011-03-25 シリコン配線埋込ガラス基板及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010071470 2010-03-26
JP2010071470 2010-03-26
JP2012507099A JP5789788B2 (ja) 2010-03-26 2011-03-25 シリコン配線埋込ガラス基板及びその製造方法
PCT/JP2011/057405 WO2011118789A1 (ja) 2010-03-26 2011-03-25 シリコン配線埋込ガラス基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011118789A1 JPWO2011118789A1 (ja) 2013-07-04
JP5789788B2 true JP5789788B2 (ja) 2015-10-07

Family

ID=44673328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012507099A Active JP5789788B2 (ja) 2010-03-26 2011-03-25 シリコン配線埋込ガラス基板及びその製造方法

Country Status (2)

Country Link
JP (1) JP5789788B2 (ja)
WO (1) WO2011118789A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043468A (ja) * 2000-07-27 2002-02-08 Fujitsu Ltd 表裏導通基板及びその製造方法
JP2006047279A (ja) * 2004-07-02 2006-02-16 Alps Electric Co Ltd ガラス基板及びそれを用いた静電容量型圧力センサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002043468A (ja) * 2000-07-27 2002-02-08 Fujitsu Ltd 表裏導通基板及びその製造方法
JP2006047279A (ja) * 2004-07-02 2006-02-16 Alps Electric Co Ltd ガラス基板及びそれを用いた静電容量型圧力センサ

Also Published As

Publication number Publication date
JPWO2011118789A1 (ja) 2013-07-04
WO2011118789A1 (ja) 2011-09-29

Similar Documents

Publication Publication Date Title
US7402905B2 (en) Methods of fabrication of wafer-level vacuum packaged devices
JP4548793B2 (ja) 半導体センサー装置およびその製造方法
US8525277B2 (en) MEMS device
TWI634069B (zh) 混合整合構件及其製造方法
JP2730201B2 (ja) 半導体加速度センサ
JP5684233B2 (ja) シリコン配線埋込ガラス基板及びその製造方法
KR100661350B1 (ko) Mems 소자 패키지 및 그 제조방법
WO2012102291A1 (ja) ガラス埋込シリコン基板およびその製造方法
WO2011118788A1 (ja) ガラス埋込シリコン基板の製造方法
WO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
JP5789788B2 (ja) シリコン配線埋込ガラス基板及びその製造方法
JP2011204950A (ja) 金属埋込ガラス基板及びその製造方法、及びmemsデバイス
KR100636823B1 (ko) Mems 소자 패키지 및 그 제조방법
JP2010078425A (ja) 加速度センサ
JP2005228863A (ja) 半導体装置の製造方法、半導体装置及びセンサ
JP2007288024A (ja) センサーチップおよびその製造方法
WO2012102252A1 (ja) 貫通電極付基板およびその製造方法
GB2304903A (en) An electromechanical sensor device and a method of manufacturing it
JP2013036829A (ja) シリコン埋込ガラス基板とその製造方法、シリコン埋込ガラス多層基板とその製造方法、静電式加速度センサ
US7531229B2 (en) Microstructured component and method for its manufacture
JP2003344444A (ja) 半導体加速度センサ
JP2010177280A (ja) 半導体センサの製造方法、及び半導体センサ
JP5672690B2 (ja) センサーユニットおよびその製造方法
WO2011118787A1 (ja) ガラス埋込シリコン基板の製造方法
JP2008045908A (ja) 加速度センサならびにセンサチップおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141014

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20141015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150311

R151 Written notification of patent or utility model registration

Ref document number: 5789788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151