JP5615122B2 - 電子部品装置及びその製造方法 - Google Patents

電子部品装置及びその製造方法 Download PDF

Info

Publication number
JP5615122B2
JP5615122B2 JP2010229309A JP2010229309A JP5615122B2 JP 5615122 B2 JP5615122 B2 JP 5615122B2 JP 2010229309 A JP2010229309 A JP 2010229309A JP 2010229309 A JP2010229309 A JP 2010229309A JP 5615122 B2 JP5615122 B2 JP 5615122B2
Authority
JP
Japan
Prior art keywords
electrode
layer
electronic component
mems element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010229309A
Other languages
English (en)
Other versions
JP2012084681A (ja
JP2012084681A5 (ja
Inventor
田口　裕一
裕一 田口
白石　晶紀
晶紀 白石
東　光敏
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010229309A priority Critical patent/JP5615122B2/ja
Priority to US13/221,064 priority patent/US8878357B2/en
Publication of JP2012084681A publication Critical patent/JP2012084681A/ja
Publication of JP2012084681A5 publication Critical patent/JP2012084681A5/ja
Application granted granted Critical
Publication of JP5615122B2 publication Critical patent/JP5615122B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0045—Packages or encapsulation for reducing stress inside of the package structure
    • B81B7/0048—Packages or encapsulation for reducing stress inside of the package structure between the MEMS die and the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子部品装置及びその製造方法に関する。
従来、半導体製造技術やレーザ加工技術などの微細加工技術を応用して、微小な電気要素と機械要素を一つの基板上に組み込んだＭＥＭＳ（Micro Electro Mechanical Systems）素子がある。ＭＥＭＳ素子としては、加速度センサ、圧力センサ、又はジャイロスコープなどがある。
そのようなＭＥＭＳ素子は配線基板の上に実装され、その上にキャップが設けられてＭＥＭＳ素子がパッケージ内に真空状態で気密封止される。
ＭＥＭＳ素子は可動部を有するので、可動部がフリーな状態になるように、可動部を配線基板から離して実装する必要がある。ＭＥＭＳ素子を接着剤で実装する場合、ＭＥＭＳの水平度が十分に得られず、また接着剤の成分が揮発することで真空気密性が十分ではない。
特開２００６−１７９６６７号公報
電子部品を配線基板から離した状態で実装する電子部品装置及びその製造方法において、信頼性を向上させることを目的とする。
以下の開示の一観点によれば、基板と、前記基板の上に立設する金属材料からなる電解めっきで形成された柱状の電極ポストと、周縁部に可動部を備え、中央部に複数の接続電極を備えたＭＥＭＳ素子であって、前記ＭＥＭＳ素子の可動部が前記基板から離れた状態で、前記ＭＥＭＳ素子の複数の接続電極が、対応する複数の前記電極ポストの先端に接合された前記ＭＥＭＳ素子とを有し、前記電極ポストの高さは、前記ＭＥＭＳ素子の接続電極の厚みより高く設定され、かつ、前記ＭＥＭＳ素子の接続電極と前記電極ポストとは、前記電極ポストの金属材料と異なる金属を含む合金層によって接合されている電子部品装置が提供される。
また、その開示の他の観点によれば、基板の上に、金属材料からなる電解めっきで形成される柱状の電極ポストと、該電極ポストの先端に設けられて、前記金属材料と異なる金属からなる接合用金属層とを有する電極構造を形成する工程と、周縁部に可動部を備え、中央部に複数の接続電極を備えたＭＥＭＳ素子を用意し、前記ＭＥＭＳ素子の複数の接続電極を、対応する複数の前記電極構造に接続する工程とを有し、前記電極ポストの高さは、前記ＭＥＭＳ素子の接続電極の厚みより高く設定され、かつ、前記ＭＥＭＳ素子の可動部が前記基板から離れた状態で、前記ＭＥＭＳ素子の接続電極が、前記接合用金属層と前記接続電極との合金層によって前記電極ポストの先端に接合される電子部品装置の製造方法が提供される。
以下の開示によれば、電子部品の接続電極を基板上に立設する電極ポストに電極ポストと異なる金属を含む合金層によって接合するので、ＭＥＭＳを水平度が高い状態で実装することができる。
また、基板上にキャップを設けて電子部品をキャビティ内に気密封止する場合、接着剤を使用しないので、十分な真空状態で電子部品が気密封止される。
また、電子部品を電極ポストにフリップチップ接合するので、ＭＥＭＳ素子をワイヤで接続する場合よりパッケージの薄型化及び小型化を図ることができる。
図1は関連技術の電子部品装置を示す断面図である。 図２（ａ）〜（ｄ）は第１実施形態の電子部品装置の製造方法を示す断面図（その１）である。 図３（ａ）〜（ｄ）は第１実施形態の電子部品装置の製造方法を示す断面図（その２）である。 図４（ａ）〜（ｄ）は第１実施形態の電子部品装置の製造方法を示す断面図（その３）である。 図５（ａ）〜（ｃ）は第１実施形態の電子部品装置の製造方法を示す断面図（その４）である。 図６は第１実施形態の電子部品装置の製造方法を示す断面図（その５）である。 図７（ａ）及び（ｂ）は第１実施形態の電子部品装置の製造方法を示す断面図（その６）である。 図８（ａ）及び（ｂ）は第１実施形態の電子部品装置の製造方法を示す断面図（その７）である。 図９は第１実施形態の電子部品装置を示す断面図である。 図１０は第１実施形態の第１変形例の電子部品装置を示す断面図である。 図１１は第１実施形態の第２変形例の電子部品装置を示す断面図である。 図１２は第２実施形態の電子部品装置を示す断面図である。 図１３は第２実施形態の第１変形例の電子部品装置を示す断面図である。 図１４は第２実施形態の第２変形例の電子部品装置を示す断面図である。
以下、実施形態について、添付の図面を参照して説明する。
本実施形態の説明の前に、基礎となる関連技術（予備的事項）について説明する。
図１に示すように、関連技術の電子部品装置１００では、下側に配置されたシリコン基板２００の中央部にキャビティＣが設けられており、シリコン基板２００の周縁にリング状の枠部Ｆが立設している。
シリコン基板２００のキャビティＣの底部側には、上面から下面まで貫通するスルーホールＴＨが設けられている。シリコン基板２００の両面及びスルーホールＴＨの内面には絶縁層２２０が形成され、スルーホールＴＨ内には貫通電極２４０が充填されている。さらに、シリコン基板２００の下面には貫通電極２４０に接続される配線層３００が形成されている。
シリコン基板２００のキャビティＣの底面中央部には第１接着剤４００によって台座５００が固定されている。さらに、台座５００の上にはＭＥＭＳ素子６００（加速度センサ）の接続電極６２０が上側を向いた状態で第２接着剤４２０によってＭＥＭＳ素子６００の背面が固定されている。
台座５００及び第１、第２接着剤４００，４２０の厚みによって、ＭＥＭＳ素子６００の可動部６００ａがシリコン基板２００から離れて配置されている。これによって、ＭＥＭＳ素子６００はその可動部６００ａがフリーな状態となってシリコン基板２００に実装されている。
ＭＥＭＳ素子６００の接続電極６２０は、ワイヤ６２０によってシリコン基板２００に設けられた貫通電極２４０の上面に電気的に接続されている。
さらに、シリコン基板２００の枠部Ｆにはキャップ７００が接合されており、ＭＥＭＳ素子６００がキャビティＣ内に真空状態で気密封止されている。
高性能なＭＥＭＳ素子６００の性能を十分に引き出すためには、ＭＥＭＳ素子６００が水平度の高い状態で配置されること、及び十分な真空状態で気密封止される必要がある。
関連技術では、第１接着剤４００で固定された台座５００の上に第２接着剤４２０でＭＥＭＳ素子６００を固定するため、第１、第２接着剤４００，４２０のばらつきなどによってＭＥＭＳ素子６００が傾いて配置されやすく、十分な水平度が得られない場合が多い。
また、真空雰囲気でＭＥＭＳ素子６００をキャップ７００で気密封止する際に、第１、第２接着剤４００、４２０からその成分が揮発するため、キャビティＣ内で十分な真空度が得られない問題がある。
以下に説明する実施形態では、上記した不具合を解消することができる。
（第１の実施の形態）
図２〜図８は第１実施形態の電子部品装置の製造方法を示す断面図、図９は同じく電子部品装置を示す断面図である。第１実施形態の電子部品装置の製造方法では、図２（ａ）に示すように、まず、配線基板を得るための第１シリコンウェハ１０を用意する。第１シリコンウェハ１０の厚みは６００〜７００μｍ程度である。
次いで、図２（ｂ）に示すように、スルーホールが配置される位置に開口部１１ａが設けられたレジスト１１をフォトリソグラフィによって第１シリコンウェハ１０の上に形成する。
続いて、図２（ｃ）に示すように、レジスト１１をマスクにしてその開口部１１ａを通して異方性ドライエッチング（ＲＩＥなど）により第１シリコンウェハ１０の上面から厚みの途中までエッチングして穴部１０ａを形成する。その後に、レジスト１１が除去される。
さらに、図２（ｄ）に示すように、第１シリコンウェハ１０をその背面側からＢＧ（バックグラインダー）によって研削することにより穴部１０ａを露出させる。これにより、第１シリコンウェハ１０の穴部１０ａが第１シリコンウェハ１０の厚み方向に貫通するスルーホールＴＨとなる。
このようにして、厚みが２００〜４００μｍに薄型化された第１シリコンウェハ１０にスルーホールＴＨが設けられた状態となる。スルーホールＴＨは水平方向の断面が例えば円形状で形成される。
第１シリコンウェハ１０には複数の素子搭載領域Ａが画定されており、各素子搭載領域Ａに複数のスルーホールＴＨがそれぞれ配置される。図２（ｄ）には第１シリコンウェハ１０内の一つの素子搭載領域Ａが示されている。
次いで、図３（ａ）に示すように、第１シリコンウェハ１０を熱酸化することにより、第１シリコンウェハ１０の両面及びスルーホールＴＨの内面にシリコン酸化層からなる絶縁層１２を形成する。あるいは、ＣＶＤ法により第１シリコンウェハ１０の全面にシリコン酸化層やシリコン窒化層を形成して絶縁層１２としてもよい。
さらに、図３（ｂ）に示すように、銅箔などの導電部材１５の上に図３（ａ）の第１シリコンウェハ１０を配置する。そして、図３（ｃ）に示すように、導電部材１５をめっき給電経路に利用する電解めっきにより第１シリコンウェハ１０のスルーホール１０ａの下部から上部にかけて銅などの金属めっきを施すことにより、貫通電極１６を形成する。このとき、貫通電極１６は、第１シリコンウェハ１０上の絶縁層１２から上側に突出して形成される。
その後に、図３（ｄ）に示すように、導電部材１５が第１シリコンウェハ１０から除去される。さらに、第１シリコンウェハ１０の上面から突出する貫通電極１６を研磨によって除去して第１シリコンウェハ１０の上面側を平坦化する。貫通電極１６の上面と絶縁層１２の上面とが同一面になって平坦化される。
次いで、図４（ａ）に示すように、第１シリコンウェハ１０の両面側にスパッタ法によりチタン（Ｔｉ）層／銅（Ｃｕ）層を順に形成するなどして厚みが０．１μｍ程度のシード層２０ａをそれぞれ得る。
続いて、図４（ｂ）に示すように、第１シリコンウェハ１０の下面側のシード層２０ａの上（図４（ｂ）では下）に、配線層が配置される部分に開口部１８ａが設けられためっきレジスト１８をフォトリソグラフィによって形成する。
さらに、第１シリコンウェハ１０の上面全体を保護シート（不図示）で保護した状態で、下側のシード層２０ａをめっき給電経路に利用する電解めっきによりめっきレジスト１８の開口部１８ａに銅などからなる金属めっき層２０ｂを形成する。
続いて、めっきレジスト１８を除去した後に、金属めっき層２０ｂをマスクにしてシード層２０ａをエッチングして除去する。
これにより、図４（ｃ）に示すように、第１シリコンウェハ１０の下面にシード層２０ａ及び金属めっき層２０ｂから形成される配線層２０が得られる。配線層２０は貫通電極１６に電気的に接続されて形成される。
次いで、図４（ｄ）に示すように、第１シリコンウェハ１０の下面側に、配線層２０の接続部上に開口部２２ａが設けられたソルダレジスト２２を形成する。さらに、配線層２０の接続部に無電解めっきによってニッケル（Ｎｉ）層／金（Ａｕ）層を順に形成するなどしてコンタクト層２０ｘを得る。
続いて、図５（ａ）に示すように、図４（ｄ）の第１シリコンウェハ１０の上面側において、リング状の接合部となる部分に開口部２３ａが設けられためっきレジスト２３をフォトリソグラフィによって形成する。
さらに、第１シリコンウェハ１０の下面全体を保護シート（不図示）で保護した状態で、シード層２０ａをめっき給電経路に利用する電解めっきにより、めっきレジスト２３の開口部２３ａに、下から順にＣｕ層／Ｎｉ層／Ａｕ層を形成して金属部２４ａを得る。
その後に、図５（ｂ）に示すように、めっきレジスト２３が除去される。後述するように、金属部２４ａはキャップを接合するための接合部として機能し、素子形成領域Ａを取り囲むようにリング状に配置される。
次いで、図５（ｃ）に示すように、貫通電極１６に対応するシード層２０ａの上に開口部２５ａが設けられためっきレジスト２５を形成する。さらに、第１シリコンウェハ１０の下面全体を保護シート（不図示）で保護した状態で、シード層２０ａをめっき給電経路に利用する電解めっきによってめっきレジスト２５の開口部２５ａに金属めっきを施すことにより金属柱３２とその上に積層される接合用インジウム（Ｉｎ）層３０ｄとを形成する。
図５（ｃ）の部分拡大断面図に示すように、金属柱３２は、下から順に、Ｃｕ層３０ａ（厚み：５０μｍ）／Ｎｉ層３０ｂ（厚み：１μｍ）／Ａｕ層３０ｃ（厚み：１μｍ）から形成され、その上に接合用Ｉｎ層３０ｄ（厚み：３μｍ）が積層される。金属柱３２は厚み方向においてＣｕ層３０ａが主体となるように形成される。
その後に、めっきレジスト２５を除去した後に、金属柱３２及び金属部２４ａをそれぞれマスクにしてシード層２０ａをエッチングして除去する。
これにより、図６に示すように、貫通電極１６の上に、シード層２０ａ、Ｃｕ層３０ａ、Ｎｉ層３０ｂ、及びＡｕ層３０ｃから形成される電極ポスト３０と、電極ポスト３０の上端面に設けられた接合用Ｉｎ層３０ｄとを有する電極構造が形成される。電極ポスト３０は貫通電極１６に電気的に接続されて形成される。
電極ポスト３０の形状の一例としては、円柱状の電極として形成される。これと同時に、素子形成領域Ａを取り囲むようにリング状の接合部２４がシード層２０ａ及び金属部２４ａから形成される。接合部２４の配置の一例としては、矩形の枠状に形成される。
接合用Ｉｎ層３０ｄを含めた電極ポスト３０の高さは、前述した各層の厚みの例では５５．１μｍ程度に設定されるが、実装する電子部品の特性に合わせて適宜調整される（例えば３０〜８０μｍ）．後述するように、電極ポスト３０上の接合用Ｉｎ層３０ｄには電子部品がフリップチップ接合される。
このようにして、電極ポストの上にその金属材料と異なる金属からなる接合用金属層が設けられた電極構造が形成される。本実施形態の電極構造の例では、電極ポスト３０はシード層２０ａ、Ｃｕ層３０ａ、Ｎｉ層３０ｂ、及びＡｕ層３０ｃから形成され、その上に電極ポスト３０の金属材料と異なる接合用Ｉｎ層３０ｄが形成される。
また、図６の部分拡大平面図に示すように、電極ポスト３０の径Ｄ２はスルーホールＴＨ（貫通電極１６）の径Ｄ１より大きく設定され、電極ポスト３０がスルーホールＴＨ（貫通電極１６）の端部全体を被覆して形成される。例えば、スルーホールＴＨの径Ｄ１は６０μｍであり、電極ポスト３０の径Ｄ２は８０μｍに設定される。この場合、スルーホールＴＨの外周からの電極ポスト３０のかぶり量Ｌは１０μｍとなる。
後述するように、電極ポスト３０に電子部品がフリップチップ接合された後に、真空雰囲気でキャップが接合されて電子部品がキャビティ内に気密封止される。このとき、スルーホールＴＨの内面（絶縁層１２）には電解めっきで形成されたＣｕ層が接触しているため、密着性が十分ではない。
従って、スルーホールＴＨより電極ポスト３０を小さく設定すると、スルーホールＴＨ内の密着性の悪い界面が露出するため、真空漏れが生じて十分な真空度が得られなくなるおそれがある。
本実施形態では、スルーホールＴＨの径より電極ポスト３０の径を大きく設定することにより、電極ポスト３０の最下のシード層２０ａでスルーホールＴＨの端部全体を封止することができる。スパッタ法で形成されたシード層２０ａは下地（絶縁層１２及び貫通電極１６）との密着性が良好であるためその界面から真空漏れが生じるおそれはなく、キャビティ内を十分な真空度にすることができる。
図６の例では、第１シリコンウェハ１０の複数のスルーホールＴＨ（貫通電極１６）の真上に島状に電極ポスト３０がそれぞれ配置されている。他の形態として、貫通電極１６に接続されて外側に延在する引き出し配線の終端部に電極ポストが配置されるようにしてもよい。この場合も、スルーホールＴＨ（貫通電極１６）の真上にそれより大きな引き出し配線の接続パッドが配置されてスルーホールＴＨが封止される。
次いで、図７（ａ）に示すように、電子部品としてＭＥＭＳ素子４０を用意する。図７（ａ）の例では、ＭＥＭＳ素子４０として加速度センサが示されている。加速度センサにおいてピエゾ抵抗方式を採用する場合は、センサ素子可動部と固定部をつなぐばね部分に配置されたピエゾ抵抗素子により、加速度によってばね部分に発生した歪みを検出する。あるいは、静電容量検出方式を採用する場合は、センサ素子可動部と固定部の間の容量変化を検出する。
図７（ａ）のＭＥＭＳ素子４０では周縁側に可動部４０ａが配置されており、中央部に接続電極４２が配置されている。ＭＥＭＳ素子４０の接続電極４２は最外に金(Ａｕ)層が形成された構造を有し、全体にわたってＡｕ層から形成してもよく、あるいは、最上層のみがＡｕ層から形成された積層構造であってもよい。
そして、図７（ｂ）に示すようにＭＥＭＳ素子４０の接続電極４２を第１シリコンウェハ１０に設けられた電極ポスト３０上の接合用Ｉｎ層３０ｄにフリップチップ接合する。つまり、第１シリコンウェハ１０に設けられた電極ポスト３０上の接合用Ｉｎ層３０ｄ（図６）にＭＥＭＳ素子４０の接続電極４２（Ａｕ層）を配置し、２００℃の温度で加熱しながらＭＥＭＳ素子４０を下側に加圧する。
これにより、電極ポスト３０上の接合用Ｉｎ層３０ｄとＭＥＭＳ素子４０の接続電極４２のＡｕ層とが反応して合金化し、それらの界面にＡｕ・Ｉｎ合金層３１が形成されて、ＭＥＭＳ素子４０の接続電極４２と電極ポスト３０とが接合される。つまり、接合用Ｉｎ層３０ｄと接続電極４２の金属材料とによって合金層が形成される。
なお、上記した形態とは逆に、第１シリコンウェハ１０に設けられた電極ポスト３０上に接合用Ａｕ層を形成し、ＭＥＭＳ素子４０の接続電極４２の最外にＩｎ層を形成することにより、電極ポスト３０とＭＥＭＳ素子４０の接続電極４２とがＡｕ・Ｉｎ合金層３１によって接合されるようにしてもよい。
本実施形態では、接着剤を使用することなく、第１シリコンウェハ１０に設けられた電極ポスト３０にＭＥＭＳ素子４０の接続電極４２をＡｕ・Ｉｎ合金層３１によって固定する。複数の電極ポスト３０はめっきによってそれらの高さが均一になるように形成することが可能である。
従って、接合用Ｉｎ層３０ｄの下の電極ポスト３０の金属層が高さの均一なポスト（柱）として機能するため、ＭＥＭＳ素子４０を水平度の高い状態で実装することができる。つまり、ＭＥＭＳ素子４０を第１シリコンウェハ１０の基板面と平行に配置することができる。これにより、高性能なＭＥＭＳ素子４０の性能を十分に引き出すことが可能になる。
このとき、電極ポスト３０上の接合用Ｉｎ層３０ｄのほとんどがＭＥＭＳ素子４０の接続電極４２（金層）と反応してＡｕ・Ｉｎ合金層３１となる。この際に、電極ポスト３０のＡｕ層３０ｃも反応してＡｕ・Ｉｎ層３１の一部となってもよい。接合用Ｉｎ層３０ｄの融点は１８０〜２００℃と比較的低いが、Ａｕ・Ｉｎ合金層３１となることにより融点が５００℃程度まで上昇する。
従って、２００℃以上の高温の雰囲気で使用する場合であっても、ＭＥＭＳ素子４０と電極ポスト３０との電気接続の十分な信頼性が得られる。
なお、上記したＭＥＭＳ素子４０では、周縁側に可動部４０ａが設けられているが、逆に、中央部に可動部が設けられて周縁側に接続電極が設けられたＭＥＭＳ素子を使用してもよい。この場合は、前述したように貫通電極１６から外側に延在する引き出し配線の終端部に形成された電極ポストにＭＥＭＳ素子の接続電極が接合される。
または、ＭＥＭＳ素子４０の接続電極４２の配置に合わせて、貫通電極１６と電極ポスト３０の配置を変更して形成する。
次いで、図８（ａ）に示すように、キャップを得るための第２シリコンウェハ５０を用意する。第２シリコンウェハ５０には複数のキャビティＣ（凹部）が設けられている。第２シリコンウェハ５０には格子状に繋がって配置された突起部５０ａが形成され、それによって複数のキャビティＣが区画されている。突起部５０ａの形状の一例としては、平面視して矩形の枠状に形成される。
そして、第２シリコンウェハ５０の突起部５０ａは、前述した第１シリコンウェハ１０に設けられた接合部２４に対応する部分に設けられている。また、第２シリコンウェハ５０のキャビティＣはＭＥＭＳ素子４０が収容される部分に対応して設けられている。
第２シリコンウェハ５０の突起部５０ａ及びキャビティＣは、シリコンウェハの上に所要の開口部を備えたマスクが形成され、その開口部を通してシリコンウェハが異方性ドライエッチングによって加工されて形成される。
さらに、第２シリコンウェハ５０の突起部５０ａの先端には最外がＩｎ層からなる接合部５０ｂが形成されている。接合部５０ｂの形成方法としては、まず、第２シリコンウェハ５０のキャビティＣ側の面全体にシード層（Ｃｕ層など）を形成した後に、突起部５０ａ上に開口部が設けられためっきレジスト（不図示）を形成する。
続いて、シード層をめっき給電経路に利用する電解めっきにより、めっきレジストの開口部にＩｎ層を形成する。さらに、めっきレジストを除去した後に、Ｉｎ層をマスクにしてシード層をエッチングする。これにより、第２シリコンウェハ５０の突起部５０ａの先端にシード層及びＩｎ層から形成される接合部５０ｂが得られる。
次いで、図８（ｂ）に示すように、第２シリコンウェハ５０の接合部５０ｂを第１シリコンウェハ１０の接合部２４の上に配置し、２００℃の温度で加熱しながら第２シリコンウェハ５０を下側に加圧する。
これにより、第２シリコンウェハ５０の接合部５０ｂの最下のＩｎ層と第１シリコンウェハ１０の接合部２４の最上のＡｕ層とが反応して合金化し、それらの界面にＡｕ・Ｉｎ合金層５１が形成されて両者が接合される。
第１シリコンウェハ１０と第２シリコンウェハ５０との接合は真空雰囲気で行われ、第２シリコンウェハ５０のキャビティＣ内が真空となった状態でＭＥＭＳ素子４０がキャビティＣ内に収容されて気密封止される。
なお、上記した形態とは逆に、第１シリコンウェハ１０の接合部２４の最上にＩｎ層を形成し、第２シリコンウェハ５０の接合部５０ｂの最外にＡｕ層を形成することにより、両者がＡｕ・Ｉｎ合金層５１によって接合されるようにしてもよい。
本実施形態では、前述した関連技術と違って接着剤を使用しないため、ＭＥＭＳ素子４０がキャビティＣ内に真空状態で気密封止される際に接着剤の成分が揮発して真空度が低下するおそれがない。このため、所望の真空度でＭＥＭＳ素子４０をキャビティＣ内に気密封止することができる。
また、前述したように、第１シリコンウェハ１０に設けられた電極ポスト３０の径はスルーホールＴＨの径より大きく設定されている。このため、電極ポスト３０の最下のシード層２０ａでスルーホールＴＨと貫通電極１６の間の密着性の悪い界面が封止されるので、スルーホールＴＨと貫通電極１６との界面から真空漏れが起こる恐れがない。
従って、ＭＥＭＳ素子４０が十分な真空度のキャビティＣ内に気密封止されるため、高性能なＭＥＭＳ素子４０の性能を十分に引き出すことが可能になる。
その後に、図９に示すように、図８（ｂ）の第２シリコンウェハ５０及び第１シリコンウェハ１０を各素子搭載領域Ａが得られるように切断して分割することにより、個々の電子部品装置１を得る。
図９に示すように、第１実施形態の電子部品装置１では、インターポーザとしてシリコン配線基板５が使用されている。シリコン配線基板５では、シリコン基板１０ｘにスルーホールＴＨが設けられており、シリコン基板１０ｘの両面及びスルーホールＴＨの内面に絶縁層１２が形成されている。
シリコン基板１０ｘのスルーホールＴＨ内には貫通電極１６が形成されている。シリコン基板１０ｘの下面には貫通電極１６に接続される配線層２０が形成されている。また、シリコン基板１０ｘの下面には、配線層２０の接続部上に開口部２２ａが設けられたソルダレジスト２２が形成されている。配線層２０の接続部にＮｉ／Ａｕめっき層などからなるコンタクト層２０ｘが形成されている。
さらに、シリコン基板１０ｘの上面側には貫通電極１６に接続される電極ポスト３０が立設して形成されている。電極ポスト３０は貫通電極１６の真上に配置され、下から順に、シード層２０ａ及び金属柱３２が積層されて形成される。
このようにして、シリコン配線基板５では、電極ポスト３０と配線層２０とが貫通電極１６を介して相互接続されている。
図９のシリコン配線基板５においてＭＥＭＳ素子４０が実装される前の配線基板の段階では、電極ポスト３０の上にそれと金属材料の異なる接合用Ｉｎ層３０ｄ（接合用金属層）（図６）が設けられている。
さらに、シリコン配線基板５の電極ポスト３０にはＭＥＭＳ素子４０の接続電極４２がフリップチップ接合されている。シリコン配線基板５の電極ポスト３０とＭＥＭＳ素子４０の接続電極４２とはＡｕ・Ｉｎ合金層３１によって直接接合されている。
本実施形態では、ＭＥＭＳ素子４０の接続電極４２とシリコン配線基板５の電極ポスト３０とをＡｕ・Ｉｎ合金層３１で接合する形態を例示するが、電極ポスト３０の金属材料と異なる金属を含む各種の合金層によって接合されていればよい。
本実施形態では、電極ポストとして、シード層２０ａ、Ｃｕ層３０ａ、Ｎｉ層３０ｂ及びＡｕ層３０ｃからなる積層構造の電極ポスト３０（図７（ｂ））が例示され、電極ポスト３０の金属材料と異なる金属を含む合金層として、Ａｕ・Ｉｎ合金層３１が例示されている。
また、シリコン配線基板５に実装されたＭＥＭＳ素子４０がキャップシリコン基板５０ｘのキャビティＣに収容されるようにしてシリコン配線基板５の上にキャップシリコン基板５０ｘが配置されている。
シリコン配線基板５の接合部２４に、キャップシリコン基板５０ｘの突起部５０ａに設けられた接合部５０ｂがＡｕ・Ｉｎ合金層５１によって接合されている。シリコン配線基板５のリング状の接合部２４にキャップシリコン基板５０ｘのリング状の接合部５０ｂが接合されており、キャビティＣ内が真空状態で気密封止されている。
このようにして、シリコン配線基板５の電極ポスト３０に実装されたＭＥＭＳ素子４０は、キャップシリコン基板５０ｘのキャビティＣ内に収容されて真空状態で気密封止されている。
第１実施形態の電子部品装置１では、前述したように。接着剤を使用することなく、ＭＥＭＳ素子４０がＡｕ・Ｉｎ合金層３１でシリコン配線基板５の電極ポスト３０に接合されるので、ＭＥＭＳ素子４０を高い精度の水平度で実装することができる。
また、前述したように、ＭＥＭＳ素子４０を実装する際に接着剤を使用しないことから揮発成分がないので、ＭＥＭＳ素子４０をキャビティＣ内に真空状態で気密封止する際に真空度が低下するおそれもない。
しかも、前述したように、電極ポスト３０でスルーホールＴＨと貫通電極１６の間の密着性の悪い界面が封止されるので、スルーホールＴＨと貫通電極１６との界面から真空漏れが起こるおそれがない。
このように、ＭＥＭＳ素子 ４０が高い精度の水平度で実装されると共に、十分な真空度のキャビティＣ内に気密封止されるため、高性能なＭＥＭＳ素子４０の性能を十分に引き出すことが可能になる。
また、本実施形態では、関連技術のようなＭＥＭＳ素子４０をワイヤで接続するのではなく、ＭＥＭＳ素子４０の接続電極４２を電極ポスト３０にフリップチップ接合で直接接合している。このため、ワイヤのループの高さを考慮する必要がないので、電子部品装置の薄型化を図ることができる。また、ＭＥＭＳ素子４０の外側にワイヤ接続用の電極を配置する必要がないので、実装面積を縮小することができ、電子部品装置の小型化を図ることができる。
また、Ａｕ・Ｉｎ合金層３１の融点は５００℃程度であるため、２００℃以上の高温の雰囲気で使用する場合であっても、ＭＥＭＳ素子４０と電極ポスト３０との電気接続の十分な信頼性が得られる。
図１０には、第１実施形態の第１変形例の電子部品装置１ａが示されている。図１０に示すように、第１変形例の電子部品装置１ａでは、ＭＥＭＳ素子４０の代わりに、半導体素子６０（ＬＳＩチップ）の接続電極６２がシリコン配線基板５の電極ポスト３０にＡｕ・Ｉｎ合金層３１によってフリップチップ接合されている。その他の構成要素は図９と同一である。
特に半導体素子６０として発熱量が大きなロジックＬＳＩ（ＣＰＵなど）を使用する場合、通常のフリップチップ接合では、熱応力の発生により接続部の周りにクラックが発生するなどして接合破壊が発生することがある。
図１０に示すように、半導体素子６０をシリコン配線基板５から上側に離して実装することにより、柔かなＣｕ柱を含む電極ポスト３０で応力が緩和されるため、半導体素子６０の接合破壊の発生を防止することができる。
なお、電子部品として半導体素子６０を使用する場合は、必ずしもキャップシリコン基板５０ｘで気密封止する必要はない。
図１１には、第１実施形態の第２変形例の電子部品装置１ｂが示されている。図１１に示すように、第２変形例の電子部品装置１ｂでは、キャップシリコン基板５０ｘの代わりに、キャップガラス基板５２が使用される。
キャップガラス基板５２の突起状接合部５２ａがシリコン配線基板５の周縁部のシリコン接合部１０ｙに陽極接合によって接合されている。キャップガラス基板５２のキャビティＣ内にＭＥＭＳ素子４０が真空状態で気密封止されている。
キャビティＣが設けられたガラスキャップ基板５２は、ガラスウェハの上に所要の開口部を備えたマスクが形成され、その開口部に露出するガラスウェハの部分がサンドブラスト法によって加工されて形成される。あるいは、所要の型に溶融したガラスを流し込むことによって作成してもよい。
第２変形例の電子部品装置１ｂの製造する際には、前述した図５〜図６の工程で、接合部２４の形成を省略し、第１シリコンウェハ１０の各素子搭載領域Ａの周縁部の絶縁層１２をエッチングして除去してリング状にシリコン接合部１０ｙを露出させる。
そして、キャップガラス基板５２を得るためのガラスウェハの突起状接合部５２ａを第１シリコンウェハ１０のシリコン接合部１０ｙに陽極接合によって接合する。陽極接合の条件としては、例えば、第１シリコンウェハ１０及びガラスウェハを３００〜４００℃に加熱した状態で、両者の間に５００Ｖ〜１ＫＶの電圧を印加する。
これによって、第１シリコンウェハ１０とガラスウェハとの間に大きな静電引力が発生し、それらの界面で化学結合することによってガラスウェハの突起状接合部５２ａが第１シリコンウェハ１０のシリコン接合部１０ｙに接合される。
また、陽極接合時においても、真空雰囲気で行われ、ＭＥＭＳ素子４０がガラスウェハのキャビティＣ内に真空状態で収容されて気密封止される。
その後に、ガラスウェハ及び第１シリコンウェハ１０が切断されて、シリコン配線基板５の上にキャップガラス基板５２が接合された個々の電子部品装置が得られる。
あるいは、特に図示しないが、シリコン配線基板５の代わりにガラス配線基板を使用してもよい。ガラス配線基板を使用する場合は、ガラスウェハをレーザやドリルなどで加工することにより、シリコン配線基板５と同様な構造のガラス配線基板を得ることができる。ガラス配線基板を使用する場合は、絶縁層１２の形成（図３（ａ））を省略することができる。
または、ガラス配線基板の上にキャップシリコン基板を接合してもよいし、ガラス配線基板の上にキャップガラス基板を接合してもよい。
（第２の実施の形態）
図１２は第２実施形態の電子部品装置を示す断面図である。
第２実施形態が第１実施形態と異なる点は、シリコン配線基板側にキャビティを形成し、平板状のキャップシリコン基板でキャップすることにある。第２実施形態では、第１実施形態と同一要素については同一符号を付してその詳しい説明を省略する。
図１２に示すように、第２実施形態の電子部品装置２では、シリコン配線基板５の中央部にキャビティＣ（凹部）が設けられており、周縁部にリング状の枠部Ｆが配置されている。そして、第１実施形態と同様に、キャビティＣの底部にシリコン基板を貫通する貫通電極１６が設けられており、貫通電極１６の上に電極ポスト３０が立設して形成されている。さらに、第１実施形態と同様に、電極ポスト３０にＭＥＭＳ素子４０の接続電極４２がＡｕ・Ｉｎ合金層３１によって接続されている。
また、シリコン配線基板５の枠部Ｆには平板状のキャップシリコン基板５０ｘが配置されている。第１実施形態と同様に、キャップシリコン基板５０ｘの接合部５０ｂとシリコン配線基板５の枠部Ｆ上の接合部２４とがＡｕ・Ｉｎ合金層５１によって接合されている
図１２のキャビティＣが設けられたシリコン配線基板５は、前述した図２（ｃ）の工程の後に、第１シリコンウェハ１０の背面側にキャビティＣが配置される部分に開口部が設けられたマスクを配置し、その開口部を通して穴部１０ａと連通するまでシリコンウェハをハーフエッチングすることに基づいて得られる。
第２実施形態の電子部品装置２は第１実施形態の電子部品装置１と同様な効果を奏する。
図１３には第２実施形態の第１変形例の電子部品装置２ａが示されている。
図１３に示すように、第１実施形態の第１変形例（図１０）と同様に、前述した図１２において、ＭＥＭＳ素子４０の代わりにロジックＬＳＩなどの半導体素子６０を同様に実装してよい。
また、図１４には、第２実施形態の第２変形例の電子部品装置２ｂが示されている。
図１４に示すように、第１実施形態の第２変形例（図１１）と同様に、前述した図１２において、キャップシリコン基板５０ｘの代わり、キャップガラス基板５２をシリコン配線基板５の枠部Ｆの上面のシリコン接合部１０ｙに陽極接合してもよい。
１，１ａ，１ｂ，２，２ａ，２ｂ…電子部品装置、１０…第１シリコンウェハ、１０ｘ…シリコン基板、１０ｙ…シリコン接合部、１１…レジスト、１１ａ，２２ａ，２３ａ，２５ａ…開口部、１０ａ…穴部、１２…絶縁層、１６…貫通電極、２０…配線層、２０ａ…シード層、２０ｂ…金属めっき層、２０ｘ…コンタクト層、２２…ソルダレジスト、２３，２５…めっきレジスト、２４，５０ｂ…接合部、２４ａ…金属部、３０…電極ポスト、３０ａ…Ｃｕ層、３０ｂ…Ｎｉ層、３０ｃ…Ａｕ層、３０ｄ…接合用Ｉｎ層、３１，５１…Ａｕ・Ｉｎ合金層、３２…金属柱、４０…ＭＥＭＳ素子、４０ａ…可動部、４２，６２…接続電極、５０…第２シリコンウェハ、５０ａ…突起部、５０ｘ…キャップシリコン基板、５２…キャップガラス基板、５２ａ…突起状接合部、６０…半導体素子、Ａ…素子搭載領域、Ｃ…キャビティ、Ｆ…枠部、ＴＨ…スルーホール。

Claims (14)

  1. 基板と、
    前記基板の上に立設する金属材料からなる電解めっきで形成された柱状の電極ポストと、
    周縁部に可動部を備え、中央部に複数の接続電極を備えたＭＥＭＳ素子であって、前記ＭＥＭＳ素子の可動部が前記基板から離れた状態で、前記ＭＥＭＳ素子の複数の接続電極が、対応する複数の前記電極ポストの先端に接合された前記ＭＥＭＳ素子とを有し、
    前記電極ポストの高さは、前記ＭＥＭＳ素子の接続電極の厚みより高く設定され、かつ、
    前記ＭＥＭＳ素子の接続電極と前記電極ポストとは、前記電極ポストの金属材料と異なる金属を含む合金層によって接合されていることを特徴とする電子部品装置。
  2. 前記合金層は、金・インジウム合金層であることを特徴とする請求項１に記載の電子部品装置。
  3. 前記基板の上にキャップが設けられており、前記ＭＥＭＳ素子は前記基板と前記キャップとの間のキャビティ内に気密封止されていることを特徴とする請求項１又は２に記載の電子部品装置。
  4. 前記基板に厚み方向に貫通する貫通電極が設けられており、前記電極ポストは前記貫通電極に接続されていることを特徴とする請求項１乃至３のいずれか一項に記載の電子部品装置。
  5. 前記電極ポストは前記貫通電極の上に配置され、前記電極ポストの径は前記貫通電極の径より大きく設定されていることを特徴とする請求項４に記載の電子部品装置。
  6. 前記ＭＥＭＳ素子は、加速度センサ、圧力センサ、又はジャイロスコープであることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品装置。
  7. 前記電極ポストは、下から順に、シード層／Ｃｕ層／Ｎｉ層／Ａｕ層／が積層されて形成され、前記Ｃｕ層が主体となるように形成されることを特徴とする請求項１乃至５のいずれか一項に記載の電子部品装置。
  8. 基板の上に、金属材料からなる電解めっきで形成される柱状の電極ポストと、該電極ポストの先端に設けられて、前記金属材料と異なる金属からなる接合用金属層とを有する電極構造を形成する工程と、
    周縁部に可動部を備え、中央部に複数の接続電極を備えたＭＥＭＳ素子を用意し、前記ＭＥＭＳ素子の複数の接続電極を、対応する複数の前記電極構造に接続する工程とを有し、
    前記電極ポストの高さは、前記ＭＥＭＳ素子の接続電極の厚みより高く設定され、かつ、
    前記ＭＥＭＳ素子の可動部が前記基板から離れた状態で、前記ＭＥＭＳ素子の接続電極が、前記接合用金属層と前記接続電極との合金層によって前記電極ポストの先端に接合されることを特徴とする電子部品装置の製造方法。
  9. 前記合金層は、金・インジウム合金層であることを特徴とする請求項８に記載の電子部品装置の製造方法。
  10. 前記電極ポストを形成する工程において、
    前記基板に厚み方向に貫通する貫通電極が設けられており、前記電極ポストは前記貫通電極に接続されることを特徴とする請求項８又は９に記載の電子部品実装構造の製造方法。
  11. 前記ＭＥＭＳ素子を前記電極ポストに接合する工程の後に、
    前記基板の上にキャップを設ける工程をさらに有し、前記ＭＥＭＳ素子は前記基板と前記キャップとの間のキャビティに気密封止されることを特徴とする請求項８乃至１０のいずれか一項に記載の電子部品装置の製造方法。
  12. 前記電極ポストは前記貫通電極の上に配置され、前記電極ポストの径は前記貫通電極の径より大きく設定されることを特徴とする請求項１０に記載の電子部品装置の製造方法。
  13. 前記ＭＥＭＳ素子は、加速度センサ、圧力センサ、又はジャイロスコープであることを特徴とする請求項８乃至１２のいずれか一項に記載の電子部品装置の製造方法。
  14. 前記電極ポストは、下から順に、シード層／Ｃｕ層／Ｎｉ層／Ａｕ層／が積層されて形成され、前記Ｃｕ層が主体となるように形成されることを特徴とする請求項８乃至１２のいずれか一項に記載の電子部品装置の製造方法。
JP2010229309A 2010-10-12 2010-10-12 電子部品装置及びその製造方法 Active JP5615122B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010229309A JP5615122B2 (ja) 2010-10-12 2010-10-12 電子部品装置及びその製造方法
US13/221,064 US8878357B2 (en) 2010-10-12 2011-08-30 Electronic component device, method of manufacturing the same and wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010229309A JP5615122B2 (ja) 2010-10-12 2010-10-12 電子部品装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2012084681A JP2012084681A (ja) 2012-04-26
JP2012084681A5 JP2012084681A5 (ja) 2013-08-15
JP5615122B2 true JP5615122B2 (ja) 2014-10-29

Family

ID=45924492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010229309A Active JP5615122B2 (ja) 2010-10-12 2010-10-12 電子部品装置及びその製造方法

Country Status (2)

Country Link
US (1) US8878357B2 (ja)
JP (1) JP5615122B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014011167A1 (en) * 2012-07-11 2014-01-16 Hewlett-Packard Development Company, L.P. Semiconductor secured to substrate via hole in substrate
BR112015002306A2 (pt) 2012-07-31 2017-07-04 Hewlett Packard Development Co dispositivo, sistema, e método para montar um dispositivo
JP6533066B2 (ja) * 2015-02-18 2019-06-19 ローム株式会社 電子装置
JP6852569B2 (ja) * 2017-05-30 2021-03-31 セイコーエプソン株式会社 Ｍｅｍｓ素子、電子機器および移動体
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びｘ線撮像装置
CN114449729B (zh) * 2020-11-06 2023-11-10 中移物联网有限公司 一种主板保护结构及其装配方法
TWI753645B (zh) * 2020-11-12 2022-01-21 錼創顯示科技股份有限公司 微型發光二極體顯示器及其修補方法
WO2023080375A1 (ko) * 2021-11-02 2023-05-11 울산과학기술원 고온공정을 포함한 mems 제작공정에 적합한 실리콘 관통 전극 및 이의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100552A (ja) * 2004-09-29 2006-04-13 Rohm Co Ltd 配線基板および半導体装置
JP2006179667A (ja) 2004-12-22 2006-07-06 Oki Electric Ind Co Ltd 半導体装置用パッケージ
KR100833508B1 (ko) * 2006-12-07 2008-05-29 한국전자통신연구원 멤즈 패키지 및 그 방법
JP2008192833A (ja) * 2007-02-05 2008-08-21 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP5318685B2 (ja) * 2008-09-26 2013-10-16 セイコーインスツル株式会社 電子部品およびその製造方法
JP5139347B2 (ja) * 2009-02-18 2013-02-06 新光電気工業株式会社 電子部品装置及びその製造方法

Also Published As

Publication number Publication date
US20120086116A1 (en) 2012-04-12
JP2012084681A (ja) 2012-04-26
US8878357B2 (en) 2014-11-04

Similar Documents

Publication Publication Date Title
JP5615122B2 (ja) 電子部品装置及びその製造方法
JP5026038B2 (ja) 電子部品装置
US6528344B2 (en) Chip scale surface-mountable packaging method for electronic and MEMS devices
JP5139347B2 (ja) 電子部品装置及びその製造方法
EP2121511B1 (en) Method of packaging an electronic or micromechanical component
US20040259325A1 (en) Wafer level chip scale hermetic package
US9540228B2 (en) MEMS-CMOS device that minimizes outgassing and methods of manufacture
JP4732824B2 (ja) 空洞部を備えたキャップウェハー、それを用いた半導体パッケージ、およびキャップウェハー製造方法
US8154115B1 (en) Package structure having MEMS element and fabrication method thereof
TWI455265B (zh) 具微機電元件之封裝結構及其製法
TWI431732B (zh) 半導體封裝件及其製法
US20160185593A1 (en) Wafer level package for a mems sensor device and corresponding manufacturing process
JP2006156436A (ja) 半導体装置及びその製造方法
TW201631715A (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
TW201349414A (zh) 具微機電元件之封裝結構及其製法
TWI388038B (zh) 感測元件結構與製造方法
US8039967B2 (en) Wiring substrate with a wire terminal
JP5248179B2 (ja) 電子装置の製造方法
TW201606948A (zh) 晶片封裝體及其製造方法
JP2007227596A (ja) 半導体モジュール及びその製造方法
TWI522308B (zh) 具微機電元件之封裝結構及其製法
JP5112659B2 (ja) 加速度センサならびにセンサチップおよびその製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法
JP2007335642A (ja) パッケージ基板
JP2011106841A (ja) センサーユニットおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130626

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140909

R150 Certificate of patent or registration of utility model

Ref document number: 5615122

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150