TWI388038B - 感測元件結構與製造方法 - Google Patents
感測元件結構與製造方法 Download PDFInfo
- Publication number
- TWI388038B TWI388038B TW098124843A TW98124843A TWI388038B TW I388038 B TWI388038 B TW I388038B TW 098124843 A TW098124843 A TW 098124843A TW 98124843 A TW98124843 A TW 98124843A TW I388038 B TWI388038 B TW I388038B
- Authority
- TW
- Taiwan
- Prior art keywords
- sensing
- sensing element
- wafer
- vertical ring
- signal pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 44
- 239000004020 conductor Substances 0.000 claims description 41
- 239000000758 substrate Substances 0.000 claims description 35
- 238000007789 sealing Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 9
- 150000002739 metals Chemical class 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 238000011161 development Methods 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 93
- 238000010586 diagram Methods 0.000 description 34
- 229920002120 photoresistant polymer Polymers 0.000 description 19
- 229910000679 solder Inorganic materials 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/007—Interconnections between the MEMS and external electrical signals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0292—Sensors not provided for in B81B2201/0207 - B81B2201/0285
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/093—Conductive package seal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Pressure Sensors (AREA)
- Micromachines (AREA)
Description
本揭露係關於一種感測元件結構與製造方法。
經由微製造(microfabrication)技術，微機電系統(Micro-Electro-Mechanical Systems，MEMS)將機械元件、感測元件、作動器(actuator)、以及電子零件(electronics)等整合在一共用矽基板(common silicon substrate)上。近年來，MEMS加速度計(accelerometer)在通訊市場，例如手機市場，的成長率預計可達近百倍之多。MEMS加速度計構裝相關技術也不斷地被提出。
美國專利公開號2007/0114623揭露的一種MEMS元件及製作方法。如第一圖所示，此技術採用一具有垂直電鍍通孔110之轉接板120，作為感測晶片(sensor chip)初級密封構裝(sealing mount package)與ASIC晶片之垂直整合系統模組構裝。此構裝是將經過初級密封構裝之MEMS感測晶片130與特殊用途積體電路(Application Specific IC，ASIC)晶片140，分別以陽極接合(anodic bonding)與覆晶接合(flip-flop bonding)之製程，例如藉由排列的覆晶接點161-163與焊錫凸塊169-170，組裝於轉接板120之相對兩側。而ASIC晶片140與MEMS感測晶片130之間，系統線路之串聯是透過轉接板120的兩面之導線佈局與垂直電鍍通孔110來完成。ASIC晶片140與轉接板120之覆晶結合(flip-flop bonding)製程是採用晶片/晶圓之單體個別接合方式進行。
美國專利號6,750,521揭露一種MEMS元件的表面構裝(surface mount package)。如第二圖所示，蓋板晶片(capped chip)216藉由密封環(seal ring)232以錫球接合(solder bonding)至元件晶片(device chip)212。蓋板晶片216有一面對元件晶片212的下表面222、一反向的上表面224、以及兩表面之間的一些電子連接零件。這些電子連接零件與元件晶片212上方的滑槽(runner)226電性通訊(electrically communicate)。滑槽226電性連接(electrically connect)至一微機械元件(micromachine)214，藉此提供了從微機械元件214至元件晶片212之外部(exterior)的一信號路徑(signal path)。
蓋板晶片216還包括一些接合墊(bond pad)220來與電子連接零件電性通訊。藉由接合墊220上方之焊錫凸塊(solder bump)234的流回(reflow)所形成的焊錫連接物(solder connection)230，蓋板晶片216能夠表面構裝至含有元件晶片212和微機械元件214的一電路板(circuit board)。而元件晶片212上方的微機械元件214是被包含在一腔體(cavity)218內，所以，此表面構裝將感測腔體空間預留在蓋板晶片216裡。
美國專利號7,275,424揭露一種晶片級蓋板感測元件(wafer level capped sensor)。如第三圖所示，感測元件310包含一晶片(die)314、一蓋板晶圓(cap wafer)312、以及一導電路徑(conductive pathway)318。晶片314備有一工作區(working portion)330。蓋板晶圓312與晶片314耦合至工作區330的一部分。覆晶接觸球(flip-flop contact balls)342形成在金屬接觸材料(metal contacts)340上，而導電路徑318穿梭蓋板晶圓312而延伸至工作區330，並提供了至工作區330的一電性介面。蓋板晶圓312備有一腔體(cavity)326，以形成一內部的腔體空間(internal chamber)，來保護晶片314的工作區330，所以，感測元件310之感測腔體空間是預留在蓋板晶圓312裡。而蓋板晶圓312與晶片314之間的空隙334可填充如聚合物(polymer)材料和一些密封玻璃(seal glass)352。
本揭露的實施範例中，可提供一種感測元件結構裝與製造方法。
在一實施範例中，所揭露者是一種感測元件結構，可包含一基板(substrate)、一感測構件(sensor member)、至少一外引導線(external conductive wire)、以及一立環構件(standing-ring member)。此基板有一上表面，此感測構件、此外引導線、以及此立環構件位於此上表面上。此感測構件位於此上表面的一中央區域，並且此立環構件圍繞在此感測構件的四周。此感測構件與此立環構件之間藉由此至少一外引導線電性連接。
在另一實施範例中，所揭露者是一種感測元件之製造方法。此製造方法可包含：製作一質量晶圓構件，使此質量晶圓構件具有一圖案化的上表面，並且此上表面上方備有多個第一觸接金屬；製作一基板晶圓構件，使此基板晶圓構件的一上表面上方具有多個第二觸接金屬；翻轉此質量晶圓構件後，鉗緊並陽極接合此基板晶圓構件，以組裝成一元件晶圓；以及此元件晶圓進行一種氧化層移除過程，且於此質量晶圓構件的一中央區域形成一感測構件於此基板晶圓構件的上表面上方，並保留此質量晶圓構件的一外環區域，以形成一立環構件於此感測構件的四周。
茲配合下列圖示、實施範例之詳細說明及申請專利範圍，將上述及本發明之其他目的與優點詳述於後。
第四A圖是一感測元件結構的一個範例示意圖，與本揭露的某些實施範例一致。參考第四圖，感測元件400包含一基板412、一立環構件430、一感測構件414、以及至少一外引導線420。基板412具有一上表面416。感測構件414、外引導線420、以及此立環構件430位於上表面416的上方。感測構件414位於基板412之上表面416上方的一中央區域418。上表面416的上方的立環構件430圍繞在感測構件414四周，並且分離密封線與信號基礎線，使感測元件400的製作彈性化。感測構件414與立環構件430之間藉由外引導線420電性連接(electrically connect)。外引導線420是導電材質，例如是金屬鉻/鉑(Cr/Pt)等材質的導線。
立環構件430的高度h1與感測構件414的高度h2，可視實際應用來設計，例如，感測元件400與一晶片蓋板整合為一封裝元件時，可設計為h1大於h2，感測構件414與此晶片蓋板之間可留空隙。本揭露的實施範例中，立環構件的上表面434的上方還可以包括一層圖案化(patterned)的冶金層，可作為密封與信號墊，例如，密封墊436與信號墊438。密封墊(sealing pad)436與信號墊(signal pad)438的內外位置可以互換，第四A圖中，密封墊436位於信號墊438的外側；而第四B圖中，密封墊436位於信號墊438的內側。
感測元件400可經由導電材質與一蓋板整合為一封裝元件。蓋板可以是一種ASIC元件，或是一種一般用途的蓋板。感測元件400與蓋板之間的導電材質可包括如密封金屬、一密封墊，以及至少一信號墊。感測元件與蓋板的接合將再搭配圖式詳細說明。
立環構件430的結構可以有多種實施範例，例如，感測構件414與立環構件430之間藉由外引導線420電性連接，而立環構件430中可透過導孔，與信號墊進行信號輸入/輸出，導孔的外圍可用一電性隔離層(isolation layer)來包覆。以下舉幾種立環構件的結構範例來說明。
第五圖是感測元件具有第一種立環構件結構的一個範例示意圖，與本揭露的某些實施範例一致。在感測元件結構500中，立環構件530至少包括至少一導孔532，導孔532的一端534與感測構件414的外引導線420電性連接，而導孔532與立環構件530之間有一電性隔離層550。也就是說，立環構件530是一種共用式立環(common standing-ring)結構。導孔532是填充導電性材質，例如金屬銅(Cu)等的直通矽晶穿孔(Through-Silicon Via，TSV)。
如第五圖的範例所示，立環構件530之一上表面536的上方可以再包括一密封墊與至少一信號墊。此至少一信號墊是分佈於導孔532之另一端的上方，例如密封墊436與信號墊438。
第六圖是感測元件具有第二種立環構件結構的一個範例示意圖，與本揭露的某些實施範例一致。在感測元件結構600中，其立環構件至少包括一獨立立環640與至少一個分離凸柱。每一分離凸柱(separated post)650中有一導孔652，導孔652的一端654與感測構件414的外引導線420電性連接。也就是說，立環構件的範例是一種分離式立環(separated standing-ring)結構，係由一密封立環(sealing standing-ring)與至少一個內接合(interconnection)的分離凸柱所組成的。導孔652是填充導電性材質，例如金屬銅(Cu)等的直通矽晶穿孔。
如第六圖的範例所示，立環構件之一上表面的上方可以再包括一密封墊與至少一信號墊，例如密封墊436與信號墊438。其中，密封墊436是在獨立立環640之一上表面644的上方，並且每一分離凸柱650中，導孔652之另一端656的上方是信號墊438。
第七圖是感測元件具有第三種立環構件結構的一個範例示意圖，與本揭露的某些實施範例一致。在感測元件結構700中，其立環構件至少包括獨立立環640與至少一個分離凸柱。每一分離凸柱750的一端754與感測構件414的外引導線420電性連接。也就是說，此立環構件的範例是一種矽內接合(silicon interconnection)結構，係由一密封立環與多個內接合的分離凸柱所組成的。
如第七圖的範例所示，立環構件之一上表面的上方可以再包括一密封墊與至少一信號墊，例如密封墊436與信號墊438。其中，密封墊436是在獨立立環640之一上表面644的上方，並且每一分離凸柱750之另一端752的上方是信號墊438。
如前述所提，感測元件可經由導電材質與一蓋板整合為一封裝元件(packaged device)。在第五圖至第七圖的範例中，感測元件可藉由密封墊和信號墊，與一蓋板整合為一封裝元件。以第五圖之感測元件結構為一範例，第八A圖是經由導電材質與一蓋板整合為一封裝元件的一個範例示意圖，與本揭露的某些實施範例一致。
第八A圖的範例中，感測元件500與蓋板850之間的導電材質810至少包括如一密封墊，以及至少一信號墊。導電材質810也可以再包括一層圖案化的密封金屬812。如第八A圖的範例所示，此密封墊與至少一信號墊可形成在感測元件500之立環構件530的上表面536的上方；而圖案化的密封金屬812可以形成在蓋板850的內表面上，其圖案與感測元件500之立環構件上的密封墊436與信號墊438上下對稱。圖案化的密封金屬812也可以直接形成在感測元件500之立環構件530上方之密封墊436與信號墊438的上方。感測元件500與蓋板850整合為一封裝元件後，感測元件500可經由外引導線420、導孔652、信號墊438、密封金屬812，而與焊錫凸塊830電性通訊。感測元件500可經由密封墊436、密封金屬812，而與蓋板850緊密接合。
也可以在蓋板850之內表面的一中央區域形成一凹陷區，以使蓋板與感測元件之感測構件之間保留一空隙空間，如此，可使感測構件的作動彈性化。
第八A圖中，密封墊436位於信號墊438的內側。而第八B圖中，密封墊436是位於信號墊438的外側，導電材質810與密封金屬812的安排雷同，不再說明。
第八A圖或第八B圖中，感測元件與蓋板整合為一封裝元件，可簡化系統垂直堆疊的層數。感測元件與蓋板之間，系統線路導通可透過導電材質810之彈性化的佈局來完成。密封墊436或信號墊438的材質是導電性材質，例如是金/錫(Au/Sn)或銅/錫等。圖案化的密封金屬812的材質是導電性材質，例如是/錫(Au/Sn)或銅/錫等。
感測元件500可經由信號墊438與蓋板850內部的分佈線路(未示於此圖示)形成電訊導通路徑(conductive path)，並可藉由蓋板850上方的焊錫凸塊830進行訊號的輸入/輸出。焊錫凸塊830例如是無鉛(lead-free)焊錫凸塊。
類似地，若以第六圖或第七圖之感測元件結構為例，導電材質與密封金屬的安排與第八A圖或第八B圖及上述說明雷同，不再重覆說明。感測元件與蓋板可採用全晶圓一次同時接合的方式進行整合，相對於半晶圓構裝，本揭露之感測元件與蓋板的封裝可大幅降低接合時間，也可以降低垂直置放之系統整體構裝厚度與機體(foot print)面積。
第五圖至第七圖是感測元件範例之局部的剖面示意圖，以下搭配感測元件範例的上視圖再詳細描述本揭露之感測元件結構範例。
第九A圖是延伸第五圖的一範例示意圖，與本揭露的某些實施範例一致。第九A圖中，感測元件具有如第五圖的共用式立環結構，因此，感測構件414位於基板之上表面416的中間。立環構件530圍繞在感測構件414的四周，立環530的上表面的上方可再包括密封墊436與信號墊438，其中導孔532的上方是信號墊438。此感測元件之上視圖如第九B圖的範例所示。
第十A圖是延伸第六圖的一範例示意圖，與本揭露的某些實施範例一致。第十A圖中，感測元件具有如第六圖的分離式立環結構，因此，獨立立環640與至少一個分離凸柱圍繞在感測構件414的四周，並且在基板之上表面416上。獨立立環640之上表面的上方可再包括密封墊436，每一分離凸柱650之上表面的上方的可再包括一信號墊438，其中導孔652的上方是信號墊438。此感測元件之上視圖如第十B圖的範例所示。
第十一A圖是延伸第七圖的一範例示意圖，與本揭露的某些實施範例一致。第十一A圖中，感測元件具有如第七圖的矽內接合結構結構，因此，獨立立環640與至少一個分離凸柱圍繞在感測構件414的四周，並且在基板之上表面416上。獨立立環640之上表面的上方可再包括密封墊436，每一分離凸柱750之上表面的上方可再包括一信號墊438。此感測元件之上視圖如第十一B圖的範例所示。
從第九B圖至第十一B圖之上視圖可以看出本揭露之感測元件具有全面積陣列結構，因此構裝接點密度高，可容納複雜之系統電路模組設計。
第十二圖是利用第五圖之感測元件結構範例，將ASIC元件與感測晶片(sensor chips)整合成一封裝元件的一剖面示意圖，與本揭露的某些實施範例一致。第十二圖的範例中，感測晶片1210包括一玻璃基板1212、一矽立環1230、一矽梳子驅動元件(silicon comb-drives)1214、以及鉻/鉑外引導線1220。矽立環1230中是填充銅的直通矽晶穿孔1232。穿孔1232與矽立環1230之間有一隔離層1250。ASIC元件1260主要包括ASIC晶片1262、一應力釋放層(stress release layer)1264、至少一個鋁墊1270、貫穿通孔1266、一些再分佈軌線(redistribution traces)1268以及ASIC元件1260背面之信號墊1242、密封墊1240。
感測晶片1210與ASIC元件1260透過熱壓接合製程，整合成一封裝元件1200。感測晶片1210之感測訊號經由信號墊1242、貫穿通孔1266、鋁墊1270與ASIC元件1260進行訊號的輸入/輸出串聯。
以下說明感測元件的製造方法。第十三A圖至第十三D圖說明本揭露之感測元件之製造方法，與本揭露的某些實施範例一致。感測元件的製造可分成三個部分，也就是質量晶圓(mass wafer)的製程、基板晶圓(substrate wafer)的製程、以及元件晶圓(device wafer)的組裝(assembly)。如第十三A圖所示，質量晶圓構件1310可藉由一質量晶圓製程，蝕刻與圖案化一質量晶圓1312的上表面，並於已蝕刻與圖案化的上表面上方形成多個觸接金屬(contact metal)1316。如第十三B圖所示，基板晶圓構件1320可藉由一基板晶圓製程，在基板412的上表面上方形成多個觸接金屬1322。
在元件晶圓的組裝中，翻轉(flipping)質量晶圓構件1310後，鉗緊(clamping)並陽極接合(anodic bonding)基板晶圓構件1320，以組裝成一元件晶圓1330，如第十三C圖所示。然後，元件晶圓1330進行一種氧化層移除過程，且於質量晶圓構件1310的一中央區域形成感測構件418於基板412的上表面上方，並保留質量晶圓構件1310的一外環區域，以形成立環構件430於感測構件418的四周，如第十三D圖所示。
元件晶圓1330進行氧化層移除過程後，可經由同一曝光顯影之蝕刻製程中，來形成圖案化之感測構件418與圍繞感測構件418四周的立環構件430之幾何形狀。觸接金屬1322可做為感測構件418的外引導線，質量晶圓構件1310與基板晶圓構件1320陽極接合後，立環構件430與感測構件418之間可藉由觸接金屬1322電性連接。
質量晶圓與基板晶圓的製造是半導體領域既有的技術。第十三A圖之質量晶圓構件1310的製作過程主要包括：於質量晶圓1312的上表面上方進行氧化層植入(oxidation layer deposition)、光阻塗佈(photoresist coating)、光阻圖案化與蝕刻(patterning and etching)、光阻剝除(striping)、墊塊蝕刻(pedestal eatching)、氧化層移除(removal)、觸接金屬(contact metal)光阻塗佈與圖案化、觸接金屬植入、以及觸接金屬光阻剝離(lift-off)。
第十三B圖之基板晶圓構件1320的製作過程主要包括：於基板412的上表面上方進行觸接金屬濺鍍(sputter)、觸接金屬光阻塗佈與圖案化、觸接金屬蝕刻、以及觸接金屬光阻移除。
在元件晶圓的組裝中，在元件晶圓1330組裝完成與氧化層移除後，可藉由執行直通矽晶穿孔，來形成立環構件中的導孔，也可藉由執行一金屬凸塊過程(metal bumping process)，來形成立環構件之上表面上方的密封墊與至少一信號墊。第十四A圖至第十四C圖是範例流程圖，說明執行直通矽晶穿孔以形成立環構件中的導孔，與本揭露的某些實施範例一致。
參考第十四圖，首先，在移除氧化層後的元件晶圓1330的上表面形成一層圖案化的直通矽晶穿孔光阻(TSV photoresist)1410，如第十四A圖所示。然後，在質量晶圓1312的外環區域中，進行TSV蝕刻以形成穿孔如1421與1422，如第十四B圖所示。利用化學汽相沉積(Chemical Vapor Deposition，CVD)之方式，將一絕緣層材料加載於質量晶圓1312的上表面及穿孔1421與1422內部的四周(未圖示)，再於質量晶圓1312濺鍍一層導電材質(未圖示)，以及填充導電材質，例如銅，於穿孔1421與1422中，再研磨至設計的厚度，如第十四C圖所示。
第十五A圖至第十五B圖是範例流程圖，說明執行金屬凸塊製程，以形成立環構件之上表面上方的密封墊以及導孔上方的信號墊，與本揭露的某些實施範例一致。首先，於第十四C圖之上表面上蒸鍍或電鍍一金屬導電層1520，再形成一層圖案化的光阻1510，其中，此層圖案化的光阻覆蓋每一穿孔，1421與1422，以及覆蓋圍繞於感測構件418四周且在此上表面上的一外環，如第十五A圖所示。然後，蝕刻導電材質並移除圖案化的光阻1510，，如第十五B圖所示。穿孔1421與1422之上方的導電材質就是信號墊438，而位於上表面上方的外環的導電材質就是密封墊436。
第十六A圖至第十六C圖是範例流程圖，說明執行金屬凸塊過程以形成立環構件之上表面上方的密封墊與至少一信號墊，與本揭露的某些實施範例一致。首先，在第十三C圖之元件晶圓1330進行氧化層移除過程，在氧化層移除過程後之元件晶圓的上表面濺鍍一層導電材質1630，如第十六A圖所示。然後，在導電材質1630的上方且在中央區域的外圍形成一層圖案化的光阻1640，如第十六B圖所示。蝕刻導電材質1630，並移除圖案化的光阻1640，如第十六C圖所示。蝕刻後的導電材質就是立環構件之上表面上方的密封墊436與信號墊438。
第十七A圖至第十七D圖之範例流程圖是以第七圖之感測元件結構為範例，詳細說明在立環構件之上表面上方的形成密封墊436與信號墊438後，如何形成此感測元件結構之感測構件、獨立立環、以及分離凸柱。首先，在第十六C圖的上表面塗佈一層光阻1710，如第十七A圖所示。然後，以一曝光顯影技術對光阻1710進圖案化，換句話說，移除密封墊436與信號墊438上方以外的光阻，如第十七B圖所示。然後再進行一蝕刻製程，如第十七C圖所示。最後，移除光阻1710，如第十七D圖所示。如此，完成了第七圖之感測元件結構之感測構件、獨立立環、以及分離凸柱。
若立環構件是以第五圖為例，則可依第十四A圖至第十四C圖的範例流程，形成立環構件530中的導孔532，其中，在導電材料製程前，先加載一絕緣層材料層以電性隔離該導電材料，以及後續之信號墊或密封墊與元件晶圓之導電接觸。再依第第十五A圖至第十五B圖的範例流程，形成導孔532上方的信號墊，以及立環構件530上方的密封墊。
若立環構件是以第六圖為例，則可依第十四A圖至第十四C圖的範例流程，形成立環構件中的導孔。也可依第第十五A圖至第十五B圖的範例流程，形成導孔上方的信號墊，以及立環構件上方的密封墊。再以蝕刻方式將立環構件分割成一獨立立環與至少一個分離凸柱，且在每一分離凸柱中填充導電材料但無絕緣隔離層；而第七圖的範例只需將立環構件分割成一獨立立環與至少一個分離凸柱。
第十八A圖至第十八B圖是以第十七D圖之感測元件結構為一範例，說明感測元件與一蓋板的組裝，與本揭露的某些實施範例一致。從第十八A圖中，可以看出在蓋板1810與第十七D圖之感測元件結構封裝之前，感測元件結構端，位於分離凸柱750上方的信號墊438與蓋板1810之信號墊1814上下對齊，以便兩晶圓(即感測元件與蓋板)接合時形成電訊導通路徑；而位於獨立立環640上方的密封墊436則與蓋板1810的密封墊1816上下對齊排列，鉗緊(clamping)兩晶圓。感測元件結構與蓋板1810之間的導電材料1830製作於感測元件端或是蓋板端皆可，可作為兩晶圓之間信號輸出/輸入，以及密封之用。也可以選用不同的導電材料分別作為信號輸出/輸入之用與密封之用。
所以，感測元件與蓋板組裝之前，需先進行蓋板晶圓排列(alignment)使兩晶圓上下對齊排列，然後使兩晶圓鉗緊，再採用全晶圓一次接合格式，組裝成一封裝元件。第十八B圖是第十七D圖之感測元件與蓋板1810接合後，形成的封裝元件1800的一個範例示意圖，與本揭露的某些實施範例一致。如之前所述，感測元件結構與蓋板之間也可以只包括信號墊438與密封墊436，而在蓋板之內表面的一中央區域，形成一凹陷區，以使蓋板與感測元件之感測構件之間保留一空隙空間。
綜上所述，本揭露之實施範例可提供一種感測元件結構與製造方法，其中，立環構件可以是共用式立環結構、或是分離式立環結構、或是矽內接合結構等。立環結構中，導孔可執行直通矽晶穿孔與來形成；而密封信號墊與信號墊可執行金屬凸塊過程來形成；一獨立立環與至少一個分離凸柱可執行蝕刻過程來形成。感測元件可經由質量晶圓製程、基板晶圓製程、以及元件晶圓組裝，製造而成。感測元件結構與一蓋板之間可經由導電材質整合為一封裝元件。本揭露之實施範例採用全晶圓一次接合格式製造而成。可大幅降低接合時間，也可降低垂直置放之系統整體構裝厚度與機體面積。
惟，以上所述者僅為本揭露之實施範例，當不能依此限定本發明實施之範圍。即大凡本發明申請專利範圍所作之均等變化與修飾，皆應仍屬本發明專利涵蓋之範圍。
110．．．垂直電鍍通孔
120．．．轉接板
130．．．MEMS感測晶片
140．．．ASIC晶片
161-163．．．覆晶接點
169-170．．．焊錫凸塊
212．．．元件晶片
214．．．微機械元件
216．．．蓋板晶片
218．．．腔體
220．．．接合墊
222．．．下表面
224．．．上表面
226．．．滑槽
232．．．密封環
234．．．焊錫凸塊
310．．．感測元件
312．．．蓋板晶圓
314．．．晶片
318．．．導電路徑
326．．．腔體
330．．．工作區
334．．．空隙
340．．．金屬接觸材料
342．．．覆晶接觸球
352．．．密封玻璃
400．．．感測元件
412．．．基板
414．．．感測構件
416．．．上表面
420．．．外引導線
430．．．立環構件
436．．．密封墊
438．．．信號墊
h1．．．立環構件的高度
h2．．．感測構件的高度
418．．．中央區域
434．．．立環構件的上表面
530．．．立環構件
532．．．導孔
534．．．導孔一端
550．．．電性隔離層
536．．．立環構件之上表面
640．．．獨立立環
650．．．分離凸柱
652．．．導孔
654．．．導孔的一端
644．．．獨立立環之上表面
656．．．導孔的另一端
750．．．分離凸柱
754．．．分離凸柱的一端
752．．．分離凸柱的另一端
810．．．導電材質
812．．．圖案化的密封金屬
830．．．焊錫凸塊
850．．．蓋板
1200．．．封裝元件
1210．．．感測晶片
1212．．．玻璃基板
1230．．．矽立環
1214．．．梳子驅動元件
1220．．．鉻/鉑導線
1232．．．直通矽晶穿孔
1240．．．密封墊
1242．．．信號墊
1260．．．ASIC元件
1262．．．ASIC晶片
1264．．．應力釋放層
1266．．．貫穿通孔
1268．．．再分佈軌線
1270．．．鋁墊
1310．．．質量晶圓構件
1312．．．質量晶圓
1316．．．觸接金屬
1320．．．基板晶圓構件
1322．．．觸接金屬
1330．．．元件晶圓
1421、1422．．．穿孔
1510．．．圖案化的光阻
1520．．．金屬導電層
1640．．．圖案化的光阻
1630．．．導電材質
1710．．．光阻
1800．．．封裝元件
1812．．．內部信號線路
1814．．．導電材質
1816．．．密封墊
1830．．．密封金屬
第一圖是一種MEMS元件的一個範例示意圖。
第二圖是一種MEMS元件的表面構裝的一個範例示意圖。
第三圖是一種晶片級蓋板感測元件的一個範例示意圖。
第四A圖是一感測元件結構的一個範例示意圖，與本揭露的某些實施範例一致。
第四B圖是第四A圖中將密封墊與信號墊的內外位置互換的一個範例示意圖，與本揭露的某些實施範例一致。
第五圖是感測元件具有第一種立環構件結構的一個範例示意圖，與本揭露的某些實施範例一致。
第六圖是感測元件具有第二種結構的一個範例示意圖，與本揭露的某些實施範例一致。
第七圖是感測元件具有第三種結構的一個範例示意圖，與本揭露的某些實施範例一致。
第八A圖是經由導電材質與一蓋板整合為一封裝元件的一個範例示意圖，與本揭露的某些實施範例一致。
第八B圖是第八A圖中將密封墊與信號墊的內外位置互換的一個範例示意圖，與本揭露的某些實施範例一致。
第九A圖是延伸第五圖的一範例示意圖，與本揭露的某些實施範例一致。
第九B圖是第九A圖的一個上視圖，與本揭露的某些實施範例一致。
第十A圖是延伸第六圖的一範例示意圖，與本揭露的某些實施範例一致。
第十B圖是第十A圖的一個上視圖，與本揭露的某些實施範例一致。
第十一A圖是延伸第七圖的一範例示意圖，與本揭露的某些實施範例一致。
第十一B圖是第十一A圖的一個上視圖，與本揭露的某些實施範例一致。
第十二圖是利用第五圖之感測元件結構範例，將ASIC元件與加速度計晶片整合為一封裝元件的一剖面示意圖，與本揭露的某些實施範例一致。
第十三A圖至第十三D圖說明本揭露之感測元件之製造方法，與本揭露的某些實施範例一致。
第十四A圖至第十四C圖是範例流程圖，說明執行直通矽晶穿孔以形成立環構件中的導孔，與本揭露的某些實施範例一致。
第十五A圖至第十五B圖是範例流程圖，說明執行金屬凸塊過程，以形成立環構件之上表面上方的密封墊以及導孔上方的信號墊，與本揭露的某些實施範例一致。
第十六A圖至第十六C圖是範例流程圖，說明執行金屬凸塊過程以形成立環構件之上表面上方的密封墊與至少一信號墊，與本揭露的某些實施範例一致。
第十七A圖至第十七D圖之範例流程圖，說明在立環構件之上表面上方的形成密封墊與信號墊後，如何形成第七圖之感測元件結構之感測構件、獨立立環、以及分離凸柱，與本揭露的某些實施範例一致。
第十八A圖至第十八B圖是以第十七D圖之感測元件結構為範例，說明感測元件與一蓋板的組裝，與本揭露的某些實施範例一致。
400．．．感測元件
412．．．基板
414．．．感測構件
416．．．上表面
420．．．外引導線
430．．．立環構件
436．．．密封墊
438．．．信號墊
H1．．．立環構件的高度
h2．．．感測構件的高度
418．．．中央區域
434．．．立環構件的上表面
Claims (22)
- 一種感測元件結構，該感測元件之構裝包含：一基板，具有一上表面；一感測構件，位於該上表面的一中央區域；一立環構件，位於該上表面上，並圍繞在該感測構件的四周；以及至少一外引導線，位於該上表面上，該立環構件與該感測構件之間藉由該至少一外引導線電性連接。
- 如申請專利範圍第1項所述之感測元件結構，其中該立環構件之一上表面上還包括一層圖案化的冶金層，作為密封與信號墊。
- 如申請專利範圍第2項所述之感測元件結構，其中該立環構件至少包括一獨立立環以及至少一個分離凸柱，每一分離凸柱中有一導孔，該導孔的一端與該感測構件的該外引導線電性連接。
- 如申請專利範圍第2項所述之感測元件結構，其中該立環構件至少包括一獨立立環以及至少一個分離凸柱，每一分離凸柱的一端與該感測構件的該外引導線電性連接。
- 如申請專利範圍第2項所述之感測元件的結構，其中該立環構件中包括至少一導孔，該至少一導孔的一端與該感測構件的該外引導線電性連接，並且該至少一導孔與該立環構件之間有一電性隔離層。
- 如申請專利範圍第1項所述之感測元件結構，該感測元件結構與一蓋板之間經由導電材質整合為一封裝元件。
- 如申請專利範圍第6項所述之感測元件結構，其中該蓋板是一種特定用途的積體電路元件。
- 如申請專利範圍第7項所述之感測元件結構，其中該蓋板為一種一般用途的蓋板。
- 如申請專利範圍第3項所述之感測元件結構，其中該立環構件之一上表面上還包括一密封墊與至少一信號墊。
- 如申請專利範圍第9項所述之感測元件結構，其中該至少一信號墊分佈於該至少一導孔之另一端的上方。
- 如申請專利範圍第4項所述之感測元件結構，其中該獨立立環之一上表面上還包括一密封墊，並且每一分離凸柱之一上表面的上方還包括一信號墊，該信號墊位於該導孔之另一端的上方。
- 如申請專利範圍第5項所述之感測元件結構，其中該獨立立環之一上表面上還包括一密封墊，並且每一分離凸柱之一上表面上還包括一信號墊。
- 如申請專利範圍第6項所述之感測元件結構，其中該導電材質至少包括一密封墊，以及至少一信號墊。
- 一種感測元件之製造方法，該製造方法包含：製作一質量晶圓構件，使該質量晶圓構件具有一圖案化的上表面，並且該上表面上方備有多個第一觸接金屬；製作一基板晶圓構件，使該基板晶圓構件的一上表面上方具有多個第二觸接金屬；翻轉該質量晶圓構件後，鉗緊並陽極接合該基板晶圓構件，以組裝成一元件晶圓；以及該元件晶圓進行一種氧化層移除過程，且於該質量晶圓 構件的一中央區域形成一感測構件於該基板晶圓構件的該上表面上方，並保留該質量晶圓構件的一外環區域，以形成一立環構件於該感測構件的四周。
- 如申請專利範圍第14項所述之感測元件製造方法，其中，該元件晶圓進行該氧化層移除過程後，經由一曝光顯影之蝕刻製程中，來形成該感測構件與該立環構件之幾何形狀。
- 如申請專利範圍第14項所述之感測元件製造方法，其中，該立環構件與該感測構件之間藉由該多個第二觸接金屬電性連接。
- 如申請專利範圍第15項所述之感測元件之製造方法，該製造方法還包括執行執行一金屬凸塊製程，該金屬凸塊製程將一金屬導電層加載於該質量晶圓構件之一上表面的上方，並於該立環構件之一上表面的上方圖案與蝕刻出一密封墊以及至少一信號墊。
- 如申請專利範圍第17項所述之感測元件之製造方法，該製造方法還包括在該密封墊以及該至少一信號墊形成之前，在該至少一信號墊的下方形成至少一導孔，以及填入導電材料於該至少一導孔。
- 如申請專利範圍第17項所述之感測元件之製造方法，該製造方法還包括以一曝光顯影之製程以及一蝕刻方式，將該立環構件圖案出一獨立立環與至少一個分離凸柱。
- 如申請專利範圍第19項所述之感測元件之製造方法，該製造方法還包括在在該至少一信號墊的下方形成至 少一導孔，以及填入導電材料於該至少一導孔，並且導電材料填入於該至少一導孔之前，先加載一絕緣層材料層以電性隔離該導電材料。
- 如申請專利範圍第17項所述之感測元件之製造方法，其中該元件晶圓與一蓋板之間採用全晶圓一次接合格式，經由導電材質組裝成一封裝元件。
- 如申請專利範圍第21項所述之感測元件之製造方法，其中該元件晶圓與該蓋板在組裝成該封裝元件之前，先將該蓋板之內部信號線路與該至少一信號墊上下對齊排列，並且將該蓋板之一密封墊與該立環構件之上表面上方的該密封墊上下對齊排列後，再鉗緊該感測元件與該蓋板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098124843A TWI388038B (zh) | 2009-07-23 | 2009-07-23 | 感測元件結構與製造方法 |
| US12/572,277 US9133018B2 (en) | 2009-07-23 | 2009-10-02 | Structure and fabrication method of a sensing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW098124843A TWI388038B (zh) | 2009-07-23 | 2009-07-23 | 感測元件結構與製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201104802A TW201104802A (en) | 2011-02-01 |
| TWI388038B true TWI388038B (zh) | 2013-03-01 |
Family
ID=43496525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098124843A TWI388038B (zh) | 2009-07-23 | 2009-07-23 | 感測元件結構與製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9133018B2 (zh) |
| TW (1) | TWI388038B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI421955B (zh) * | 2010-06-30 | 2014-01-01 | 矽品精密工業股份有限公司 | 具壓力感測器之微機電結構及其製法 |
| US9212051B1 (en) * | 2011-08-04 | 2015-12-15 | Western Digital (Fremont), Llc | Systems and methods for forming MEMS assemblies incorporating getters |
| DE102014202220B3 (de) * | 2013-12-03 | 2015-05-13 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung eines Deckelsubstrats und gehäustes strahlungsemittierendes Bauelement |
| JP6643206B2 (ja) * | 2016-08-26 | 2020-02-12 | 日立オートモティブシステムズ株式会社 | 物理量センサ |
| TWI689708B (zh) * | 2018-12-24 | 2020-04-01 | 財團法人工業技術研究院 | 具監測功能的振動感測器及其振動訊號監測方法 |
| US20210139314A1 (en) * | 2019-11-07 | 2021-05-13 | Innovative Interface Laboratory Corp. | Linear actuator |
Family Cites Families (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4625561A (en) * | 1984-12-06 | 1986-12-02 | Ford Motor Company | Silicon capacitive pressure sensor and method of making |
| US4780572A (en) | 1985-03-04 | 1988-10-25 | Ngk Spark Plug Co., Ltd. | Device for mounting semiconductors |
| US5610431A (en) * | 1995-05-12 | 1997-03-11 | The Charles Stark Draper Laboratory, Inc. | Covers for micromechanical sensors and other semiconductor devices |
| JP3430771B2 (ja) * | 1996-02-05 | 2003-07-28 | 株式会社デンソー | 半導体力学量センサの製造方法 |
| DE19801312A1 (de) * | 1998-01-15 | 1999-07-22 | Siemens Ag | Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes |
| JP2000114413A (ja) * | 1998-09-29 | 2000-04-21 | Sony Corp | 半導体装置、その製造方法および部品の実装方法 |
| US6191477B1 (en) * | 1999-02-17 | 2001-02-20 | Conexant Systems, Inc. | Leadless chip carrier design and structure |
| US6578427B1 (en) * | 1999-06-15 | 2003-06-17 | Envec Mess- Und Regeltechnik Gmbh + Co. | Capacitive ceramic relative-pressure sensor |
| US6452238B1 (en) * | 1999-10-04 | 2002-09-17 | Texas Instruments Incorporated | MEMS wafer level package |
| US6853067B1 (en) * | 1999-10-12 | 2005-02-08 | Microassembly Technologies, Inc. | Microelectromechanical systems using thermocompression bonding |
| US6750521B1 (en) * | 1999-10-22 | 2004-06-15 | Delphi Technologies, Inc. | Surface mount package for a micromachined device |
| US7083997B2 (en) * | 2000-08-03 | 2006-08-01 | Analog Devices, Inc. | Bonded wafer optical MEMS process |
| US6512300B2 (en) * | 2001-01-10 | 2003-01-28 | Raytheon Company | Water level interconnection |
| US7123026B2 (en) * | 2001-01-23 | 2006-10-17 | Nippon Telegraph And Telephone Corporation | Surface shape recognition sensor and method of manufacturing the same |
| US6518083B2 (en) * | 2001-01-31 | 2003-02-11 | Nippon Telegraph And Telephone Corporation | Surface shape recognition sensor and method of manufacturing the same |
| US6890834B2 (en) * | 2001-06-11 | 2005-05-10 | Matsushita Electric Industrial Co., Ltd. | Electronic device and method for manufacturing the same |
| KR100442830B1 (ko) * | 2001-12-04 | 2004-08-02 | 삼성전자주식회사 | 저온의 산화방지 허메틱 실링 방법 |
| US6787897B2 (en) * | 2001-12-20 | 2004-09-07 | Agilent Technologies, Inc. | Wafer-level package with silicon gasket |
| US7353719B2 (en) * | 2002-03-28 | 2008-04-08 | Seiko Epson Corporation | Pressure sensor and method for fabricating the same |
| TW546794B (en) * | 2002-05-17 | 2003-08-11 | Advanced Semiconductor Eng | Multichip wafer-level package and method for manufacturing the same |
| US7208809B2 (en) * | 2002-09-19 | 2007-04-24 | Nippon Telegraph And Telephone Corporation | Semiconductor device having MEMS |
| US7138293B2 (en) * | 2002-10-04 | 2006-11-21 | Dalsa Semiconductor Inc. | Wafer level packaging technique for microdevices |
| JP3703480B2 (ja) * | 2002-12-27 | 2005-10-05 | 松下電器産業株式会社 | 電子デバイスおよびその製造方法 |
| US6812558B2 (en) * | 2003-03-26 | 2004-11-02 | Northrop Grumman Corporation | Wafer scale package and method of assembly |
| US20040259325A1 (en) * | 2003-06-19 | 2004-12-23 | Qing Gan | Wafer level chip scale hermetic package |
| US7203394B2 (en) * | 2003-07-15 | 2007-04-10 | Rosemount Aerospace Inc. | Micro mirror arrays and microstructures with solderable connection sites |
| US7045868B2 (en) * | 2003-07-31 | 2006-05-16 | Motorola, Inc. | Wafer-level sealed microdevice having trench isolation and methods for making the same |
| US7230512B1 (en) * | 2003-08-19 | 2007-06-12 | Triquint, Inc. | Wafer-level surface acoustic wave filter package with temperature-compensating characteristics |
| US6777263B1 (en) * | 2003-08-21 | 2004-08-17 | Agilent Technologies, Inc. | Film deposition to enhance sealing yield of microcap wafer-level package with vias |
| US7275424B2 (en) * | 2003-09-08 | 2007-10-02 | Analog Devices, Inc. | Wafer level capped sensor |
| JP4503963B2 (ja) * | 2003-09-18 | 2010-07-14 | 株式会社山武 | センサの電極取出し方法 |
| US7335972B2 (en) * | 2003-11-13 | 2008-02-26 | Sandia Corporation | Heterogeneously integrated microsystem-on-a-chip |
| JP2005201818A (ja) * | 2004-01-16 | 2005-07-28 | Alps Electric Co Ltd | 圧力センサ |
| JP4307284B2 (ja) * | 2004-02-17 | 2009-08-05 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US7642611B2 (en) * | 2004-04-22 | 2010-01-05 | Panasonic Electric Works Co., Ltd. | Sensor device, sensor system and methods for manufacturing them |
| TWI250596B (en) * | 2004-07-23 | 2006-03-01 | Ind Tech Res Inst | Wafer-level chip scale packaging method |
| TWI253700B (en) * | 2004-08-03 | 2006-04-21 | Ind Tech Res Inst | Image sensor module packaging structure and method thereof |
| US7061099B2 (en) * | 2004-09-30 | 2006-06-13 | Intel Corporation | Microelectronic package having chamber sealed by material including one or more intermetallic compounds |
| JP2006119042A (ja) * | 2004-10-22 | 2006-05-11 | Oki Electric Ind Co Ltd | 加速度センサチップパッケージ及びその製造方法 |
| US7482193B2 (en) * | 2004-12-20 | 2009-01-27 | Honeywell International Inc. | Injection-molded package for MEMS inertial sensor |
| KR100661350B1 (ko) * | 2004-12-27 | 2006-12-27 | 삼성전자주식회사 | Ｍｅｍｓ 소자 패키지 및 그 제조방법 |
| KR100594952B1 (ko) * | 2005-02-04 | 2006-06-30 | 삼성전자주식회사 | 웨이퍼 레벨 패키징 캡 및 그 제조방법 |
| KR100620810B1 (ko) * | 2005-03-07 | 2006-09-07 | 삼성전자주식회사 | Ｍｅｍｓ 소자 패키지 및 그 제조방법 |
| US20060211233A1 (en) * | 2005-03-21 | 2006-09-21 | Skyworks Solutions, Inc. | Method for fabricating a wafer level package having through wafer vias for external package connectivity and related structure |
| US7538401B2 (en) * | 2005-05-03 | 2009-05-26 | Rosemount Aerospace Inc. | Transducer for use in harsh environments |
| KR100629498B1 (ko) * | 2005-07-15 | 2006-09-28 | 삼성전자주식회사 | 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법 |
| TWI256146B (en) * | 2005-07-21 | 2006-06-01 | Siliconware Precision Industries Co Ltd | Sensor semiconductor device and fabrication method thereof |
| US7562573B2 (en) * | 2005-07-21 | 2009-07-21 | Evigia Systems, Inc. | Integrated sensor and circuitry and process therefor |
| US7622782B2 (en) * | 2005-08-24 | 2009-11-24 | General Electric Company | Pressure sensors and methods of making the same |
| KR100692977B1 (ko) * | 2005-09-15 | 2007-03-12 | 삼성전자주식회사 | 이미지 센서 및 그 제조방법 |
| KR100692520B1 (ko) * | 2005-10-19 | 2007-03-09 | 삼성전자주식회사 | 웨이퍼 레벨 패키징 캡 및 그 제조방법 |
| FI119728B (fi) * | 2005-11-23 | 2009-02-27 | Vti Technologies Oy | Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti |
| WO2007061056A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置及びその製造方法 |
| FR2895566B1 (fr) * | 2005-12-23 | 2008-04-18 | Atmel Grenoble Soc Par Actions | Capteur d'image aminci a plots de contact isoles par tranchee |
| US20080029879A1 (en) * | 2006-03-01 | 2008-02-07 | Tessera, Inc. | Structure and method of making lidded chips |
| US20080067652A1 (en) | 2006-09-18 | 2008-03-20 | Simpler Networks Inc. | Integrated mems packaging |
| US7508286B2 (en) * | 2006-09-28 | 2009-03-24 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | HBAR oscillator and method of manufacture |
| JP2008092417A (ja) * | 2006-10-04 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール |
| US20080144863A1 (en) * | 2006-12-15 | 2008-06-19 | Fazzio R Shane | Microcap packaging of micromachined acoustic devices |
| US7875942B2 (en) * | 2007-01-04 | 2011-01-25 | Stmicroelectronics, S.R.L. | Electronic device including MEMS devices and holed substrates, in particular of the LGA or BGA type |
| TWI323242B (en) | 2007-05-15 | 2010-04-11 | Ind Tech Res Inst | Package and packageing assembly of microelectromechanical system microphone |
| US20080290430A1 (en) | 2007-05-25 | 2008-11-27 | Freescale Semiconductor, Inc. | Stress-Isolated MEMS Device and Method Therefor |
| KR100951284B1 (ko) * | 2007-06-01 | 2010-04-02 | 삼성전기주식회사 | 웨이퍼 레벨 패키지 제조방법 |
| US7595220B2 (en) * | 2007-06-29 | 2009-09-29 | Visera Technologies Company Limited | Image sensor package and fabrication method thereof |
| US7893527B2 (en) * | 2007-07-24 | 2011-02-22 | Samsung Electro-Mechanics Co., Ltd. | Semiconductor plastic package and fabricating method thereof |
| TWI324832B (en) * | 2007-10-23 | 2010-05-11 | Au Optronics Corp | Photo sensor and fabrication method thereof |
| US7847387B2 (en) * | 2007-11-16 | 2010-12-07 | Infineon Technologies Ag | Electrical device and method |
| US8045298B2 (en) * | 2007-12-20 | 2011-10-25 | Hitachi Global Storage Technologies Netherlands B.V. | Three terminal magnetic sensing device having a track width defined in a localized region by a patterned insulator and methods of making the same |
| JP2010025625A (ja) * | 2008-07-16 | 2010-02-04 | Oki Semiconductor Co Ltd | 衝撃センサおよびその製造方法 |
| DE102008054481B4 (de) * | 2008-12-10 | 2021-11-25 | Robert Bosch Gmbh | Sensor und Verfahren zu dessen Herstellung |
| JP4858547B2 (ja) * | 2009-01-09 | 2012-01-18 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US20100193884A1 (en) * | 2009-02-02 | 2010-08-05 | Woo Tae Park | Method of Fabricating High Aspect Ratio Transducer Using Metal Compression Bonding |
| US20100283138A1 (en) * | 2009-05-06 | 2010-11-11 | Analog Devices, Inc. | Nickel-Based Bonding of Semiconductor Wafers |
-
2009
- 2009-07-23 TW TW098124843A patent/TWI388038B/zh active
- 2009-10-02 US US12/572,277 patent/US9133018B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20110018075A1 (en) | 2011-01-27 |
| TW201104802A (en) | 2011-02-01 |
| US9133018B2 (en) | 2015-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110491859B (zh) | 晶片封装体及其制造方法 | |
| CN107032290B (zh) | 半导体器件及其形成方法 | |
| US7419853B2 (en) | Method of fabrication for chip scale package for a micro component | |
| TWI662670B (zh) | 電子元件封裝體及其製造方法 | |
| US8508039B1 (en) | Wafer scale chip scale packaging of vertically integrated MEMS sensors with electronics | |
| CN102194781B (zh) | 影像感测元件封装构件及其制作方法 | |
| US8399963B2 (en) | Chip package and fabrication method thereof | |
| KR100831405B1 (ko) | 웨이퍼 본딩 패키징 방법 | |
| TWI395312B (zh) | 具微機電元件之封裝結構及其製法 | |
| US9379081B2 (en) | Semiconductor device package and method of the same | |
| TWI529892B (zh) | 晶片封裝體及其製造方法 | |
| TWI388038B (zh) | 感測元件結構與製造方法 | |
| US10435290B2 (en) | Wafer level package for a MEMS sensor device and corresponding manufacturing process | |
| KR101568043B1 (ko) | 웨이퍼 레벨 패키지 | |
| US8541877B2 (en) | Electronic device package and method for fabricating the same | |
| US8878357B2 (en) | Electronic component device, method of manufacturing the same and wiring substrate | |
| JP4675945B2 (ja) | 半導体装置 | |
| US20120187509A1 (en) | Contact Arrangement For Establishing A Spaced, Electrically Conducting Connection Between Microstructured Components | |
| JP2007227596A (ja) | 半導体モジュール及びその製造方法 | |
| KR100908648B1 (ko) | 복층 범프 구조물 및 그 제조 방법 | |
| CN221440346U (zh) | 半导体器件和微机电系统 | |
| KR100941446B1 (ko) | 복층 범프 구조물 및 그 제조 방법 | |
| CN113035814A (zh) | 电子装置及制造电子装置的方法 | |
| CN101987719A (zh) | 感测元件结构与制造方法 |