JPH0783070B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0783070B2
JPH0783070B2 JP63039034A JP3903488A JPH0783070B2 JP H0783070 B2 JPH0783070 B2 JP H0783070B2 JP 63039034 A JP63039034 A JP 63039034A JP 3903488 A JP3903488 A JP 3903488A JP H0783070 B2 JPH0783070 B2 JP H0783070B2
Authority
JP
Japan
Prior art keywords
package substrate
semiconductor chip
semiconductor device
metal shell
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63039034A
Other languages
English (en)
Other versions
JPH01214052A (ja
Inventor
英男 田口
政道 進藤
寿春 桜井
暢 井沢
淳一 大野
浩之 高瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63039034A priority Critical patent/JPH0783070B2/ja
Priority to EP19890103083 priority patent/EP0338213A3/en
Priority to KR1019890002090A priority patent/KR920003436B1/ko
Publication of JPH01214052A publication Critical patent/JPH01214052A/ja
Publication of JPH0783070B2 publication Critical patent/JPH0783070B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置、特に半導体パッケージの表面に金
属が露出している半導体装置一般に関する。
（従来の技術） 従来、半導体装置の外囲器としては、いわゆるセラミッ
ク・パッケージやプラスチック・パッケージが一般に知
られているが、出願人は、先に特願昭61−280225号とし
て、これらのパッケージの欠点を解消して、コストダウ
ンを図るとともに確実に半導体チップを気密封止できる
ようにするために、金属製のパッケージ基板の上面にマ
ウントした半導体チップの上方を金属製シェルで覆って
該半導体チップを気密封止するようにしたものを提案し
た。
即ち、第８図に示すように、矩形状で金属製のパッケー
ジ基板１の略中央に、銀ペースト２を介して半導体チッ
プ３をマウントし、この半導体チップ３の電極とこの周
囲に配置した配線基板４の上面に形成した配線５とをボ
ンディングワイヤ６で接続するとともに、上記半導体チ
ップ３及び配線基板４の上方を金属製シェル７で覆い、
更に上記パッケージ基板１の内部を挿通させて下方に突
出させたリードピン８の上端と上記配線５とを半田９で
接続させ、リードピン８の挿通部をガラス等の封止材10
で封止して半導体装置Ａを構成したものである。
（発明が解決しようとする課題） しかしながら、上記の場合、パッケージ基板１及び金属
製シェル７が導体（金属）で構成されているため、これ
らの電位と半導体チップ３の裏面の電位が、半導体装置
Ａの周囲の電位と等しくなってしまう。
即ち、上記半導体装置Ａをそのまま用いて、第９図に示
すように、プリント基板11に取付けると、本来、半導体
チップ３はリードピン８からの電圧のみで動作するが、
例えばプリント基板11からパッケージ基板１、更に銀ペ
ースト２を通じて半導体チップ３に至るパスと、周囲
の配線等と金属製シェル７への接触等により、この周囲
から金属製シェル７、更にパッケージ基板１及び銀ペー
スト２を通じて半導体チップ３に至るパスが存在し、
半導体チップ３に対して、この２つのパスから期待しな
い電圧が作用してしまうことがある。
そして、この結果、ラッチアップや静電破壊（ESD）等
の現象を引き起こし、最終的には半導体チップ３の破壊
につながってしまうことがあるといった問題点があるこ
とが解った。
なお、第10図に示すように、パッケージ基板１とプリン
ト基板11との間に、マイカやシリコンラバー等の絶縁物
で構成されたスペーサ12を介在させ、このスペーサ12に
よりここを絶縁して上記パスを遮断することが考えら
れる。
しかしながら、この場合、半導体装置Ａとスペーサ12と
は別部品として取扱われるため、実装が煩わしいばかり
でなく、実装面から半導体装置Ａを浮かして使用するこ
とができないといった問題点がある。
本発明は上記に鑑み、一体構造で、しかも金属製の半導
体外囲器の周囲の影響により、半導体チップに期待しな
い電圧が作用してしまうことを確実に防止したものを提
供することをことを目的とする。
〔発明の構成〕
（課題を解決するための手段） 上記目的を達成するため、本発明における半導体装置
は、金属製のパッケージ基板の上面に半導体チップをマ
ウントし、この半導体チップの上方を金属製シェルで覆
ってこの金属製シェルの縁部を前記金属製のパッケージ
基板の上面縁部の近傍に固着し前記半導体チップを気密
封止し、前記パッケージ基板の下面に平板状の絶縁板を
装着するとともに前記パッケージ基板の下方へ突設した
リードピンが前記絶縁板に空けられた孔を貫通するよう
にし、前記金属製シェルの全表面と前記パッケージ基板
の側部とを連続して絶縁膜で覆ったことを特徴とする。
（作 用） 上記のようにパッケージ基板の下面に絶縁体を付着させ
た半導体装置では、この絶縁体によってこのパッケージ
基板と半導体装置を実装するプリント基板等が絶縁さ
れ、このプリント基板等から半導体チップの裏面に至る
上記パスを遮断するようにすることができる。
また、金属製シェルの全表面を絶縁体で覆うことによ
り、周囲の配線等とこの金属製シェルとが接触しても、
両者はこの絶縁体を介して絶縁され、この周囲から金属
製シェルを通って半導体チップの裏面に至る上記パス
も遮断するようにすることができる。
更に、パッケージ基板の上面に絶縁性接着剤を介して半
導体チップを取付けることにより、パッケージ基板と半
導体チップとを絶縁させ、これによって半導体チップの
裏面とパッケージ基板及び金属製シェルトが同電位にな
ってしまうことを防止するようにすることができる。
（実施例） 以下、実施例について図面を参照して詳細に説明する。
第１図乃至第３図において、矩形状で金属製のパッケー
ジ基板１の略中央には、銀ペースト２を介して半導体チ
ップ３がマウントされ、この半導体チップ３の電極とこ
の周囲に配置した配線基板４の上面に形成した配線５と
はボンディングワイヤ６で接続されている。上記半導体
チップ３及び配線基板４の上方は金属製シェル７で覆わ
れて気密封止され、更に上記パッケージ基板１の内部に
は、ここを挿通させて下方に突出させたリードピン８が
挿着され、この上端と上記配線５とは半田９で接続さ
れ、上記リードピン８の挿通部はガラス等の封止材10で
封止されている。
上記パッケージ基板１の裏面には、絶縁体であるガラス
エポキシ基板13が、エポキシ形の接着剤14を介して貼付
けられている。
このガラスエポキシ基板13の内部には、第３図に示すよ
うに、上記リードピン８に対応する位置に多数の透孔13
aが穿設されている。
なお、絶縁体として上記ガラスエポキシ基板13の他に、
クレーブ紙マイカやシリコンラバー等を使用したり、ま
た、接着剤14として、上記エポキシ系の他にノボラック
系、シリコン系又はワニス系のものを使用することもで
きる。
更に、上記金属製シェル７の全表面には、絶縁体である
粉体塗料又は液体塗料の絶縁塗料15が塗布されて半導体
装置A1が構成されている。
上記粉体塗料としては、例えばエポキシ系樹脂が挙げら
れ、液体塗料としては、ワニスエポキシ系等がある。
また、この絶縁塗料15の塗布は、例えば第７図に示すよ
うに、半導体装置A1を接地した陰極（アノード）をなす
金属枠16に吊るし、エポキシ樹脂等を材料とする塗料を
陽極（カソード）となし、スプレーガン17に60KV程度の
電圧を印加して上記塗料をスプレーし、これによって、
この塗料に静電気を帯電させ、この静電気力を利用す
る、いわゆる静電塗装によって行う。
而して、パッケージ基板１の下面にガラスエポキシ基板
（絶縁体）13を付着させることによって、パッケージ基
板１と半導体装置A1を実装するプリント基板11（第10
図）等とを絶縁させ、これによって、このプリント基板
11等から半導体チップ３の裏面に至る上記パスを確実
に遮断するのであり、また、金属製シェル７の全表面を
絶縁塗料（絶縁体）15で覆うことにより、周囲の配線等
とこの金属製シェル７とが接触しても、両者を確実に絶
縁させ、これによって、この周囲から金属製シェル７を
通って半導体チップ３の裏面に至る上記パスも遮断す
るのである。
第４図に示す実施例は、上記実施例において、金属製シ
ェル７の全表面への絶縁塗料15の塗布を省略して半導体
装置A2を構成し、これによって、パッケージ基板１と半
導体装置A1を実装するプリント基板11（第10図）等とを
絶縁させるようにしたものである。
第５図に示す実施例は、例えば上記静電塗装によって、
パッケージ基板１の下面及び金属製シェル７の全表面に
絶縁体である絶縁塗料15を塗布して半導体装置A3を構成
したものである。
第６図に示す実施例は、パッケージ基板１の下面及び金
属製シェル７の全表面を絶縁体で覆うことなく、パッケ
ージ基板１の上面に絶縁性接着剤18を介して半導体チッ
プ３をマウントすることにより半導体装置A4を構成し、
これによって、パッケージ基板１と半導体チップ３との
絶縁性を図って、半導体チップ３の裏面とパッケージ基
板１とが同電位になってしまうことを防止するようにし
たものである。
この絶縁性接着剤18としては、例えばエポキシ系樹脂が
ある。このエポキシ系樹脂の場合、安定した絶縁性を得
るために約30μｍ以上のフィラー（SiO2等）を混入する
ことが望ましく、この時、半導体装置A4とパッケージ基
板１との絶縁抵抗は、印加電圧100Vまで10MΩ以下に保
つことができる。
〔発明の効果〕
本発明は上記のような構成であるので、パッケージ基板
の下面に付着させた絶縁体によって、このパッケージ基
板と半導体装置を実装するプリント基板等とを、また、
金属製シェルの全表面を覆った絶縁体によって、周囲の
配線等とこの金属製シェルとを、夫々この絶縁体を介し
て絶縁することができる。更に、パッケージ基板の上面
に絶縁性接着剤を介して半導体チップを取付けることに
より、パッケージ基板と半導体チップとを絶縁すること
ができる。
従って、期待しないパスによる電圧印加によるラッチア
ップや静電破壊等の現象が発生してしまうことを防止
し、これによって半導体チップが破壊してしまうことを
確実に防止するようにすることができる。
しかも、半導体装置の実装時に、スペーサを使用する必
要がなくなり、この実装を簡単に行うことができるばか
りでなく、この半導体装置とこれを実装するプリント基
板等と隙間を開けて実装するようにすることができる。
更に、パッケージ基板の下面及び金属製シェルの表面を
コーティングすることにより、防蝕についても効果があ
る。
【図面の簡単な説明】
第１図は半導体装置の要部を示す断面図、第２図は全体
正面図、第３図はガラスエポキシ基板を示す平面図、第
４図乃至第６図は夫々異なる他の実施例を示す正面図、
第７図は静電粉体塗装の概略を示す図、第８図は従来の
半導体装置の要部を示す断面図第９図及び第10図は夫々
異なるその使用例を示す正面図である。 １……パッケージ基板、３……半導体チップ、６……ボ
ンディングワイヤ、７……金属製シェル、13……ガラス
エポキシ基板（絶縁体）、14……接着剤、15……絶縁塗
料（絶縁体）、18……絶縁性接着剤、A1,A2,A3,A4……
半導体装置。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井沢 暢 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (72)発明者 大野 淳一 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (72)発明者 高瀬 浩之 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイコンエンジニアリング株式会社内 (56)参考文献 特開 昭52−27374（ＪＰ，Ａ) 特開 昭61−75548（ＪＰ，Ａ)

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】金属製のパッケージ基板の上面に半導体チ
    ップをマウントし、この半導体チップの上方を金属製シ
    ェルで覆ってこの金属製シェルの縁部を前記金属製のパ
    ッケージ基板の上面縁部の近傍に固着し前記半導体チッ
    プを気密封止し、前記パッケージ基板の下面に平板状の
    絶縁板を装着するとともに前記パッケージ基板の下方へ
    突設したリードピンが前記絶縁板に空けられた孔を貫通
    するようにし、前記金属製シェルの全表面と前記パッケ
    ージ基板の側部とを連続して絶縁膜で覆ったことを特徴
    とする半導体装置。
  2. 【請求項２】前記絶縁板は接着剤を介して前記パッケー
    ジ基板の下面に装着され、前記接着剤はこの硬化前に前
    記絶縁板の前記孔へ垂れ込み可能な流動性を有すること
    を特徴とする特許請求の範囲第１項に記載の半導体装
    置。
  3. 【請求項３】前記金属製のパッケージ基板の上面に絶縁
    性接着剤を介して半導体チップをマウントしたことを特
    徴とする特許請求の範囲第１項に記載の半導体装置。
JP63039034A 1988-02-22 1988-02-22 半導体装置 Expired - Fee Related JPH0783070B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63039034A JPH0783070B2 (ja) 1988-02-22 1988-02-22 半導体装置
EP19890103083 EP0338213A3 (en) 1988-02-22 1989-02-22 Semiconductor device with a metal package
KR1019890002090A KR920003436B1 (ko) 1988-02-22 1989-02-22 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63039034A JPH0783070B2 (ja) 1988-02-22 1988-02-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH01214052A JPH01214052A (ja) 1989-08-28
JPH0783070B2 true JPH0783070B2 (ja) 1995-09-06

Family

ID=12541829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63039034A Expired - Fee Related JPH0783070B2 (ja) 1988-02-22 1988-02-22 半導体装置

Country Status (3)

Country Link
EP (1) EP0338213A3 (ja)
JP (1) JPH0783070B2 (ja)
KR (1) KR920003436B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH079953B2 (ja) * 1988-04-13 1995-02-01 株式会社東芝 半導体装置の製造方法
US5103292A (en) * 1989-11-29 1992-04-07 Olin Corporation Metal pin grid array package
US5098864A (en) * 1989-11-29 1992-03-24 Olin Corporation Process for manufacturing a metal pin grid array package
DE69218122T2 (de) * 1991-11-27 1997-06-19 Fujitsu Ltd Anordnung für eine Koaxialleitung
US6262477B1 (en) * 1993-03-19 2001-07-17 Advanced Interconnect Technologies Ball grid array electronic package
JP2797995B2 (ja) * 1995-03-16 1998-09-17 日本電気株式会社 半導体装置
DE19516548A1 (de) * 1995-05-05 1996-11-14 Blaupunkt Werke Gmbh Abdeckkappe für elektronisches Bauelement
US20140238726A1 (en) * 2013-02-28 2014-08-28 Cooper Technologies Company External moisture barrier package for circuit board electrical component

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5227374A (en) * 1975-08-27 1977-03-01 Hitachi Ltd Semiconductor device
US4410927A (en) * 1982-01-21 1983-10-18 Olin Corporation Casing for an electrical component having improved strength and heat transfer characteristics
JPS59172253A (ja) * 1983-03-18 1984-09-28 Mitsubishi Electric Corp 半導体装置
JPS6175548A (ja) * 1984-09-21 1986-04-17 Hitachi Ltd 半導体装置
JPS6323341A (ja) * 1987-07-14 1988-01-30 Toshiba Corp 固体装置及びその製造方法

Also Published As

Publication number Publication date
JPH01214052A (ja) 1989-08-28
EP0338213A3 (en) 1990-11-07
KR890013753A (ko) 1989-09-25
EP0338213A2 (en) 1989-10-25
KR920003436B1 (ko) 1992-05-01

Similar Documents

Publication Publication Date Title
US6107679A (en) Semiconductor device
US6403892B1 (en) Coated means for connecting a chip and a card
EP0689243B1 (en) Semiconductor device assembly
US5942046A (en) Solar module and process for manufacturing same
JPH0783070B2 (ja) 半導体装置
EP0806835A3 (en) Electronic component
JPS6394645A (ja) 電子装置
KR910009419B1 (ko) 수지절연형 반도체장치
US20060097405A1 (en) IC chip package and method for packaging same
KR20010062698A (ko) 반도체 장치
JPH02278752A (ja) 半導体装置
JPH0955597A (ja) 半導体装置
JPH11121477A (ja) 半導体装置およびその製造方法
JPH1140709A (ja) 半導体実装構造およびその製造方法
JPH0451484Y2 (ja)
JPH0714936A (ja) 半導体装置用容器
JPS6353939A (ja) 電子装置およびその製造方法
JP2815225B2 (ja) 半導体装置およびその封止方法
CN116581090A (zh) 封装结构及其封装方法
JPH0526800Y2 (ja)
JP2811797B2 (ja) 半導体装置
JP2000243881A (ja) 平形パワー半導体モジュール
JPH05335428A (ja) 半導体装置とその実装方法
JPH0353779B2 (ja)
JPS61252652A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees