JPH0353779B2 - - Google Patents

Info

Publication number
JPH0353779B2
JPH0353779B2 JP60248654A JP24865485A JPH0353779B2 JP H0353779 B2 JPH0353779 B2 JP H0353779B2 JP 60248654 A JP60248654 A JP 60248654A JP 24865485 A JP24865485 A JP 24865485A JP H0353779 B2 JPH0353779 B2 JP H0353779B2
Authority
JP
Japan
Prior art keywords
adhesive
lid
substrate
present
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60248654A
Other languages
English (en)
Other versions
JPS62108545A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP60248654A priority Critical patent/JPS62108545A/ja
Publication of JPS62108545A publication Critical patent/JPS62108545A/ja
Publication of JPH0353779B2 publication Critical patent/JPH0353779B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Casings For Electric Apparatus (AREA)
  • Packages (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置用パツケージに係り、特
にプリント基板型パツケージの改良に関する。
（技術の背景） 一般に、プリント基板型パツケージは、複数枚
の板体を積層した基板に半導体素子収納穴を形成
し、この収納穴内に半導体素子を搭載後、半導体
素子収納穴を金属、樹脂等の蓋体により被覆する
ようにしている。
ところで、この板体の積層や蓋体による半導体
素子収納穴の被覆は、従来から、接着剤により相
互に接着することによりおこなつていた。
第８図Ａ，Ｂは従来のプリント基板型パツケー
ジを示すものであり、積層して接着された複数枚
の絶縁材料製の板体１，１…により形成された基
板２には半導体素子収納穴３が形成され、この半
導体素子収納穴３内には半導体素子４が搭載され
ている。そして、前記基板２の上面には蓋体５が
接着剤６により接着され、この蓋体５により半導
体素子収納穴３を被覆して半導体素子４などを保
護している。なお図中７はリードピンである。
（従来技術の問題点） しかしながら、前述した接着剤６による蓋体５
と基板２の接着は、接着剤６の量が少ないと接着
強度が弱くなるし、また、接着剤６の量を多くす
ると、第８図Ｂに示すように、要接着個所以外に
接着剤６が流出して半導体素子収納穴３内の板体
に形成された配線パターン上にまで及んでワイヤ
ボンデイングに支障を来すおそれがある等の不具
合を生じるという問題点があつた。また基板を形
成する板体の積層においても接着剤が隣接する部
分以外に流出して同様の問題点を生じていた。こ
のため、従来は、接着剤６の量を厳しく制限して
使用せざるをえず、特に蓋体５と基板２の接着強
度が十分でないおそれがあつた。
（発明の目的） 本発明は、前述した従来のものにおける問題点
を克服し、蓋体と基板間または各板体間を接着す
るための接着剤の量を多くしても接着剤の流出を
防止しうるようにしたプリント基板型パツケージ
を提供することを目的としている。
（発明の概要） 本発明は、蓋体と基板間または各板体間の接着
剤存在領域に対向する部位の板体および蓋体の少
なくとも一方に接着剤流入凹部を形成したことを
特徴としている。
（発明の実施例） 以下、本発明を図面に示す実施例により説明す
る。なお、前述した従来のものと同一の構成につ
いては、図面中と同一の符号を付し、その説明は
省略する。
第１図Ａ，Ｂは本発明の第１実施例を示すもの
であり、蓋体５が接着される基板２Ａの上面に
は、接着される蓋体５の外周縁に対向するように
接着剤流入凹部をなす溝８が環状に形成されてい
る。
このような構成によれば、基板２Ａの上面に接
着剤６を塗布（もしくは接着剤シートを貼着）し
た後にこの接着剤６上に蓋体５を圧接すると、蓋
体５および基板２間から流出する接着剤６は第１
図Ｂに示すように、溝８内に流入するので、不具
合の生じる個所への接着剤６の流出は防止され
る。したがつて、接着剤６の量を多くすることが
でき、接着強度を増すことができる。また、溝８
内への接着剤６の流入により基板２に対する接着
剤６の接着面積が増大して蓋体５と基板２の接着
強度が増すし、空気などの外部からの侵入径路も
長くなる。
第２図は本発明の第２実施例を示すものであ
り、蓋体５が接着される基板２Ａの上面には、接
着される蓋体５に対向する部位の内外中間位置に
幅の広い環状の溝８が形成されている。このよう
な構成によつても前述した第１実施例と同様の作
用効果を奏することができる。
第３図は本発明の第１図の実施例の変形例たる
第３実施例を示すものであり、基板２Ｂには蓋体
５の外周を間隙をもつて囲繞する板体１Ａが設け
られている。このような構成によれば、板体１Ａ
および蓋体５間の間隙にも接着剤６が侵入するの
で、さらに接着強度が増すことになる。
第４図は本発明の第４実施例を示すものであ
り、基板２に接着される蓋体５Ａの下面には、基
板２の上面に対向する部位に溝９が環状に形成さ
れている。このような構成によつても前述した第
１実施例ならびに第２実施例と同様の作用効果を
奏することができる。
第５図は前述の第３実施例と第４実施例を組合
わせた本発明の第５実施例を示すものであり、基
板２Ｂには、蓋体５Ａの外周を間隙をもつて囲繞
する板体１Ａが設けられており、また、蓋体５Ａ
の下面には溝９が環状に形成されている。このよ
うな構成によつても第３実施例と同様の作用効果
を奏することができる。
第６図は本発明の第６実施例を示すものであ
り、基板２Ａの上面には環状の溝８Ａが形成さ
れ、また蓋体５Ａの下面にはこの溝８Ａに対向す
る環状の溝９が形成されている。このような構成
によれば、さらに多くの量の接着剤６を溝８Ａ、
溝９内に収容することができるので、接着強度を
増すことができる。
以上は蓋体と基板との接着の場合の実施例につ
いて述べた。
第７図は本発明の第７実施例を示すものであ
り、第１実施例において基板を形成する各板体１
にも接着剤流入凹部として溝１０，１１Ａ，１１
Ｂを形成したもので、接着強度を高め、接着剤１
２が半導体素子収納穴３内に流出してこの収納穴
３内の配線パターン上にまで及んでワイヤボンデ
イング等に支障を来すことを防止することができ
る。
このように積層する各板体間に接着剤流入凹部
を形成すると同時に蓋体と基板間にも本発明の接
着剤流入凹部を形成してもよい。
（発明の効果） 以上説明したように、本発明によれば、板体お
よび蓋体の少なくとも一方に接着剤流入凹部を形
成したので、隣接する板体や蓋体を接着するため
の接着剤の量が増しても不具合の生じる個所への
接着剤の流出は防止され、各板体間および蓋体と
基板間の接着強度を高めることができる。
以上本発明につき好適な実施例を挙げて種々説
明したが、本発明はこの実施例に限定されるもの
ではなく、接着剤流入凹部の位置、形状、数量
等、発明の精神を逸脱しない範囲内で多くの改変
を施し得るのはもちろんのことである。
【図面の簡単な説明】
第１図Ａは本発明に係るプリント基板型パツケ
ージの実施例を示す縦断面図、第１図Ｂは第１図
Ａの部分の拡大図、第２図、第３図、第４図、
第５図、第６図、第７図はそれぞれ本発明の他の
実施例を示す縦断面図、第８図Ａは従来のプリン
ト基板型パツケージを示す縦断面図、第８図Ｂは
第８図Ａの部分の拡大図である。 １……板体、２，２Ａ，２Ｂ……基板、３……
半導体素子収納穴、４……半導体素子、５，５Ａ
……蓋体、６，１２……接着剤、８，８Ａ，９，
１０Ａ，１１Ａ，１１Ｂ……溝。

Claims (1)

    【特許請求の範囲】
  1. １ 複数枚の板体を接着剤により積層してなる基
    板の半導体素子収納穴を接着剤により蓋体で被覆
    するプリント基板型パツケージにおいて、前記各
    板体または板体と蓋体間の接着剤存在領域に対向
    する部位の板体および蓋体の少なくとも一方に接
    着剤流入凹部を形成したことを特徴とするプリン
    ト基板型パツケージ。
JP60248654A 1985-11-06 1985-11-06 プリント基板型パッケ−ジ Granted JPS62108545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60248654A JPS62108545A (ja) 1985-11-06 1985-11-06 プリント基板型パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60248654A JPS62108545A (ja) 1985-11-06 1985-11-06 プリント基板型パッケ−ジ

Publications (2)

Publication Number Publication Date
JPS62108545A JPS62108545A (ja) 1987-05-19
JPH0353779B2 true JPH0353779B2 (ja) 1991-08-16

Family

ID=17181339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60248654A Granted JPS62108545A (ja) 1985-11-06 1985-11-06 プリント基板型パッケ−ジ

Country Status (1)

Country Link
JP (1) JPS62108545A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2539677Y2 (ja) * 1990-04-27 1997-06-25 三菱重工業株式会社 Ｆｒｐ製容器
JPH079381Y2 (ja) * 1990-10-18 1995-03-06 株式会社三社電機製作所 半導体装置
JP2828055B2 (ja) * 1996-08-19 1998-11-25 日本電気株式会社 フリップチップの製造方法

Also Published As

Publication number Publication date
JPS62108545A (ja) 1987-05-19

Similar Documents

Publication Publication Date Title
KR930024140A (ko) 반도체장치 및 그 제조방법
JPH0353779B2 (ja)
US4661653A (en) Package assembly for semiconductor device
JPH04273200A (ja) シールド装置
JPH0451064B2 (ja)
US6312975B1 (en) Semiconductor package and method of manufacturing the same
JP2661115B2 (ja) Ｉｃカード
JP2598301Y2 (ja) チップ圧電振動子
JPH0240936A (ja) 半導体装置のパッケージ
JPH06275401A (ja) チップ抵抗器
JPS6233330Y2 (ja)
JPS6311735Y2 (ja)
JPS61199052U (ja)
JPS6245094A (ja) 印刷配線基板
JPS6020929Y2 (ja) 電気回路素子の封止枠構造
JPS622775Y2 (ja)
JPS6134632Y2 (ja)
JPH0753989Y2 (ja) Ｉｃカード用モジュール
JPH056714Y2 (ja)
JPH03273667A (ja) 樹脂封止型混成集積回路
JPH0143872Y2 (ja)
JPS62204550A (ja) プリント基板型半導体パツケ−ジ
JP2666792B2 (ja) 電子部品の実装構造
JPH0514576Y2 (ja)
JPS6088446A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees