JPS62108545A - プリント基板型パッケ−ジ - Google Patents

プリント基板型パッケ−ジ

Info

Publication number
JPS62108545A
JPS62108545A JP60248654A JP24865485A JPS62108545A JP S62108545 A JPS62108545 A JP S62108545A JP 60248654 A JP60248654 A JP 60248654A JP 24865485 A JP24865485 A JP 24865485A JP S62108545 A JPS62108545 A JP S62108545A
Authority
JP
Japan
Prior art keywords
adhesive
substrate
lid
cover body
adhesives
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60248654A
Other languages
English (en)
Other versions
JPH0353779B2 (ja
Inventor
Kuniyuki Hori
堀　邦行
Yukiharu Takeuchi
之治 竹内
Shinobu Sasaki
忍 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Shindo Denshi Kogyo KK
Original Assignee
Shinko Electric Industries Co Ltd
Shindo Denshi Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Shindo Denshi Kogyo KK filed Critical Shinko Electric Industries Co Ltd
Priority to JP60248654A priority Critical patent/JPS62108545A/ja
Publication of JPS62108545A publication Critical patent/JPS62108545A/ja
Publication of JPH0353779B2 publication Critical patent/JPH0353779B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packages (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置用パッケージに係り、特にプリン
ト基板型パッケージの改良に関する。
（技術の背景） 一般に、プリント基板型パッケージは、複数枚の板体を
積層した基板に半導体素子収納穴を形成し、この収納穴
内に半導体素子を搭載後、半導体素子収納穴をセラミッ
ク、ガラス等の蓋体により被覆するようにしている。
ところで、この板体の積層や蓋体による半導体素子収納
穴の被覆は、従来から、接着剤により相互に接着するこ
とによりおこなっていた。
第８図Ａ、Ｂは従来のプリント基板型パッケージを示す
ものであり、積層して接着された複数枚の絶縁材料製の
板体１．１・・・により形成された基板２には半導体素
子収納穴３が形成され、この半導体素子収納穴３内には
半導体素子４が搭載されている。そして、前記基板２の
上面には蓋体５が接着剤６により接着され、この蓋体５
により半導体素子収納穴３を被覆して半導体素子４など
を保護している。なお図中７はリードピンである。
（従来技術の問題点） しかしながら、前述した接着剤６による蓋体５と基板２
の接着は、接着剤６の量が少ないと接着強度が弱くなる
し、また、接着剤６の量を多（すると、第８図Ｂに示す
ように、要接着個所以外に接着剤６が流出して半導体素
子収納穴３内の板体に形成された配線パターン上にまで
及んでワイヤボンディングに支障を来すおそれがある等
の不具合を生じるという問題点があった。また基板を形
成する板体の積層においても接着剤が隣接する部分以外
に流出して同様の問題点を生じていた。このため、従来
は、接着剤６の量を厳しく制限して使用せざるをえず、
特に蓋体５と基板２の接着強度が十分でないおそれがあ
った。
（発明の目的） 本発明は、前述した従来のものにおける問題点を克服し
、蓋体と基板間または各板体間を接着するための接着剤
の量を多くしても接着剤の流出を防止しうるようにした
プリント基板型パッケージを提供することを目的として
いる。
（発明の概要） 本発明は、蓋体と基板間または各板体間の接着剤存在領
域に対向する部位の板体および蓋体の少なくとも一方に
接着剤流入凹部を形成したことを特徴としている。
（発明の実施例） 以下、本発明を図面に示す実施例により説明する。なお
、前述した従来のものと同一の構成については、図面中
と同一の符号を付し、その説明は省略する。
第１図Ａ、Ｂは本発明の第１実施例を示すものであり、
蓋体５が接着される基板２Ａの上面には、接着される蓋
体５の外周縁に対向するように接着剤流入凹部をなす溝
８が環状に形成されている。
このような構成によれば、基板２Ａの上面に接着剤６を
塗布（もしくは接着剤シートを貼着）した後にこの接着
剤６上に蓋体５を圧接すると、蓋体５および基板２間か
ら流出する接着剤６は第１図Ｂに示すように、溝８内に
流入するので、不具合の生じる個所への接着剤６の流出
は防止される。
したがって、接着剤６の量を多くすることができ、接着
強度を増すことができる。また、溝８内への接着剤６の
流入により基板２に対する接着剤６の接着面積が増大し
て蓋体５と基板２の接着強度が増すし、空気などの外部
からの侵入径路も長くなる。
第２図は本発明の第２実施例を示すものであり、蓋体５
が接着される基板２Ａの上面には、接着される蓋体５に
対向する部位の内外中間位置に幅の広い環状の溝８が形
成されている。このような構成によっても前述した第１
実施例と同様の作用効果を奏することができる： 第３図は本発明の第１図の実施例の変形例たる第３実施
例を示すものであり、基板２Ｂには蓋体５の外周を間隙
をもって囲繞する板体ＩＡが設けられている。このよう
な構成によれば、板体ＩＡおよび蓋体５間の間隙にも接
着剤６が侵入するので、さらに接着強度が増すことにな
る。
第４図は本発明の第４実施例を示すものであり、基板２
に接着される蓋体５Ａの下面には、基板２の上面に対向
する部位に溝９が環状に形成されている。このような構
成によっても前述した第１実施例ならびに第２実施例と
同様の作用効果を奏することができる。
第５図は前述の第３実施例と第４実施例を組合わせた本
発明の第５実施例を示すものであり、基板２Ｂには、蓋
体５Ａの外周を間隙をもって囲繞する板体ＩＡが設けら
れており、また、蓋体５Ａの下面には溝９が環状に形成
されている。このような構成によっても第３実施例と同
様の作用効果を奏することができる。
第６図は本発明の第６実施例を示すものであり、基板２
Ａの上面には環状の溝８Ａが形成され、また蓋体５Ａの
下面にはこの溝８Ａに対向する環状の溝９が形成されて
いる。このような構成によれば、さらに多くの量の接着
剤６を１ｊｉ８Ａ、溝９内に収容することができるので
、接着強度を増すことができる。
以上は蓋体と基板との接着の場合の実施例について述べ
た。
第７図は本発明の第７実施例を示すものであり、第１実
施例において基板を形成する各板体１にも接着剤流入凹
部として溝１０．１１Ａ、１１Ｂを形成したもので、接
着強度を高め、接着剤１２が半導体素子収納穴３内に流
出してこの収納穴３内の配線パターン上にまで及んでワ
イヤボンディング等に支障を来すことを防止することが
できる。
このように積層する各板体間に接着剤流入凹部を形成す
ると同時に蓋体と基板間にも本発明の接着剤流入凹部を
形成してもよい。
（発明の効果） 以上説明したように、本発明によれば、板体および蓋体
の少なくとも一方に接着剤流入凹部を形成したので、隣
接する板体や蓋体を接着するための接着剤の量が増して
も不具合の生じる個所への接着剤の流出は防止され、各
板体間および蓋体と基板間の接着強度を高めることがで
きる。
以上本発明につき好適な実施例を挙げて種々説明したが
、本発明はこの実施例に限定されるものではなく、接着
剤流入凹部の位置、形状、数量等、発明の精神を逸脱し
ない範囲内で多くの改変を施し得るのはもちろんのこと
である。
【図面の簡単な説明】
第１図Ａは本発明に係るプリント基板型パッケージの実
施例を示す縦断面図、第１図Ｂは第１図Ａの１部分の拡
大図、第２図、第３図、第４図、第５図、第６図、第７
図はそれぞれ本発明の他の実施例を示す縦断面図、第８
図Ａは従来のプリント基板型パッケージを示す縦断面図
、第８図Ｂは第８図Ａの■部分の拡大図である。 １・・・板体、　２．２Ａ、２Ｂ・・・基板、３・・・
半導体素子収納穴、　４・・・半導体素子、　５，５Ａ
・・・蓋体、 ６．１２・・・接着剤、 ８．８Ａ、９．ＩＯＡ、ＩＩＡ、ＩＩＢ・・・溝。

Claims (1)

    【特許請求の範囲】
  1. １、複数枚の板体を接着剤により積層してなる基板の半
    導体素子収納穴を接着剤により蓋体で被覆するプリント
    基板型パッケージにおいて、前記各板体または板体と蓋
    体間の接着剤存在領域に対向する部位の板体および蓋体
    の少なくとも一方に接着剤流入凹部を形成したことを特
    徴とするプリント基板型パッケージ。
JP60248654A 1985-11-06 1985-11-06 プリント基板型パッケ−ジ Granted JPS62108545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60248654A JPS62108545A (ja) 1985-11-06 1985-11-06 プリント基板型パッケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60248654A JPS62108545A (ja) 1985-11-06 1985-11-06 プリント基板型パッケ−ジ

Publications (2)

Publication Number Publication Date
JPS62108545A true JPS62108545A (ja) 1987-05-19
JPH0353779B2 JPH0353779B2 (ja) 1991-08-16

Family

ID=17181339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60248654A Granted JPS62108545A (ja) 1985-11-06 1985-11-06 プリント基板型パッケ−ジ

Country Status (1)

Country Link
JP (1) JPS62108545A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045664U (ja) * 1990-04-27 1992-01-20
JPH0465451U (ja) * 1990-10-18 1992-06-08
US5889323A (en) * 1996-08-19 1999-03-30 Nec Corporation Semiconductor package and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH045664U (ja) * 1990-04-27 1992-01-20
JPH0465451U (ja) * 1990-10-18 1992-06-08
JPH079381Y2 (ja) * 1990-10-18 1995-03-06 株式会社三社電機製作所 半導体装置
US5889323A (en) * 1996-08-19 1999-03-30 Nec Corporation Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
JPH0353779B2 (ja) 1991-08-16

Similar Documents

Publication Publication Date Title
US5596225A (en) Leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
KR970077556A (ko) 적층형 반도체 패키지
KR970063688A (ko) 패턴닝된 리드프레임을 이용한 멀티 칩 패키지
SG60102A1 (en) Lead frame semiconductor package having the same and method for manufacturing the same
KR930024140A (ko) 반도체장치 및 그 제조방법
KR980006167A (ko) 버텀리드 반도체 패키지
US20030136582A1 (en) Substrate board structure
JPS62108545A (ja) プリント基板型パッケ−ジ
JPS63308943A (ja) 半導体装置
US5256903A (en) Plastic encapsulated semiconductor device
JPH065769A (ja) 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム
JPH01261247A (ja) 低融点ガラス接着による接合体の製造方法，及び接着体
JPH0240936A (ja) 半導体装置のパッケージ
JP2962575B2 (ja) 半導体装置
JP2001203302A (ja) 半導体装置の接合構造
JPH056714Y2 (ja)
JPS61150356A (ja) 樹脂封止型半導体装置の平面実装形態
JPH04179255A (ja) Ｌｃｃ型半導体装置およびその製造方法
JPH08130272A (ja) 半導体集積回路装置
JPH06236944A (ja) 半導体実装における放熱装置
KR100525091B1 (ko) 반도체 패키지
KR20010051250A (ko) 성형 패키지
JPH03273667A (ja) 樹脂封止型混成集積回路
JPH03116765A (ja) リードフレーム
JPH10135372A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees