JPH065769A - 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム - Google Patents

積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム

Info

Publication number
JPH065769A
JPH065769A JP16255492A JP16255492A JPH065769A JP H065769 A JPH065769 A JP H065769A JP 16255492 A JP16255492 A JP 16255492A JP 16255492 A JP16255492 A JP 16255492A JP H065769 A JPH065769 A JP H065769A
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit element
lead frame
polyimide resin
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16255492A
Other languages
English (en)
Inventor
Tomonori Matsuura
友紀 松浦
Hiroshi Yagi
▲ひろし▼ 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP16255492A priority Critical patent/JPH065769A/ja
Publication of JPH065769A publication Critical patent/JPH065769A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】 【目的】特に接着剤を用いなくてもリードフレーム部材
と配線基板とを接続できるようにして、接着剤によるマ
イグレーション効果や接着剤から発生するアウトガスに
よるワイヤボンダビリティへの悪影響を防止するととも
に、外観が損なわれるのを防止する。 【構成】電子回路素子搭載用配線基板6は、熱可塑性ポ
リイミド樹脂層9の両面に金属層13,14が接着され
た積層構造のフィルム基材によって形成され、表面側の
金属層13を加工して配線パターン12が形成されてい
る。電子回路素子搭載用配線基板6における配線パター
ン12が形成されない部分は、熱可塑性ポリイミド樹脂
層9が表面に露出している。この熱可塑性ポリイミド樹
脂層9の露出部と基板支持用リード8の裏面とが熱圧着
法等により接合される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、所定数の電子回路素子
を搭載する電子回路素子搭載用配線基板を形成するため
のフィルム基材、およびこの電子回路素子搭載用配線基
板がリードフレーム部材の基板支持用リードに接続され
ることにより形成されている電子回路素子搭載用リード
フレームに関するものである。
【0002】
【従来の技術】従来より、半導体装置の組立用部材とし
てリードフレームが用いられているが、このリードフレ
ームは、例えば図12に示すような平面形状を有し、例
えば半導体素子を取り付けるためのダイパッド1と、そ
の周囲に配設された半導体素子との結線を行うためのイ
ンナーリード2と、該インナーリード2に連続し、外部
回路との結線を行うためのアウターリード3とを備えて
いる。
【0003】このようなリードフレームは、通常、コバ
ール、42合金、銅系合金等の導電性に優れかつ強度が
大きい金属板をフォトエッチング法やスタンピング法等
により、ダイパッド1、インナーリード2及びアウター
リード3を有する形状に加工することにより製造される
ものである。
【0004】そして、このリードフレームを用いた半導
体装置を組み立てる場合、図13に示すようにリードフ
レームのダイパッド1に半導体素子4(以下、単に素子
ともいう)を取り付けると同時に、素子4のボンディン
グパッド(図示せず)とインナーリード2とを金等から
なるワイヤ5により電気的に接続することにより、半導
体装置が組み立てられる。従って、通常は、インナーリ
ード2のボンディング位置に金や銀等の貴金属のめっき
を施して、ワイヤボンディングが確実に行えるようにな
されている。
【0005】ところで、電子機器の小型化・高性能化、
更には低コストに向けて、様々なモノリシックICが開
発されている。このようなモノリシックICの代表例と
して、Bi−CMOSプロセスを採用したLSIが近年
特に注目を浴びている。このBi−CMOSプロセス技
術は、バイポーラの優れた高速性/駆動能力と、CMO
Sの低消費電力を結合したA−DLSI(アナログーデ
ィジタル混在LSI)向きの魅力ある特徴を備えている
プロセス技術である。しかし、従来から個別に作られて
きた半導体素子を、プロセスの複合化技術でモノリシッ
クICとして作り上げることはきわめて難しい。
【0006】また、モノリシックICの開発に先立っ
て、プロセスを開発する必要があるが、このプロセスの
開発には多くの時間と経費がかかってしまうばかりでな
く、複合化することによりプロセスのコストが上がって
しまうという問題も生じる。更には、モノリシックIC
化が困難と考えられる半導体素子の組み合わせもある。
【0007】このようなモノリシックIC化が困難なも
のに代わる技術として、従来よりハイブリッドIC技術
がある。このハイブリッドIC技術は、モノリシックI
C化がカバーできない領域及び製造条件を克服すること
ができるものである。しかし、ハイブリッドIC技術は
小さな集積規模のICを取り扱う場合に特にコスト面で
高くなる。従って、部品点数の少ない電子機器でのハイ
ブリッドIC技術の採用は適していない。一方、電子機
器においては差別化戦略が遂行されてきているが、その
ためには電子機器の軽薄短小を実現できる技術が非常に
強く要求されている。
【0008】このような背景から、複数の半導体素子を
既存のICパッケージ内に搭載することにより、複合化
モノリシック/ハイブリッドIC技術で実現が難しい領
域をカバーできるという、MCP(Multi Chip Packag
e)技術と呼ばれる、新しい集積化技術が開発されてい
る。
【0009】このMCP技術には種々の方式のものが開
発されているが、その中の一つとして、図14および図
15に示すように所定数の素子4(図示例では5個)を
配線基板6に搭載し、その配線基板6を前述の従来のリ
ードフレームに相当するリードフレーム部材11の四角
いダイパッド1上に張り合わせる方式のものがある。ま
たMCP技術の他の方法として、図16および図17に
示すようにリードフレーム部材11に基板支持用リード
8を設け、この基板支持用リード8の上に、素子4を搭
載した配線基板6を接続する方式のものもある。
【0010】
【発明が解決しようとする課題】しかしながら、このよ
うなMCPにおいてはともに配線基板6とリードフレー
ム部材11との接続に接着剤7を用いているが、この接
着剤7が配線基板6からリードフレーム部材11のダイ
パッド1または基板支持用リード8上にはみ出してしま
うことがある。この接着剤のはみ出しαにより、外観が
損なわれてしまうばかりでなく次のような問題を生ず
る。
【0011】例えば、接着剤7としてダイボンディング
ペースト7を用いる場合には、電気導電性および熱伝導
性を付与するために、エポキシやポリイミドの各樹脂に
フレーク状のAgを混入したものがよく用いられてい
る。このダイボンディングペースト7のはみ出しαが大
きいと、ダイボンディングペースト7に混入したAgが
リードフレーム部材11のインナーリード2とショート
してしまうおそれがある。
【0012】また電極間に電圧を印加した際に、水分や
特定のイオンなどの要因によりマイグレーション効果を
引き起こしたり、接着剤7として含溶剤のものを用いた
場合には接着剤7のはみ出しαが大きいほどキュア時の
発生アウトガス量が増大して、ワイヤボンダビリティに
悪影響を及ぼしてしまうことが考えられる。
【0013】更に、リードフレーム部材11の基板支持
用リード8と配線基板6との接続に接着剤7を用いる場
合には、接着層を形成することが難しい。更に、リード
フレーム部材11のダイパッド1に、配線基板6を接着
剤7により張り合わせる場合には、配線基板6およびダ
イパッド1が反り等の変形を生じてしまい、素子4を配
線基板6に実装することができなくなるおそれがある。
【0014】本発明は、このような問題に鑑みてなされ
たものであり、その目的は、リードフレーム部材と配線
基板との接続に、接着剤を特に用いなくても電子回路素
子搭載用配線基板とリードフレーム部材の基板支持用リ
ードとを接続できるようにすることにより、接着剤によ
るマイグレーション効果や接着剤から発生するアウトガ
スによるワイヤボンダビリティへの悪影響を防止するこ
とができ、更には外観を損なうことのない電子回路素子
搭載用リードフレームを提供することである。
【0015】
【課題を解決するための手段】前述の課題を解決するた
めに、請求項1の発明のフィルム基材は、表面より金属
層、熱可塑性ポリイミド樹脂層、および金属層がそれぞ
れこれらの順に積層されかつ互い接合されていることを
特徴としている。
【0016】また請求項2の発明のフィルム基材は、表
面より金属層、熱可塑性ポリイミド樹脂層、熱硬化性ポ
リイミド樹脂層および金属層がそれぞれこれらの順に積
層されかつ互い接合されていることを特徴としている。
【0017】更に請求項3の発明は、更に前記熱硬化性
ポリイミド樹脂層と前記金属層との間に、熱可塑性ポリ
イミド樹脂層がある状態でそれぞれこれらの順に積層さ
れかつ互い接合されていることを特徴としている。
【0018】更に請求項4の発明は、表面より金属層、
熱硬化性ポリイミド樹脂層、熱可塑性ポリイミド樹脂
層、および金属層がそれぞれこれらの順に積層されかつ
互い接合されていることを特徴としている。
【0019】更に請求項5の発明の電子回路素子搭載用
リードフレームは、請求項1ないし4のいずれか1記載
の積層構造のフィルム基材により、所定数の電子回路素
子を搭載する配線基板を形成し、この配線基板をダイパ
ッドレスリードフレーム部材の基板支持用リードに接続
して形成される電子回路素子搭載用リードフレームにお
いて、前記フィルム基材の前記熱可塑性ポリイミド樹脂
層により、前記基板支持用リードと前記配線基板とが接
続されていることを特徴としている。
【0020】更に請求項6の発明は、前記基板支持用リ
ードにおける電子回路素子搭載用配線基板との接着部
が、前記基板支持用リードにおける他の部分よりも幅広
に形成されていることを特徴としている。
【0021】更に請求項7の発明は、前記基板支持用リ
ードの接着部における接着面が、接着強度を向上させる
ための加工が施された面を形成していることを特徴とし
ている。
【0022】
【作用】このように構成された本発明の積層構造のフィ
ルム基材においては、熱可塑性ポリイミド樹脂層の上に
金属層が形成されるようになる。したがって、この金属
層を例えばエッチング等の加工方法を用いて配線パター
ンを形成することにより、表面に配線パターンが形成さ
れた電子回路素子を搭載する電子回路素子搭載用配線基
板として用いることができるようになる。
【0023】また、本発明の電子回路素子搭載用リード
フレームにおいては、前述の本発明の積層構造のフィル
ム基材から形成された電子回路素子搭載用配線基板を基
板支持用リードに接続することにより形成される。その
場合、例えば金属層の配線パターンの加工等により、電
子回路素子搭載用配線基板の熱可塑性ポリイミド樹脂層
の一部を表面に露出させ、その露出部の一部をリードフ
レーム部材の基板支持用リードに位置させ、この熱可塑
性ポリイミド樹脂により、電子回路素子搭載用配線基板
を基板支持用リードに接続する。
【0024】このようにして形成された電子回路素子搭
載用リードフレームは、接着剤を使用することなく、電
子回路素子搭載用配線基板が基板支持用リードに接続さ
れるようになる。したがって、本発明の電子回路素子搭
載用リードフレームにおいては、従来のリードフレーム
のような接着剤による悪影響が防止されるようになる。
【0025】更に本発明においては、電子回路素子配線
配線基板と基板支持用リードとの接着面積が大きくな
る。したがって、基板支持用リードと電子回路素子搭載
用配線基板との接続強度が高くなり、リードフレーム搬
送時や電子回路素子組立工程などで電子回路素子搭載用
配線基板が基板支持用リードから剥がれてしまうおそれ
が低減し、基板支持用リードと電子回路素子搭載用配線
基板との接続信頼性が向上する。
【0026】更に本発明においては、基板支持用リード
の接着面に、接着強度を向上させるための加工を施して
いるので、基板支持用リードと電子回路素子搭載用配線
基板との接続信頼性が更に一層向上するようになる。
【0027】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図1は、本発明による電子回路素子搭載用リ
ードフレームの一実施例を部分的に示す平面図、図2は
図1におけるIIーII線に沿う断面図である。なお、前述
の図16および図17に示すリードフレームと同じ構成
要素には同じ符号を付すことにより、その詳細な説明は
省略する。
【0028】図1および図2に示すように本実施例のリ
ードフレーム10は、図16および図17に示す従来の
リードフレームと同様に、リードフレーム部材11とこ
れに接続されている電子回路素子搭載用配線基板6とか
ら構成されている。
【0029】リードフレーム部材11は、従来と同様に
銅系合金、42合金材、コバールなどの金属材料から、
アウターリード(図示せず)に連続する所定本数のイン
ナーリード2および4本の基板支持用リード8を備えた
形状に形成されている。このリードフレーム部材11
は、ダイパッド1を有しないダイパッドレスリードフレ
ーム部材とされている。
【0030】一方、図2に示すように電子回路素子搭載
用配線基板6は、熱可塑性ポリイミド樹脂層9の両面に
銅箔または42合金箔等の金属層13,14が接着され
た積層構造のフィルム基材によって形成され、表面側の
金属層13をエッチング等により加工することにより、
熱可塑性ポリイミド樹脂層9の表面に配線パターン12
を形成する。この電子回路素子搭載用配線基板6におけ
る配線パターン12が形成されない部分は、熱可塑性ポ
リイミド樹脂層9が表面に露出している。
【0031】積層構造のフィルム基材としては、図2に
示すものの他に、表面より金属層、熱可塑性ポリイミド
樹脂層、熱硬化性ポリイミド樹脂層および金属層がそれ
ぞれこれらの順に積層されたもの、また表面より金属
層、熱可塑性ポリイミド樹脂層、熱硬化性ポリイミド樹
脂層、熱可塑性ポリイミド樹脂層、および金属層がそれ
ぞれこれらの順に積層されたもの、更に表面より金属
層、熱硬化性ポリイミド樹脂層、熱可塑性ポリイミド樹
脂層、および金属層がそれぞれこれらの順に積層された
ものがある。
【0032】そして、基板支持用リード8の裏面と電子
回路素子搭載用基板6の熱可塑性ポリイミド樹脂層9に
おける配線パターン12側の露出部とを熱圧着法により
接合する。この接合を行う方法としては、熱圧着法の他
に、レーザ、超音波などを用いる方法もある。
【0033】このように、本実施例に係る電子回路素子
搭載用リードフレームにおいては、接着剤やボンディン
グペーストを用いることなく基板支持用リード8に電子
回路素子搭載用基板6を接合することができる。従っ
て、従来両者の接続の際に用いていた接着剤やボンディ
ングペーストのはみ出しがなくなることにより、美観を
損ねたり、マイグレーションやボンダビリティに対する
悪影響を及ぼすこともなくなる。更に、接着剤やダイボ
ンディングペーストを用いていないので、熱放散性が向
上する。
【0034】図3および図4は本発明の他の実施例を示
す、図1および図2と同様の図である。前述の実施例で
は、電子回路素子搭載用基板6の表面に露出した熱可塑
性ポリイミドを接着剤として利用しているが、本実施例
においては、図3および図4に示すように電子回路素子
搭載用基板6の裏面側の熱可塑性ポリイミドを接着剤と
して利用している。
【0035】すなわち、まず電子回路素子搭載用基板6
の裏面の金属層14を、エッチングにより基板支持用リ
ード8の形状に対応した形状に削除してくぼみを形成
し、熱可塑性ポリイミド樹脂層9の裏面側を露出させ
る。このくぼみは、配線パターン12を形成するための
エッチング工程により一緒に形成することができ、くぼ
み形成のための特別なプロセスを設ける必要はない。こ
の露出した熱可塑性ポリイミド樹脂を接着剤として、前
述の実施例と同様の方法で電子回路素子搭載用配線基板
6と基板支持用リード8を接合する。
【0036】この実施例においては、電子回路素子搭載
用配線基板6が、ディプレスされた基板支持用リード8
の上でインナーリード2の間に位置するようになる。こ
れにより、本実施例のリードフレームは、表面に露出し
た熱可塑性ポリイミドを接着剤とした前述の実施例の場
合より厚みが薄くなるので、パッケージの薄型化に有効
なものとなる。
【0037】更に、図5に示すように電子回路素子搭載
用基板6の裏面の金属層14の厚さを基板支持用リード
8の厚さと同じにすれば、電子回路素子搭載用基板6の
裏面と基板支持用リード8の裏面とを同一平面にするこ
とができる。これにより、ワイヤボンディング時におけ
るリードフレーム10の安定性が向上するようになる。
【0038】図6は本発明の更に他の実施例を部分的に
示す、図1と同様の平面図である。
【0039】この実施例は、図1に示す実施例とほとん
ど同じ構成であるが、図1に示す実施例に対して、基板
支持用リード8の先端部の電子回路素子搭載用配線基板
6との接着部8aの形状が異なる。すなわち、基板支持
用リード8の先端部における電子回路素子搭載用配線基
板6との接着部8aが、基板支持用リード8の他の部分
8bよりも幅広に設定されている。したがって、基板支
持用リード8と電子回路素子搭載用配線基板6との接着
面積が、図1に示す実施例のリードフレームの場合より
も大きくなっている。これにより、基板支持用リード8
と電子回路素子搭載用配線基板6との接続強度が向上
し、リードフレーム搬送時や電子回路素子組立工程など
で電子回路素子搭載用配線基板6が基板支持用リード8
から剥がれてしまうおそれが低減する。
【0040】更に、図7に示すように基板支持用リード
8の接着部8aにおける接着面8cをエッチングにより
粗い面に形成するか、図8に示すように接着面8cを凹
凸面に形成するかして接着強度を増大させて、基板支持
用リード8と電子回路素子搭載用配線基板6との接続信
頼性を更に一層向上させることができるようになる。こ
れらの粗い面および凹凸面は、本発明の接着強度を向上
させるための加工が施された面を構成している。
【0041】ところで、基板支持用リード8と電子回路
素子搭載用配線基板6とを熱圧着法により接着する場
合、接合圧力を高くしていくと、図9に示すように熱可
塑性ポリイミド樹脂板9が基板支持用リード8の周辺に
盛り上がった状態になるため、接続強度が低下してしま
う。そこで、図10に示すように基板支持用リード8の
接着面8cの角を面取りしてテーパーTを形成すること
により、熱可塑性ポリイミドが基板支持用リード8の側
辺に盛り上がらないようにして、接続強度の低下を防止
することができる。
【0042】図11は本発明の更に他の実施例を部分的
に示す、図3と同様の平面図である。この実施例は、基
板支持用リード8を含むリードフレーム部材11および
電子回路素子搭載用配線基板6が図6に示す実施例と同
じであるが、図6に示す実施例では、電子回路素子搭載
用配線基板6が基板支持用リード8に下面に接合されて
いるのに対して、本実施例は、図3に示す実施例と同様
に電子回路素子搭載用配線基板6が基板支持用リード8
に上面に接合されている。本実施例においても、前述の
図6に示す実施例と同様の作用効果を奏する。
【0043】なお、前述の図6および図11に示す各実
施例では、電子回路素子搭載用配線基板と基板支持リー
ドとの接合に、熱可塑性ポリイミドを接着剤として用
い、接着剤そのものを使用しないものとしているが、図
6および図11に示す各実施例に関しては、本発明は接
着剤を使用する場合についても適用することができる。
【0044】
【発明の効果】以上の説明から明らかなように、本発明
によれば、電子回路搭載用配線基板と基板支持用リード
との接続に接着剤またはダイボンディング剤を用いる必
要がなくなるので、接着剤によるマイグレーション効果
や接着剤から発生するアウトガスによるワイヤボンダビ
リティへの悪影響を防止することができる。
【0045】また、接着剤やダイボンディングのはみ出
しがなくなるので、リードフレームの外観を損なうこと
が防止できる。
【0046】更に、電子回路搭載用基板を形成する積層
体の熱可塑性ポリイミドを接着剤として利用しているの
で、電子回路搭載用基板に接着剤を形成する工程が省略
でき、製造のための工程を低減することができる。
【0047】更に本発明によれば、電子回路素子配線配
線基板と基板支持用リードとの接着面積を大きくしてい
るので、基板支持用リードと電子回路素子搭載用配線基
板との接続強度が高くなる。これにより、リードフレー
ム搬送時や電子回路素子組立工程などで電子回路素子搭
載用配線基板が基板支持用リードから剥がれてしまうお
それが低減し、基板支持用リードと電子回路素子搭載用
配線基板との接続信頼性が向上する。
【0048】更に本発明によれば、基板支持用リードの
接着面に、接着強度を向上させるための加工を施してい
るので、基板支持用リードと電子回路素子搭載用配線基
板との接続信頼性を更に一層向上させることができる。
【図面の簡単な説明】
【図1】 本発明に係る電子回路素子搭載用リードフレ
ームの一実施例を部分的に示す平面図である。
【図2】 図1におけるIIーII線に沿う断面図である。
【図3】 本発明の他の実施例を部分的に示す、図1と
同様の平面図である。
【図4】 図3におけるIVーIV線に沿う断面図である。
【図5】 本発明の更に他の実施例を示す、図4と同様
の断面図である。
【図6】 本発明の更に他の実施例を部分的に示す、図
1と同様の平面図である。
【図7】 図6に示す実施例の変形例を部分的に示し、
(a)は平面図、(b)は正面図、(c)は側面図であ
る。
【図8】 図6に示す実施例の他の変形例を部分的に示
し、(a)は平面図、(b)は正面図、(c)は側面図
である。
【図9】 熱圧着法による接合の場合の問題点を説明す
る図である。
【図10】図6に示す実施例の更に他の変形例を部分的
に示し、(a)は平面図、(b)は正面図、(c)は側
面図である。
【図11】本発明の更に他の実施例を部分的に示す、図
1と同様の平面図である。
【図12】従来のQFP型リードフレームの平面図であ
る。
【図13】従来のリードフレームを用いて製造された電
子回路装置の要部を示す概略説明図である。
【図14】従来のMCP技術を部分的示す平面図であ
る。
【図15】図14におけるXVーXV線に沿う断面図であ
る。
【図16】従来の他のMCP技術を部分的示す平面図で
ある。
【図17】図16におけるXVIIーXVII線に沿う断面図で
ある。
【符号の説明】
1…ダイパッド、2…インナーリード、3…アウターリ
ード、4…半導体素子(電子回路素子)、5…ワイヤ、
6…電子回路素子搭載用配線基板、7…接着剤またはボ
ンディングペースト、8…基板支持用リード、8a…基
板支持用リードの接着部、8b…基板支持用リードの他
の部分、8c…接着面、9…熱可塑性ポリイミド樹脂
層、10…リードフレーム、11…リードフレーム部
材、12…配線パターン、13,14…金属層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 表面より金属層、熱可塑性ポリイミド樹
    脂層、および金属層がそれぞれこれらの順に積層されか
    つ互い接合されていることを特徴とする積層構造のフィ
    ルム基材。
  2. 【請求項2】 表面より金属層、熱可塑性ポリイミド樹
    脂層、熱硬化性ポリイミド樹脂層および金属層がそれぞ
    れこれらの順に積層されかつ互い接合されていることを
    特徴とする積層構造のフィルム基材。
  3. 【請求項3】 更に前記熱硬化性ポリイミド樹脂層と前
    記金属層との間に、熱可塑性ポリイミド樹脂層がある状
    態でそれぞれこれらの順に積層されかつ互い接合されて
    いることを特徴とする請求項2記載の積層構造のフィル
    ム基材。
  4. 【請求項4】 表面より金属層、熱硬化性ポリイミド樹
    脂層、熱可塑性ポリイミド樹脂層、および金属層がそれ
    ぞれこれらの順に積層されかつ互い接合されていること
    を特徴とする積層構造のフィルム基材。
  5. 【請求項5】 請求項1ないし4のいずれか1記載の積
    層構造のフィルム基材により、所定数の電子回路素子を
    搭載する電子回路素子搭載用配線基板を形成し、この電
    子回路素子搭載用配線基板をダイパッドレスリードフレ
    ーム部材の基板支持用リードに接続して形成される電子
    回路素子搭載用リードフレームであって、前記フィルム
    基材の前記熱可塑性ポリイミド樹脂層により、前記基板
    支持用リードと前記配線基板とが接着されていることを
    特徴とする電子回路素子搭載用リードフレーム。
  6. 【請求項6】 前記基板支持用リードにおける電子回路
    素子搭載用配線基板との接着部が、前記基板支持用リー
    ドにおける他の部分よりも幅広に形成されていることを
    特徴とする請求項5記載の電子回路素子搭載用リードフ
    レーム。
  7. 【請求項7】 前記基板支持用リードの接着部における
    接着面は、接着強度を向上させるための加工を施された
    面に形成されていることを特徴とする請求項6記載の電
    子回路素子搭載用リードフレーム。
JP16255492A 1992-06-22 1992-06-22 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム Pending JPH065769A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16255492A JPH065769A (ja) 1992-06-22 1992-06-22 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16255492A JPH065769A (ja) 1992-06-22 1992-06-22 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム

Publications (1)

Publication Number Publication Date
JPH065769A true JPH065769A (ja) 1994-01-14

Family

ID=15756802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16255492A Pending JPH065769A (ja) 1992-06-22 1992-06-22 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム

Country Status (1)

Country Link
JP (1) JPH065769A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6291761B1 (en) 1998-12-28 2001-09-18 Canon Kabushiki Kaisha Solar cell module, production method and installation method therefor and photovoltaic power generation system
US6452091B1 (en) 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
US6541693B2 (en) 1998-01-21 2003-04-01 Canon Kabushiki Kaisha Solar cell module and process for its production, and solar cell module installing method and solar electricity generation system
JP2004228447A (ja) * 2003-01-24 2004-08-12 Nec Semiconductors Kyushu Ltd 半導体装置及びその製造方法
US6814728B2 (en) 2001-02-26 2004-11-09 Pentax Corporation Endoscope having an operation wire

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6541693B2 (en) 1998-01-21 2003-04-01 Canon Kabushiki Kaisha Solar cell module and process for its production, and solar cell module installing method and solar electricity generation system
US6291761B1 (en) 1998-12-28 2001-09-18 Canon Kabushiki Kaisha Solar cell module, production method and installation method therefor and photovoltaic power generation system
US6452091B1 (en) 1999-07-14 2002-09-17 Canon Kabushiki Kaisha Method of producing thin-film single-crystal device, solar cell module and method of producing the same
US6814728B2 (en) 2001-02-26 2004-11-09 Pentax Corporation Endoscope having an operation wire
US7857749B2 (en) 2001-02-26 2010-12-28 Hoya Corporation Treatment tools for endoscope
JP2004228447A (ja) * 2003-01-24 2004-08-12 Nec Semiconductors Kyushu Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP2881575B2 (ja) ヒートシンク付着ボールグリッドアレイ半導体パッケージ
US6593647B2 (en) Semiconductor device
US20020096750A1 (en) Package for semiconductor chip having thin recess portion and thick plane portion
JPH065769A (ja) 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム
JP2001015629A (ja) 半導体装置及びその製造方法
JP2001177005A (ja) 半導体装置及びその製造方法
JPH08330356A (ja) 導体層付異方性導電シートおよびこれを用いた配線基板
JPH05129505A (ja) 電子回路素子搭載用リードフレーム
JP2000294694A (ja) 両面に放熱構造を具えた半導体装置及びその製造方法
JP2790675B2 (ja) リードフレーム
JPH0521480A (ja) リードフレーム
JP3063713B2 (ja) 半導体装置
JP2917932B2 (ja) 半導体パッケージ
JP2541494B2 (ja) 半導体装置
JPH09246416A (ja) 半導体装置
JP2861984B2 (ja) 半導体装置、および該半導体装置の製造方法
JPH0982752A (ja) 半導体装置
JP3177934B2 (ja) マルチチップ半導体装置
US20030205793A1 (en) Wire-bonded chip on board package
JP2877122B2 (ja) 半導体装置及びリードフレーム
KR20030045224A (ko) 와이어 본딩 방식의 칩 스케일 패키지 및 그 제조방법
JP2001015561A (ja) 放熱板兼補強板付きtabテープ及び半導体装置
JPH10125730A (ja) 実装構造体およびその製造方法
JPH03200355A (ja) 樹脂封止型半導体装置
JPH098171A (ja) 半導体パッケージ