JPH05129505A - 電子回路素子搭載用リードフレーム - Google Patents
電子回路素子搭載用リードフレームInfo
- Publication number
- JPH05129505A JPH05129505A JP26766891A JP26766891A JPH05129505A JP H05129505 A JPH05129505 A JP H05129505A JP 26766891 A JP26766891 A JP 26766891A JP 26766891 A JP26766891 A JP 26766891A JP H05129505 A JPH05129505 A JP H05129505A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- electronic circuit
- lead
- mounting
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】接着剤やダイボンディングペーストを特に用い
ないでも、電子回路素子搭載用配線基板とリードフレー
ム部材の基板支持用リードとを接続可能にすることによ
り、マイグレーションを防止すると共に、ワイヤボンダ
ビリティーに及ぼす悪影響を抑制し、更に外観を向上さ
せる。 【構成】半導体素子搭載用配線基板６の下部に、基板支
持用リード８の内端部８ａの形状とほぼ同じ形状の凹部
６ｂが形成されており、これらの凹部６ｂの深さは、リ
ードフレーム部材１１の基板支持用リード８の厚さに等
しく設定されている。そして、これらの凹部６ｂに各基
板支持用リード８の内端部８ａがはめ込まれることによ
り、半導体素子搭載用配線基板６が基板支持用リード８
に支持される。
ないでも、電子回路素子搭載用配線基板とリードフレー
ム部材の基板支持用リードとを接続可能にすることによ
り、マイグレーションを防止すると共に、ワイヤボンダ
ビリティーに及ぼす悪影響を抑制し、更に外観を向上さ
せる。 【構成】半導体素子搭載用配線基板６の下部に、基板支
持用リード８の内端部８ａの形状とほぼ同じ形状の凹部
６ｂが形成されており、これらの凹部６ｂの深さは、リ
ードフレーム部材１１の基板支持用リード８の厚さに等
しく設定されている。そして、これらの凹部６ｂに各基
板支持用リード８の内端部８ａがはめ込まれることによ
り、半導体素子搭載用配線基板６が基板支持用リード８
に支持される。
Description
【０００１】
【産業上の利用分野】本発明は、電子回路素子を搭載す
るためのダイパッドを有しないリードフレーム部材に設
けられた所定数の基板支持用リードに、所定数の電子回
路素子を搭載する電子回路素子搭載用配線基板を搭載す
ることにより、構成されている電子回路素子搭載用リー
ドフレームに関するものである。
るためのダイパッドを有しないリードフレーム部材に設
けられた所定数の基板支持用リードに、所定数の電子回
路素子を搭載する電子回路素子搭載用配線基板を搭載す
ることにより、構成されている電子回路素子搭載用リー
ドフレームに関するものである。
【０００２】
【従来の技術】従来より、半導体装置の組立用部材とし
て用いられているリードフレームは、例えば図５に示す
ような平面形状を有している。このリードフレームは、
例えば、半導体素子を取り付けるためのダイパッド１
と、その周囲に配設された半導体素子との結線を行うた
めのインナーリード２と、該インナーリード２に連続
し、外部回路との結線を行うためのアウターリード３を
備えている。このようなリードフレームは、通常、コバ
ール、４２合金、銅系合金等の導電性に優れかつ強度が
大きい金属板をフォトエッチング法やスタンピング法等
により、図５に示すダイパッド１、インナーリード２及
びアウターリード３を有する形状に加工することにより
製造されるものである。
て用いられているリードフレームは、例えば図５に示す
ような平面形状を有している。このリードフレームは、
例えば、半導体素子を取り付けるためのダイパッド１
と、その周囲に配設された半導体素子との結線を行うた
めのインナーリード２と、該インナーリード２に連続
し、外部回路との結線を行うためのアウターリード３を
備えている。このようなリードフレームは、通常、コバ
ール、４２合金、銅系合金等の導電性に優れかつ強度が
大きい金属板をフォトエッチング法やスタンピング法等
により、図５に示すダイパッド１、インナーリード２及
びアウターリード３を有する形状に加工することにより
製造されるものである。
【０００３】そして、このリードフレームを用いた半導
体装置を組み立てる場合、図６に示すようにリードフレ
ームのダイパッド１に半導体素子４（以下、単に素子と
もいう）を取り付けると同時に、素子４のボンディング
パッド（図示せず）とインナーリード２とを金等からな
るワイヤ５により電気的に接続することにより、半導体
装置が組み立てられる。従って、通常は、インナーリー
ド２のボンディング位置に金や銀等の貴金属のめっきを
施して、ワイヤボンディングが確実に行えるようになさ
れている。
体装置を組み立てる場合、図６に示すようにリードフレ
ームのダイパッド１に半導体素子４（以下、単に素子と
もいう）を取り付けると同時に、素子４のボンディング
パッド（図示せず）とインナーリード２とを金等からな
るワイヤ５により電気的に接続することにより、半導体
装置が組み立てられる。従って、通常は、インナーリー
ド２のボンディング位置に金や銀等の貴金属のめっきを
施して、ワイヤボンディングが確実に行えるようになさ
れている。
【０００４】ところで、電子機器の小型化・高性能化、
更には低コストに向けて、様々なモノリシックＩＣが開
発されている。このようなモノリシックＩＣの代表例と
して、Ｂｉ−ＣＭＯＳプロセスを採用したＬＳＩが近年
特に注目を浴びている。このＢｉ−ＣＭＯＳプロセス技
術は、バイポーラの優れた高速性／駆動能力と、ＣＭＯ
Ｓの低消費電力を結合したＡ−ＤＬＳＩ（アナログーデ
ィジタル混在ＬＳＩ）向きの魅力ある特徴を備えている
プロセス技術である。しかし、従来から個別に作られて
きた半導体素子を、プロセスの複合化技術でモノリシッ
クＩＣとして作り上げることはきわめて難しい。
更には低コストに向けて、様々なモノリシックＩＣが開
発されている。このようなモノリシックＩＣの代表例と
して、Ｂｉ−ＣＭＯＳプロセスを採用したＬＳＩが近年
特に注目を浴びている。このＢｉ−ＣＭＯＳプロセス技
術は、バイポーラの優れた高速性／駆動能力と、ＣＭＯ
Ｓの低消費電力を結合したＡ−ＤＬＳＩ（アナログーデ
ィジタル混在ＬＳＩ）向きの魅力ある特徴を備えている
プロセス技術である。しかし、従来から個別に作られて
きた半導体素子を、プロセスの複合化技術でモノリシッ
クＩＣとして作り上げることはきわめて難しい。
【０００５】また、モノリシックＩＣ化においては、Ｉ
Ｃの開発に多くの時間と経費がかかってしまうばかりで
なく、複合化することによりプロセスのコストが上がっ
てしまうという問題が大きくクローズアップされるよう
になる。更には、モノリシックＩＣ化が困難と考えられ
る半導体素子の組み合わせもある。
Ｃの開発に多くの時間と経費がかかってしまうばかりで
なく、複合化することによりプロセスのコストが上がっ
てしまうという問題が大きくクローズアップされるよう
になる。更には、モノリシックＩＣ化が困難と考えられ
る半導体素子の組み合わせもある。
【０００６】このようなモノリシックＩＣ化が困難なも
のに代わる技術として、従来よりハイブリッドＩＣ技術
がある。このハイブリッドＩＣ技術は、モノリシックＩ
Ｃ化がカバーできない領域及び製造条件を克服すること
ができるものである。しかし、ハイブリッドＩＣ技術は
小さな集積規模のＩＣを取り扱う場合に特にコスト面で
高くなる。従って、部品点数の少ない電子機器でのハイ
ブリッドＩＣ技術の採用は適していない。一方、電子機
器においては差別化戦略が遂行されてきているが、その
ためには電子機器の軽薄短小を実現できる技術が非常に
強く要求されている。
のに代わる技術として、従来よりハイブリッドＩＣ技術
がある。このハイブリッドＩＣ技術は、モノリシックＩ
Ｃ化がカバーできない領域及び製造条件を克服すること
ができるものである。しかし、ハイブリッドＩＣ技術は
小さな集積規模のＩＣを取り扱う場合に特にコスト面で
高くなる。従って、部品点数の少ない電子機器でのハイ
ブリッドＩＣ技術の採用は適していない。一方、電子機
器においては差別化戦略が遂行されてきているが、その
ためには電子機器の軽薄短小を実現できる技術が非常に
強く要求されている。
【０００７】このような背景から、複数の半導体素子を
既存のＩＣパッケージ内に搭載することにより、複合化
モノリシック／ハイブリッドＩＣ技術で実現が難しい領
域をカバーできるという、ＭＣＰ（Muli Chip Packag
e）技術と呼ばれる、新しい集積化技術が開発されてい
る。
既存のＩＣパッケージ内に搭載することにより、複合化
モノリシック／ハイブリッドＩＣ技術で実現が難しい領
域をカバーできるという、ＭＣＰ（Muli Chip Packag
e）技術と呼ばれる、新しい集積化技術が開発されてい
る。
【０００８】
【発明が解決しようとする課題】このＭＣＰ技術には種
々の方式のものが開発されているが、その中の一つとし
て、図７（ａ），（ｂ）に示すように所定数（図７では
５個）の半導体素子４を配線基板６に搭載し、その配線
基板６を前述の従来のリードフレームに相当するリード
フレーム部材１１のベタ状のダイパッド１上に貼り合わ
せる方式のものがある。またＭＣＰ技術の他の方式とし
て、図８（ａ），（Ｂ）に示すように図７に示すと同様
の半導体素子４を搭載した配線基板６をリードフレーム
部材１１の基板取り付け用枠となるような形状のダイパ
ッド、すなわち基板支持用リード８上に貼り合わせる方
式のものもある。
々の方式のものが開発されているが、その中の一つとし
て、図７（ａ），（ｂ）に示すように所定数（図７では
５個）の半導体素子４を配線基板６に搭載し、その配線
基板６を前述の従来のリードフレームに相当するリード
フレーム部材１１のベタ状のダイパッド１上に貼り合わ
せる方式のものがある。またＭＣＰ技術の他の方式とし
て、図８（ａ），（Ｂ）に示すように図７に示すと同様
の半導体素子４を搭載した配線基板６をリードフレーム
部材１１の基板取り付け用枠となるような形状のダイパ
ッド、すなわち基板支持用リード８上に貼り合わせる方
式のものもある。
【０００９】しかしながら、図７及び図８にそれぞれ示
すＭＣＰでは、ともに配線基板６とリードフレーム部材
１１の接続に接着剤またはダイボンディングペースト７
を用いているが、その場合これら接着剤及びダイボンデ
ィングペースト７が配線基板６からリードフレーム部材
１１のダイパッド１または基板支持用リード８上にはみ
出してしまうことがある。この接着剤及びダイボンディ
ングペースト７のはみ出しαにより、外観が損なわれる
という問題がある。
すＭＣＰでは、ともに配線基板６とリードフレーム部材
１１の接続に接着剤またはダイボンディングペースト７
を用いているが、その場合これら接着剤及びダイボンデ
ィングペースト７が配線基板６からリードフレーム部材
１１のダイパッド１または基板支持用リード８上にはみ
出してしまうことがある。この接着剤及びダイボンディ
ングペースト７のはみ出しαにより、外観が損なわれる
という問題がある。
【００１０】また、特にダイボンディングペーストを用
いた場合、このダイボンディングペーストとして、エポ
キシ、ポリイミド等の樹脂に、電気伝導性、熱伝導性を
付与するためのフレーク状のＡｇを混入したものがよく
用いられる。このようなダイボンディングペーストのは
み出しα量が大きいと、ペーストに混入したＡｇがリー
ドフレーム部材１１のインナーリード２とショートして
しまうことが考えられる。
いた場合、このダイボンディングペーストとして、エポ
キシ、ポリイミド等の樹脂に、電気伝導性、熱伝導性を
付与するためのフレーク状のＡｇを混入したものがよく
用いられる。このようなダイボンディングペーストのは
み出しα量が大きいと、ペーストに混入したＡｇがリー
ドフレーム部材１１のインナーリード２とショートして
しまうことが考えられる。
【００１１】更に他の問題として、電極間に電圧を印加
した際に水分や特定のイオンなどの要因によるマイグレ
ーションを引き起こしたり、接着剤として含溶剤のもの
を用いた場合には、接着剤のはみ出しα量が大きいほ
ど、キュア時の発生アウトガス量が増大して、ワイヤボ
ンダビリティに及ぼす悪影響の度合いが増大したりする
等の問題が考えられる。
した際に水分や特定のイオンなどの要因によるマイグレ
ーションを引き起こしたり、接着剤として含溶剤のもの
を用いた場合には、接着剤のはみ出しα量が大きいほ
ど、キュア時の発生アウトガス量が増大して、ワイヤボ
ンダビリティに及ぼす悪影響の度合いが増大したりする
等の問題が考えられる。
【００１２】本発明は、このような問題に鑑みてなされ
たものであって、その目的は、接着剤やダイボンディン
グペーストを特に用いないでも、電子回路素子搭載用配
線基板とリードフレーム部材の基板支持用リードとを接
続可能にすることにより、マイグレーションを防止する
と共に、ワイヤボンダビリティーに及ぼす悪影響を抑制
し、更に外観を向上させることのできる電子回路素子用
リードフレームを提供することにある。
たものであって、その目的は、接着剤やダイボンディン
グペーストを特に用いないでも、電子回路素子搭載用配
線基板とリードフレーム部材の基板支持用リードとを接
続可能にすることにより、マイグレーションを防止する
と共に、ワイヤボンダビリティーに及ぼす悪影響を抑制
し、更に外観を向上させることのできる電子回路素子用
リードフレームを提供することにある。
【００１３】
【課題を解決するための手段】前述の課題を解決するた
めに、本発明のリードフレームは、電子回路素子を搭載
するためのダイパッドを有しないリードフレーム部材に
設けられた所定数の基板支持用リードに、所定数の電子
回路素子を搭載する電子回路素子搭載用配線基板を搭載
することにより構成されるリードフレームにおいて、前
記リードフレーム部材の前記基板支持用リードに前記電
子回路素子搭載用配線基板がはめ込み、支持されている
ことを特徴としている。その場合、本発明は、前記電子
回路素子搭載用基板に前記基板支持用リードの内端部形
状とほぼ同形状の凹部を設け、この凹部に前記基板支持
用リードの内端部が嵌入されていることを特徴としてい
る。
めに、本発明のリードフレームは、電子回路素子を搭載
するためのダイパッドを有しないリードフレーム部材に
設けられた所定数の基板支持用リードに、所定数の電子
回路素子を搭載する電子回路素子搭載用配線基板を搭載
することにより構成されるリードフレームにおいて、前
記リードフレーム部材の前記基板支持用リードに前記電
子回路素子搭載用配線基板がはめ込み、支持されている
ことを特徴としている。その場合、本発明は、前記電子
回路素子搭載用基板に前記基板支持用リードの内端部形
状とほぼ同形状の凹部を設け、この凹部に前記基板支持
用リードの内端部が嵌入されていることを特徴としてい
る。
【００１４】
【作用】このように構成された本発明のリードフレーム
においては、リードフレーム部材の基板支持用リードに
電子回路素子搭載用配線基板がはめ込まれて、支持され
るようになるので、接着剤やボンディングペーストを特
に用いないでも、基板支持用リードと電子回路素子搭載
用配線基板とを接続することができる。したがって、電
子回路素子搭載用配線基板のリードフレーム部材搭載時
に接着剤やボンディングペーストのはみ出しがなくな
り、マイグレーションやワイヤボンダビリティへの悪影
響が生じるおそれはなくなる。しかも、接着剤やボンデ
ィングペーストのはみ出しがなくなることにより、リー
ドフレームの外観がきわめて良好なものとなる。
においては、リードフレーム部材の基板支持用リードに
電子回路素子搭載用配線基板がはめ込まれて、支持され
るようになるので、接着剤やボンディングペーストを特
に用いないでも、基板支持用リードと電子回路素子搭載
用配線基板とを接続することができる。したがって、電
子回路素子搭載用配線基板のリードフレーム部材搭載時
に接着剤やボンディングペーストのはみ出しがなくな
り、マイグレーションやワイヤボンダビリティへの悪影
響が生じるおそれはなくなる。しかも、接着剤やボンデ
ィングペーストのはみ出しがなくなることにより、リー
ドフレームの外観がきわめて良好なものとなる。
【００１５】また、本発明のリードフレームにおいて
は、接着剤をほとんど使用しないか、全く使用しなくて
済むようになるので、熱放散性が向上し、信頼性を更に
一層向上させることができる。その場合、本発明のリー
ドフレームによれば、電子回路素子を搭載するためのダ
イパッドを有していないので、熱放散性が更に一層良好
なものとなる。
は、接着剤をほとんど使用しないか、全く使用しなくて
済むようになるので、熱放散性が向上し、信頼性を更に
一層向上させることができる。その場合、本発明のリー
ドフレームによれば、電子回路素子を搭載するためのダ
イパッドを有していないので、熱放散性が更に一層良好
なものとなる。
【００１６】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は、本発明にかかる電子回路素子搭載用リード
フレームの一実施例を電子回路素子を搭載した状態で示
し、（ａ）はその平面図、（ｂ）は（ａ）における部分
拡大平面図であり、図２は図１（ａ）におけるIIーII線
に沿う断面図である。なお、前述の図５ないし図８に示
すものと同じ構成要素には同じ符号を付すことにより、
その詳細な説明は省略する。
る。図１は、本発明にかかる電子回路素子搭載用リード
フレームの一実施例を電子回路素子を搭載した状態で示
し、（ａ）はその平面図、（ｂ）は（ａ）における部分
拡大平面図であり、図２は図１（ａ）におけるIIーII線
に沿う断面図である。なお、前述の図５ないし図８に示
すものと同じ構成要素には同じ符号を付すことにより、
その詳細な説明は省略する。
【００１７】この実施例においては、電子回路素子搭載
用リードフレームとして半導体素子搭載用リードフレー
ム１０について説明する。図１（ａ）及び（ｂ）に示す
ように、この半導体素子搭載用リードフレーム１０は、
従来のリードフレームに相当するリードフレーム部材１
１とこのリードフレーム部材１１に搭載支持され、半導
体素子４を搭載する矩形状の半導体素子搭載用配線基板
６とから構成されている。
用リードフレームとして半導体素子搭載用リードフレー
ム１０について説明する。図１（ａ）及び（ｂ）に示す
ように、この半導体素子搭載用リードフレーム１０は、
従来のリードフレームに相当するリードフレーム部材１
１とこのリードフレーム部材１１に搭載支持され、半導
体素子４を搭載する矩形状の半導体素子搭載用配線基板
６とから構成されている。
【００１８】リードフレーム部材１１は、図５に示す従
来のリードフレームと同様に所定数のインナーリード２
を有していると共にこれらのインナーリード２に連続し
てアウターリード（不図示）を有しているが、ダイパッ
ド１を有していなく、従来のリードフレームと同様に銅
系合金、４２合金、コバールなどの金属から形成されて
いる。またリードフレーム部材１１は、その４角に、後
述するように半導体素子搭載用配線基板６を支持するた
めの基板支持用リード８を４本有している。図２に示す
ように、これらの基板支持用リード８の内端部８ａは、
それぞれ下方にディプレスされている。
来のリードフレームと同様に所定数のインナーリード２
を有していると共にこれらのインナーリード２に連続し
てアウターリード（不図示）を有しているが、ダイパッ
ド１を有していなく、従来のリードフレームと同様に銅
系合金、４２合金、コバールなどの金属から形成されて
いる。またリードフレーム部材１１は、その４角に、後
述するように半導体素子搭載用配線基板６を支持するた
めの基板支持用リード８を４本有している。図２に示す
ように、これらの基板支持用リード８の内端部８ａは、
それぞれ下方にディプレスされている。
【００１９】そして、これらの４本の基板支持用リード
８の内端部８ａ間に、半導体素子搭載用配線基板６が架
設、支持されている。その場合、図２及び図３に示すよ
うに半導体素子搭載用配線基板６の下部に、その４角に
おいて基板支持用リード８の内端部の形状とほぼ同じ形
状の凹部６ｂがそれぞれ対応する基板支持用リード８の
延設方向に沿って形成されており、これらの凹部６ｂの
半導体素子搭載用配線基板６下面からの深さは、リード
フレーム部材１１の基板支持用リード８の厚さに等しく
設定されている。これらの凹部６ｂは、基板の一面に配
線回路を形成するときに実施される配線基板の片面エッ
チングを両面エッチングとすることにより、配線回路の
形成と同時に形成することができる。したがって、特別
なプロセスを加えることなく、本実施例のリードフレー
ム部材１１を形成することができる。
８の内端部８ａ間に、半導体素子搭載用配線基板６が架
設、支持されている。その場合、図２及び図３に示すよ
うに半導体素子搭載用配線基板６の下部に、その４角に
おいて基板支持用リード８の内端部の形状とほぼ同じ形
状の凹部６ｂがそれぞれ対応する基板支持用リード８の
延設方向に沿って形成されており、これらの凹部６ｂの
半導体素子搭載用配線基板６下面からの深さは、リード
フレーム部材１１の基板支持用リード８の厚さに等しく
設定されている。これらの凹部６ｂは、基板の一面に配
線回路を形成するときに実施される配線基板の片面エッ
チングを両面エッチングとすることにより、配線回路の
形成と同時に形成することができる。したがって、特別
なプロセスを加えることなく、本実施例のリードフレー
ム部材１１を形成することができる。
【００２０】そして、これらの凹部６ｂに各基板支持用
リード８の内端部８ａがはめ込まれることにより、半導
体素子搭載用配線基板６が基板支持用リード８に支持さ
れる。その場合、内端部８ａが凹部６ｂに嵌入している
ことから、半導体素子搭載用配線基板６は図１（ａ）に
おいて、上下左右に移動することはない。こうして、半
導体素子搭載用配線基板６は従来のような接着剤やボン
ディングペーストを使用することなくリードフレーム部
材１１に接続、支持されるものとなる。また、凹部６ｂ
内に基板支持用リード８の内端部８ａが嵌入した状態で
は、図２に示すように半導体素子搭載用配線基板６の下
面が基板支持用リード８の下面と同一平面となる。
リード８の内端部８ａがはめ込まれることにより、半導
体素子搭載用配線基板６が基板支持用リード８に支持さ
れる。その場合、内端部８ａが凹部６ｂに嵌入している
ことから、半導体素子搭載用配線基板６は図１（ａ）に
おいて、上下左右に移動することはない。こうして、半
導体素子搭載用配線基板６は従来のような接着剤やボン
ディングペーストを使用することなくリードフレーム部
材１１に接続、支持されるものとなる。また、凹部６ｂ
内に基板支持用リード８の内端部８ａが嵌入した状態で
は、図２に示すように半導体素子搭載用配線基板６の下
面が基板支持用リード８の下面と同一平面となる。
【００２１】このように、半導体素子搭載用配線基板６
の下面が基板支持用リード８の下面と同一平面となるよ
うにすることにより、インナーリード２へのワイヤボン
ディング時にインナーリード２を熱するために用いられ
ている、図４（ａ），（ｂ）に示すような従来のヒート
駒１２を使うことが可能となる。すなわち、従来のヒー
ト駒１２は、基板支持用リード８の内端部をディプレス
することによりインナーリード２と基板支持用リード８
との間に段差ができるため、ヒート駒１２の表面にこの
段差と同じだけの段差ａ，ｂが設けられていると共に、
基板支持用リード８の内端部８ａが載置される面ｃは平
面とされている。したがって、半導体素子搭載用配線基
板６の下面と基板支持用リード８の下面とが同一平面に
あることから、本実施例のリードフレームにおけるイン
ナーリードへのワイヤボンディングの際、面ｃを何ら加
工することなく平面状態のまま、ヒート駒１２を使用す
ることができる。
の下面が基板支持用リード８の下面と同一平面となるよ
うにすることにより、インナーリード２へのワイヤボン
ディング時にインナーリード２を熱するために用いられ
ている、図４（ａ），（ｂ）に示すような従来のヒート
駒１２を使うことが可能となる。すなわち、従来のヒー
ト駒１２は、基板支持用リード８の内端部をディプレス
することによりインナーリード２と基板支持用リード８
との間に段差ができるため、ヒート駒１２の表面にこの
段差と同じだけの段差ａ，ｂが設けられていると共に、
基板支持用リード８の内端部８ａが載置される面ｃは平
面とされている。したがって、半導体素子搭載用配線基
板６の下面と基板支持用リード８の下面とが同一平面に
あることから、本実施例のリードフレームにおけるイン
ナーリードへのワイヤボンディングの際、面ｃを何ら加
工することなく平面状態のまま、ヒート駒１２を使用す
ることができる。
【００２２】なお、従来の配線基板と同様に、本実施例
における半導体素子搭載用配線基板６には、所定数（図
１では５個）の半導体素子４が搭載可能にされていると
共に、これらの半導体素子４間及びインナーリード２間
の電気的接続を可能にする所定数の配線リード６ａが設
けられている。
における半導体素子搭載用配線基板６には、所定数（図
１では５個）の半導体素子４が搭載可能にされていると
共に、これらの半導体素子４間及びインナーリード２間
の電気的接続を可能にする所定数の配線リード６ａが設
けられている。
【００２３】このように、本実施例の半導体素子搭載用
リードフレーム１０においては、接着剤やボンディング
ペーストを特に用いないでも、基板支持用リード８と半
導体素子搭載用配線基板６とを接続することができる。
したがって、半導体素子搭載用配線基板６のリードフレ
ーム部材搭載時に接着剤やボンディングペーストのはみ
出しがなくなり、マイグレーションやワイヤボンダビリ
ティへの悪影響が生じるおそれはなくなる。しかも、接
着剤やボンディングペーストのはみ出しがなくなること
により、リードフレームの外観がきわめて良好なものと
なる。
リードフレーム１０においては、接着剤やボンディング
ペーストを特に用いないでも、基板支持用リード８と半
導体素子搭載用配線基板６とを接続することができる。
したがって、半導体素子搭載用配線基板６のリードフレ
ーム部材搭載時に接着剤やボンディングペーストのはみ
出しがなくなり、マイグレーションやワイヤボンダビリ
ティへの悪影響が生じるおそれはなくなる。しかも、接
着剤やボンディングペーストのはみ出しがなくなること
により、リードフレームの外観がきわめて良好なものと
なる。
【００２４】また、本実施例のリードフレーム１０にお
いては、半導体素子４を搭載するためのダイパッドを有
していないので、熱放散性が良好なものとなっている
が、更に接着剤を用いていないため、熱放散性が更に一
層向上し、信頼性が高くなる。しかし、本発明では基板
支持用リードと配線基板の接続に接着剤を用いることも
可能である。この場合、基板支持用リードと配線基板の
接続部にだけ接着剤を使用しているため、熱放散性に関
しては問題はない。しかも、接着剤は少量で済むので、
接着剤のはみ出しが生じるようなことはない。なお、基
板支持用リード８と半導体素子搭載用配線基板６との他
の接続方法として、接着剤以外に溶接、ソルダリングな
どにより接続する方法も可能である。
いては、半導体素子４を搭載するためのダイパッドを有
していないので、熱放散性が良好なものとなっている
が、更に接着剤を用いていないため、熱放散性が更に一
層向上し、信頼性が高くなる。しかし、本発明では基板
支持用リードと配線基板の接続に接着剤を用いることも
可能である。この場合、基板支持用リードと配線基板の
接続部にだけ接着剤を使用しているため、熱放散性に関
しては問題はない。しかも、接着剤は少量で済むので、
接着剤のはみ出しが生じるようなことはない。なお、基
板支持用リード８と半導体素子搭載用配線基板６との他
の接続方法として、接着剤以外に溶接、ソルダリングな
どにより接続する方法も可能である。
【００２５】更に、リードフレーム１０の基板支持用リ
ード８に半導体素子４を搭載する配線基板６をはめ込む
構造を採っているため、半導体装置を従来よりも薄くす
ることができる。なお、前述の実施例では、半導体素子
を搭載する場合について説明しているが、本発明は他の
電子回路素子を搭載する場合にも適用することができ
る。
ード８に半導体素子４を搭載する配線基板６をはめ込む
構造を採っているため、半導体装置を従来よりも薄くす
ることができる。なお、前述の実施例では、半導体素子
を搭載する場合について説明しているが、本発明は他の
電子回路素子を搭載する場合にも適用することができ
る。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
の電子回路素子用リードフレームによれば、マイグレー
ションやワイヤボンダビリティーに及ぼす悪影響のおそ
れがなくなると共に、外観が向上するものとなる。ま
た、接着剤をほとんど使用しないか、全く使用しなくて
済むので、熱放散性が向上し、信頼性を更に一層向上さ
せることができる。その場合、本発明のリードフレーム
によれば、電子回路素子を搭載するためのダイパッドを
有していないので、熱放散性が更に一層良好なものとな
る。
の電子回路素子用リードフレームによれば、マイグレー
ションやワイヤボンダビリティーに及ぼす悪影響のおそ
れがなくなると共に、外観が向上するものとなる。ま
た、接着剤をほとんど使用しないか、全く使用しなくて
済むので、熱放散性が向上し、信頼性を更に一層向上さ
せることができる。その場合、本発明のリードフレーム
によれば、電子回路素子を搭載するためのダイパッドを
有していないので、熱放散性が更に一層良好なものとな
る。
【００２７】また、電子回路素子搭載用配線基板を基板
支持用リードにはめ込む構造を採っているので、電子回
路装置をより一層薄くすることができる。更に本発明に
よれば、特別なヒート駒を用意しなくても従来のヒート
駒でワイヤボンディングを行うことができるので、安価
に電子回路装置を製造することができる。
支持用リードにはめ込む構造を採っているので、電子回
路装置をより一層薄くすることができる。更に本発明に
よれば、特別なヒート駒を用意しなくても従来のヒート
駒でワイヤボンディングを行うことができるので、安価
に電子回路装置を製造することができる。
【図１】 本発明にかかる電子回路素子搭載用リードフ
レームの一実施例である半導体素子搭載用リードフレー
ムを、半導体素子を搭載した状態で示し、（ａ）はその
平面図、（ｂ）は（ａ）における部分拡大平面図であ
る。
レームの一実施例である半導体素子搭載用リードフレー
ムを、半導体素子を搭載した状態で示し、（ａ）はその
平面図、（ｂ）は（ａ）における部分拡大平面図であ
る。
【図２】 図１（ａ）におけるIIーII線に沿う断面図で
ある。
ある。
【図３】 この実施例における半導体素子搭載用配線基
板を概略的に示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるIIIBーIIIB線に沿う断面図である。
板を概略的に示し、（ａ）はその平面図、（ｂ）は
（ａ）におけるIIIBーIIIB線に沿う断面図である。
【図４】 従来のヒート駒を示し、（ａ）はその平面
図、（ｂ）は（ａ）におけるIVBーIVB線に沿う断面図で
ある。
図、（ｂ）は（ａ）におけるIVBーIVB線に沿う断面図で
ある。
【図５】 従来の一般的なリードフレームの平面図であ
る。
る。
【図６】 この従来のリードフレームを用いて製造した
半導体装置の要部を概略的に示す図である。
半導体装置の要部を概略的に示す図である。
【図７】 従来のＭＣＰにおける問題点を説明し、
（ａ）はその概略平面図、（ｂ）は（ａ）におけるVIIB
ーVIIB線に沿う断面図である。
（ａ）はその概略平面図、（ｂ）は（ａ）におけるVIIB
ーVIIB線に沿う断面図である。
【図８】 従来の他のＭＣＰにおける問題点を説明し、
（ａ）はその概略平面図、（ｂ）は（ａ）におけるVIII
BーVIIIB線に沿う断面図である。
（ａ）はその概略平面図、（ｂ）は（ａ）におけるVIII
BーVIIIB線に沿う断面図である。
１…ダイパッド、２…インナーリード、３…アウターリ
ード、４…半導体素子、５…ワイヤ、６…ＭＣＰ用半導
体素子搭載用配線基板、６ａ…配線リード、６ｂ…凹
部、７…接着剤またはボンディングペースト、８…基板
支持用リード、８ａ…基板支持用リードの内端部、１０
…リードフレーム、１１…リードフレーム部材、１２…
ヒート駒
ード、４…半導体素子、５…ワイヤ、６…ＭＣＰ用半導
体素子搭載用配線基板、６ａ…配線リード、６ｂ…凹
部、７…接着剤またはボンディングペースト、８…基板
支持用リード、８ａ…基板支持用リードの内端部、１０
…リードフレーム、１１…リードフレーム部材、１２…
ヒート駒
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年１２月２日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
Claims (3)
- 【請求項１】 電子回路素子を搭載するためのダイパッ
ドを有しないリードフレーム部材に設けられた所定数の
基板支持用リードに、所定数の電子回路素子を搭載する
電子回路素子搭載用配線基板を搭載することにより構成
されるリードフレームにおいて、 前記リードフレーム部材の前記基板支持用リードに前記
電子回路素子搭載用配線基板がはめ込み、支持されてい
ることを特徴とする電子回路素子搭載用リードフレー
ム。 - 【請求項２】 前記電子回路素子搭載用配線基板に前記
基板支持用リードの内端部形状とほぼ同形状の凹部を設
け、この凹部に前記基板支持用リードの内端部が嵌入さ
れていることを特徴とする請求項１記載の電子回路素子
搭載用リードフレーム。 - 【請求項３】 前記凹部の深さは前記基板支持用リード
の内端部の厚さに等しく設定されていることを特徴とす
る請求項２記載の電子回路素子搭載用リードフレーム
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26766891A JPH05129505A (ja) | 1991-10-16 | 1991-10-16 | 電子回路素子搭載用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26766891A JPH05129505A (ja) | 1991-10-16 | 1991-10-16 | 電子回路素子搭載用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129505A true JPH05129505A (ja) | 1993-05-25 |
Family
ID=17447875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26766891A Pending JPH05129505A (ja) | 1991-10-16 | 1991-10-16 | 電子回路素子搭載用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129505A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870078A (ja) * | 1994-08-12 | 1996-03-12 | Sgs Thomson Microelettronica Spa | 半導体装置用支持フレームおよび半導体装置の構造 |
| US5783860A (en) * | 1996-01-31 | 1998-07-21 | Industrial Technology Research Institute | Heat sink bonded to a die paddle having at least one aperture |
| DE19757597A1 (de) * | 1997-12-23 | 1999-07-01 | Siemens Ag | Multichipmodul mit geringer Bauhöhe |
| US7332804B2 (en) | 2004-06-28 | 2008-02-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US11348888B2 (en) | 2018-11-20 | 2022-05-31 | Canon Kabushiki Kaisha | Electronic component and device |
-
1991
- 1991-10-16 JP JP26766891A patent/JPH05129505A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0870078A (ja) * | 1994-08-12 | 1996-03-12 | Sgs Thomson Microelettronica Spa | 半導体装置用支持フレームおよび半導体装置の構造 |
| US5783860A (en) * | 1996-01-31 | 1998-07-21 | Industrial Technology Research Institute | Heat sink bonded to a die paddle having at least one aperture |
| DE19757597A1 (de) * | 1997-12-23 | 1999-07-01 | Siemens Ag | Multichipmodul mit geringer Bauhöhe |
| WO1999034441A1 (de) * | 1997-12-23 | 1999-07-08 | Tyco Electronics Logistics Ag | Multichipmodul mit geringer bauhöhe |
| US7332804B2 (en) | 2004-06-28 | 2008-02-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| US11348888B2 (en) | 2018-11-20 | 2022-05-31 | Canon Kabushiki Kaisha | Electronic component and device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| US20100059783A1 (en) | Light Emitting Chip Package With Metal Leads For Enhanced Heat Dissipation | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JP2005064479A (ja) | 回路モジュール | |
| JPH1050734A (ja) | チップ型半導体 | |
| JPH05129505A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2000022071A (ja) | バンプを有する電子部品 | |
| US7875964B2 (en) | Multi-chip semiconductor connector and method | |
| JP2844058B2 (ja) | 半導体パッケージ | |
| US9633927B2 (en) | Chip arrangement and method for producing a chip arrangement | |
| US20070268674A1 (en) | Electronic Module with a Semiconductor Chip and a Component Housing and Methods for Producing the Same | |
| JP2003514395A (ja) | 高電力用マルチチップモジュール | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPH05326810A (ja) | 電子回路素子搭載用リードフレーム | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JPH08148647A (ja) | 半導体装置 | |
| KR101008534B1 (ko) | 전력용 반도체모듈패키지 및 그 제조방법 | |
| JPH0521480A (ja) | リードフレーム | |
| JP2006032871A (ja) | 半導体装置 | |
| JP2006013555A (ja) | 半導体装置 | |
| JP2737332B2 (ja) | 集積回路装置 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JPH05109940A (ja) | 混成集積回路 | |
| JPH088138Y2 (ja) | 半導体の実装構造 | |
| JPH05335480A (ja) | 電力用半導体モジュール |