JPH088138Y2 - 半導体の実装構造 - Google Patents
半導体の実装構造Info
- Publication number
- JPH088138Y2 JPH088138Y2 JP1987176324U JP17632487U JPH088138Y2 JP H088138 Y2 JPH088138 Y2 JP H088138Y2 JP 1987176324 U JP1987176324 U JP 1987176324U JP 17632487 U JP17632487 U JP 17632487U JP H088138 Y2 JPH088138 Y2 JP H088138Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- semiconductor
- mounting structure
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Credit Cards Or The Like (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は半導体素子の実装構造に関する。
〔考案の背景〕 近年、ICカード・メモリーカード等に見られるように
機器類の軽薄短小化に対する要求が高まっており、これ
に伴い半導体素子実装の小型化・薄型化対応が強く望ま
れている。このような要求に対してベアチップ実装、超
小型半導体実装構造の開発が盛んに進められている。
機器類の軽薄短小化に対する要求が高まっており、これ
に伴い半導体素子実装の小型化・薄型化対応が強く望ま
れている。このような要求に対してベアチップ実装、超
小型半導体実装構造の開発が盛んに進められている。
ベアチップ実装は実装面積・実装総厚等の面では最も
勝れているものの製造時の取扱い性、品質安定性、さら
には同一基板上に多数の半導体素子を搭載するようなケ
ースでの交換性等の面に於て問題を有しており、ベアチ
ップ実装は必ずしも勝れた方法とは言えない。一方、SO
Pスモールアウトラインパッケージ、FPフラットパッケ
ージ等に代表される小型半導体実装構造はベアチップ実
装に比べて実装面積・実装総厚等の面では劣るものの製
造時の取扱い性、品質安定性、交換性の面に於て勝れて
おり、今后の用途拡大が期待されている。
勝れているものの製造時の取扱い性、品質安定性、さら
には同一基板上に多数の半導体素子を搭載するようなケ
ースでの交換性等の面に於て問題を有しており、ベアチ
ップ実装は必ずしも勝れた方法とは言えない。一方、SO
Pスモールアウトラインパッケージ、FPフラットパッケ
ージ等に代表される小型半導体実装構造はベアチップ実
装に比べて実装面積・実装総厚等の面では劣るものの製
造時の取扱い性、品質安定性、交換性の面に於て勝れて
おり、今后の用途拡大が期待されている。
しかしながら現状の超小型半導体実装構造では実装総
厚で1.2mm程度のものが最も小型のサイズであり、メモ
リーカード等のような超薄型、高実装密度を必要とする
機器類に対しては満足できるレベルとは言えず、より小
型、薄型化を達成できる実装構造の開発が望まれてい
る。
厚で1.2mm程度のものが最も小型のサイズであり、メモ
リーカード等のような超薄型、高実装密度を必要とする
機器類に対しては満足できるレベルとは言えず、より小
型、薄型化を達成できる実装構造の開発が望まれてい
る。
本考案の目的は上記する点に着目して、超小型の実装
構造を提供することにある。
構造を提供することにある。
本考案の半導体の実装構造は、半導体素子とリードフ
レームと封止樹脂とを備え、半導体素子は接続電極を有
し、リードフレームの端部は立上り部を有し、封止樹脂
は半導体素子を被覆するように設け、リードフレームと
半導体素子との接続面との反対側のリードフレームのほ
ぼ全面を封止樹脂から露出させアウターボンディング領
域とし、さらに封止樹脂の外形端部とリードフレームの
外形端部とを整合させる。
レームと封止樹脂とを備え、半導体素子は接続電極を有
し、リードフレームの端部は立上り部を有し、封止樹脂
は半導体素子を被覆するように設け、リードフレームと
半導体素子との接続面との反対側のリードフレームのほ
ぼ全面を封止樹脂から露出させアウターボンディング領
域とし、さらに封止樹脂の外形端部とリードフレームの
外形端部とを整合させる。
以下本考案の実施例を図面によって説明する。
第１図は本考案に於ける半導体の実装構造の断面図、
第２図は本考案に於ける半導体の実装構造の平面図を示
す。
第２図は本考案に於ける半導体の実装構造の平面図を示
す。
１はリードフレームで、該リードフレーム１は35〜10
0μｍ程度の厚さのCu系材料等から成り、半導体素子３
の接続電極４に対応する個所に立上り部２を配置する如
くパターン形成し、パターン形成後、少なくとも前記立
上り部２の頂部にAu等のメタライズを施したものであ
る。前記する立上り部２を形成したリードフレーム１は
両面エッチング等の加工手段を用いることにより容易に
形成することができる。
0μｍ程度の厚さのCu系材料等から成り、半導体素子３
の接続電極４に対応する個所に立上り部２を配置する如
くパターン形成し、パターン形成後、少なくとも前記立
上り部２の頂部にAu等のメタライズを施したものであ
る。前記する立上り部２を形成したリードフレーム１は
両面エッチング等の加工手段を用いることにより容易に
形成することができる。
半導体素子３と前記リードフレーム１との接続は、リ
ードフレーム１に形成した立上り部２と半導体素子３の
接続電極４とを加熱、加圧してAu/Al接合あるいは導電
性接着剤等により全電極を同時に直接接続することによ
り得られる。
ードフレーム１に形成した立上り部２と半導体素子３の
接続電極４とを加熱、加圧してAu/Al接合あるいは導電
性接着剤等により全電極を同時に直接接続することによ
り得られる。
その後、前記半導体素子３搭載面と反対側のリードフ
レーム１面のほぼ全面を露出せしめる如く封止樹脂５に
よってトランスファー成形等の封止手法により半導体素
子３を樹脂封止し、しかる後、封止樹脂５の外形端部に
整合してリードフレーム１を配する如く切断することに
より超小型の半導体素子実装を成すものである。
レーム１面のほぼ全面を露出せしめる如く封止樹脂５に
よってトランスファー成形等の封止手法により半導体素
子３を樹脂封止し、しかる後、封止樹脂５の外形端部に
整合してリードフレーム１を配する如く切断することに
より超小型の半導体素子実装を成すものである。
以上のような半導体実装構造によると、半導体素子３
の厚さプラス200〜300μｍ程度の厚さの実装が可能とな
り、超小型の半導体素子実装に対しては大変有効な構造
である。又、表面実装に於ける基板への素子搭載に対し
ても、従来のSOP、FP等で問題となっているリードフォ
ーミングによる端子バラツキに伴うOLB（アウターボン
ディング）不良に対しても、本考案の実装構造による
と、リードフレーム１の一面を露出せしめた構造のため
接続端子面を全端子フラットに形成できるためOLB不良
の問題も無く安定した接続が可能となる等の利点を有し
ている。
の厚さプラス200〜300μｍ程度の厚さの実装が可能とな
り、超小型の半導体素子実装に対しては大変有効な構造
である。又、表面実装に於ける基板への素子搭載に対し
ても、従来のSOP、FP等で問題となっているリードフォ
ーミングによる端子バラツキに伴うOLB（アウターボン
ディング）不良に対しても、本考案の実装構造による
と、リードフレーム１の一面を露出せしめた構造のため
接続端子面を全端子フラットに形成できるためOLB不良
の問題も無く安定した接続が可能となる等の利点を有し
ている。
第３図に本考案に於ける超小型半導体実装構造によっ
て形成した素子と基板７とを半田、導電性接着剤、異方
導電性コネクター等の接合材料６によってOLBした状態
を示す。リードフレーム１の一面を露出する封止構造に
於ける封止樹脂５とリードフレーム１との固定力は、リ
ードフレーム１の断面形状の工夫やリードフレーム１と
封止樹脂５との接触面積の増加の工夫によって高い固定
力を得ることができ、実用上問題は無い。例えば、断面
形状ではリードフレーム１を両面エッチングによって形
成する際、リードフレーム１の厚み方向を段付構造化し
たり、接触面積の増加では半導体素子３の接続電極４位
置を中央に配置したり、接続電極４以外の未使用スペー
スにリードフレーム１を延長する等の方法によって対応
できる。
て形成した素子と基板７とを半田、導電性接着剤、異方
導電性コネクター等の接合材料６によってOLBした状態
を示す。リードフレーム１の一面を露出する封止構造に
於ける封止樹脂５とリードフレーム１との固定力は、リ
ードフレーム１の断面形状の工夫やリードフレーム１と
封止樹脂５との接触面積の増加の工夫によって高い固定
力を得ることができ、実用上問題は無い。例えば、断面
形状ではリードフレーム１を両面エッチングによって形
成する際、リードフレーム１の厚み方向を段付構造化し
たり、接触面積の増加では半導体素子３の接続電極４位
置を中央に配置したり、接続電極４以外の未使用スペー
スにリードフレーム１を延長する等の方法によって対応
できる。
上記する説明の如く本考案では、半導体素子の接続電
極に対応して立上り部を形成したリードフレームと半導
体素子とを直接接続し、半導体素子搭載面と反対側のリ
ードフレーム面のほぼ全面を露出せしめる如く半導体素
子を樹脂封止し、封止樹脂の外形端部と整合する如くリ
ードフレームを配した半導体の実装構造により、半導体
素子の厚さより200〜300μｍ程度の厚さの超薄型半導体
実装を可能とし、又表面実装時の基板への素子搭載に於
ても接続安定性に優れている等、超小型構造で、組込安
定性、品質安定性に優れかつ廉価な半導体の実装を可能
とする等、多くの利点を有し、特に薄型、高密度実装が
要求されるメモリーカード等に対しては有効となるもの
である。
極に対応して立上り部を形成したリードフレームと半導
体素子とを直接接続し、半導体素子搭載面と反対側のリ
ードフレーム面のほぼ全面を露出せしめる如く半導体素
子を樹脂封止し、封止樹脂の外形端部と整合する如くリ
ードフレームを配した半導体の実装構造により、半導体
素子の厚さより200〜300μｍ程度の厚さの超薄型半導体
実装を可能とし、又表面実装時の基板への素子搭載に於
ても接続安定性に優れている等、超小型構造で、組込安
定性、品質安定性に優れかつ廉価な半導体の実装を可能
とする等、多くの利点を有し、特に薄型、高密度実装が
要求されるメモリーカード等に対しては有効となるもの
である。
第１図〜第３図は本考案の一実施例に係り、第１図は半
導体の実装構造を示す断面図、第２図は半導体の実装構
造を示す平面図、第３図はOLBの接続状態を示す断面図
である。 １……リードフレーム、２……立上り部、３……半導体
素子、４……接続電極、５……封止樹脂、６……接合材
料、７……基板。
導体の実装構造を示す断面図、第２図は半導体の実装構
造を示す平面図、第３図はOLBの接続状態を示す断面図
である。 １……リードフレーム、２……立上り部、３……半導体
素子、４……接続電極、５……封止樹脂、６……接合材
料、７……基板。
Claims (1)
- 【請求項１】半導体素子とリードフレームと封止樹脂と
を備え、 半導体素子は接続電極を有し、 リードフレームの端部は立上り部を有し、 封止樹脂は半導体素子を被覆するように設け、 リードフレームと半導体素子の接続面との反対側のリー
ドフレームのほぼ全面を封止樹脂から露出させアウター
ボンディング領域とし、さらに封止樹脂の外形端部とリ
ードフレームの外形端部とを整合させることを特徴とす
る半導体の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987176324U JPH088138Y2 (ja) | 1987-11-20 | 1987-11-20 | 半導体の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1987176324U JPH088138Y2 (ja) | 1987-11-20 | 1987-11-20 | 半導体の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0180473U JPH0180473U (ja) | 1989-05-30 |
| JPH088138Y2 true JPH088138Y2 (ja) | 1996-03-06 |
Family
ID=31468065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1987176324U Expired - Lifetime JPH088138Y2 (ja) | 1987-11-20 | 1987-11-20 | 半導体の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088138Y2 (ja) |
-
1987
- 1987-11-20 JP JP1987176324U patent/JPH088138Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0180473U (ja) | 1989-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| KR100214561B1 (ko) | 버틈 리드 패키지 | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| KR100595094B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20030001252A1 (en) | Semiconductor package including stacked chips | |
| KR970067801A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2002026233A (ja) | 半導体装置およびその製造方法 | |
| JPH03169062A (ja) | 半導体装置 | |
| US20030042591A1 (en) | Electronic component with at least two stacked semiconductor chips, and fabrication method | |
| JP2902919B2 (ja) | 表面実装型半導体装置 | |
| JPH09186267A (ja) | Ｂｇａ半導体パッケージ | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JPH088138Y2 (ja) | 半導体の実装構造 | |
| JP2001177005A (ja) | 半導体装置及びその製造方法 | |
| KR100610144B1 (ko) | 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법 | |
| JPH05129505A (ja) | 電子回路素子搭載用リードフレーム | |
| JP2602834B2 (ja) | 半導体装置 | |
| JPH0547954A (ja) | 樹脂封止型半導体装置 | |
| KR100309460B1 (ko) | 적층형칩사이즈패키지및그제조방법 | |
| JPH0458189B2 (ja) | ||
| JP2002043507A (ja) | 半導体装置およびその製造方法 | |
| JP2006013555A (ja) | 半導体装置 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| JPH05251585A (ja) | Ｉｃモジュール | |
| KR100370851B1 (ko) | 반도체패키지 |