JP2902919B2 - 表面実装型半導体装置 - Google Patents
表面実装型半導体装置Info
- Publication number
- JP2902919B2 JP2902919B2 JP29572193A JP29572193A JP2902919B2 JP 2902919 B2 JP2902919 B2 JP 2902919B2 JP 29572193 A JP29572193 A JP 29572193A JP 29572193 A JP29572193 A JP 29572193A JP 2902919 B2 JP2902919 B2 JP 2902919B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- semiconductor device
- back surface
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、より小型化し且つ端子
間短絡の危惧を防止した表面実装型の半導体装置に関す
る。
間短絡の危惧を防止した表面実装型の半導体装置に関す
る。
【０００２】
【従来の技術】軽薄短小化を実現する１つの手段とし
て、プリント基板の導電パタ−ンにリードを対向接着す
るために樹脂から導出したリードをＺ字型にフォ−ミン
グした表面実装型の半導体パッケージが製造されてい
る。図４は、従来実用化されている表面実装型のパッケ
−ジを示す断面図（Ａ）と裏面図（Ｂ）である。ダイボ
ンドされた半導体チップ（１）とリード（２）とをワイ
ヤ（３）で接続した後半導体チップ（１）を樹脂（４）
でモ−ルドし、樹脂（４）から導出されたリード（２）
を樹脂の裏面と一直線状になるようにＺ字型に折り曲げ
たものである（例えば、特願平３−２４９６９５号）。
て、プリント基板の導電パタ−ンにリードを対向接着す
るために樹脂から導出したリードをＺ字型にフォ−ミン
グした表面実装型の半導体パッケージが製造されてい
る。図４は、従来実用化されている表面実装型のパッケ
−ジを示す断面図（Ａ）と裏面図（Ｂ）である。ダイボ
ンドされた半導体チップ（１）とリード（２）とをワイ
ヤ（３）で接続した後半導体チップ（１）を樹脂（４）
でモ−ルドし、樹脂（４）から導出されたリード（２）
を樹脂の裏面と一直線状になるようにＺ字型に折り曲げ
たものである（例えば、特願平３−２４９６９５号）。
【０００３】部品の実装密度の向上を目的として、この
ようなパッケージにすら更なる小型化が望まれている。
そこで、図５の断面図（Ａ）と裏面図（Ｂ）に示すよう
に、リード（２）の曲げ部分（５）を樹脂（４）の内部
に取り込んだもの、図６の断面図（Ａ）と裏面図（Ｂ）
に示すように、リード（２）の裏面を樹脂（４）表面に
露出するようにしてリード（２）の部分をなくしたも
の、が考えられている。図５、図６の構造は、リード
（２）先端の半田接着部分が樹脂（４）から離れていな
いので、その分プリント基板の導電パターンの高密度化
を図ることができる。また、図６の構造は図４、図５の
ものに比べて、リード（２）に曲げ部分（５）を形成し
ないので、加工精度を向上でき、その分小型化が可能と
なる。
ようなパッケージにすら更なる小型化が望まれている。
そこで、図５の断面図（Ａ）と裏面図（Ｂ）に示すよう
に、リード（２）の曲げ部分（５）を樹脂（４）の内部
に取り込んだもの、図６の断面図（Ａ）と裏面図（Ｂ）
に示すように、リード（２）の裏面を樹脂（４）表面に
露出するようにしてリード（２）の部分をなくしたも
の、が考えられている。図５、図６の構造は、リード
（２）先端の半田接着部分が樹脂（４）から離れていな
いので、その分プリント基板の導電パターンの高密度化
を図ることができる。また、図６の構造は図４、図５の
ものに比べて、リード（２）に曲げ部分（５）を形成し
ないので、加工精度を向上でき、その分小型化が可能と
なる。
【０００４】
【発明が解決しようとする課題】かかる表面実装型半導
体装置は、プリント基板表面に描画された導電パターン
にリード（２）の裏面側を対向接着するものであるが、
図５、図６の構造は、リード（２）の接触面と樹脂
（４）の裏面とが同一平面を形成するので、接着用半田
が該樹脂（４）裏面に沿って過剰に拡がることがあり、
端子間の短絡事故の危惧がある欠点があった。また、半
田が邪魔になって実装基板から素子を浮き上がらせ、リ
ード（２）と導電パターンとの接続を断線させてしまう
危惧があった。
体装置は、プリント基板表面に描画された導電パターン
にリード（２）の裏面側を対向接着するものであるが、
図５、図６の構造は、リード（２）の接触面と樹脂
（４）の裏面とが同一平面を形成するので、接着用半田
が該樹脂（４）裏面に沿って過剰に拡がることがあり、
端子間の短絡事故の危惧がある欠点があった。また、半
田が邪魔になって実装基板から素子を浮き上がらせ、リ
ード（２）と導電パターンとの接続を断線させてしまう
危惧があった。
【０００５】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、リードに曲げ部分を作らず、し
かもリードの接触面が樹脂から離れた、小型化したパッ
ケージを提供することを目的とし、リードを厚肉部と薄
肉部とで構成するとともに薄肉部を樹脂内部に封止して
樹脂外部に導出し、リードの終端付近で厚肉部としその
裏面を接続用の接触面とするものである。
に鑑み成されたもので、リードに曲げ部分を作らず、し
かもリードの接触面が樹脂から離れた、小型化したパッ
ケージを提供することを目的とし、リードを厚肉部と薄
肉部とで構成するとともに薄肉部を樹脂内部に封止して
樹脂外部に導出し、リードの終端付近で厚肉部としその
裏面を接続用の接触面とするものである。
【０００６】
【作用】本発明によれば、リード（２）の終端部を厚肉
部（６）としたので、半田接触面（８）を樹脂（４）の
裏面から離すことができる。しかも、リード（２）に曲
げ加工を施さないので、加工精度を向上できる。
部（６）としたので、半田接触面（８）を樹脂（４）の
裏面から離すことができる。しかも、リード（２）に曲
げ加工を施さないので、加工精度を向上できる。
【０００７】
【実施例】以下に本発明の一実施例を説明する。図１は
本発明の第１の実施例を示す（Ａ）断面図と（Ｂ）裏面
図である。半導体チップ（１）はトランジスタチップ、
ダイオードチップ等であり、リードフレームのタブまた
はアイランドと称される部分にダイボンドされ、半導体
チップ（１）の表面に形成された電極とリード（２）と
がワイヤ（３）でワイヤボンドされている。リード
（２）は板厚が部分的に異なる異形材から打ち抜き加工
により製造されたもので、その結果リード（２）には厚
肉部（６）と薄肉部（７）とを有する。厚肉部（６）の
板厚は０．５ｍｍ程度、薄肉部（７）の板厚は０．２ｍ
ｍ程度である。
本発明の第１の実施例を示す（Ａ）断面図と（Ｂ）裏面
図である。半導体チップ（１）はトランジスタチップ、
ダイオードチップ等であり、リードフレームのタブまた
はアイランドと称される部分にダイボンドされ、半導体
チップ（１）の表面に形成された電極とリード（２）と
がワイヤ（３）でワイヤボンドされている。リード
（２）は板厚が部分的に異なる異形材から打ち抜き加工
により製造されたもので、その結果リード（２）には厚
肉部（６）と薄肉部（７）とを有する。厚肉部（６）の
板厚は０．５ｍｍ程度、薄肉部（７）の板厚は０．２ｍ
ｍ程度である。
【０００８】リード（２）は曲げ部分を持たず、平板状
態のままで封止されている。前記アイランド部分、およ
び樹脂（４）内部に封止されるリード（２）は薄肉部
（７）で構成されている。リード（２）の薄肉部（７）
は樹脂（４）の外部に導出されて外部接続用端子とな
る。リード（２）の終端部付近には厚肉部（６）を設け
る。厚肉部（６）の裏面は樹脂（４）の表面と略同一平
面を構成し、該厚肉部（６）の裏面が半田接続面（８）
となる。厚肉部（６）は樹脂（４）から離れているの
で、半田接続面（ ）が樹脂から離れることになる。
態のままで封止されている。前記アイランド部分、およ
び樹脂（４）内部に封止されるリード（２）は薄肉部
（７）で構成されている。リード（２）の薄肉部（７）
は樹脂（４）の外部に導出されて外部接続用端子とな
る。リード（２）の終端部付近には厚肉部（６）を設け
る。厚肉部（６）の裏面は樹脂（４）の表面と略同一平
面を構成し、該厚肉部（６）の裏面が半田接続面（８）
となる。厚肉部（６）は樹脂（４）から離れているの
で、半田接続面（ ）が樹脂から離れることになる。
【０００９】各リード（２）間の距離が最も狭くなる部
分は、薄肉部（７）で構成する。これは、リードフレー
ム製造の打ち抜き加工に要する抜きしろが、板厚に単純
に比例するため、該抜きしろを最小にするためである。
このようなパッケージの小型化は、概ね以下の制限事項
でその限界が決まる。 （ａ）搭載する半導体チップ（１）のチップサイズ （ｂ）ダイボンドの位置決め精度を見込んだアイランド
部の大きさ （ｃ）リードフレ−ムの加工精度 （ｄ）リード（２）間の抜きしろ （ｅ）ワイヤボンドのボンディングエリアに要する面積 これらに加えて、樹脂（４）からのリード（２）の抜
け、剥がれを防止できるだけの両者の接触面積、耐湿性
を保つだけの樹脂（４）の厚みとリード（２）のパスの
長さ、等が考慮されることになる。
分は、薄肉部（７）で構成する。これは、リードフレー
ム製造の打ち抜き加工に要する抜きしろが、板厚に単純
に比例するため、該抜きしろを最小にするためである。
このようなパッケージの小型化は、概ね以下の制限事項
でその限界が決まる。 （ａ）搭載する半導体チップ（１）のチップサイズ （ｂ）ダイボンドの位置決め精度を見込んだアイランド
部の大きさ （ｃ）リードフレ−ムの加工精度 （ｄ）リード（２）間の抜きしろ （ｅ）ワイヤボンドのボンディングエリアに要する面積 これらに加えて、樹脂（４）からのリード（２）の抜
け、剥がれを防止できるだけの両者の接触面積、耐湿性
を保つだけの樹脂（４）の厚みとリード（２）のパスの
長さ、等が考慮されることになる。
【００１０】上記本発明のパッケ−ジは、リード（１）
が平板状態のままで曲げ加工が施されないので、曲げ加
工に伴う精度の劣化がない。よって小型化の制限事項
（ｃ）が改善され、しかも組み立て工程を簡素化でき
る。また、リード（２）間の最も狭い部分は薄肉部
（７）で構成するようにしたので、加工の抜きしろを最
小の値にできる。よって制限事項（ｄ）を最小値に保て
る。さらに、薄肉部（７）が樹脂（４）内部にモ−ルド
されるので、リード（２）の抜け、剥がれの心配がな
く、表面に露出していないのでパスも長い。よってこれ
らの点でパッケージが大型化することがない。従って、
本発明のパッケージはリード（２）に曲げ加工を施した
ものに比較して、大幅な小型化が可能である。
が平板状態のままで曲げ加工が施されないので、曲げ加
工に伴う精度の劣化がない。よって小型化の制限事項
（ｃ）が改善され、しかも組み立て工程を簡素化でき
る。また、リード（２）間の最も狭い部分は薄肉部
（７）で構成するようにしたので、加工の抜きしろを最
小の値にできる。よって制限事項（ｄ）を最小値に保て
る。さらに、薄肉部（７）が樹脂（４）内部にモ−ルド
されるので、リード（２）の抜け、剥がれの心配がな
く、表面に露出していないのでパスも長い。よってこれ
らの点でパッケージが大型化することがない。従って、
本発明のパッケージはリード（２）に曲げ加工を施した
ものに比較して、大幅な小型化が可能である。
【００１１】さらに本発明のパッケージは、半田接続面
（８）となるリード（２）の厚肉部（６）が樹脂（４）
表面から離れる。従ってプリント基板の表面に描画する
導電パターン（９）も厚肉部（６）に部分的に形成する
だけで済む他、半田が樹脂（４）表面を伝わってリード
（２）間短絡を引き起こす事故を防止できる。また、樹
脂（４）の裏面に半田を設ける必要がないので、半田に
よる素子の浮き上がりを防止できる。仮に何らかの要因
により多少浮いたとしても、それをリード（２）の薄肉
部（７）で吸収することができる。
（８）となるリード（２）の厚肉部（６）が樹脂（４）
表面から離れる。従ってプリント基板の表面に描画する
導電パターン（９）も厚肉部（６）に部分的に形成する
だけで済む他、半田が樹脂（４）表面を伝わってリード
（２）間短絡を引き起こす事故を防止できる。また、樹
脂（４）の裏面に半田を設ける必要がないので、半田に
よる素子の浮き上がりを防止できる。仮に何らかの要因
により多少浮いたとしても、それをリード（２）の薄肉
部（７）で吸収することができる。
【００１２】図２に本発明の第２の実施例を示した。表
面実装型であるとはいえ、多少の発熱を伴うパワー素子
を搭載する用途が現実に存在する。本実施例はかかる要
求に対応する場合の構成であり、半導体チップ（１）を
搭載するアイランドを厚肉部（６）で構成したものであ
る。厚肉部（６）のまま樹脂（４）の外部に導出してア
イランドリードとする。アイランドは熱容量を増大した
ヒ−トシンクとしての役割を果たし、樹脂（４）から露
出させた部分を導電パターンに密着させて放熱効果を高
めるように実装される。本実施例でも、他のリード
（２）が樹脂（４）から離れた部分で半田接続されるの
で、端子間短絡等を防止できる。
面実装型であるとはいえ、多少の発熱を伴うパワー素子
を搭載する用途が現実に存在する。本実施例はかかる要
求に対応する場合の構成であり、半導体チップ（１）を
搭載するアイランドを厚肉部（６）で構成したものであ
る。厚肉部（６）のまま樹脂（４）の外部に導出してア
イランドリードとする。アイランドは熱容量を増大した
ヒ−トシンクとしての役割を果たし、樹脂（４）から露
出させた部分を導電パターンに密着させて放熱効果を高
めるように実装される。本実施例でも、他のリード
（２）が樹脂（４）から離れた部分で半田接続されるの
で、端子間短絡等を防止できる。
【００１３】尚、上記実施例は３端子のパッケージにつ
いてのみ説明してきたが、 これ以外にも４端子、６端
子のものも同様に実施できる。さらにタブ部（８）を２
個設けたものでも同様に実施できるものである。また、
図３（Ａ）（Ｂ）に示すように、アイランド部分だけを
厚肉部（６）とした構成でもよい。
いてのみ説明してきたが、 これ以外にも４端子、６端
子のものも同様に実施できる。さらにタブ部（８）を２
個設けたものでも同様に実施できるものである。また、
図３（Ａ）（Ｂ）に示すように、アイランド部分だけを
厚肉部（６）とした構成でもよい。
【００１４】
【発明の効果】以上に説明したとおり、本発明によれ
ば、リード（２）の終端部付近に厚肉部（６）を設けて
半田接続面（８）としたので、パッケージの小型化を実
現すると同時に、半田接続面（８）を樹脂（４）から離
して、実装時の短絡事故や浮き上がり事故を防止できる
という利点を有する。
ば、リード（２）の終端部付近に厚肉部（６）を設けて
半田接続面（８）としたので、パッケージの小型化を実
現すると同時に、半田接続面（８）を樹脂（４）から離
して、実装時の短絡事故や浮き上がり事故を防止できる
という利点を有する。
【図１】本発明の第１の実施例を説明するための（Ａ）
断面図、（Ｂ）裏面図である。
断面図、（Ｂ）裏面図である。
【図２】本発明の第２の実施例を説明するための（Ａ）
断面図、（Ｂ）裏面図である。
断面図、（Ｂ）裏面図である。
【図３】本発明の第３の実施例を説明するための（Ａ）
断面図、（Ｂ）裏面図である。
断面図、（Ｂ）裏面図である。
【図４】第１の従来例を説明するための（Ａ）断面図、
（Ｂ）裏面図である。
（Ｂ）裏面図である。
【図５】第２の従来例を説明するための（Ａ）断面図、
（Ｂ）裏面図である。
（Ｂ）裏面図である。
【図６】第３の従来例を説明するための（Ａ）断面図、
（Ｂ）裏面図である。
（Ｂ）裏面図である。
Claims (4)
- 【請求項１】 板厚が部分的に異なる素材から加工した
リードフレームに半導体チップを搭載して樹脂モールド
した表面実装型半導体装置において、 リードは樹脂内部から樹脂外部まで直線状に延在し、 前記リードの終端付近にその裏面が前記樹脂の裏面と略
水平の面を構成するような厚肉部を形成し、 前記厚肉部の裏面が前記樹脂から離間しており、前記薄肉部の肉厚に対して前記薄肉部の幅が大である こ
とを特徴とする表面実装型半導体装置。 - 【請求項２】 板厚が部分的に異なる素材から加工した
リードフレームに半導体チップを搭載して樹脂モールド
した表面実装型半導体装置において、 リードは樹脂内部から樹脂外部まで直線状に延在し、 前記リードの終端付近にその裏面が前記樹脂の裏面と略
水平の面を構成するような厚肉部を形成し、 前記厚肉部の裏面が前記樹脂から離間しており、 前記半導体チップを固着する部分のリードはその裏面を
樹脂表面に露出するようにモールドされた厚肉部からな
り、 前記薄肉部の肉厚に対して前記薄肉部の幅が大である こ
とを特徴とする表面実装型半導体装置。 - 【請求項３】 前記前記半導体チップを固着する部分の
リードがそのままの厚みで樹脂の外部に導出されること
を特徴とする請求項２記載の表面実装型半導体装置。 - 【請求項４】 前記半導体チップを搭載する部分のリー
ドと他のリードとのもっとも接近している部分が薄肉部
で構成されていることを特徴とする請求項１または請求
項２記載の表面実装型半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29572193A JP2902919B2 (ja) | 1993-11-25 | 1993-11-25 | 表面実装型半導体装置 |
| KR1019940030738A KR100208634B1 (ko) | 1993-11-25 | 1994-11-22 | 표면 실장형 반도체 장치 |
| US08/344,424 US5521429A (en) | 1993-11-25 | 1994-11-23 | Surface-mount flat package semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29572193A JP2902919B2 (ja) | 1993-11-25 | 1993-11-25 | 表面実装型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147360A JPH07147360A (ja) | 1995-06-06 |
| JP2902919B2 true JP2902919B2 (ja) | 1999-06-07 |
Family
ID=17824308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29572193A Expired - Lifetime JP2902919B2 (ja) | 1993-11-25 | 1993-11-25 | 表面実装型半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2902919B2 (ja) |
| KR (1) | KR100208634B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007184643A (ja) * | 2007-03-28 | 2007-07-19 | Toshiba Electronic Engineering Corp | 光半導体パッケージ |
| JP5667820B2 (ja) * | 2010-09-14 | 2015-02-12 | 東芝電子エンジニアリング株式会社 | 光半導体装置 |
| JP5580723B2 (ja) * | 2010-12-11 | 2014-08-27 | エンゼル工業株式会社 | 被覆ダイオードと太陽電池モジュール用端子ボックス |
| JP5410465B2 (ja) * | 2011-02-24 | 2014-02-05 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| US10345343B2 (en) | 2013-03-15 | 2019-07-09 | Allegro Microsystems, Llc | Current sensor isolation |
| US9190606B2 (en) * | 2013-03-15 | 2015-11-17 | Allegro Micosystems, LLC | Packaging for an electronic device |
| JP5740458B2 (ja) * | 2013-12-02 | 2015-06-24 | 東芝電子エンジニアリング株式会社 | 光半導体パッケージ |
| US11768230B1 (en) | 2022-03-30 | 2023-09-26 | Allegro Microsystems, Llc | Current sensor integrated circuit with a dual gauge lead frame |
-
1993
- 1993-11-25 JP JP29572193A patent/JP2902919B2/ja not_active Expired - Lifetime
-
1994
- 1994-11-22 KR KR1019940030738A patent/KR100208634B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147360A (ja) | 1995-06-06 |
| KR100208634B1 (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| KR950012921B1 (ko) | 수지봉지형 반도체장치 | |
| KR100214561B1 (ko) | 버틈 리드 패키지 | |
| JP2934357B2 (ja) | 半導体装置 | |
| EP1143514B1 (en) | Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| US7348659B2 (en) | Semiconductor device and method of manufacturing thereof | |
| US5436500A (en) | Surface mount semiconductor package | |
| JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
| JP2902919B2 (ja) | 表面実装型半導体装置 | |
| JP2902918B2 (ja) | 表面実装型半導体装置 | |
| JPH10284873A (ja) | 半導体集積回路装置およびｉｃカードならびにその製造に用いるリードフレーム | |
| KR0157857B1 (ko) | 반도체 패키지 | |
| JP3209977B2 (ja) | 半導体モジュ−ル | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JPS6329413B2 (ja) | ||
| KR0179833B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR19990086280A (ko) | 반도체 패키지 | |
| JP3153185B2 (ja) | 半導体装置 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110319 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |