JP2902918B2 - 表面実装型半導体装置 - Google Patents
表面実装型半導体装置Info
- Publication number
- JP2902918B2 JP2902918B2 JP5295720A JP29572093A JP2902918B2 JP 2902918 B2 JP2902918 B2 JP 2902918B2 JP 5295720 A JP5295720 A JP 5295720A JP 29572093 A JP29572093 A JP 29572093A JP 2902918 B2 JP2902918 B2 JP 2902918B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- island
- semiconductor device
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、より小型化し且つ端子
間短絡の危惧を防止した表面実装型の半導体装置に関す
る。
間短絡の危惧を防止した表面実装型の半導体装置に関す
る。
【０００２】
【従来の技術】軽薄短小化を実現する１つの手段とし
て、プリント基板の導電パタ−ンにリードを対向接着す
るために樹脂から導出したリードをＺ字型にフォ−ミン
グした表面実装型の半導体パッケージが製造されてい
る。図３は、従来実用化されている表面実装型のパッケ
−ジを示す断面図（Ａ）と裏面図（Ｂ）である。ダイボ
ンドされた半導体チップ（１）とリード（２）とをワイ
ヤ（３）で接続した後半導体チップ（１）を樹脂（４）
でモ−ルドし、樹脂（４）から導出されたリード（２）
を樹脂の裏面と一直線状になるようにＺ字型に折り曲げ
たものである（例えば、特願平３−２４９６９５号）。
て、プリント基板の導電パタ−ンにリードを対向接着す
るために樹脂から導出したリードをＺ字型にフォ−ミン
グした表面実装型の半導体パッケージが製造されてい
る。図３は、従来実用化されている表面実装型のパッケ
−ジを示す断面図（Ａ）と裏面図（Ｂ）である。ダイボ
ンドされた半導体チップ（１）とリード（２）とをワイ
ヤ（３）で接続した後半導体チップ（１）を樹脂（４）
でモ−ルドし、樹脂（４）から導出されたリード（２）
を樹脂の裏面と一直線状になるようにＺ字型に折り曲げ
たものである（例えば、特願平３−２４９６９５号）。
【０００３】部品の実装密度の向上を目的として、この
ようなパッケージにすら更なる小型化が望まれている。
そこで、図４の断面図（Ａ）と裏面図（Ｂ）に示すよう
に、リード（２）の曲げ部分（５）を樹脂（４）の内部
に取り込んだもの、図５の断面図（Ａ）と裏面図（Ｂ）
に示すように、リード（２）の裏面を樹脂（４）表面に
露出するようにしてリード（２）の部分をなくしたも
の、が考えられている。図４、図５の構造は、リード
（２）先端の半田接着部分が樹脂（４）から離れていな
いので、その分プリント基板の導電パターンの高密度化
を図ることができる。また、図５の構造は図３、図４の
ものに比べて、リード（２）に曲げ部分（５）を形成し
ないので、加工精度を向上でき、その分小型化が可能と
なる。
ようなパッケージにすら更なる小型化が望まれている。
そこで、図４の断面図（Ａ）と裏面図（Ｂ）に示すよう
に、リード（２）の曲げ部分（５）を樹脂（４）の内部
に取り込んだもの、図５の断面図（Ａ）と裏面図（Ｂ）
に示すように、リード（２）の裏面を樹脂（４）表面に
露出するようにしてリード（２）の部分をなくしたも
の、が考えられている。図４、図５の構造は、リード
（２）先端の半田接着部分が樹脂（４）から離れていな
いので、その分プリント基板の導電パターンの高密度化
を図ることができる。また、図５の構造は図３、図４の
ものに比べて、リード（２）に曲げ部分（５）を形成し
ないので、加工精度を向上でき、その分小型化が可能と
なる。
【０００４】
【発明が解決しようとする課題】しかしながら、図５の
構造は、樹脂（４）の裏面にリード（２）の裏面が露出
するので、リード（２）間の離間距離が小さく、しかも
同一平面を形成するので、半田実装時の半田の過剰な広
がりなどにより端子間の短絡事故が発生する危惧があ
る。
構造は、樹脂（４）の裏面にリード（２）の裏面が露出
するので、リード（２）間の離間距離が小さく、しかも
同一平面を形成するので、半田実装時の半田の過剰な広
がりなどにより端子間の短絡事故が発生する危惧があ
る。
【０００５】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、リードに曲げ部分を作らず、し
かも露出しているリード間の距離を大にできる、小型化
したパッケージを提供することを目的とし、リードを厚
肉部と薄肉部とで構成するとともに薄肉部を樹脂内部に
封止、厚肉部を樹脂外部に導出して、樹脂表面に露出す
るリード表面の端子間距離を拡大したことを骨子とする
ものである。
に鑑み成されたもので、リードに曲げ部分を作らず、し
かも露出しているリード間の距離を大にできる、小型化
したパッケージを提供することを目的とし、リードを厚
肉部と薄肉部とで構成するとともに薄肉部を樹脂内部に
封止、厚肉部を樹脂外部に導出して、樹脂表面に露出す
るリード表面の端子間距離を拡大したことを骨子とする
ものである。
【０００６】
【作用】本発明によれば、リード（２）が途中から薄肉
部になって樹脂内部に封止されるので、樹脂（４）表面
におけるリード（２）間の距離を拡大できる。しかも、
リード（２）に曲げ加工を施さないので、加工精度を向
上できる。
部になって樹脂内部に封止されるので、樹脂（４）表面
におけるリード（２）間の距離を拡大できる。しかも、
リード（２）に曲げ加工を施さないので、加工精度を向
上できる。
【０００７】
【実施例】以下に本発明の一実施例を説明する。図１は
本発明の第１の実施例を示す（Ａ）断面図と（Ｂ）裏面
図である。半導体チップ（１）はトランジスタチップ、
ダイオードチップ等であり、リードフレームのタブまた
はアイランドと称される部分にダイボンドされ、半導体
チップ（１）の表面に形成された電極とリード（２）と
がワイヤ（３）でワイヤボンドされている。リード
（２）は板厚が部分的に異なる異形材から打ち抜き加工
により製造されたもので、その結果リード（２）には厚
肉部（６）と薄肉部（７）とを有する。厚肉部（６）の
板厚は０．５ｍｍ程度、薄肉部（７）の板厚は０．２ｍ
ｍ程度である。
本発明の第１の実施例を示す（Ａ）断面図と（Ｂ）裏面
図である。半導体チップ（１）はトランジスタチップ、
ダイオードチップ等であり、リードフレームのタブまた
はアイランドと称される部分にダイボンドされ、半導体
チップ（１）の表面に形成された電極とリード（２）と
がワイヤ（３）でワイヤボンドされている。リード
（２）は板厚が部分的に異なる異形材から打ち抜き加工
により製造されたもので、その結果リード（２）には厚
肉部（６）と薄肉部（７）とを有する。厚肉部（６）の
板厚は０．５ｍｍ程度、薄肉部（７）の板厚は０．２ｍ
ｍ程度である。
【０００８】リード（２）は曲げ部分を持たず、平板状
態のままで封止されている。リード（２）の厚肉部
（６）は樹脂（４）の外部に導出されて外部接続用端子
となる。厚肉部（６）の裏面は樹脂（４）の表面と同一
平面を構成するように露出している。リード（２）はパ
ッケ−ジの内部において途中から薄肉部（７）となり、
薄肉部（７）は樹脂（４）の内部に封止されている。途
中から肉厚が薄くなった部分には樹脂（４）が存在する
ので、リード（２）の露出表面は薄肉部（７）を設けた
分だけ少なく（短く）なる。
態のままで封止されている。リード（２）の厚肉部
（６）は樹脂（４）の外部に導出されて外部接続用端子
となる。厚肉部（６）の裏面は樹脂（４）の表面と同一
平面を構成するように露出している。リード（２）はパ
ッケ−ジの内部において途中から薄肉部（７）となり、
薄肉部（７）は樹脂（４）の内部に封止されている。途
中から肉厚が薄くなった部分には樹脂（４）が存在する
ので、リード（２）の露出表面は薄肉部（７）を設けた
分だけ少なく（短く）なる。
【０００９】各リード（２）間の距離が最も狭くなる部
分は、薄肉部（７）で構成する。これは、リードフレー
ム製造の打ち抜き加工に要する抜きしろが、板厚に単純
に比例するため、該抜きしろを最小にするためである。
このようなパッケージの小型化は、概ね以下の制限事項
でその限界が決まる。 （ａ）搭載する半導体チップ（１）のチップサイズ （ｂ）ダイボンドの位置決め精度を見込んだアイランド
部の大きさ （ｃ）リードフレ−ムの加工精度 （ｄ）リード（２）間の抜きしろ （ｅ）ワイヤボンドのボンディングエリアに要する面積 これらに加えて、樹脂（４）からのリード（２）の抜
け、剥がれを防止できるだけの両者の接触面積、耐湿性
を保つだけの樹脂（４）の厚みとリード（２）のパスの
長さ、等が考慮されることになる。
分は、薄肉部（７）で構成する。これは、リードフレー
ム製造の打ち抜き加工に要する抜きしろが、板厚に単純
に比例するため、該抜きしろを最小にするためである。
このようなパッケージの小型化は、概ね以下の制限事項
でその限界が決まる。 （ａ）搭載する半導体チップ（１）のチップサイズ （ｂ）ダイボンドの位置決め精度を見込んだアイランド
部の大きさ （ｃ）リードフレ−ムの加工精度 （ｄ）リード（２）間の抜きしろ （ｅ）ワイヤボンドのボンディングエリアに要する面積 これらに加えて、樹脂（４）からのリード（２）の抜
け、剥がれを防止できるだけの両者の接触面積、耐湿性
を保つだけの樹脂（４）の厚みとリード（２）のパスの
長さ、等が考慮されることになる。
【００１０】上記本発明のパッケ−ジは、リード（１）
が平板状態のままで曲げ加工が施されないので、曲げに
伴う加工精度の劣化がない。よって小型化の制限事項
（ｃ）が改善され、しかも組み立て工程を簡素化でき
る。また、リード（２）間の最も狭い部分は薄肉部
（７）で構成するようにしたので、加工の抜きしろを最
小の値にできる。よって制限事項（ｄ）を最小値に保て
る。さらに、リード（２）を厚肉部（６）と薄肉部
（７）とに形成したので、樹脂（４）との接触面積が増
大し、パスも長く成るので、リード（２）の接着強度と
耐湿性の点で大型化することを防止できる。これらによ
って、一層小型化されたパッケージを実現することがで
きる。
が平板状態のままで曲げ加工が施されないので、曲げに
伴う加工精度の劣化がない。よって小型化の制限事項
（ｃ）が改善され、しかも組み立て工程を簡素化でき
る。また、リード（２）間の最も狭い部分は薄肉部
（７）で構成するようにしたので、加工の抜きしろを最
小の値にできる。よって制限事項（ｄ）を最小値に保て
る。さらに、リード（２）を厚肉部（６）と薄肉部
（７）とに形成したので、樹脂（４）との接触面積が増
大し、パスも長く成るので、リード（２）の接着強度と
耐湿性の点で大型化することを防止できる。これらによ
って、一層小型化されたパッケージを実現することがで
きる。
【００１１】さらに本発明のパッケージは、パッケージ
の裏面側に露出するリード（２）が薄肉部（７）を設け
た分小さく（短く）なるので、各リード（２）間の離間
距離を増大できる。このパッケージは、プリント基板の
表面に描画された導電パターンの表面にリード（２）の
裏面側を対向接着することにより実装されるもので、前
記リード（２）間の距離が増大することによって、半田
の過剰拡大等による短絡事故を防止できるものである。
図２に本発明の第２の実施例を示した。表面実装型であ
るとはいえ、多少の発熱を伴うパワー素子を搭載する用
途が現実に存在する。本実施例はかかる要求に対応する
場合の構成であり、半導体チップ（１）を搭載するタブ
部（８）までを厚肉部（６）で構成したものである。タ
ブ部（８）は熱容量を増大したヒ−トシンクとしての役
割を果たし、樹脂（４）から露出させた部分を導電パタ
ーンに密着させて放熱効果を高めるように実装される。
本実施例はタブ部（８）のリード（２）の薄肉部（７）
が短くなるものの、以外のリード（２）の薄肉部（７）
によって端子間距離の拡大が図られている。
の裏面側に露出するリード（２）が薄肉部（７）を設け
た分小さく（短く）なるので、各リード（２）間の離間
距離を増大できる。このパッケージは、プリント基板の
表面に描画された導電パターンの表面にリード（２）の
裏面側を対向接着することにより実装されるもので、前
記リード（２）間の距離が増大することによって、半田
の過剰拡大等による短絡事故を防止できるものである。
図２に本発明の第２の実施例を示した。表面実装型であ
るとはいえ、多少の発熱を伴うパワー素子を搭載する用
途が現実に存在する。本実施例はかかる要求に対応する
場合の構成であり、半導体チップ（１）を搭載するタブ
部（８）までを厚肉部（６）で構成したものである。タ
ブ部（８）は熱容量を増大したヒ−トシンクとしての役
割を果たし、樹脂（４）から露出させた部分を導電パタ
ーンに密着させて放熱効果を高めるように実装される。
本実施例はタブ部（８）のリード（２）の薄肉部（７）
が短くなるものの、以外のリード（２）の薄肉部（７）
によって端子間距離の拡大が図られている。
【００１２】尚、上記実施例は３端子のパッケージにつ
いてのみ説明してきたが、 これ以外にも４端子、６端
子のものも同様に実施できる。さらにタブ部（８）を２
個設けたものでも同様に実施できるものである。
いてのみ説明してきたが、 これ以外にも４端子、６端
子のものも同様に実施できる。さらにタブ部（８）を２
個設けたものでも同様に実施できるものである。
【００１３】
【発明の効果】以上に説明したとおり、本発明によれ
ば、リード（２）に薄肉部（７）を設けることにより、
パッケージの小型化を実現すると同時に、端子間距離を
増大して、実装時の短絡事故を防止できるという利点を
有する。
ば、リード（２）に薄肉部（７）を設けることにより、
パッケージの小型化を実現すると同時に、端子間距離を
増大して、実装時の短絡事故を防止できるという利点を
有する。
【図１】本発明の第１の実施例を説明するための（Ａ）
断面図、（Ｂ）裏面図である。
断面図、（Ｂ）裏面図である。
【図２】本発明の第２の実施例を説明するための（Ａ）
断面図、（Ｂ）裏面図である。
断面図、（Ｂ）裏面図である。
【図３】第１の従来例を説明するための（Ａ）断面図、
（Ｂ）裏面図である。
（Ｂ）裏面図である。
【図４】第２の従来例を説明するための（Ａ）断面図、
（Ｂ）裏面図である。
（Ｂ）裏面図である。
【図５】第３の従来例を説明するための（Ａ）断面図、
（Ｂ）裏面図である。
（Ｂ）裏面図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/48 H01L 23/50
Claims (2)
- 【請求項１】 リードフレームに半導体チップを搭載し
て樹脂モールドした表面実装型半導体装置において、前記半導体チップを搭載するアイランド、及び前記アイ
ランドに先端を近接する複数のリードとを具備し、 前記リードは、樹脂の内部から外部へ一直線状に延在
し、前記アイランド近接する先端部が薄肉部で構成さ
れ、前記樹脂内部の途中から厚肉部で構成され、樹脂外
部に導出されて外部接続端子となり、 前記アイランドの一部又は全部は前記リードの薄肉部と
同じ肉厚を有し、 前記アイランドと前記リードの薄肉部は前記樹脂の内部
に埋設され、 前記厚肉部の裏面側は前記樹脂の表面と同一平面を構成
するように露出している ことを特徴とする表面実装型半
導体装置。 - 【請求項２】 前記アイランドと前記リードとが、前記
薄肉部で最も接近していることを特徴とする請求項１記
載の表面実装型半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5295720A JP2902918B2 (ja) | 1993-11-25 | 1993-11-25 | 表面実装型半導体装置 |
| KR1019940030737A KR100208635B1 (ko) | 1993-11-25 | 1994-11-22 | 표면 실장형 반도체 장치 |
| KR1019940030373A KR950015728A (ko) | 1993-11-25 | 1994-11-22 | 표면 실장형 반도체 장치 |
| US08/344,424 US5521429A (en) | 1993-11-25 | 1994-11-23 | Surface-mount flat package semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5295720A JP2902918B2 (ja) | 1993-11-25 | 1993-11-25 | 表面実装型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147359A JPH07147359A (ja) | 1995-06-06 |
| JP2902918B2 true JP2902918B2 (ja) | 1999-06-07 |
Family
ID=17824294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5295720A Expired - Lifetime JP2902918B2 (ja) | 1993-11-25 | 1993-11-25 | 表面実装型半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2902918B2 (ja) |
| KR (2) | KR950015728A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4574868B2 (ja) * | 2001-01-12 | 2010-11-04 | ローム株式会社 | 半導体装置 |
| US7208821B2 (en) * | 2004-10-18 | 2007-04-24 | Chippac, Inc. | Multichip leadframe package |
| JP2005277434A (ja) * | 2005-05-09 | 2005-10-06 | Renesas Technology Corp | 半導体装置 |
| JP4994148B2 (ja) * | 2007-08-10 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP5311505B2 (ja) * | 2010-09-13 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP5410465B2 (ja) * | 2011-02-24 | 2014-02-05 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2022195939A1 (ja) * | 2021-03-18 | 2022-09-22 | 株式会社村田製作所 | 電子部品及び電子装置 |
-
1993
- 1993-11-25 JP JP5295720A patent/JP2902918B2/ja not_active Expired - Lifetime
-
1994
- 1994-11-22 KR KR1019940030373A patent/KR950015728A/ko not_active Application Discontinuation
- 1994-11-22 KR KR1019940030737A patent/KR100208635B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147359A (ja) | 1995-06-06 |
| KR100208635B1 (ko) | 1999-07-15 |
| KR950015728A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950012921B1 (ko) | 수지봉지형 반도체장치 | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| JP2992814B2 (ja) | 半導体パッケージ | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| US5637828A (en) | High density semiconductor package | |
| US7348659B2 (en) | Semiconductor device and method of manufacturing thereof | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| JP2902918B2 (ja) | 表面実装型半導体装置 | |
| JP2902919B2 (ja) | 表面実装型半導体装置 | |
| JPH08186212A (ja) | 樹脂封止型電子部品およびリードフレーム | |
| JP2533012B2 (ja) | 表面実装型半導体装置 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
| JP2538407B2 (ja) | 表面実装型半導体装置 | |
| JPS6329413B2 (ja) | ||
| JP2001135767A (ja) | 半導体装置およびその製造方法 | |
| JP2001267484A (ja) | 半導体装置およびその製造方法 | |
| JPH0529539A (ja) | マルチチツプモジユール | |
| KR19990086280A (ko) | 반도체 패키지 | |
| KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
| KR940003588B1 (ko) | 반도체 장치용 리드프레임 | |
| KR200235610Y1 (ko) | 적층형반도체패키지 |