KR950015728A - 표면 실장형 반도체 장치 - Google Patents

표면 실장형 반도체 장치

Info

Publication number
KR950015728A
KR950015728A KR1019940030373A KR19940030373A KR950015728A KR 950015728 A KR950015728 A KR 950015728A KR 1019940030373 A KR1019940030373 A KR 1019940030373A KR 19940030373 A KR19940030373 A KR 19940030373A KR 950015728 A KR950015728 A KR 950015728A
Authority
KR
South Korea
Prior art keywords
resin
lead
surface mount
thick
mount semiconductor
Prior art date
Application number
KR1019940030373A
Other languages
English (en)
Inventor
쯔또무 아노
다까요시 니시
Original Assignee
다까노 야스아끼
상요덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17824294&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR950015728(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 다까노 야스아끼, 상요덴키 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR950015728A publication Critical patent/KR950015728A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 이형상 재료를 이용함으로써, 패키지의 소형화가 가능하게 됨과 동시에, 단자간 거리를 증대할 수 있는 표면 실장형 반도체 장치를 얻고자 하는 것이다.
리드(2)가 두께가 두꺼운 부분(6)과 두께가 얇은 부분(7)으로 구성된다. 리드(2)는 만곡 가공이 행해지지 않고, 평판상태 그대로 된다, 두께가 두꺼운 부분(6)은 수지(4)의 외부로 도출되어 접속단자가 되고, 두께가 얇은 부분(7)은 수지(4)의 내부에 몰드된다, 두께가 두꺼운 부분(6)의 이면은 수지(4)의 표면과 동일 표면을 구성하도록 노출한다, 노출표면은 리드(2)가 두께가 얇은 부분(7)으로 변하는 부분에서 종단된다, 리드(2)와 리드(2)와의 거리 간격이 좁은 부분은 두께가 얇은 부분(7)으로 구성한다.

Description

표면 실장형 반도체 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 실시예를 도시하기 위한 (A) 단면도, (B) 이면도,
제2도는 본 발명의 제2 실시예를 도시하기 위한 (A) 단면도, (B) 이면도.

Claims (2)

  1. 리드프레임에 반도체 칩을 탑재하여 수지 몰드한 표면 실장형 반도체 장치에 있어서, 리드가 두께가 두꺼운 부분과 두께가 얇은 부분으로 이루어지고, 상기 두께가 두꺼운 부분은 상기 수지의 내부에서 외부로 도출되어 외부 접속 단자가 되며, 또한 이면이 상기 수지의 표면과 동일 평면을 구성하도록 노출하고, 상기 두께가 두꺼운 부분에 연속하는 두께가 얇은 부분이 수지 내부에 밀봉되어 상기 두께가 두꺼운 부분의 노출 표면이 종단되어 있는 것을 특징으로 하는 표면 실장형 반도체 장치.
  2. 제1항에 있어서, 상기 반도체 칩을 탑재하는 부분과 상기 리드가 상기 두께가 얇은 부분에서 가장 접근되어 있는 것을 특징으로 하는 표면 실장형 반도체장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940030373A 1993-11-25 1994-11-22 표면 실장형 반도체 장치 KR950015728A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-295720 1993-11-25
JP5295720A JP2902918B2 (ja) 1993-11-25 1993-11-25 表面実装型半導体装置

Publications (1)

Publication Number Publication Date
KR950015728A true KR950015728A (ko) 1995-06-17

Family

ID=17824294

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940030373A KR950015728A (ko) 1993-11-25 1994-11-22 표면 실장형 반도체 장치
KR1019940030737A KR100208635B1 (ko) 1993-11-25 1994-11-22 표면 실장형 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019940030737A KR100208635B1 (ko) 1993-11-25 1994-11-22 표면 실장형 반도체 장치

Country Status (2)

Country Link
JP (1) JP2902918B2 (ko)
KR (2) KR950015728A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4574868B2 (ja) * 2001-01-12 2010-11-04 ローム株式会社 半導体装置
US7208821B2 (en) * 2004-10-18 2007-04-24 Chippac, Inc. Multichip leadframe package
JP2005277434A (ja) * 2005-05-09 2005-10-06 Renesas Technology Corp 半導体装置
JP4994148B2 (ja) * 2007-08-10 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5311505B2 (ja) * 2010-09-13 2013-10-09 ルネサスエレクトロニクス株式会社 半導体装置
JP5410465B2 (ja) * 2011-02-24 2014-02-05 ローム株式会社 半導体装置および半導体装置の製造方法
WO2022195939A1 (ja) * 2021-03-18 2022-09-22 株式会社村田製作所 電子部品及び電子装置

Also Published As

Publication number Publication date
JP2902918B2 (ja) 1999-06-07
KR100208635B1 (ko) 1999-07-15
JPH07147359A (ja) 1995-06-06

Similar Documents

Publication Publication Date Title
KR970013389A (ko) 반도체장치
KR880003427A (ko) 반도체 장치 및 그에 사용되는 리드프레임
KR900019207A (ko) 수지밀봉형 반도체장치
KR920007133A (ko) 표면 장착중에 균열을 방지하기 위한 집적 회로 디바이스 및 그 방법
KR930014916A (ko) 반도체 패키지
KR950009988A (ko) 수지봉지형 반도체장치
KR960029775A (ko) 반도체 압력센서
KR930001385A (ko) 표면 장착 팩키지용 포스트를 갖고 있는 집적 회로 장치 및 그 제조방법
KR960002711A (ko) 전자 부품 및 그 제조 방법
KR910017604A (ko) 반도체장치
KR870002642A (ko) 패시베이션필름(passivation film)의 형성방법
KR950015728A (ko) 표면 실장형 반도체 장치
KR920018909A (ko) 반도체집적회로장치와 그 제조방법 및 내장구조
EP0997944A3 (en) Printed circuit board with integrated circuit devices mounted on both sides thereof
KR890001172A (ko) 반도체 장치
KR960702178A (ko) 플라스틱으로 캡슐봉입된 집적회로 패키지 및 그 제조방법(palstic encapsulated integrated circuit package and method of manufacturing the same)
KR100208634B1 (ko) 표면 실장형 반도체 장치
KR960002775A (ko) 수지-봉합(resin-sealed) 반도체 소자
KR920020655A (ko) Ic 카드
KR910017608A (ko) 수지밀봉형 반도체장치
KR930001398A (ko) 반도체 패키지
KR930011198A (ko) 반도체 패키지
KR970072338A (ko) 리드프레임에 금속판이 부착된 리드 온 칩형 반도체 칩 패키지
KR920010863A (ko) 반도체장치
KR920013676A (ko) 광학창을 갖는 반도체장치의 조립방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application