KR920018909A - 반도체집적회로장치와 그 제조방법 및 내장구조 - Google Patents

반도체집적회로장치와 그 제조방법 및 내장구조 Download PDF

Info

Publication number
KR920018909A
KR920018909A KR1019920002524A KR920002524A KR920018909A KR 920018909 A KR920018909 A KR 920018909A KR 1019920002524 A KR1019920002524 A KR 1019920002524A KR 920002524 A KR920002524 A KR 920002524A KR 920018909 A KR920018909 A KR 920018909A
Authority
KR
South Korea
Prior art keywords
semiconductor device
main surface
manufacturing
semiconductor chip
flexible resin
Prior art date
Application number
KR1019920002524A
Other languages
English (en)
Other versions
KR100218083B1 (ko
Inventor
쥰이찌 아리따
이찌로 안죠
겐 무라까미
Original Assignee
가나이 쯔도무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔도무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔도무
Publication of KR920018909A publication Critical patent/KR920018909A/ko
Application granted granted Critical
Publication of KR100218083B1 publication Critical patent/KR100218083B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음

Description

반도체집적회로장치와 그 제조방법 및 내장구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예인 반도체집적회로장치의 주요부를 절단하여 확대하여 도시한 사시도,
제2도는 상기 반도체집적회로장치의 주요부를 확대해서 도시한 단면도,
제3도는 상기 반도체집적회로장치의 사시도.

Claims (8)

  1. 주면을 갖고, 상기 주면에는 여러개의 회로소자와 여러개의 외부 단자가 형성되어 있는 반도체칩, 상기 반도체칩의 주면상에 배치되고, 상기 돌기부는 연질성수지로 이루어지는 여러개의 돌기부, 상기 외부단자에서 상기 돌기부의 꼭대기부로 연속해서 연장하는 여러개의 리이드배선을 포함하는 반도체장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 연질성 수지는 고무상태의 탄성체이며, 100MPa 또는 그 이하의 탄성율을 갖는 반도체장치.
  3. 특허청구의 범위 제1항에 있어서, 상기 연질성 수지는 도전성의 고무상태의 탄성체인 반도체장치.
  4. 특허청구의 범위 제1항에 있어서, 상기 리이드배선은 동과 은의 복합막으로 이루어지는 반도체장치.
  5. 주면에 여러개의 회로소자와 여러개의 외부단자가 형성된 반도체칩을 준비하는 스텝, 상기 반도체칩의 외부단자를 제외한 적어도 주면을 연질성 수지로 봉하고, 상기 연질성 수지에 의해서 이루어지는 돌기부를 형성하는 스텝, 적어도 상기 외부단자상과 돌리부상에 연속해서 도전성막을 형성하는 스텝, 상기 도전막을 절단해서 1개의 외부단자와 1개의 돌기부로 연장하는 리이드배선을 형성하는 스텝을 포함하는 반도체장치의 제조방법.
  6. 특허청구의 범위 제5항에 있어서, 상기 연질성 수지는 고무상태의 탄성체이며, 100MPa 또는 그 이하의 탄성율을 갖는 반도체장치의 제조방법.
  7. 특허창구의 범위 제5항에 있어서, 상기 연질성 수지는 도전성의 고무상태의 탄성체인 반도체장치의 제조방법.
  8. 특허청구의 범위 제5항에 있어서, 상기 리이드배선은 동과 금의 복합막으로 이루어지는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920002524A 1991-03-08 1992-02-20 반도체집적회로장치와 그 제조방법 및 내장구조 KR100218083B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-42158 1991-03-08
JP3042158A JP2958136B2 (ja) 1991-03-08 1991-03-08 半導体集積回路装置、その製造方法および実装構造

Publications (2)

Publication Number Publication Date
KR920018909A true KR920018909A (ko) 1992-10-22
KR100218083B1 KR100218083B1 (ko) 1999-09-01

Family

ID=12628145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002524A KR100218083B1 (ko) 1991-03-08 1992-02-20 반도체집적회로장치와 그 제조방법 및 내장구조

Country Status (2)

Country Link
JP (1) JP2958136B2 (ko)
KR (1) KR100218083B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6826827B1 (en) 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
US6211572B1 (en) * 1995-10-31 2001-04-03 Tessera, Inc. Semiconductor chip package with fan-in leads
US6284563B1 (en) 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
TW448524B (en) 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
WO2000079589A1 (de) * 1999-06-17 2000-12-28 Infineon Technologies Ag Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zum herstellen eines derartigen bauelements
DE10016132A1 (de) 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
DE10116069C2 (de) 2001-04-02 2003-02-20 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zu seiner Herstellung
JP4539268B2 (ja) * 2004-09-29 2010-09-08 セイコーエプソン株式会社 実装構造体
JP4224717B2 (ja) 2005-07-11 2009-02-18 セイコーエプソン株式会社 半導体装置
JP4296434B2 (ja) * 2005-09-13 2009-07-15 セイコーエプソン株式会社 半導体装置
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same

Also Published As

Publication number Publication date
JPH04280458A (ja) 1992-10-06
JP2958136B2 (ja) 1999-10-06
KR100218083B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
KR870008381A (ko) 반도체 장치
KR970013239A (ko) 반도체장치 및 그 실장 구조
KR880001180A (ko) 인쇄회로장치
KR960026505A (ko) 반도체 장치 및 그 제조방법
KR920018909A (ko) 반도체집적회로장치와 그 제조방법 및 내장구조
KR900007113A (ko) 과전류 방지형 다이오드
KR940001363A (ko) 로우 프로필 오버몰드된 패드 배열 반도체 디바이스 및 그 제조방법
KR930001385A (ko) 표면 장착 팩키지용 포스트를 갖고 있는 집적 회로 장치 및 그 제조방법
KR920010850A (ko) 수지봉지형 반도체장치와 그 제조방법
KR890001172A (ko) 반도체 장치
KR920022431A (ko) 반도체 장치용 패키지
KR890001155A (ko) 반도체 장치 및 반도체 장치의 내장 방법
KR970053678A (ko) 반도체 패키지
KR880005685A (ko) 혼성집적회로
KR960702178A (ko) 플라스틱으로 캡슐봉입된 집적회로 패키지 및 그 제조방법(palstic encapsulated integrated circuit package and method of manufacturing the same)
KR960002775A (ko) 수지-봉합(resin-sealed) 반도체 소자
KR950015728A (ko) 표면 실장형 반도체 장치
KR970024032A (ko) 인터페이스 조립체를 구비한 유에프비지에이(ufbga) 패키지
KR900001004A (ko) 플라스틱 캡슐형 멀티칩 하이브리드 집적회로
KR920020655A (ko) Ic 카드
KR910017624A (ko) 반도체집적회로장치
KR960015882A (ko) 반도체 장치
KR960019683A (ko) 반도체 장치
KR910017598A (ko) 반도체 장치의 실장 구조
KR950012613A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080522

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee