JP4296434B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4296434B2
JP4296434B2 JP2005265484A JP2005265484A JP4296434B2 JP 4296434 B2 JP4296434 B2 JP 4296434B2 JP 2005265484 A JP2005265484 A JP 2005265484A JP 2005265484 A JP2005265484 A JP 2005265484A JP 4296434 B2 JP4296434 B2 JP 4296434B2
Authority
JP
Japan
Prior art keywords
semiconductor device
electrodes
semiconductor chip
integrated circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005265484A
Other languages
English (en)
Other versions
JP2007081042A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005265484A priority Critical patent/JP4296434B2/ja
Priority to EP06018679A priority patent/EP1763076A3/en
Priority to TW095132900A priority patent/TW200715530A/zh
Priority to US11/517,218 priority patent/US20070057370A1/en
Priority to CNB200610129132XA priority patent/CN100521174C/zh
Publication of JP2007081042A publication Critical patent/JP2007081042A/ja
Application granted granted Critical
Publication of JP4296434B2 publication Critical patent/JP4296434B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05022Disposition the internal layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05024Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184Tungsten [W] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05541Structure
    • H01L2224/05548Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
電子部品を小型化するためには、半導体装置の外形は小さい方が好ましい。しかし、半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化という2つの要求を同時に満たすことが可能な半導体装置の開発が進んでいる。
この要求を満たすために、外形が、半導体チップとほぼ同じ大きさの半導体装置が注目されている。このタイプの半導体装置によると、半導体チップを小型化することができれば、半導体装置を小型化することが可能になる。
ところで、半導体装置の信頼性を確保するために、集積回路は、様々な制約のもとで設計されている。集積回路の設計の制約が少なくなれば、集積回路領域を小さくすることが可能になり、半導体チップを小さくすることができる。すなわち、集積回路の設計の制約が少ない半導体チップを利用することができれば、外形の小さい半導体装置を製造することができる。
本発明の目的は、小型化が可能で、かつ、信頼性が高い半導体装置を提供することにある。
特開平2−272737号公報
(1)本発明に係る半導体装置は、集積回路が形成された半導体チップと、
前記半導体チップの第1の領域に形成されてなり、複数行複数列に配列された電極と、
前記半導体チップの前記第1の領域を囲む第2の領域内に形成された樹脂突起と、
前記樹脂突起上に形成されてなり、前記複数の電極と電気的に接続された複数の電気的接続部と、
を含む。本発明によると、小型化が可能で、かつ、信頼性が高い半導体装置を提供することができる。
(2)この半導体装置において、
前記電極は、複数行複数列に配列された1グループの電極を含み、
前記1グループの電極は、それぞれ、平行に延びる複数の第1の直線と、前記第1の直線と交差する複数の第2の直線とのいずれかの交点とオーバーラップするように配置されてなり、
前記1グループの電極と電気的に接続された前記電気的接続部は、前記第1の直線に沿って延びる形状をなす、前記第1の直線よりも少ない数の前記樹脂突起上に形成されていてもよい。
(3)この半導体装置において、
前記1グループの電極と電気的に接続された前記電気的接続部は、すべて、1つの前記樹脂突起上に形成されていてもよい。
(4)この半導体装置において、
前記第1及び第2の直線は、直交していてもよい。
(5)この半導体装置において、
前記第1及び第2の直線は、斜めに交差していてもよい。
(6)この半導体装置において、
前記半導体チップは長方形をなし、
前記第1の直線は、前記半導体チップの短辺と平行に延びていてもよい。
(7)この半導体装置において、
前記半導体チップは長方形をなし、
前記第1の直線は、前記半導体チップの長辺と平行に延びていてもよい。
(8)この半導体装置において、
前記複数の電極は、複数のI/Oセルと電気的に接続されてなり、
前記半導体チップには、複数行複数列に配列されたI/Oセルが形成されてなり、
それぞれの前記電極は、いずれかの前記I/Oセルと電気的に電気的に接続されていてもよい。これによると、半導体チップの集積回路領域を小さくすることができる。そのため、外形の小さい半導体チップを利用することができるため、半導体装置をさらに小型化することができる。
(9)この半導体装置において、
前記1グループの電極は、それぞれ、対応するいずれか1つの前記I/Oセル上に形成されていてもよい。これによると、さらに小型化が可能な半導体装置を提供することができる。
(10)この半導体装置において、
前記電極は、前記集積回路とオーバーラップする領域内に形成されていてもよい。
以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下に示す内容を自由に組み合わせたものを含むものとする。
以下、図1〜図3を参照して、本発明を適用した実施の形態に係る半導体装置について説明する。ここで、図1は、本発明を適用した実施の形態に係る半導体装置1の概略図である。また、図2は、図1の一部拡大図である。そして、図3は、図2のIII−III線断面の一部拡大図である。
本実施の形態に係る半導体装置は、図1〜図3に示すように、半導体チップ10を含む。半導体チップ10は、例えばシリコン基板であってもよい。半導体チップ10には、集積回路12が形成されていてもよい(図3参照)。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。半導体チップ10の集積回路12が形成された面(能動面)は、長方形をなしていてもよい(図1参照)。ただし、半導体チップ10の能動面は、正方形をなしていてもよい(図示せず)。なお、本発明は、複数の半導体チップを含む半導体ウエハに拡張してもよい(図示せず)。このとき、半導体ウエハは、複数の半導体チップとなる領域を含んでいてもよい。
本実施の形態に係る半導体装置は、図1〜図3に示すように、半導体チップ10に形成された複数の電極14を含む。電極14は、複数行複数列に配列されてなる。電極14は、半導体チップ10の第1の領域内に形成されてなる。逆に、半導体チップの電極14が形成された領域を指して、第1の領域と称してもよい。電極14は、半導体チップ10の集積回路12が形成された面(能動面)に形成されていてもよい。電極14は、集積回路12とオーバーラップする領域内に形成されていてもよい。このとき、集積回路12は、第1の領域とオーバーラップするように形成されていてもよい。電極14は、例えば、集積回路12を構成するトランジスタとオーバーラップするように形成されていてもよい。電極14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない導電体を含めて、電極14と称してもよい。電極14は、半導体チップの内部配線の一部であってもよい。電極14は、アルミニウム又は銅等の金属で形成されていてもよい。半導体チップ10にはパッシベーション膜16が形成されていてもよく、このとき、電極14は、パッシベーション膜16からの露出領域であってもよい(図3参照)。なお、パッシベーション膜は、例えば、SiOやSiN等の無機絶縁膜であってもよい。あるいは、パッシベーション膜16は、ポリイミド樹脂などの有機絶縁膜であってもよい。
電極14は、図1及び図2に示すように、複数行複数列に配列された1グループの電極18を含んでいてもよい。電極18は、それぞれ、平行に延びる複数の第1の直線101と、第1の直線101と交差する、複数の第2の直線102とのいずれかの交点とオーバーラップするように配置されていてもよい。図1及び図2に示すように、1グループの電極18は、2本の第1の直線101上に配置されていてもよい。ただし、1グループの電極18は、3本以上の複数の第1の直線101上に配置されていてもよい(図示せず)。半導体チップ10(半導体チップ10の能動面)が長方形をなす場合、第1の直線101は、該長方形の短辺と平行に延びる直線であってもよい。あるいは、第1の直線101は、半導体チップ10の長辺と平行に延びる直線であってもよい。また、第2の直線102は、第1の直線101と直交する直線であってもよい。あるいは、第2の直線102は、第1の直線101と斜めに交差する直線であってもよい。例えば、電極18は、図1及び図2に示すように、4×2に配列されていてもよい。ただし、本実施の形態に係る半導体装置はこれに限られず、電極18は、M×N(但し、M及びNは、2以上の整数)に配列されていてもよい。
電極14は、第1の直線101と交差する方向に延びる直線に沿って配列された他のグループの電極19をさらに含んでいてもよい。半導体チップ10(半導体チップ10の能動面)が長方形をなす場合、電極19は、該長方形の長辺に沿って配列されていてもよい。電極19は、図1に示すように、該長辺に沿って一列に配列されていてもよい。ただし、電極19は、該長辺に沿って、複数列に配列されていてもよい。すなわち、電極19は、複数行複数列に配列されていてもよい。
半導体チップ10には、複数行複数列に配列されたI/Oセルが形成されていてもよい。そして、電極14は、I/Oセルと電気的に接続されていてもよい。1グループの電極18と電気的に接続されたI/Oセルは、複数行複数列に配列されていてもよい。このとき、電極18は、それぞれ、対応するI/Oセル上に形成されていてもよい。また、電極19は、それぞれ、対応するI/Oセル上に形成されていてもよい。このとき、電極14は、すべて、対応するI/Oセル上に形成されていてもよい。
本実施の形態に係る半導体装置は、図1に示すように、半導体チップ10上に形成された複数の樹脂突起20を含む。樹脂突起20は、半導体チップ10の電極14が形成された面(能動面)上に形成されてなる。樹脂突起20は、パッシベーション膜16上に形成されていてもよい。そして、樹脂突起20は、第1の領域を囲む第2の領域内に形成されてなる。すなわち、樹脂突起20は、電極14が形成された領域よりも外側の領域(のみ)に形成されていてもよい。樹脂突起20は、集積回路12が形成された領域よりも外側(のみ)に形成されていてもよい。ただし、本実施の形態に係る半導体装置は、樹脂突起20(集積回路12)よりも外側の領域に配置された電極を含んでいてもよい(図示せず)。なお、本発明に係る半導体装置では、1つの半導体チップには、一体的に形成された1つの樹脂突起のみが形成されていてもよい。このとき、樹脂突起は、第2の領域内に、第1の領域を囲むように形成されていてもよい。
樹脂突起20の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起20は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)、フェノール樹脂等の樹脂で形成されていてもよい。また、樹脂突起20の形状は特に限定されるものではない。例えば、樹脂突起20は、直線状に形成されていてもよい(図1参照)。このとき、樹脂突起20は、半導体チップ10の辺に沿って延びるように形成されていてもよい。樹脂突起20は、第1の直線101と平行に延びる形状をなす樹脂突起21を含んでいてもよい。樹脂突起21は、半導体チップ10の短辺に沿って延びる形状をなしていてもよい。また、樹脂突起20の表面は、曲面になっていてもよい。このとき、図2に示すように、樹脂突起20の断面形状は半円状をなしていてもよい。ただし、樹脂突起20は、半球状をなしていてもよい(図示せず)。
本実施の形態に係る半導体装置は、複数の電気的接続部30を含む。電気的接続部30は、樹脂突起20上に形成されてなる。電気的接続部30は、それぞれ、電極14と電気的に接続されてなる。例えば、電気的接続部30は、電極14上から引き出されて樹脂突起20上に至るように形成された配線32の一部(樹脂突起20とオーバーラップする領域)を指していてもよい。なお、図1に示すように、1つの樹脂突起20上に、複数の電気的接続部30が形成されていてもよい。ただし、1つの樹脂突起20上には、1つの電気的接続部30のみが形成されていてもよい(図示せず)。
本実施の形態に係る半導体装置では、1グループの電極18と電気的に接続された電気的接続部34は、第1の直線101の本数よりも少ない数の樹脂突起20(樹脂突起21)上に形成されていてもよい。このとき、樹脂突起20は、第1の直線101に沿って延びる形状をなしていてもよい。すなわち、1グループの電極18と電気的に接続された電気的接続部34は、第1の直線101に沿って延びる、第1の直線101よりも少ない数(例えば1つ)のグループに分けることができるように配列されていてもよい。例えば図1に示すように、1グループの電極18と電気的に接続された電気的接続部34は、すべて、1つの樹脂突起20(樹脂突起21)上に形成されていてもよい。
配線32(電気的接続部30,34)の構造及び材料は、特に限定されるものではない。例えば、配線32は、単層で形成されていてもよい。あるいは、配線32は、複数層で形成されていてもよい。このとき、配線32は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層とを含んでいてもよい(図示せず)。
本実施の形態に係る半導体装置1は、以上の構成をなしていてもよい。図4には、半導体装置1が、配線基板40に実装された様子を示す。ここで、配線基板40はリジッド基板(例えばガラス基板、シリコン基板)であってもよいし、フレキシブル基板(例えばフィルム基板)であってもよい。配線基板40は、電気的接続部42を有する。電気的接続部42は、配線基板40の配線パターンの一部であってもよい。半導体装置1は、半導体チップ10の能動面が配線基板40と対向するように搭載されていてもよい。そして、配線基板40の電気的接続部42と電気的接続部30とは、接触して電気的に接続されていてもよい。詳しくは、半導体装置1の電気的接続部30が、配線基板40の電気的接続部42と接触して電気的に接続されていてもよい。これによると、樹脂突起20の弾性力によって、電気的接続部30と電気的接続部42とを押し付けることができる。そのため、電気的な接続信頼性の高い半導体装置を提供することができる。そして、半導体装置1は、接着剤50によって、配線基板40に接着されていてもよい。半導体装置1は、接着剤50によって、配線基板40に固着されていてもよい。接着剤50によって半導体装置1と配線基板40との間隔を保つことによって、樹脂突起20が弾性変形した状態を維持してもよい。なお、図示しないが、半導体装置1は、電子モジュール1000を構成するガラス基板に直接実装されていてもよい。このとき、電子モジュール1000の配線パターンは、ガラスの上に形成されていてもよい。電子モジュール1000の配線パターンがガラスの上に形成されている場合は、COG(Chip On Glass)実装と称される実装形態となる。その接続メカニズムは、上述したものと同様であってもよい。
そして、図5には、半導体装置1が実装された電子モジュール1000を示す。電子モジュール1000は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置1は、表示デバイスを制御するドライバICであってもよい。
本発明によると、小型化が可能で、かつ、信頼性が高い半導体装置を提供することができる。以下、この効果について説明する。
従来、半導体チップ(半導体チップ)の電極は、能動面の中央領域(集積回路とオーバーラップする領域)を避けて、周縁領域に形成されることが一般的であった。その理由としては様々なものが考えられるが、例えば、実装時の圧力により集積回路の特性が変化することを防止することが挙げられる。詳しくは、半導体装置を実装する際や、半導体チップをパッケージする際には、電極に力が加えられることがあった。この場合に、電極の直下に集積回路が配置されていると、実装時に集積回路に力が加わり、集積回路の特性を変化させる恐れがある。これを防止するために、電極を、集積回路とオーバーラップしないように配置する必要性が生じることがあった。そして、これが電極の配置に対する制約となり、集積回路の設計を制約する原因になることがあった。
しかし、先に説明したように、半導体装置1によると、電気的接続部30が外部端子として利用される。そして、電気的接続部30は、樹脂突起20上に形成されている。そのため、半導体装置1によると、電極14に力を加えることなく半導体装置を実装することができる。そのため、本発明によると、電極14が集積回路12上に形成されている場合にも、実装時に集積回路12の特性が変化しない半導体装置を提供することができる。すなわち、本発明によると、電極14を自由に配置した場合にも集積回路12の信頼性を確保することができるため、電極14の高密度配置が可能になる。
このことから、本発明によると、半導体チップ10の集積回路12の設計の自由度を高めることができる。従来、集積回路12と重複しないように電極を配置するために、半導体チップの内側に、内部配線を引き回していた。しかし、半導体装置の微細化や、集積回路の高集積化が進むと、内部配線の引き回しが難しくなる。そして、内部配線が引き回せないことが原因で、集積回路12の設計に制約が生じることが予想される。ところが、半導体装置1によると、電極14の配置の制約が少なくなるため、集積回路12の設計の制約を減らすことができる。そのため、集積回路12の設計の自由度が高くなる。すなわち、半導体装置1によると、集積回路12の設計の自由度が高い半導体チップ10を利用することが可能な半導体装置を提供することができる。そして、集積回路12の設計の自由度が高まるため、集積回路12の信頼性を確保しつつ、集積回路12の形成領域を小さくすることができる。また、本発明によると、電極14を複数行複数列に配列することで、電極14の形成領域を小さくすることができる。そのため、半導体装置1によると、外形が小さく、かつ、信頼性の高い半導体装置を提供することができる。
また、I/Oセルを複数行複数列に配列することで、半導体チップ10をさらに小型化することが可能になる。すなわち、I/Oセルを複数行複数列に配列することで、I/Oセルが占める面積を小さくすることができると同時に、半導体チップ10の集積回路12を省スペース設計することが可能になるため、半導体チップ10を小型化することが可能になる。さらに、電極14(電極18)を、I/Oセルとオーバーラップするように形成することで、I/Oセルの形成領域の外側に、電極を形成するためのスペースを設ける必要がなくなるため、さらに半導体チップ10の小型化が可能になる。なお、先に説明したように、半導体装置1によると、電極14に力を加えることなく半導体装置を実装することができる。そのため、電極14がI/Oセル上に形成されている場合にも、半導体装置の信頼性を確保することができる。
また、半導体装置1によると、汎用性の高い半導体装置を提供することができる。詳しくは、半導体装置1によると、電極14の配列(集積回路12の設計)が異なる半導体チップであっても、電気的接続部30を、同じ位置に形成することが可能になる。そのため、集積回路12の設計の異なる半導体チップを、1つの配線基板に実装することが可能になる。あるいは、同じ設計の集積回路12を有する半導体チップ10であっても、電気的接続部30の配列を変えることができる。そのため、同じ集積回路が形成された半導体チップを、異なる設計の配線基板に実装することが可能になる。
図6は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。ただし、図6では、簡単のため、樹脂突起20及び配線32(電気的接続部30)を省略する。本実施の形態に係る半導体装置では、半導体チップ10の電極60は、すべて、平行に延びる複数の第1の直線103と、平行に延びる複数の第2の直線104との交点上に配置されていてもよい。このとき、図6に示すように、第1及び第2の直線103,104は、直交する直線であってもよい。また、複数の第1及び第2の直線は、それぞれ、等間隔に配列されていてもよい。詳しくは、複数の第1の直線103は、等間隔に配列されていてもよい。また、複数の第2の直線104は、等間隔に配列されていてもよい。このとき、第1の直線103と第2の直線104とは、同じ間隔で配列されていてもよい。ただし、第1及び第2の直線は、斜めに交差する直線であってもよい(図示せず)。本実施の形態によっても、信頼性が高く、かつ、小型化が可能な半導体装置を提供することができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
図1は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図2は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図3は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図4は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図5は、本発明を適用した実施の形態に係る半導体装置について説明するための図である。 図6は、本発明を適用した実施の形態の変形例に係る半導体装置について説明するための図である。
符号の説明
1…半導体装置、 10…半導体チップ、 12…集積回路、 14…電極、 16…パッシベーション膜、 18…電極、 19…電極、 20…樹脂突起、 21…樹脂突起、 30…電気的接続部、 32…配線、 34…電気的接続部、 35…グループ、 40…配線基板、 42…電気的接続部、 50…接着剤、 60…電極、 101…第1の直線、 102…第2の直線、 103…第1の直線、 104…第2の直線

Claims (9)

  1. 集積回路が形成された半導体チップと、
    前記半導体チップの第1の領域に形成されてなり、複数行複数列に配列された電極と、
    前記半導体チップの前記第1の領域を囲む第2の領域内に形成された樹脂突起と、
    前記樹脂突起上に形成されてなり、前記複数の電極と電気的に接続された複数の電気的接続部と、
    を含み、
    前記電極は、複数行複数列に配列された1グループの電極を含み、
    前記1グループの電極は、それぞれ、平行に延びる複数の第1の直線と、前記第1の直線と交差する複数の第2の直線とのいずれかの交点とオーバーラップするように配置されてなり、
    前記1グループの電極と電気的に接続された前記電気的接続部は、前記第1の直線に沿って延びる形状をなす、前記第1の直線よりも少ない数の前記樹脂突起上に形成されてなる半導体装置。
  2. 請求項1記載の半導体装置において、
    前記1グループの電極と電気的に接続された前記電気的接続部は、すべて、1つの前記樹脂突起上に形成されてなる半導体装置。
  3. 請求項1又は請求項2記載の半導体装置において、
    前記第1及び第2の直線は、直交してなる半導体装置。
  4. 請求項1又は請求項2記載の半導体装置において、
    前記第1及び第2の直線は、斜めに交差してなる半導体装置。
  5. 請求項1から請求項4のいずれかに記載の半導体装置において、
    前記半導体チップは長方形をなし、
    前記第1の直線は、前記半導体チップの短辺と平行に延びてなる半導体装置。
  6. 請求項1から請求項4のいずれかに記載の半導体装置において、
    前記半導体チップは長方形をなし、
    前記第1の直線は、前記半導体チップの長辺と平行に延びてなる半導体装置。
  7. 請求項1から請求項6のいずれかに記載の半導体装置において、
    前記半導体チップには、複数行複数列に配列されたI/Oセルが形成されてなり、
    それぞれの前記電極は、いずれかの前記I/Oセルと電気的に電気的に接続されてなる半導体装置。
  8. 請求項7記載の半導体装置において、
    前記1グループの電極は、それぞれ、対応するいずれか1つの前記I/Oセル上に形成されてなる半導体装置。
  9. 請求項1から請求項8のいずれかに記載の半導体装置において、
    前記電極は、前記集積回路とオーバーラップする領域内に形成されてなる半導体装置。
JP2005265484A 2005-09-13 2005-09-13 半導体装置 Expired - Fee Related JP4296434B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005265484A JP4296434B2 (ja) 2005-09-13 2005-09-13 半導体装置
EP06018679A EP1763076A3 (en) 2005-09-13 2006-09-06 Semiconductor device
TW095132900A TW200715530A (en) 2005-09-13 2006-09-06 Semiconductor device
US11/517,218 US20070057370A1 (en) 2005-09-13 2006-09-07 Semiconductor device
CNB200610129132XA CN100521174C (zh) 2005-09-13 2006-09-11 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005265484A JP4296434B2 (ja) 2005-09-13 2005-09-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2007081042A JP2007081042A (ja) 2007-03-29
JP4296434B2 true JP4296434B2 (ja) 2009-07-15

Family

ID=37549030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005265484A Expired - Fee Related JP4296434B2 (ja) 2005-09-13 2005-09-13 半導体装置

Country Status (5)

Country Link
US (1) US20070057370A1 (ja)
EP (1) EP1763076A3 (ja)
JP (1) JP4296434B2 (ja)
CN (1) CN100521174C (ja)
TW (1) TW200715530A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816348B1 (ko) * 2005-09-13 2008-03-24 세이코 엡슨 가부시키가이샤 반도체 장치
JP4645635B2 (ja) 2007-11-02 2011-03-09 セイコーエプソン株式会社 電子部品
JP4888462B2 (ja) 2008-09-24 2012-02-29 セイコーエプソン株式会社 電子部品の実装構造
US11202370B2 (en) * 2017-10-23 2021-12-14 Boe Technology Group Co., Ltd. Integrated circuit chip, display apparatus, and method of fabricating integrated circuit chip

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2958136B2 (ja) * 1991-03-08 1999-10-06 株式会社日立製作所 半導体集積回路装置、その製造方法および実装構造
JPH05251455A (ja) * 1992-03-04 1993-09-28 Toshiba Corp 半導体装置
US5874782A (en) * 1995-08-24 1999-02-23 International Business Machines Corporation Wafer with elevated contact structures
TW324847B (en) * 1996-12-13 1998-01-11 Ind Tech Res Inst The structure of composite bump
TW478089B (en) * 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
DE10016132A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Elektronisches Bauelement mit flexiblen Kontaktierungsstellen und Verfahren zu dessen Herstellung
JP3640876B2 (ja) * 2000-09-19 2005-04-20 株式会社ルネサステクノロジ 半導体装置及び半導体装置の実装構造体
JP3969295B2 (ja) * 2002-12-02 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法と回路基板及び電気光学装置、並びに電子機器

Also Published As

Publication number Publication date
EP1763076A2 (en) 2007-03-14
CN1933137A (zh) 2007-03-21
US20070057370A1 (en) 2007-03-15
TW200715530A (en) 2007-04-16
EP1763076A3 (en) 2009-09-16
JP2007081042A (ja) 2007-03-29
CN100521174C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
JP4328970B2 (ja) 半導体装置
KR100861153B1 (ko) 반도체장치
JP4235835B2 (ja) 半導体装置
JP2008078686A (ja) 半導体装置
JP4296434B2 (ja) 半導体装置
US8138612B2 (en) Semiconductor device
JP2007081039A (ja) 半導体装置
JP2007042770A (ja) 半導体装置及びその製造方法
JP4656311B2 (ja) 電子モジュール
JP4968424B2 (ja) 半導体装置
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
US7576424B2 (en) Semiconductor device
KR100816348B1 (ko) 반도체 장치
JP2007019410A (ja) 半導体装置、及び、電子モジュールの製造方法
KR100773408B1 (ko) 반도체 장치
KR100759309B1 (ko) 반도체 장치
JP4720992B2 (ja) 半導体装置
JP2008091947A (ja) 半導体装置
KR20080098798A (ko) 반도체 패키지

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees