KR20080098798A

KR20080098798A - 반도체 패키지

Info

Publication number: KR20080098798A
Application number: KR1020070044113A
Authority: KR
Inventors: 조경순
Original assignee: 삼성전자주식회사
Priority date: 2007-05-07
Filing date: 2007-05-07
Publication date: 2008-11-12

Abstract

본 발명은 반도체 패키지에 관한 것으로, 기판 상에 반도체 칩이 실장된 반도체 패키지에 있어서 상기 기판은 상기 반도체 칩과 본딩되는 제1 및 제2 본딩 영역을 포함하고, 상기 제1 및 제2 본딩 영역 사이에는 상기 반도체 칩의 배선을 대체하는 패턴이 형성된 것을 특징으로 한다. 이에 의하면, 반도체 칩 내부의 배선을 필름 기판에서 활용되지 않은 영역에 형성된 리드로 대체할 수 있어 반도체 칩을 축소할 수 있게 된다.

반도체 패키지, 필름 기판, 칩-온-필름(COF), 리드

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}

도 1은 종래 기술에 따른 칩-온-필름 형태의 반도체 패키지를 도시한 단면도.

도 2는 본 발명의 실시예에 따른 칩-온-필름 형태의 반도체 패키지를 도시한 평면도.

도 3은 도 2의 I-I' 선을 절개한 단면도.

도 4는 본 발명의 실시예에 따른 칩-온-필름 형태의 반도체 패키지의 변형예를 도시한 평면도.

< 도면의 주요부분에 대한 부호의 설명 >

100; 반도체 패키지 110; 기판

120; 제1 리드 122; 제2 리드

125; 제3 리드 130; 보호막

140,145; 범프 150; 반도체 칩

160; 회로패턴 190; 영역

본 발명은 반도체 패키지에 관한 것으로, 보다 구체적으로는 칩-온-필름 형태의 반도체 패키지에 관한 것이다.

액정 디스플레이 장치(LCD)나 플라즈마 디스플레이 장치(PDP) 등에 사용되는 디스플레이 구동 집적회로(DDI) 칩은, 도 1에 도시된 바와 같이, 이른바 칩-온-필름(COF) 형태의 반도체 패키지로 제조하는 것이 통상적이다. 도 1을 참조하면, 종래 기술에 따른 칩-온-필름(COF) 형태의 반도체 패키지(10)는 반도체 칩(15)을 필름 기판(11)에 실장하고 있는 형태이다. 반도체 칩(15) 내부에는 금속 배선(16a)을 포함한 회로패턴(16)이 형성되며 범프(14)를 통해 리드(12)에 전기적으로 연결된다. 리드(12)는 보호막(13)에 의해 보호된다.

종래에 있어서는 반도체 칩(15)의 축소 경향에 의해 반도체 칩(15)의 내부 공간은 부족한 반면에 필름 기판(11)에서 반도체 칩(15)과 필름 기판(11)이 접해지는 본딩 영역을 제외한 나머지 영역(19)은 활용하지 않고 있는 상태이다. 필름 기판(11)에서 활용되지 않은 영역(19)을 적절히 활용하면 반도체 칩(15)의 축소 경향에 따른 반도체 칩(15) 내부의 공간 부족을 해결할 수 있을 것이다. 따라서, 필름 기판(11)의 면적을 적절히 활용하여 반도체 칩(15)의 크기 축소를 가져올 수 있는 개선된 형태의 반도체 패키지의 필요성이 대두되는 것이다.

본 발명은 상술한 바와 같이 종래 기술에서 요구되는 필요에 부응하기 위하여 안출된 것으로, 본 발명의 목적은 반도체 칩의 크기를 축소시킬 수 있는 반도체 패키지를 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 반도체 패키지는 필름 기판에서 활용되지 않은 영역에 반도체 칩 내부의 배선을 대체할 수 있는 패턴이 형성된 것을 특징으로 한다.

상기 특징을 구현할 수 있는 본 발명의 실시예에 따른 반도체 패키지는, 기판 상에 반도체 칩이 실장된 반도체 패키지에 있어서, 상기 기판은 상기 반도체 칩과 본딩되는 제1 및 제2 본딩 영역을 포함하고 상기 제1 및 제2 본딩 영역 사이에는 상기 반도체 칩의 배선을 대체하는 패턴이 형성된 것을 특징으로 한다.

본 실시예에 있어서, 상기 기판은 상기 제1 본딩 영역에서 상기 반도체 칩과 전기적으로 연결되는 제1 리드와 상기 제2 본딩 영역에서 상기 반도체 칩과 전기적으로 연결되는 제2 리드와 상기 패턴을 구성하는 제3 리드를 포함한다.

본 실시예에 있어서, 상기 제1 및 제2 리드는 제1 방향으로 신장되고, 상기 제3 리드는 상기 제1 방향과 직교하는 제2 방향으로 신장된다. 또는 제3 리드는 폐곡선을 이룬다. 상기 제1 내지 제3 리드 각각과 상기 반도체 칩을 전기적으로 연결하는 범프들을 더 포함한다. 상기 기판은 가요성 필름 기판을 포함한다.

상기 특징을 구현할 수 있는 본 발명의 변형 실시예에 따른 반도체 패키지는, 반도체 칩과; 상기 반도체 칩이 실장되어 상기 기판과 전기적으로 연결되는 제1 및 제2 내부 리드 본딩 영역을 포함하는 가요성 필름 기판과; 상기 기판에 형성되고, 상기 제1 및 제2 내부 리드 본딩 영역 각각에서 상기 기판과 전기적으로 연결되는 제1 및 제2 리드와; 상기 제1 및 제2 내부 리드 본딩 영역 사이의 기판에 형성되어 상기 반도체 칩의 배선을 대체하는 패턴을 이루는 제3 리드와; 상기 제1 내지 제3 리드 각각과 상기 반도체 칩을 전기적으로 연결시키는 범프들을 포함하는 것을 특징으로 한다.

본 변형 실시예에 있어서, 상기 제1 및 제2 리드는 제1 방향으로 신장되고, 상기 제3 리드는 상기 제1 방향과는 직교하는 제2 방향으로 신장된다. 또는 제3 리드는 폐곡선을 이룬다.

상기 기판은, 상기 제1 리드의 일단을 이루며 제1 외부 장치와 전기적으로 접속되는 제1 외부 리드 본딩 영역과; 상기 제2 리드의 일단을 이루며 제2 외부 장치와 전기적으로 접속되는 제2 외부 리드 본딩 영역을 더 포함한다.

본 발명에 의하면, 반도체 칩 내부의 배선을 필름 기판에서 활용되지 않은 영역에 형성된 리드로 대체하고, 반도체 칩과 리드를 범프를 이용하여 전기적으로 연결한다. 따라서, 반도체 칩을 축소할 수 있게 된다.

이하, 본 발명에 따른 반도체 패키지를 첨부한 도면을 참조하여 상세히 설명한다.

본 발명과 종래 기술과 비교한 이점은 첨부된 도면을 참조한 상세한 설명과 특허청구범위를 통하여 명백하게 될 것이다. 특히, 본 발명은 특허청구범위에서 잘 지적되고 명백하게 청구된다. 그러나, 본 발명은 첨부된 도면과 관련해서 다음의 상세한 설명을 참조함으로써 가장 잘 이해될 수 있다. 도면에 있어서 동일한 참조부호는 다양한 도면을 통해서 동일한 구성요소를 나타낸다.

(실시예)

도 2는 본 발명의 실시예에 따른 반도체 패키지를 도시한 평면도이고, 도 3은 도 2의 I-I' 선을 절개한 단면도이다.

도 2 및 도 3를 참조하면, 본 실시예의 반도체 패키지(100)는 이른바 칩-온-필름(COF) 패키지로서 반도체 칩(150)이 기판(110)에 실장된 형태이다. 반도체 칩(150)은 예를 들어 액정 디스플레이 장치(LCD) 또는 플라즈마 디스플레이 장치(PDP)와 같은 디스플레이 장치에 연결되는 디스플레이 구동 집적회로(DDI) 칩일 수 있다. 기판(110)은 예를 들어 폴리이미드(polyimide)로 구성되고 다수개의 홀(112)이 형성된 테이프 형태의 가요성 필름(flexible film) 기판일 수 있다.

기판(110)에는 구리와 같은 전도성 물질로 구성된 Y 방향으로 연장된 제1 및 제2 리드(120,122)가 마련되어 있다. 제1 및 제2 리드(120,122)는 솔더 레지스트(solder resist)와 같은 보호막(130)에 의해 일부 피복되어 보호된다. 본 반도체 패키지(100)에는 제1 및 제2 리드(120,122)가 반도체 칩(150)과 전기적으로 연결되는 내부 리드 본딩 영역(ILB; A₁,A₂)과, 제1 및 제2 리드(120,122)가 외부 장치(예; 인쇄 회로 기판, 액정 디스플레이 패널 등)와 전기적으로 연결되는 외부 리드 본딩 영역(OLB; B₁,B₂)이 정의된다.

제1 리드(120)의 일단(120a)은 제1 내부 리드 본딩 영역(A₁)에서 범프(140)를 매개로 하여 반도체 칩(150)과 전기적으로 연결되고, 타단(120b)은 제1 외부 리드 본딩 영역(B₁)에서 가령 이방성 도전 필름(AFC)를 매개로 하여 액정 디스플레이 패널의 전극에 접속될 수 있다. 제2 리드(122)의 일단(122a)은 제2 내부 리드 본딩 영역(A₂)에서 범프(140)를 통해 반도체 칩(150)과 전기적으로 연결된고, 타단(122b)은 제2 외부 리드 본딩 영역(B₂)에서 가령 전원이나 화상 데이터 신호가 전송되는 인쇄 회로 기판(PCB)의 전극에 접속될 수 있다.

제1 및 제2 내부 리드 본딩 영역(A₁,A₂) 사이의 영역(190)은 종래에는 활용되지 못하였으나, 본 실시예서는 반도체 칩(150) 내부에 형성되는 회로패턴(160)의 일부로서 활용된다. 예를 들어, 기판(110)의 영역(190)에는 구리와 같은 금속 또는 전도성 물질로 구성된 Y 방향과 대체로 직교하는 X 방향으로 연장된 제3 리드(125)이 마련될 수 있다.

제3 리드(125)는 제1 및 제2 리드(120,122)와는 직접적으로 연결되지 않으며, 범프(145)를 통해 반도체 칩(150)의 회로패턴(160)에 전기적으로 연결된다. 제3 리드(125)는 제1 및 제2 리드(120,122)와 동일하게 형성할 수 있다. 제3 리드(125)는 가령 종래 반도체 칩(150)의 금속 배선(도 1의 16a)을 대체하는 패턴 내지 재배선 역할을 담당한다. 제3 리드(125)는 본 실시예에서 2개가 마련되어 있으나 그 수는 이에 한정되지 아니하며 설계에 따라 1 또는 2 이상일 수 있다.

예를 들어, 디스플레이 구동 집적회로(DDI) 칩과 같은 반도체 칩(150)에는 주요 셀(cell)에 파워(power)를 공급하기 위한 배선들이 있으며 이 배선들은 크기가 대략 10 내지 40 마이크로미터(㎛) 정도로서 반도체 칩(150)의 주요 공간을 차지하고 있다. 그런데, 본 실시예에서는 제3 리드(125)가 배선 역할을 하므로 반도 체 칩(150) 내부에서 이러한 배선들이 차지하는 공간을 줄일 수 있는 것이다. 이와 같이, 본 실시예의 반도체 패키지(100) 구조에 있어서 반도체 칩(150)은 배선 일부를 형성할 필요가 없으므로 반도체 칩(150)의 높이(H) 및/또는 폭(W)을 줄일 수 있어 전체적인 크기를 축소할 수 있게 된다.

도 4는 본 발명의 실시예에 따른 칩-온-필름 형태의 반도체 패키지의 변형예를 도시한 평면도이다. 도 4를 참조하면, 제3 리드(125)는 기판(110)의 영역(190)에서 폐곡선 형태로 구성될 수 있다. 제3 리드(125)가 폐곡선을 이루는 것 이외에는 도 2 및 도 3에서 설명한 바가 마찬가지로 적용된다.

이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

이상에서 상세히 설명한 바와 같이, 본 발명에 의하면, 반도체 칩 내부의 배선을 필름 기판에서 활용되지 않은 영역에 형성된 리드로 대체하고, 반도체 칩과 리드를 범프를 이용하여 전기적으로 연결한다. 이에 따라, 반도체 칩 내부의 배선을 없앨 수 있어 반도체 칩의 크기를 축소할 수 있는 효과가 있다.

Claims

기판 상에 반도체 칩이 실장된 반도체 패키지에 있어서,

상기 기판은 상기 반도체 칩과 본딩되는 제1 및 제2 본딩 영역을 포함하고 상기 제1 및 제2 본딩 영역 사이에는 상기 반도체 칩의 배선을 대체하는 패턴이 형성된 것을 특징으로 하는 반도체 패키지.
제1항에 있어서,

상기 기판은, 상기 제1 본딩 영역에서 상기 반도체 칩과 전기적으로 연결되는 제1 리드와; 상기 제2 본딩 영역에서 상기 반도체 칩과 전기적으로 연결되는 제2 리드와; 상기 패턴을 구성하는 제3 리드를 포함하는 것을 특징으로 하는 반도체 패키지.
제2항에 있어서,

상기 제1 및 제2 리드는 제1 방향으로 신장되고, 상기 제3 리드는 상기 제1 방향과 직교하는 제2 방향으로 신장되는 것을 특징으로 하는 반도체 패키지.
제2항에 있어서,

상기 제3 리드는 폐곡선을 이루는 것을 특징으로 하는 반도체 패키지.
제2항에 있어서,

상기 제1 내지 제3 리드 각각과 상기 반도체 칩을 전기적으로 연결하는 범프들을 더 포함하는 것을 특징으로 하는 반도체 패키지.
제1항에 있어서,

상기 기판은 가요성 필름 기판인 것을 특징으로 하는 반도체 패키지.
반도체 칩과;

상기 반도체 칩이 실장되어 상기 기판과 전기적으로 연결되는 제1 및 제2 내부 리드 본딩 영역을 포함하는 가요성 필름 기판과;

상기 기판에 형성되고, 상기 제1 및 제2 내부 리드 본딩 영역 각각에서 상기 기판과 전기적으로 연결되는 제1 및 제2 리드와;

상기 제1 및 제2 내부 리드 본딩 영역 사이의 기판에 형성되어 상기 반도체 칩의 배선을 대체하는 패턴을 이루는 제3 리드와;

상기 제1 내지 제3 리드 각각과 상기 반도체 칩을 전기적으로 연결시키는 범프들을;

포함하는 것을 특징으로 하는 반도체 패키지.
제7항에 있어서,

상기 제1 및 제2 리드는 제1 방향으로 신장되고, 상기 제3 리드는 상기 제1 방향과는 직교하는 제2 방향으로 신장되는 것을 특징으로 하는 반도체 패키지.
제7항에 있어서,

상기 제3 리드는 폐곡선을 이루는 것을 특징으로 하는 반도체 패키지.
제7항에 있어서,

상기 기판은, 상기 제1 리드의 일단을 이루며 제1 외부 장치와 전기적으로 접속되는 제1 외부 리드 본딩 영역과; 상기 제2 리드의 일단을 이루며 제2 외부 장치와 전기적으로 접속되는 제2 외부 리드 본딩 영역을 더 포함하는 것을 특징으로 하는 반도체 패키지.